JP4774903B2

JP4774903B2 - スイッチング電源装置

Info

Publication number: JP4774903B2
Application number: JP2005301912A
Authority: JP
Inventors: 勝中村
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2005-10-17
Filing date: 2005-10-17
Publication date: 2011-09-21
Anticipated expiration: 2025-10-17
Also published as: US20070086218A1; US7292461B2; CN100461604C; JP2007110878A; CN1960150A; KR20070042102A; KR101216287B1

Description

本発明は、擬似共振制御方式のスイッチング電源装置に関し、特に、電力変換効率の向上とスイッチングノイズの低減を実現することができるスイッチング電源装置に関する。

従来、スイッチング電源装置の制御方式の一つとして、擬似共振制御方式が知られている。これは、スイッチング素子のオフ期間にドレインに発生する自由振動の電圧が降下してボトム電圧になったことを検出し、このタイミングでスイッチング素子をオンさせることにより、ターンオン時のスイッチング損失とノイズを低減させるという方式であり、特許文献１に記載されたものが知られている。

このスイッチング電源装置は、トランスの１次巻線に接続された１次側回路と、トランスの２次巻線に接続された２次側回路と、トランスの３次巻線に接続されフライバック期間後の自由振動のボトム電圧を検出してスイッチング素子を制御する制御回路から構成されている。
特許第３０２２２４６号公報

ところで、このようなスイッチング電源装置を生産する場合、一般に、回路の一部を半導体集積回路に置き換え、小型パッケージに搭載することで量産化効率を向上するようにしている。

しかしながら、従来のスイッチング電源装置にあっては、１次側回路や制御回路を半導体集積回路に集約して構成する場合、トランスの３次巻線に直接接続するための専用端子が半導体集積回路上に必要になる。

このため、端子数の少ない小型パッケージへの搭載が困難であった。また、トランスの３次巻線に発生する電圧を検出するには、３次巻線にダイオードなどの整流素子を接続する必要があるため、低コスト化の妨げになるといった問題があった。

また、従来のスイッチング電源装置にあっては、外付け部品の定数に依存して、スイッチング素子をターンオンさせるタイミングが変動するが、スイッチング素子のオフ期間にドレインに発生する自由振動の電圧がボトム電圧となるタイミングを正確に予測できないため、電源変換効率が低下したり、スイッチングノイズの低減が困難となっていた。

そこで、スイッチング素子のオフ期間にドレインに発生する自由振動のボトムタイミングを半導休集積回路において正確に予測したいという要望があった。

本発明は、上記に鑑みてなされたもので、その目的としては、小型パッケージ化が可能であり、スイッチング損失とノイズを低減させる擬似共振制御方式の回路を構成することができ、装置構成の簡略化に寄与することができるスイッチング電源装置を提供することにある。

また、スイッチング素子のオフ期間にドレインに発生する自由振動の電圧がボトム電圧となるタイミングを正確に予測することができるスイッチング電源装置を提供することにある。

請求項１記載の発明は、上記課題を解決するため、直流電源にトランスの１次巻線を介して直列に接続されるスイッチング素子と、前記スイッチング素子の各端子間に寄生する容量及び又は任意に追加した容量により当該素子のゲートに発生するフライバック期間後の電圧自由振動から周期に同期したタイミングを検出してトリガー信号を出力する電圧検出回路と、前記電圧検出回路から出力されるトリガー信号に基づいて、次回以降に前記電圧自由振動がボトム電圧付近になるボトムタイミングを予測してオン起動信号を出力するタイミング補正回路と、前記タイミング補正回路から出力されるオン起動信号に応じて、前記スイッチング素子をオンさせるオン制御信号を出力する制御回路と、前記制御回路から出力されるオン制御信号に応じて前記スイッチング素子を駆動する駆動信号を前記スイッチング素子のゲートに出力する駆動回路とを備えたことを要旨とする。

請求項２記載の発明は、上記課題を解決するため、前記タイミング補正回路は、前記電圧検出回路から出力される少なくとも１回目のトリガー信号に基づいて、少なくとも２回目にボトム電圧付近になるボトムタイミングを予測し、このボトムタイミングに同期したオン起動信号を出力することを要旨とする。

請求項３記載の発明は、上記課題を解決するため、前記タイミング補正回路は、前記電圧検出回路から出力される少なくとも１回目のトリガー信号が有効な期間に定電流源から第１のコンデンサに充電された第１の充電電圧を保持する電圧保持回路と、前記電圧検出回路から出力される少なくとも２回目のトリガー信号が有効になった時点から第２のコンデンサに充電される第２の電圧を検出する電圧検出回路と、前記電圧保持回路に保持される第１の充電電圧よりも前記電圧検出回路により検出された第２の電圧の方が高くなったときを少なくとも２回目にボトム電圧付近になるボトムタイミングとして予測する電圧比較回路とを備えたことを要旨とする。

請求項４記載の発明は、上記課題を解決するため、直流電源にトランスの１次巻線を介して直列に接続されるスイッチング素子と、前記トランス１次側の第２の巻線と、前記トランス１次側の第２の巻線に発生するフライバック期間後の電圧自由振動から、周期に同期したタイミングを検出してトリガー信号を出力する電圧検出回路と、前記電圧検出回路から出力されるトリガー信号に基づいて、次回以降に前記電圧自由振動がボトム電圧付近になるボトムタイミングを自動的に予測してオン起動信号を出力するタイミング補正回路と、前記タイミング補正回路から出力されるオン起動信号に応じて、前記スイッチング素子をオンさせるオン制御信号を出力する制御回路と、前記制御回路から出力されるオン制御信号に応じて前記スイッチング素子を駆動する駆動信号を前記スイッチング素子のゲートに出力する駆動回路とを備えたことを要旨とする。

本発明のスイッチング電源装置によれば、スイッチング素子のドレインに発生する自由振動の電圧がボトム電圧となるタイミングを、半導体集積回路の内部で正確に予測するので、トランスや共振用コンデンサの設定に依存することなく、常に、最適なタイミングでスイッチング素子をターン・オンするように制御することができるため、電源設計工数の削減と、電源変換効率の向上と、スイッチングノイズの低減に寄与することができる。

以下、本発明の実施の形態を、図面を参照しながら詳細に説明する。

図１は本発明の一実施の形態に係るスイッチング電源装置１０の構成を示す図である。このスイッチング電源装置１０は、トランスＴの１次巻線Ｎ１に接続された１次側回路と、トランスＴの２次巻線Ｎ２に接続された２次側回路とから構成されており、１次側回路の要部は半導体集積回路２０の内部に含まれている。トランスＴは、１次側回路の電気エネルギーを巻線Ｎ１，Ｎ２により２次側回路に伝達する。

１次側回路では、トランスＴの１次巻線Ｎ１の一方の端子には、図示しない直流電源から直流電圧Ｖinが供給されており、この１次巻線Ｎ１の他方の端子には、１次巻線Ｎ１を駆動するためのＮ型ＭＯＳＦＥＴからなるスイッチング素子Ｑ１のドレインが直列に接続されている。このトランスＴの１次巻線Ｎ１とスイッチング素子Ｑ１のドレインとの接続点は、コンデンサＣ５を介してＧＮＤに接地されている。なお、このコンデンサＣ５は、トランジスタＱ１の各端子間の容量やトランスＴの浮遊容量等を含む容量値を表すこととする。

このスイッチング素子Ｑ１には、ゲートとドレイン間に寄生容量Ｃ１、ゲートとソース間に寄生容量Ｃ２が寄生しており、ゲートとドレインとソース端子間が半導体基板上で容量結合されている。また、スイッチング素子Ｑ１のゲートには、駆動回路３０内のＰ型ＭＯＳＦＥＴからなる駆動素子Ｑ３のドレインと、Ｎ型ＭＯＳＦＥＴからなる駆動素子Ｑ４のドレインと直列に接続されたツェナーダイオードＺＤ２のアノードが共通接続されている。

さらに、スイッチング素子Ｑ１のゲートは、電圧検出回路４０の比較器ＣＰ１の正入力端子に接続されている。

比較器ＣＰ１の正入力端子には、スイッチング素子Ｑ１がオフ時にドレインに発生する自由振動の電圧を、寄生容量Ｃ１，Ｃ２により分圧した交流信号Ｖ４が入力されており、比較器ＣＰ１の負入力の基準電圧Ｖ５よりも交流信号Ｖ４が低くなる時に、比較器ＣＰ１の出力端子からローレベルとなるトリガー信号Ｖ６がローパスフィルタＬＰＦ４５に出力される。

ローパスフィルタＬＰＦ４５の入力端子には、スイッチング素子Ｑ１がオフした直後にドレインに発生する周波数の高いリンギングなどのノイズ成分を含むトリガー信号Ｖ６が入力されており、ローパスフィルタＬＰＦ４５を通過してノイズ成分が除去されたトリガー信号Ｖ１０がタイミング補正回路５０に出力され、誤動作を防止している。

ローパスフィルタＬＰＦ４５の出力端子には、タイミング補正回路５０に設けられたＡＮＤ１の一方の入力端子と、ＮＯＲ１の一方の入力端子と、Ｎ型ＭＯＳＦＥＴからなるスイッチング素子Ｑ６のゲートが共通接続されている。

タイミング補正回路５０は、電圧検出回路４０から出力される１回目のトリガー信号に基づいて、２回目にボトム電圧付近になるボトムタイミングを予測し、このボトムタイミングに同期したオン起動信号を制御回路６０に出力する。

電圧検出回路４０から出力されるトリガー信号Ｖ１０がハイレベルからローレベルに切り替わると、スイッチング素子Ｑ６がオフされ、定電流源５２から定電流Ｉ４がダイオードＤ２を介してコンデンサＣ７に流れ充電する。

一方、電圧検出回路４０から出力されるトリガー信号Ｖ１０がローレベルからハイレベルに切り替わると、スイッチング素子Ｑ６がオンし、定電流Ｉ４よりも大きい定電流Ｉ５（Ｉ５＝２×Ｉ４）が、コンデンサＣ７に充電された電荷を放電する。

比較器ＣＰ２の反転入力端子には、定電流源５２とダイオードＤ２のアノードが接続されており、ダイオードＤ２のカソードは、スイッチング素子Ｑ５のドレイン、定電流源Ｉ５の一端、コンデンサＣ７の一端、トランジスタＱ７のベースとに共通接続されている。

比較器ＣＰ２の非反転入力端子には、スイッチング素子Ｑ９のドレイン、電圧レベルＶ１２を保持するためのコンデンサＣ８の一端、スイッチング素子Ｑ１０のドレインが接続されている。

コンデンサＣ７の端子間電圧よりもダイオードの順方向降下電圧ＶＦだけ高い電圧信号Ｖ１１が、比較器ＣＰ２の反転入力端子に入力されている。

一方、コンデンサＣ７の端子間電圧は、ＰＮＰ型のトランジスタＱ７とＮＰＮ型のトランジスタＱ８からなるボルテージフォロア回路によりインピーダンス変換された電圧となり、トランジスタＱ８のエミッタ電圧が抵抗Ｒ３，Ｒ４により分圧され、Ｎ型ＭＯＳＦＥＴからなるスイッチング素子Ｑ９のソースとドレインを介してコンデンサＣ８に加えられ、このコンデンサＣ８の端子間電圧Ｖ１２が比較器ＣＰ２の非反転入力端子に入力される。

ＡＮＤ１の一方の入力端子は、タイミング補正回路５０の入力端子へ接続され、比較器ＣＰ２の出力信号Ｖ１４が、インバータＩＮＶ２により反転されＡＮＤ１の他方の入力端子に入力され、ＡＮＤ１の出力端子は、ＳＲフリップフロップＦＦ２のセット端子へ接続される。

ＮＯＲ１の一方の入力端子は、タイミング補正回路５０の入力端子へ接続され、ＮＯＲ１の他方の入力端子は、比較器ＣＰ２の出力端子（電圧Ｖ１４）が直接に接続され、ＮＯＲ１の出力端子は、ＳＲフリップフロップＦＦ２のリセット端子に接続される。

ＳＲフリップフロップＦＦ２の出力（Ｑ）端子は、インバータＩＮＶ３を介して、コンデンサＣ８の電荷を充電保持制御するためのＮ型ＭＯＳＦＥＴからなるスイッチング素子Ｑ９のゲートヘ接続される。

Ｎ型ＭＯＳＦＥＴからなるスイッチング素子Ｑ５は、制御回路６０のＲＳフリップフロップＦＦ１から出力されるオンオフ制御信号Ｖ１７がハイレベルの時に、コンデンサＣ７に充電されていた電荷を放電する。Ｎ型ＭＯＳＦＥＴからなるスイッチング素子Ｑ１０は、制御回路６０のＲＳフリップフロップＦＦ１から出力されるオンオフ制御信号Ｖ１７がハイレベルの時に、コンデンサＣ８に充電されていた電荷を放電する。

ワンショット回路５４は、比較器ＣＰ２の出力信号Ｖ１４がハイレベルからローレベルに切り替った時、一定時間幅（ｔ５〜ｔ６）のオン起動信号Ｖ９を制御回路６０内のＳＲフリップフロップＦＦ１のセット端子に出力する。

ＳＲフリップフロップＦＦ１のリセット端子は、比較器ＣＰ３の出力端子が接続されている。この比較器ＣＰ３では、フィードバック電圧Ｖ２（ＦＢ電圧）よりも鋸波状の電圧信号Ｖ１５が大きくなった場合にＨＩＧＨレベルレベルのパルス信号（リセット信号）を出力する。

ＳＲフリップフロップＦＦ１の出力端子は、駆動回路３０のインバータＩＮＶ１の入力端子に接続されている。駆動回路３０において、インバータＩＮＶ１の出力端子がＰ型ＭＯＳＦＥＴからなる駆動素子Ｑ３とＮ型ＭＯＳＦＥＴからなる駆動素子Ｑ４のそれぞれのゲートに共通接続されている。この駆動回路３０によりスイッチング素子Ｑ１のオン・オフ制御が行われる。

一方、２次側回路には、トランスＴの２次巻線Ｎ２にダイオードＤ１のアノードが接続されそのカソードがコンデンサＣ６の一端に接続された整流平滑回路８０が接続されており、トランスＴの２次巻線Ｎ２に発生するパルス状の電圧が整流平滑される。この整流平滑回路８０の出力側には、出力電圧検出回路９０及び負荷９５が接続されている。

出力電圧検出回路９０には、抵抗Ｒ２とツェナダイオードＺＤ１とが直列接続され、抵抗Ｒ２にフォトダイオードＰＤが並列接続されており、ツェナダイオードＺＤ１のカソードに加わる電圧がこのツェナ電圧を超えると誤差電圧がフォトダイオードＰＤのアノードに加わり誤差電圧に比例した強さの光信号がフォトダイオードＰＤと光学的に接続されているフォトカプラＰＣに出力される。

次に、図２に示すタイミングチャートを参照しながらスイッチング電源装置の具体的な動作を説明する。

（フライバック期間Ｔ１）
図２に示すタイミングｔ１〜ｔ２において、スイッチング素子Ｑ１がオフした直後は、オン時にトランスＴに蓄えられたエネルギーの放出が終了するまでのフライバック期間Ｔ１の間、スイッチング素子Ｑ１のドレインには、直流電圧Ｖｉｎに対して、フライバック電圧ＶＦを重畳した電圧が発生する。

ここで、Ｖｏを出力電圧、Ｎ１をトランス１次巻線のターン数、Ｎ２を２次巻線のターン数とすると、フライバック電圧ＶＦは、ほぼ、
ＶＦ＝Ｖｏ×ＮＩ／Ｎ２
となる。

この時、電圧検出回路４０に入力されている電圧信号Ｖ４は基準電圧Ｖ５よりも高いので、タイミング補正回路５０には、電圧検出回路４０からハイレベルのトリガー信号Ｖ１０が入力されている。このため、スイッチング素子Ｑ６がオンしているのでコンデンサＣ７は充電されない。また、スイッチング素子Ｑ９がオフしているのでコンデンサＣ８は充電されない。

また、比較器ＣＰ２からの出力信号Ｖ１４はローレベルであり、ＳＲフリップフロップＦＦ２のセット端子にハイレベルの信号が入力されるため、スイッチング素子Ｑ９はオフとなっている。

（サンプル期間Ｔ２）
タイミングｔ２〜ｔ３において、フライバック期間Ｔ１が終了すると、スイッチング素子Ｑ１のドレインには、トランスＴの１次巻線Ｎ１のインダクタンス成分と共振コンデンサＣ５の容量値により、直流電圧Ｖｉｎを中心とした自由振動の電圧波形が発生する。

この自由振動の交流成分は、スイッチング素子Ｑ１の寄生容量Ｃ１，Ｃ２により分圧され、更に、ツェナーダイオードＺＤ２によりクランプ電圧−Ｖ２（Ｖ５＞−Ｖ２）でクランプされた矩形波状の電圧信号Ｖ４となり、電圧検出回路４０の非反転入力端子に入力される。

電圧検出回路４０の比較器ＣＰ１の反転入力端子へは、負の基準電圧Ｖ５（例えば−０．５Ｖ）が入力されており、非反転入力端子電圧Ｖ４が、基準電圧Ｖ５を下回った時に、比較器ＣＰ１のトリガー信号Ｖ６がハイレベルからローレベルヘ切り替ることで、トリガー信号Ｖ６が有効な電圧になったことを示す。ローパスフィルタ４５は、比較器ＣＰ１の出力電圧に含まれるノイズ成分を除去し、タイミング補正回路５０の入力端子にトリガー信号Ｖ１０を供給する。

スイッチング素子Ｑ１のドレインに発生している自由振動の電圧Ｖ１が下り傾斜となった時、タイミング補正回路５０には１回目のローレベルのトリガー信号Ｖ１０が入力される。

この時、スイッチング素子Ｑ６はこの１回目のローレベルのトリガー信号Ｖ１０に応じてオフするため、定電流源５２から定電流Ｉ４がダイオードＤ２を介してコンデンサＣ７に流れて充電を開始するので、比較器ＣＰ２の反転入力端子の入力電圧Ｖ１１が上昇を開始する。

―方、比較器ＣＰ２から出力される出力信号Ｖ１４はローレベルであるため、ＮＯＲ１の出力はハイレベルとなり、ＳＲフリップフロップＦＦ２をリセットする。これにより、スイッチング素子Ｑ９はオンするために、コンデンサＣ８の電位Ｖ１２は、コンデンサＣ７の電位を、抵抗Ｒ３，Ｒ４により分圧した電圧を保った状態で上昇する。

（ホールド期間Ｔ３）
タイミングｔ３〜ｔ４において、スイッチング素子Ｑ１のドレインに発生する自由振動の電圧が、振動の中心電圧よりも上昇すると、電圧検出回路４０からタイミング補正回路５０に入力されるトリガー信号Ｖ１０はハイレベルとなる。

この時、比較器ＣＰ２の出力信号Ｖ１４はローレベルであるため、ＳＲフリップフロップＦＦ２の出力はハイレベルとなり、ＩＮＶ３から出力される出力信号Ｖ１３はローレベルである。この出力信号Ｖ１３がスイッチング素子Ｑ９のゲートに入力され、スイッチング素子Ｑ９はオフし、タイミングｔ３時点にコンデンサＣ８に充電された電荷が維持され電圧レベルＶ１２を保持する。

この時、電圧検出回路４０から入力されるトリガー信号Ｖ１０がハイレベルとなっているので、スイッチング素子Ｑ６はオンし、コンデンサＣ７に蓄積された電荷は定電流Ｉ５により放電され、比較器ＣＰ２の反転入力端子の電圧Ｖ１１は低下する。

比較器ＣＰ２の反転入力端子の電圧Ｖ１１が、非反転入力端子に接続されているコンデンサＣ８の電圧レベルＶ１２よりも低下すると、比較器ＣＰ２の出力Ｖ１４はローレベルからハイレベルヘと切り替る（タイミングｔ４）。

（ホールド期間Ｔ４）
タイミングｔ４〜ｔ６において、スイッチング素子Ｑ１のドレインに発生している自由振動の電圧が下り傾斜に切り変わる。さらに、スイッチング素子Ｑ１のドレインに発生している自由振動の電圧が中心電圧よりも低下すると、電圧検出回路４０からタイミング補正回路５０に入力されるトリガー信号Ｖ１０はハイレベルからローレベルに立ち下がる（ｔ５）。

一方、比較器ＣＰ２の出力信号Ｖ１４はハイレベルのため、ＳＲフリップフロップＦＦ２の出力はハイレベル状態を保持しており、スイッチング素子Ｑ９はオフ状態を継続しているため、比較器ＣＰ２の非反転入力端子の電圧は、コンデンサＣ８から供給される一定の電圧レベルＶ１２を保持している。

ここで、タイミングｔ５〜ｔ６では、スイッチング素子Ｑ６は２回目のローレベルのトリガー信号Ｖ１０に応じてオフするため、定電流源５２から定電流Ｉ４がダイオードＤ２を介してコンデンサＣ７に流れて充電が開始され、再び、比較器ＣＰ２の反転入力端子の電圧Ｖ１１が上昇を開始する。

比較器ＣＰ２の反転入力端子の電圧Ｖ１１が上昇して、非反転入力端子の電圧Ｖ１２よりも高くなると、比較器ＣＰ２の出力信号Ｖ１４はハイレベルからローレベルヘと切り替る（ｔ６）。

すなわち、トリガー信号Ｖ１０が１回目にローレベルとなったときにコンデンサＣ８に保持した電圧Ｖ１２に対して、２回目にトリガー信号Ｖ１０がハイレベルからローレベルに立ち下がった時点ｔ５からコンデンサＣ７の充電電圧の上昇に平行移動して上昇する電圧Ｖ１１を比較器ＣＰ２で比較することで、電圧Ｖ１２よりも電圧Ｖ１１の方が高くなるタイミングｔ６を、２回目にボトム電圧付近になるボトムタイミングとして予測することができる。

（オン期間Ｔ５）
タイミングｔ６において、ワンショット回路５４は、比較器ＣＰ２の出力信号Ｖ１４がハイレベルからローレベルヘと切り替ることを検出して、スイッチング素子Ｑ１をオンさせるための、ハイパルス信号（ｔ６〜ｔ７）からなるオン起動信号Ｖ９を制御回路６０に設けられたＳＲフリップフロップＦＦ１のセット端子に対して出力する。

制御回路６０のＳＲフリップフロップＦＦ１から出力されるオンオフ制御信号Ｖ１７がローレベルからハイレベルに切り替わると（ｔ６）、スイッチング素子Ｑ１はオン動作する。この時、スイッチング素子Ｑ５はオンするため、コンデンサＣ７に充電されている電荷が放電される。また、スイッチング素子Ｑ１０もオンするため、コンデンサＣ８に充電されている電荷も放電される。

（次のフライバック期間Ｔ１）
タイミングｔ８において、フィードバック電圧Ｖ２が比較器ＣＰ３の反転入力端子に入力され、一方で、比較器ＣＰ３の非反転入力端子には鋸波状のドレイン電流Ｉ３が抵抗Ｒ１に流れて電圧変換されローパスフィルタＬＰＦ７０を通過した電圧変換整流波形の電圧Ｖ１５が入力され、フィードバック電圧Ｖ２よりも電圧変換整流波形の電圧Ｖ１５の方が大きくなった時に、比較器ＣＰ３からＳＲフリップフロップＦＦ１のセット端子に入力される出力信号Ｖ１６がハイレベルとなるため、スイッチング素子Ｑ１をオンからオフヘ切り替る（ｔ８）。

以上説明したように、本発明のスイッチング電源装置は、スイッチング素子Ｑ１のドレインに発生する自由振動の電圧がボトム電圧となるタイミングを、半導体集積回路の内部で正確に予測するので、トランスや共振用コンデンサの設定に依存することなく、常に、最適なタイミングでスイッチング素子をターン・オンするように制御することができるため、電源設計工数の削減と、電源変換効率の向上と、スイッチングノイズの低減に寄与することができる。

また、半導体集積回路の小型パッケージ化が可能であり、スイッチング損失とノイズを低減させる擬似共振制御方式の回路を構成することができ、装置構成の簡略化に寄与することができる。

なお、本実施の形態においては、電圧検出回路４０から出力されるトリガー信号Ｖ１０をタイミング補正回路５０に入力するように構成しているが、本発明はこのような場合にのみ限定されるものではなく、例えば、タイミング補正回路５０に設けられたワンショット回路５４から出力されるオン起動信号Ｖ９に代わって、電圧検出回路４０から出力されるトリガー信号を制御回路６０に設けられたＳＲフリップフロップＦＦ１のセット端子に入力するように構成してもよく、上述した効果を得ることができる。

本発明の一実施の形態に係るスイッチング電源装置の回路構成例を示す図である。本発明の一実施の形態に係るスイッチング電源装置の動作を示すためのタイムチャートである。

符号の説明

２０半導体集積回路
３０駆動回路
４０電圧検出回路
４２基準電圧
４５，７０ローパスフィルタ
５０タイミング補正回路
５１，５２，５３，６５定電流源
５４ワンショット回路
６０制御回路
８０整流平滑回路
９０出力電圧検出回路
９５負荷
ＡＮＤ１アンド回路
Ｃ１，Ｃ２寄生容量
Ｃ５共振コンデンサ
Ｃ４，Ｃ６，Ｃ７，Ｃ８コンデンサ
ＣＰ１，ＣＰ２，ＣＰ３比較器
Ｄ１，Ｄ２ダイオード
ＦＦ１，ＦＦ２ＳＲフリップフロップ
ＩＮＶ１，ＩＮＶ２，ＩＮＶ３インバータ
Ｎ１トランスの１次巻線
Ｎ２トランスの２次巻線
ＮＯＲ１ノア回路
ＰＣフォトカプラ
ＰＤフォトダイオード
Ｑ１スイッチング素子
Ｑ３，Ｑ９Ｐ型ＭＯＳＦＥＴ
Ｑ４，Ｑ５，Ｑ６，Ｑ１０Ｎ型ＭＯＳＦＥＴ
Ｑ７，Ｑ８トランジスタ
Ｒ１検出抵抗
Ｒ２，Ｒ３，Ｒ４抵抗
Ｔトランス
ＺＤ１，ＺＤ２ツェナーダイオード

Claims

直流電源にトランスの１次巻線を介して直列に接続されるスイッチング素子と、
前記スイッチング素子の各端子間に寄生する容量及び又は任意に追加した容量により当該素子のゲートに発生するフライバック期間後の電圧自由振動から自由振動の周期に同期したタイミングを検出しトリガー信号を出力する電圧検出回路と、
前記電圧検出回路から出力されるトリガー信号に基づいて、次回以降に前記電圧自由振動がボトム電圧付近になるボトムタイミングを予測してオン起動信号を出力するタイミング補正回路と、
前記タイミング補正回路から出力されるオン起動信号に応じて、前記スイッチング素子をオンさせるオン制御信号を出力する制御回路と、
前記制御回路から出力されるオン制御信号に応じて前記スイッチング素子を駆動する駆動信号を前記スイッチング素子のゲートに出力する駆動回路とを備えたことを特徴とするスイッチング電源装置。
前記タイミング補正回路は、
前記電圧検出回路から出力される少なくとも１回目のトリガー信号に基づいて、少なくとも２回目にボトム電圧付近になるボトムタイミングを予測し、このボトムタイミングに同期したオン起動信号を出力することを特徴とする請求項１記載のスイッチング電源装置。
前記タイミング補正回路は、
前記電圧検出回路から出力される少なくとも１回目のトリガー信号が有効な期間に定電流源から第１のコンデンサに充電された第１の充電電圧を保持する電圧保持回路と、
前記電圧検出回路から出力される少なくとも２回目のトリガー信号が有効になった時点から第２のコンデンサに充電される第２の電圧と、
前記電圧保持回路に保持される第１の充電電圧よりも第２の電圧の方が高くなったときを少なくとも２回目にボトム電圧付近になるボトムタイミングとして予測する電圧比較回路とを備えたことを特徴とする請求項１記載のスイッチング電源装置。
直流電源にトランスの１次巻線を介して直列に接続されるスイッチング素子と、
前記トランス１次側の第２の巻線と、
前記トランス１次側の第２の巻線に発生するフライバック期間後の電圧自由振動から、周期に同期したタイミングを検出してトリガー信号を出力する電圧検出回路と、
前記電圧検出回路から出力されるトリガー信号に基づいて、次回以降に前記電圧自由振動がボトム電圧付近になるボトムタイミングを自動的に予測してオン起動信号を出力するタイミング補正回路と、
前記タイミング補正回路から出力されるオン起動信号に応じて、前記スイッチング素子をオンさせるオン制御信号を出力する制御回路と、
前記制御回路から出力されるオン制御信号に応じて前記スイッチング素子を駆動する駆動信号を前記スイッチング素子のゲートに出力する駆動回路とを備えたことを特徴とするスイッチング電源装置。