JP2016152738A - 電源制御用半導体装置 - Google Patents

Abstract

【課題】スイッチング制御方式の電源制御用ＩＣにおいて電流検出端子がオープン状態になったりトランスがショートした場合に電源装置を安全に停止させるようにする。【解決手段】一次側巻線に間欠的に電流を流すためのスイッチング素子をオン、オフ制御する信号を生成するオン、オフ制御信号生成回路(33,34)と、トランスの一次側巻線に流れる電流に比例した電圧が入力される電流検出端子と、電流検出端子と内部電源電圧もしくはそれに応じた電圧が印加される端子との間に設けられた高インピーダンスのプルアップ手段と、電流検出端子の電圧と所定の電圧とを比較して電流検出端子の電圧が所定の電圧よりも高いことを検出した場合に電流検出端子の異常と判定する端子監視回路とを設け、端子監視回路が電流検出端子の異常を検出するとオン、オフ制御信号生成回路の信号生成動作を停止させ電源制御用ＩＣの再起動を回避し電源装置を停止し続けるように構成した。【選択図】図２

Description

本発明は、電源制御用半導体装置に関し、特に電圧変換用トランスを備えた絶縁型直流電源装置を構成する制御用半導体装置に利用して有効な技術に関する。

直流電源装置には、交流電源を整流するダイオード・ブリッジ回路と、該回路で整流された直流電圧を降圧して所望の電位の直流電圧に変換する絶縁型ＤＣ−ＤＣコンバータなどで構成されたＡＣ−ＤＣコンバータがある。かかるＡＣ−ＤＣコンバータとしては、例えば電圧変換用トランスの一次側巻線と直列に接続されたスイッチング素子をＰＷＭ（パルス幅変調）制御方式やＰＦＭ（パルス周波数変調）制御方式等でオン、オフ駆動して一次側巻線に流れる電流を制御し、二次側巻線に誘起される電圧を制御するようにしたスイッチング電源装置が知られている。

また、スイッチング制御方式のＡＣ−ＤＣコンバータにおいては、一次側の制御動作のために、一次側のスイッチング素子と直列に電流検出用の抵抗を設けるとともに、電源制御回路（ＩＣ）には該抵抗により電流−電圧変換された電圧が入力される端子（電流検出端子）を設け、検出された電流値と二次側からのフィードバック電圧とに基づいて一次巻線のピーク電流を制御して二次側の出力電圧または出力電流を一定に維持するようにしているものがある（特許文献１参照）。

特開２００１−１５７４４６号公報 特開平０６−６２５６４号公報

ところで、上述したように、電流検出端子を設けた電源制御回路（ＩＣ）においては、電流検出端子がオープン状態になったりトランスがショートしたりすると、電源装置を構成するデバイスがダメージを受ける可能性があるので、速やかに電源制御回路の保護回路を作動させ、スイッチング動作を停止する必要がある。
なお、チョッパ方式のスイッチングレギュレータにおいて、電流検出用抵抗の端子間電圧を検出する回路を設け、両端間電圧が０Ｖになったことを検出した場合に基準電圧発生回路の出力を低下させることで、スイッチング制御回路の動作を停止させるようにした発明が提案されている（特許文献２参照）。

しかし、特許文献２に開示されている発明は、ＡＣ−ＤＣコンバータではなくスイッチングレギュレータ（ＤＣ−ＤＣコンバータ）の発明であり本発明とは対象が異なるとともに、電流検出用抵抗の端子間が短絡した場合の保護機能に関するものであり、電流検出端子がオープン状態になった場合やトランスがショートした場合の停止動作について開示していないため、このような異常な状態が発生した場合に速やかに電源制御回路の保護回路を作動させてスイッチング動作を停止させ、電源装置を構成するデバイスがダメージを受けるのを回避することができないという課題がある。

本発明は上記のような背景の下になされたもので、その目的とするところは、電流検出端子がオープン状態になったりトランスがショートした場合に電源装置を安全に停止させることができる電源制御用半導体装置を提供することにある。

上記目的を達成するため本発明は、
電圧変換用のトランスの一次側巻線に間欠的に電流を流すためのスイッチング素子を、前記トランスの一次側巻線に流れる電流に比例した電圧と前記トランスの二次側からの出力電圧検出信号が入力されることで、オン、オフ制御する駆動パルスを生成し出力する電源制御用半導体装置であって、
前記スイッチング素子をオン、オフ制御する制御信号を生成するオン、オフ制御信号生成回路と、
前記トランスの一次側巻線に流れる電流に比例した電圧が入力される電流検出端子と、
前記電流検出端子と内部電源電圧もしくはそれに応じた電圧が印加される端子との間に設けられた高インピーダンスのプルアップ手段と、
前記電流検出端子の電圧と所定の電圧とを比較して前記電流検出端子の電圧が前記所定の電圧よりも高いことを検出した場合に前記電流検出端子の異常と判定する端子監視回路と、
を備え、前記端子監視回路が前記電流検出端子の異常を検出すると、前記端子監視回路から出力される信号によって前記オン、オフ制御信号生成回路の信号生成動作が停止されるように構成した。

上記した構成によれば、電流検出端子がオープン状態になったりトランスがショートし、トランスの一次側巻線に所定以上の電流が流れた場合に、スイッチング素子をオン、オフさせる信号を生成する信号生成回路の動作が停止され、トランスの一次側巻線に電流がながれないようにされるため、電源装置を安全に停止させることができる。

ここで、望ましくは、ＡＣ入力の電圧が入力される第１電源端子と、
前記トランスの補助巻線に誘起された電圧を整流、平滑した電圧が入力される第２電源端子と、
前記第１電源端子と前記第２電源端子との間に設けられたスイッチ手段と、
前記第２電源端子の電圧に基づいて前記スイッチ手段をオン、オフ制御して前記第２電源端子の電圧が、所定の第１電圧範囲に入るように制御する起動回路と、
前記第２電源端子の電圧に基づいて前記スイッチ手段をオン、オフ制御して前記第２電源端子の電圧が、前記第１電圧範囲よりも狭い第２電圧範囲に入るように制御する状態制御回路と、
を備え、前記端子監視回路が前記電流検出端子の異常を検出すると、前記端子監視回路から出力される信号によって前記状態制御回路が動作状態になるように構成する。

これにより、電流検出端子がオープン状態になったりトランスがショートした場合、第２電源端子（ＶＤＤ）の電圧が第２電圧範囲（例えば12Ｖ−13Ｖ）に入るように制御する状態制御回路（ラッチ停止制御回路）が動作されるため、信号生成回路（ドライバ）の動作停止で補助巻線電圧が下がり、起動回路（スタートアップ回路）が動作して電源制御用半導体装置が再起動することで再び電流検出端子のオープン検出前の状態に戻って上記動作を繰り返してしまうという不合理な動作状態に陥るのを防止することができる。その結果、電源制御用半導体装置を再起動させないで電源装置の停止状態を維持し続けることができる。

また、望ましくは、前記トランスの二次側からの出力電圧検出信号が入力される外部入力端子と、
前記電流検出端子および前記外部入力端子の状態を監視して異常状態を検出する異常検出回路と、
を備え、前記異常検出回路が前記電流検出端子の異常を検出すると、前記異常検出回路から出力される信号によって、前記オン、オフ制御信号生成回路の信号生成動作が停止されるとともに前記状態制御回路が動作状態になるように構成する。
これにより、電流検出端子と接地点との間が短絡したり電流検出用の抵抗がショートした場合にも、スイッチング素子をオン、オフさせる信号を生成する信号生成回路の動作が停止されるため、電源装置を安全に停止させることができるとともに、起動回路（スタートアップ回路）により不合理な動作状態に陥るのを防止することができる。

本発明によれば、電圧変換用のトランスを備え一次側巻線に流れる電流をオン、オフして出力を制御する絶縁型直流電源装置の制御用半導体装置において、電流検出端子がオープン状態になったりトランスがショートした場合に電源装置を安全に停止させることができるという効果がある。

本発明に係る絶縁型直流電源装置としてのＡＣ−ＤＣコンバータの一実施形態を示す回路構成図である。 図１のＡＣ−ＤＣコンバータにおけるトランスの一次側スイッチング電源制御回路（電源制御用ＩＣ）の構成例を示すブロック図である。 実施例の電源制御用ＩＣにおける各部の電圧の変化の様子を示す波形図である。 実施例の電源制御用ＩＣにおけるスイッチング周波数とフィードバック電圧ＶFBの関係を示す特性図である。 実施例の電源制御用ＩＣにおけるＣＳ端子監視回路の構成例を示す回路構成図である。 ＣＳ端子監視回路を有する電源制御用ＩＣの他の実施例を示す回路構成図である。 ＣＳ端子監視回路を持たない従来の電源制御用ＩＣにおいて電流検出端子ＣＳがオープン状態になった場合のＩＣ各部の電圧の変化の様子を示すタイミングチャートである。 ＣＳ端子監視回路を備えた実施例の電源制御用ＩＣにおいて電流検出端子ＣＳがオープン状態になった場合のＩＣ各部の電圧の変化の様子を示すタイミングチャートである。

以下、本発明の好適な実施形態を図面に基づいて説明する。
図１は、本発明を適用した絶縁型直流電源装置としてのＡＣ−ＤＣコンバータの一実施形態を示す回路構成図である。

この実施形態のＡＣ−ＤＣコンバータは、ノーマルモードノイズを減衰するためにＡＣ端子間に接続されたＸコンデンサＣｘと、コモンモードコイルなどからなるノイズ遮断用のフィルタ１１と、交流電圧（ＡＣ）を整流するダイオード・ブリッジ回路１２と、整流後の電圧を平滑する平滑用コンデンサＣ１と、一次側巻線Ｎｐと二次側巻線Ｎｓおよび補助巻線Ｎｂとを有する電圧変換用のトランスＴ１と、このトランスＴ１の一次側巻線Ｎｐと直列に接続されたＮチャネルＭＯＳＦＥＴからなるスイッチングトランジスタＳＷと、該スイッチングトランジスタＳＷを駆動する電源制御回路１３を有する。この実施形態では、電源制御回路１３は、単結晶シリコンのような１個の半導体チップ上に半導体集積回路（以下、電源制御用ＩＣと称する）として形成されている。

上記トランスＴ１の二次側には、二次側巻線Ｎｓと直列に接続された整流用ダイオードＤ２と、このダイオードＤ２のカソード端子と二次側巻線Ｎｓの他方の端子との間に接続された平滑用コンデンサＣ２とが設けられ、一次側巻線Ｎｐに間歇的に電流を流すことで二次側巻線Ｎｓに誘起される交流電圧を整流し平滑することによって、一次側巻線Ｎｐと二次側巻線Ｎｓとの巻線比に応じた直流電圧Ｖoutを出力する。

さらに、トランスＴ１の二次側には、一次側のスイッチング動作で生じたスイッチングリップル・ノイズ等を遮断するためのフィルタを構成するコイルＬ３およびコンデンサＣ３が設けられているとともに、出力電圧Ｖoutを検出するための検出回路１４と、該検出回路１４に接続され検出電圧に応じた信号を電源制御用ＩＣ１３へ伝達するフォトカプラの発光側素子としてのフォトダイオード１５ａが設けられている。そして、一次側には、上記電源制御用ＩＣ１３のフィードバック端子ＦＢと接地点との間に接続され上記検出回路１４からの信号を受信する受光側素子としてのフォトトランジスタ１５ｂが設けられている。

また、この実施形態のＡＣ−ＤＣコンバータの一次側には、上記補助巻線Ｎｂと直列に接続された整流用ダイオードＤ０と、このダイオードＤ０のカソード端子と接地点ＧＮＤとの間に接続された平滑用コンデンサＣ０とからなる整流平滑回路が設けられ、該整流平滑回路で整流、平滑された電圧が上記電源制御用ＩＣ１３の電源電圧端子ＶＤＤに印加されている。
一方、電源制御用ＩＣ１３には、ダイオード・ブリッジ回路１２で整流される前の電圧がダイオードＤ11，Ｄ12および抵抗Ｒ１を介して印加される高圧入力起動端子ＨＶが設けられており、電源投入時（プラグが差し込まれた直後）は、この高圧入力起動端子ＨＶからの電圧で動作することができるように構成されている。

さらに、本実施形態においては、スイッチングトランジスタＳＷのソース端子と接地点ＧＮＤとの間に電流検出用の抵抗Ｒｓが接続されているとともに、スイッチングトランジスタＳＷと電流検出用抵抗ＲｓとのノードＮ１と電源制御用ＩＣ１３の電流検出端子ＣＳとの間に抵抗Ｒ２が接続されている。さらに、電源制御用ＩＣ１３の電流検出端子ＣＳと接地点との間にはコンデンサＣ４が接続され、抵抗Ｒ２とコンデンサＣ４によりローパスフィルタが構成されるようになっている。

次に、図２を用いて、上記電源制御用ＩＣ１３の具体的な構成例について説明する。
図２に示すように、本実施例の電源制御用ＩＣ１３は、フィードバック端子ＦＢの電圧ＶFBに応じた周波数で発振する発振回路３１と、該発振回路３１で生成された発振信号φｃに基づいて一次側スイッチングトランジスタＳＷをオンさせるタイミングを与えるクロック信号ＣＫを生成するワンショットパルス生成回路のような回路からなるクロック生成回路３２と、クロック信号ＣＫによってセットされるＲＳ・フリップフロップ３３と、該フリップフロップ３３の出力に応じてスイッチングトランジスタＳＷの駆動パルスＧＡＴＥを生成するドライバ（駆動回路）３４を備える。

また、電源制御用ＩＣ１３は、電流検出端子ＣＳに入力されている電圧Ｖcsを増幅するアンプ３５と、該アンプ３５により増幅された電位Ｖcs’と過電流状態の監視のための比較電圧（スレッシホールド電圧）Ｖocpとを比較する電圧比較回路としてのコンパレータ３６ａと、フィードバック端子ＦＢの電圧ＶFBに基づいて図３（Ａ）に示すような所定の波形の電圧RAMPを生成する波形生成回路３７と、前記アンプ３５により増幅された図３（Ｂ）に示すような波形の電位Ｖcs’と波形生成回路３７により生成された波形RAMPとを比較するコンパレータ３６ｂと、コンパレータ３６ａと３６ｂの出力の論理和をとるＯＲゲートＧ１を備える。本実施例の電源制御用ＩＣ１３においては、図３（Ａ）の電圧RAMPは、FB電圧からある一定の傾きをもって電圧が低下するように生成される。

さらに、本実施例の電源制御用ＩＣ１３は、電流検出端子ＣＳの電圧を増幅するアンプ３５の監視して、フィードバック端子ＦＢや電流検出端子ＣＳに有意な電圧ＶFB，Ｖcsが発生していない電源投入時に、一次側巻線に過大な電流が流れないように徐々に一次側電流を増加させるようにフリップフロップ３３をリセットさせる信号Ｒssを生成するソフトスタート回路としてのコンパレータ３６ｃと、該コンパレータ３６ｃの出力と上記ＯＲゲートＧ１との論理和をとるＯＲゲートＧ２とが設けられている。

上記ＯＲゲートＧ２の出力ＲＳ（図３(C)参照）が上記フリップフロップ３３のリセット端子に入力されることで、スイッチングトランジスタＳＷをオフさせるタイミングを与えるように構成されている。なお、フィードバック端子ＦＢと内部電源電圧端子と間にはプルアップ抵抗もしくは定電流源が設けられており、フォトトランジスタ１５ｂに流れる電流は該抵抗によって電圧に変換される。また、波形生成回路３７を設けているのは、サブハーモニック発振対策のためであり、電圧ＶFBを直接あるいはレベルシフトしてコンパレータ３６ｂへ入力するように構成しても良い。

また、本実施例の電源制御用ＩＣ１３は、フィードバック端子ＦＢの電圧ＶFBに応じて前記発振回路３１の発振周波数すなわちスイッチング周波数を、図４に示すような特性に従って変化させる周波数制御回路３８を備える。図４における周波数ｆ１は例えば２２ｋＨｚのような値に、またｆ２は例えば６６ｋＨｚ〜１００ｋＨｚのような範囲の任意の値に設定される。周波数制御回路３８は、ボルテージフォロワのようなバッファと、フィードバック端子ＦＢの電圧が例えば１．８Ｖ以下のときは１．８Ｖに、また２．２Ｖ以上のときは２．２Ｖにそれぞれクランプするクランプ回路とで構成することができる。図示しないが、発振回路３１は、周波数制御回路３８からの電圧に応じた電流を流す電流源を備え、該電流源が流す電流の大きさによって発振周波数が変化するオシレータによって構成することができる。

また、本実施例の電源制御用ＩＣ１３には、上記クロック生成回路３２から出力されるクロック信号ＣＫに基づいて、駆動パルスＧＡＴＥのデューティ（Ｔon／Ｔcycle）が予め規定された最大値（例えば８５％〜９０％）を超えないように制限をかけるための最大デューティリセット信号を生成するデューティ制限回路３９が設けられており、デューティ制限回路３９から出力される最大デューティリセット信号を、ＯＲゲートＧ３を介して上記フリップフロップ３３に供給してパルスが最大デューティに達した場合にはその時点でリセットさせることでスイッチングトランジスタＳＷを直ちにオフさせるように構成されている。

さらに、本実施例の電源制御用ＩＣ１３には、電流検出端子ＣＳの電圧Ｖcsを監視してＣＳ端子の異常（オープン）を検出するためのＣＳ端子監視回路４０が設けられている。以下に詳しく説明するが、このＣＳ端子監視回路４０は、電流検出端子ＣＳの異常（オープン）を検出すると、その出力がハイレベルに変化して上記ドライバ（駆動回路）３４の動作を停止させて、ドライバ３４から出力される駆動パルスＧＡＴＥをローレベルに固定させる（ＳＷをオフさせる）ように構成される。ＣＳ端子監視回路４０の出力でドライバ３４の動作を停止させる代わりに、前段のフリップフロップ３３をリセット状態にしてその出力Ｑをローレベルに固定することで、駆動パルスＧＡＴＥをローレベルに固定させるように構成してもよい。

図５には、本実施形態の電源制御用ＩＣ１３を構成するＣＳ端子監視回路４０の構成例が示されている。
図５に示すように、ＣＳ端子監視回路４０は、内部電源電圧Ｖregを供給する電源ラインと電流検出端子ＣＳとの間に接続された定電流源４１と、電流検出端子ＣＳに非反転入力端子が接続され反転入力端子に検出電圧Ｖref0（例えば2.5Ｖ）が印加されたコンパレータ４２とから構成されている。また、図５には、アンプＡＭＰと抵抗Ｒ２１，Ｒ２２とからなり、電流検出端子ＣＳの電圧Ｖcsを例えば４．８倍のような増幅率で増幅して、過電流検出用の前記コンパレータ３６ａへ供給するアンプ（増幅回路）３５が併せて示されている。

ＣＳ端子監視回路４０を持たない従来の電源制御用ＩＣにおいては、電流検出端子ＣＳがオープン状態になると、図７に矢印で示すように、ＣＳ端子オープンが発生したタイミングｔ１以降は電流検出端子ＣＳの電圧Ｖcsが変化しなくなる（正確には徐々に電荷がリークしてＶcsは次第にゼロに近づく）ため、リセット信号ＲＳが発生しなくなってスイッチングトランジスタＳＷのオン時間が長くなる。すると、デューティ制限回路３９から出力される最大デューティリセット信号が優先的に働いて、このリセット信号のタイミングで最大デューティの駆動パルスＧＡＴＥがローレベルに変化される。この状態は負荷が必要とする電力以上の電力を供給する状態であるため、電源装置にストレスがかかって発熱し、場合によっては破壊に至る可能性がある。

これに対し、図５に示すようなＣＳ端子監視回路４０を備えた本実施例の電源制御用ＩＣにおいては、電流検出端子ＣＳがオープン状態になると、図８に矢印で示すように、ＣＳ端子オープンが発生したタイミングｔ１で、定電流源４１によって電流検出端子ＣＳの電圧が内部電源電圧Ｖreg（例えば５Ｖ）まで持ち上げられる。そのため、コンパレータ４２の出力がハイレベルに変化して、ドライバ３４の動作を停止させ、その出力である駆動パルスＧＡＴＥをローレベルに固定させる（ＳＷをオフさせる）。その結果、トランスの一次側巻線に電流が流されなくなって電源装置の動作が安全に停止することとなる。

なお、上記のようなＣＳ端子オープンが発生した場合のみならず、トランスショートが発生した場合にも、スイッチングトランジスタＳＷがオンされると一次側巻線に正常時に比べて大きな電流が流れ、それによって電流検出端子ＣＳの電圧が上昇するため、コンパレータ４２の出力がハイレベルに変化して、ドライバ３４の動作を停止させ、その出力である駆動パルスＧＡＴＥをローレベルに固定させる（ＳＷをオフさせる）。その結果、トランスの一次側巻線に電流が流されなくなって電源装置の動作が安全に停止することとなる。
なお、上記定電流源４１は、抵抗素子Ｒｐに置き換えることが可能である（図６参照）。定電流源４１および抵抗素子Ｒｐは、電流検出端子ＣＳと内部電源電圧との間に設けられた高インピーダンスのプルアップ手段として機能する。

図６には、ＣＳ端子監視回路４０を有する電源制御用ＩＣの他の実施例が示されている。
図６の実施例は、ＣＳ端子監視回路４０が電流検出端子ＣＳの異常（ＣＳ端子オープン）を検出すると、ドライバ３４の出力ＧＡＴＥをローレベルにした状態で動作を停止させるとともに、ラッチ停止制御回路５１を動作させて、電源制御用ＩＣ１３をラッチ停止モードに移行させるように構成したものである。

ラッチ停止は、図６に示すように、ＩＣの高圧入力起動端子ＨＶと電源電圧端子ＶＤＤとの間に設けられているスイッチＳ０を、比較的短い周期でオン、オフさせることによって、電源電圧端子ＶＤＤの電圧を例えば１２Ｖ〜１３Ｖのような電圧範囲に抑え込むことで、電源制御用ＩＣ１３がリスタートするのを回避するための機能であり、ラッチ停止制御回路５１は電源電圧端子ＶＤＤの電圧と所定の電圧（１２Ｖ，１３Ｖ）とを比較して、上記のような制御動作を行うように構成される。具体的には、電源電圧端子ＶＤＤの電圧が１２Ｖまで下がるとスイッチＳ０をオンさせ、ＶＤＤの電圧が１３Ｖまで上がるとスイッチＳ０をオフさせることを繰り返す。

このようなラッチ停止機能がないと、ＣＳ端子監視回路４０がＣＳ端子オープンを検出してドライバ３４の動作を停止させた場合、補助巻線に電流が流れなくなって電源電圧端子ＶＤＤの電圧が下がることとなるが、電源電圧端子ＶＤＤの電圧がＩＣの動作停止電圧値（例えば6.5Ｖ）以下になると起動回路（スタートアップ回路）５２が動作してスイッチＳ０をオンさせ、ＩＣが再起動することでスイッチング制御が開始される。そして、電源電圧端子ＶＤＤの電圧が上限電圧値（例えば２１Ｖ）に達すると起動回路（スタートアップ回路）５２はスイッチＳ０をオフさせるが、再起動によりＣＳ端子オープン検出前の状態に戻ってドライバ３４が停止されるという上記動作を繰り返してしまう。

そこで、本実施例では、ＣＳ端子監視回路４０がＣＳ端子オープンを検出するとドライバ３４の動作を停止させるとともに、ラッチ停止制御回路５１を動作させて、電源制御用ＩＣ１３をラッチ停止モードに移行させて、上記のような不合理な動作を回避するようにしている。
なお、上記ラッチ停止モードは、ＡＣ電源側のプラグをコンセントから引き抜くことで解除される。

また、図６の実施例では、過電流保護用のコンパレータ３６ａの出力Ｒocpと、フィードバック制御用のコンパレータ３６ｂの出力Ｒfbと、ソフトスタート用コンパレータ３６ｃの出力Ｒssと、フィードバック端子ＦＢの電圧ＶFBとを監視して、これらのコンパレータ３６ａ〜３６ｃのいずれの出力も入力されず、かつ、ＦＢ端子の電圧が所定の電圧値以下になった時にドライバ３４の動作を停止させるＣＳ端子短絡検出回路５４が設けられている。

デューティ制限回路３９から出力される最大デューティリセット信号は、駆動パルスの１周期毎に出力されており、かつ電流検出抵抗Ｒｓの両端子間または電流検出端子−接地間が短絡されても生成され続ける。一方、上記過電流保護用のコンパレータ３６ａの出力Ｒocpと、フィードバック制御用のコンパレータ３６ｂの出力Ｒfbと、ソフトスタート用コンパレータ３６ｃの出力Ｒssの各リセット信号は、正常な状態ではそのいずれかが１周期内に必ず生成されるが、電流検出端子ＣＳと接地点との間が短絡もしくはセンス抵抗Ｒｓのショート短絡が発生した場合にはこれら信号はいずれも生成されなくなる。

そこで、本実施例では、上記のようなＣＳ端子短絡検出回路５４を設けて、Ｒocp，Ｒfb，Ｒssのいずれのリセット信号も検出できずかつＦＢ端子電圧ＶFBが所定の電圧値以下になった場合に、ＧＡＴＥをローレベルにした状態でドライバ３４の動作を停止させるとともに、ラッチ停止制御回路５１を動作させるようにしている。
これにより、ＣＳ端子もしくはセンス抵抗Ｒｓの短絡により、一次巻線に電流が流れ続けるのを防止することができるとともに、ラッチ停止モードに移行することで起動回路（スタートアップ回路）５２による電源制御用ＩＣの再起動により電源装置が再起動されるのを回避し、電源装置を停止し続けることが可能である。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、前記実施形態では、トランスの一次側巻線に間歇的に電流を流すスイッチングトランジスタＳＷを、電源制御用ＩＣ１３とは別個の素子としているが、このスイッチングトランジスタＳＷを電源制御用ＩＣ１３に取り込んで、１つの半導体集積回路として構成してもよい。
さらに、前記実施形態では、本発明をフライバック方式のＡＣ−ＤＣコンバータを構成する電源制御用ＩＣに適用した場合について説明したが、本発明はフォワード型や疑似共振型のＡＣ−ＤＣコンバータさらには一次側で取得した情報のみで二次側の出力電圧の制御を行ういわゆる Primary Side Regulation (以下ＰＳＲ)方式のＡＣ−ＤＣコンバータを構成する電源制御用ＩＣにも適用することができる。

１１ ラインフィルタ
１２ ダイオード・ブリッジ回路（整流回路）
１３ 電源制御回路（電源制御用ＩＣ）
１４ 二次側検出回路（検出用ＩＣ）
１５ａ フォトカプラの発光側ダイオード
１５ｂ フォトカプラの受光側トランジスタ
３１ 発振回路
３２ クロック生成回路
３４ ドライバ（駆動回路）
３５ アンプ（非反転増幅回路）
３６ａ 過電流検出用コンパレータ（過電流検出回路）
３６ｂ 電圧／電流制御用コンパレータ（電圧／電流制御回路）
３６ｃ ＣＳ端子オープン検出用コンパレータ（端子電圧監視回路）
３７ 波形生成回路
３８ 周波数制御回路
３９ デューティ制限回路
４０ ＣＳ端子監視回路
５１ ラッチ停止制御回路（状態制御回路）

Claims (3)

1. 電圧変換用のトランスの一次側巻線に間欠的に電流を流すためのスイッチング素子を、前記トランスの一次側巻線に流れる電流に比例した電圧と前記トランスの二次側からの出力電圧検出信号が入力されることで、オン、オフ制御する駆動パルスを生成し出力する電源制御用半導体装置であって、
   前記スイッチング素子をオン、オフ制御する制御信号を生成するオン、オフ制御信号生成回路と、
   前記トランスの一次側巻線に流れる電流に比例した電圧が入力される電流検出端子と、
   前記電流検出端子と内部電源電圧もしくはそれに応じた電圧が印加される端子との間に設けられた高インピーダンスのプルアップ手段と、
   前記電流検出端子の電圧と所定の電圧とを比較して前記電流検出端子の電圧が前記所定の電圧よりも高いことを検出した場合に前記電流検出端子の異常と判定する端子監視回路と、
   を備え、前記端子監視回路が前記電流検出端子の異常を検出すると、前記端子監視回路から出力される信号によって前記オン、オフ制御信号生成回路の信号生成動作が停止されるように構成されていることを特徴とする電源制御用半導体装置。
2. ＡＣ入力の電圧が入力される第１電源端子と、
   前記トランスの補助巻線に誘起された電圧を整流、平滑した電圧が入力される第２電源端子と、
   前記第１電源端子と前記第２電源端子との間に設けられたスイッチ手段と、
   前記第２電源端子の電圧に基づいて前記スイッチ手段をオン、オフ制御して前記第２電源端子の電圧が、所定の第１電圧範囲に入るように制御する起動回路と、
   前記第２電源端子の電圧に基づいて前記スイッチ手段をオン、オフ制御して前記第２電源端子の電圧が、前記第１電圧範囲よりも狭い第２電圧範囲に入るように制御する状態制御回路と、
   を備え、前記端子監視回路が前記電流検出端子の異常を検出すると、前記端子監視回路から出力される信号によって前記状態制御回路が動作状態になるように構成されていることを特徴とする請求項１に記載の電源制御用半導体装置。
3. 前記トランスの二次側からの出力電圧検出信号が入力される外部入力端子と、
   前記電流検出端子および前記外部入力端子の状態を監視して異常状態を検出する異常検出回路と、
   を備え、前記異常検出回路が前記電流検出端子の異常を検出すると、前記異常検出回路から出力される信号によって、前記オン、オフ制御信号生成回路の信号生成動作が停止されるとともに前記状態制御回路が動作状態になるように構成されていることを特徴とする請求項２に記載の電源制御用半導体装置。

Images