JP2005522177A - ライン周波数スイッチング・レギュレータ - Google Patents

Abstract

スイッチ・モード電源（ＳＭＰＳ）中で、本線供給電圧源が整流器に結合されて、入力供給電圧が発生される。整流済み入力供給電圧は、濾波されずにＳＭＰＳの入力に結合される。制御可能デューティ・サイクルを有するスイッチング・パワー・トランジスタが、デューティ・サイクル変調信号により制御され、整流済み入力供給電圧から調整出力供給電圧を発生する。デューティ・サイクル変調信号のタイミングを確立するのに、本線供給電圧の周期的な波形が使用される。各サイクルで、トランジスタがすでに完全にターン・オンされているときであって、その主電流導通端子間で発生する電圧が低ボルトまたは０ボルトに近い電圧であるときに、電流の流れがトランジスタ中で開始する。このため、有利なことに、電力消費が少ない。出力供給電圧が閾値レベルに達したとき、トランジスタはターン・オフされる。トランジスタがターン・オフされた後で同じサイクル中に再びターン・オンされないようにするために、ヒステリシスが提供される。

Description

本発明は、通信デバイスのためのスイッチ・モード電源に関する。

本出願は、２００２年４月４日に出願された仮出願第６０／３７０，０７２号の利益を主張する。

通常、スイッチ・モード電源（ＳＭＰＳ：Ｓｗｉｔｃｈ Ｍｏｄｅ Ｐｏｗｅｒ Ｓｕｐｐｌｙ：スイッチング電源）は、デューティ・サイクル変調信号により制御される制御可能なデューティ・サイクル（衝撃係数）を有するスイッチング・パワー・トランジスタを備えている。スイッチ・モード電源（ＳＭＰＳ）を付勢するための入力供給電圧を生み出すために、交流（ＡＣ）本線供給電圧源が整流器に結合される。通常、整流器中で生み出された整流済み入力供給電圧から交流（ＡＣ）成分を濾波するために、大きな入力フィルタ・コンデンサが、スイッチ・モード電源（ＳＭＰＳ）の入力に結合される。この大きな入力フィルタ・コンデンサを除去することが望ましい。

通常のスイッチ・モード電源（ＳＭＰＳ）は、周期的な切換え信号を生成するために、デューティ・サイクル変調信号のタイミングを確立する必要がある。本線供給電圧の周期的な波形を利用して、デューティ・サイクル変調信号のタイミングを確立することが望ましい。これにより、周期的な切換え信号の生成に関連する回路の複雑性が追加されることなく、ＳＭＰＳ動作を得ることができる。

発明の特徴を実施するスイッチ・モード電源（ＳＭＰＳ）中で、本線供給電圧源が整流器に結合されて、入力供給電圧が生み出される。整流済み入力供給電圧は、濾波されずにＳＭＰＳの入力に結合される。制御可能なデューティ・サイクルを有するスイッチング・パワー・トランジスタが、デューティ・サイクル変調信号により制御されて、整流済み入力供給電圧から調整出力供給電圧を生み出す。デューティ・サイクル変調信号のタイミングを確立するのに、本線供給電圧の周期的な波形が使用される。

発明の特徴を実施する際、各サイクル（周期）で、トランジスタがすでに完全にターン・オンされているときであって、その主電流導通端子間で発生する電圧が、低ボルトまたは０（ゼロ）に近い電圧であるときに、電流の流れがトランジスタ中で開始する。このため、有利なことに電力消費が少ない。出力供給電圧が、閾値レベルに達したとき、トランジスタは、ターン・オフされる。

別の発明の特徴を実施する際、トランジスタがターン・オフされた後で同じサイクル中に再びターン・オンされないようにするために、ヒステリシス（ｈｙｓｔｅｒｅｓｉｓ：履歴現象）が提供される。これにより、有利なことに、トランジスタは、その主電流導通端子間で発生する電圧が、もはや０ボルトに近い電圧でなくなったときでも、同じサイクル中に再びターン・オンされることが防止される。この結果、有利なことに、電力消費の増大が、防止される。

（発明の開示）
発明の特徴を実施するスイッチ・モード電源（ＳＭＰＳ）は、周期的な入力供給電圧の源と、フィルタ・コンデンサとを備えている。パワー・スイッチング半導体が、源およびコンデンサに結合され、それにより、半導体中で、入力供給電圧の周波数に関連する周波数の第１方向の第１の遷移と反対方向の第２の遷移とを有する周期的な整流済み供給電流パルスを生成して、コンデンサ中で出力供給電圧を発生させる。第１の遷移の間に半導体中でゼロ電圧切換えを可能にするように、第１の遷移の前に半導体を導通状態に制御するために、第１のスイッチ制御信号の源が提供される。比較器が、出力供給電圧を示す信号および基準レベルの信号に応答して、出力供給電圧と基準レベル信号との差に従って変調された電流パルスの第２の遷移を半導体が生み出すための第２のスイッチ制御信号を生成する。比較器は、出力供給電圧に対するヒステリシスを提供する正帰還信号経路を有する。

図２に、発明の特徴を実施する、スイッチ・モード・レギュレータ（ｒｅｇｕｌａｔｏｒ：調整器）１００を備えるスイッチ・モード電源を示す。本線供給電圧ＶＭが、線路変圧器Ｔ１を介してブリッジ整流器１０１に加えられる。整流器１０１の端子１０２ａまたは１０２ｂで発生した電圧Ｖｉｎが、端子１０２ａまたは１０２ｂを介して、レギュレータ直列接続スイッチング・トランジスタＱ１のエミッタに結合される。トランジスタＱ１は、整流器またはダイオードＤ２と直列に結合されて、スイッチング半導体を形成する。トランジスタＱ１のコレクタが、ダイオードＤ２を介してフィルタ・コンデンサＣ１に結合されて、コンデンサＣ１中で調整出力供給電圧Ｖｏｕｔが発生される。

電圧Ｖｏｕｔは、例えば等しい値を有する抵抗Ｒ７およびＲ６を備える分圧器を介して、ＬＭ３２４タイプの比較器または演算増幅器Ｕ１の反転入力端子であるピン２に結合される。基準電圧Ｖｒｅｆが、調整可能な分圧器抵抗Ｒ１０および抵抗Ｒ５を介して、増幅器Ｕ１の非反転入力端子であるピン３に結合されて、増幅器Ｕ１の非反転入力端子であるピン３における基準電圧Ｖｒｅｆ１を設定する。増幅器Ｕ１の出力端子であるピン１が、抵抗Ｒ２と抵抗Ｒ３とで形成される分圧器を介して、スイッチング・トランジスタＱ２のベースに結合される。トランジスタＱ２のコレクタが、電流制限抵抗Ｒ１を介してトランジスタＱ１のベースに結合される。

図１および図３ａ〜図３ｃに、図２のスイッチング・レギュレータ１００の動作を説明するのに役立つ波形を示す。図１、図２、図３ａ〜図３ｃで同様の記号および番号は、同様の要素または機能を示す。

図２のブリッジ整流器１０１の端子１０２ａが、文字「ｘ」の形の破線で示すように、トランジスタＱ１のエミッタ端子１０２ｂから分離されていると仮定する。また、抵抗型負荷（図示せず）が、端子１０２ａに加えられると仮定する。この場合、図２の端子１０２ａにおける入力供給電圧Ｖｉｎの波形は、図１に示すように、例えば６０Ｈｚのライン周波数を有する本線供給電圧ＶＭの、濾波されていない全波整流正弦波波形になる。以下の説明では、図２に示すように端子１０２ａと１０２ｂが相互接続されており、同じ電位であると仮定する。

図３ｂの電圧Ｖｉｎの各期間９Ｖ以下の間は、図３ａの電圧Ｖｏｕｔが図２の増幅器Ｕ１の非反転入力端子であるピン３における電圧の２倍よりも低い限り、増幅器Ｕ１の出力ピン１における出力電圧は高（ハイ）レベルであり、これは増幅器Ｕ１の２０ボルト供給電圧（図示せず）にほぼ等しい。この結果、トランジスタＱ２はターン・オンされ、それによりトランジスタＱ１は飽和状態でターン・オンされる。従って、有利なことに、トランジスタＱ１は、図３ｃの電流Ｉｅｑ１がトランジスタＱ１中で流れる前に、導通状態に制御される。

図１の破線よりも上の部分のＶｉｎで示すように、電圧Ｖｉｎが順バイアス・ダイオードＤ２に対して十分に大きくなったとき、図２のトランジスタＱ１のコレクタ‐エミッタ電圧（図示せず）は、極性を変える。この結果、図３ｃの調整供給電流Ｉｅｑ１が、図２のトランジスタＱ１のエミッタ‐コレクタ電流経路と、ダイオードＤ２と、フィルタ・コンデンサＣ１とを含む電流経路を流れ始め、コンデンサＣ１を充電し、電圧Ｖｏｕｔを生み出す。電圧Ｖｏｕｔは、図３ｂの期間ｔ１の間、電圧Ｖｉｎの瞬時値と共に変化する。図３ｃは、図２の電圧Ｖｏｕｔが、例えば１１オームの負荷（図示せず）に結合されたときの、期間ｔ１の間の図２のトランジスタＱ１中のエミッタ電流Ｉｅｑ１の波形を示す。

発明の特徴を実施する際、図３ｂの電圧Ｖｉｎが、図３ａの電圧Ｖｏｕｔにほぼ等しいとき、または図２のトランジスタＱ１のコレクタ‐エミッタ電圧（図示せず）の大きさが小さいときに、図２のトランジスタＱ１中で図３ｃの電流Ｉｅｑ１の流れを開始することにより、図３ａの出力電圧Ｖｏｕｔが、電力効率の高い方式で調整される。図３ｃの電流Ｉｅｑ１は、図２のトランジスタＱ１が、すでに導通状態に制御された後で、トランジスタＱ１中で流れ始める。従って、有利なことに、トランジスタＱ１がターン・オンされたときにゼロ電圧切換えがもたらされる。この結果、トランジスタＱ１中で消費される電力は、図３ｃのエミッタ電流Ｉｅｑ１の開始前に図２のトランジスタＱ１のエミッタとコレクタとの間でかなりの電圧差が発生した場合よりも少なくなる。

図３ａの電圧Ｖｏｕｔが、図２の増幅器Ｕ１の非反転入力端子であるピン３における電圧の２倍に等しい閾値レベルに達したとき、ピン１における増幅器Ｕ１出力は低（ロー）レベルに達し、トランジスタＱ２およびＱ１をターン・オフさせる。電圧Ｖｏｕｔは、増幅器Ｕ１の非反転入力端子であるピン３における電圧の２倍を超えて大きく増大することはない。従って、遷移期間（図示せず）の間、トランジスタＱ１がターン・オフされたとき、有利なことにトランジスタＱ１中の電力消費も少ない。負荷回路（図示せず）により除去されたコンデンサＣ１上の電荷を再び満たすプロセスが、図３ｂの電圧Ｖｉｎの各期間Ｔで繰り返される。

発明の特徴を実施する図２の正帰還負荷Ｒ４が、増幅器Ｕ１の出力端子であるピン１から、増幅器Ｕ１の非反転入力端子であるピン３に結合されて、ヒステリシスが提供される。正帰還抵抗Ｒ４は、増幅器Ｕ１の反転入力端子であるピン２と非反転入力端子であるピン３との電圧差を更に増大させる。

これにより、ヒステリシスは、増幅器Ｕ１がトランジスタＱ１を再びターン・オンしないようにして、図３ｃの電流Ｉｅｑ１のパルスが電圧Ｖｉｎの下向き傾斜部分Ｖｉｎｄｒの間に複数発生するのを回避する。ヒステリシスがなければ、図２のトランジスタＱ１のエミッタとコレクタとの間の電圧差が大きく０よりも大きいとき、図２の増幅器Ｕ１は、図３ｂの同じ期間Ｔの間に、トランジスタＱ１をターン・オンして、トランジスタＱ１およびダイオードＤ２中で電流Ｉｅｑ１の第２のパルスを生み出すことができたかもしれない。従って、ヒステリシスは、ゼロ電圧切換えを維持することにより、トランジスタＱ１中の電力消費の増加を防止する。

発明の特徴を実施するプルダウン・ダイオードＤ３が、トランジスタＱ１のエミッタと、増幅器Ｕ１の反転入力端子であるピン２との間に結合される。プルダウン・ダイオードＤ３は、電圧Ｖｉｎを、増幅器Ｕ１の反転入力端子であるピン２に結合する。図３ｂの電圧Ｖｉｎの下向き傾斜部分Ｖｉｎｄｒの間、低下する電圧Ｖｉｎは、増幅器Ｕ１の出力端子であるピン１における電圧が再び高（ハイ）レベルに達するようにする。この結果、有利なことに、トランジスタＱ１は、次のサイクルへの準備として導通状態に制御される。

ダイオードＤ２は、トランジスタＱ１が導通状態に制御された後すぐに逆バイアスされる。従って、通常ならコンデンサＣ１を放電させる可能性のある導通トランジスタＱ１中の電流の流れが、図３ｃの次の導通期間ｔ１ａまで防止される。図３ｂの電圧Ｖｉｎが再び図３ａの電圧Ｖｏｕｔにほぼ等しいレベルに達したときにのみ、ダイオードＤ２は、前述のように再び図３ｃの電流Ｉｅｑを導通し始める。

電圧Ｖｏｕｔのレベルは、有利なことに、入力電圧Ｖｉｎの振幅の変動に関係なく、図３ｂの各期間Ｔ中でほぼ同じに維持される。出力負荷電流の変動は、図３ａの最高‐最低リップル電圧ＶＲＩＰＰＬＥを変更する場合がある。しかし、ＤＣ出力電圧Ｖｏｕｔの平均値は維持される。リップル電圧ＶＲＩＰＰＬＥは、周知のように、負荷に対してコンデンサＣ１の値を適切に選択することにより制御することができる。従って、入力電圧変動および負荷変動に対する調整が達成される。

図２のダイオードＤ１、コンデンサＣ２、抵抗Ｒ８は、過渡サプレッサ（ｔｒａｎｓｉｅｎｔ ｓｕｐｐｒｅｓｓｅｒ：サージ・サプレッサ）を形成する。トランジスタＱ１がターン・オフしたとき、変圧器Ｔ１中の漏れインダクタンスは、電流を流れさせ続けることにつながり、これは高い電圧スパイク（パルス波。図示せず）を生じ、それによりトランジスタＱ１が損傷する可能性、および／または調整出力に雑音が生じる可能性がある。ダイオードＤ１およびコンデンサＣ２は、このスパイク波を導通し、抵抗Ｒ８は、生成された電圧のための漏れ経路（ｌｅａｋａｇｅ ｐａｔｈ）を提供する。抵抗Ｒ８とコンデンサＣ２とダイオードＤ１の陰極との接合端子１０６はまた、増幅器Ｕ１またはその他の回路に供給するのに必要な電圧などの補助供給電圧を提供するのに使用することもできる。図２の構成では、基準電圧Ｖｒｅｆを取り出すのに使用される。

図２の回路の動作を説明するのに役立つ、ライン周波数の本線供給電圧から生成された濾波されていない全波整流正弦波波形を示す図である。 発明の特徴を実施するスイッチ・モード電源を示す図である。 図２の電源の動作を説明するのに役立つ波形を示す図である。

Claims (13)

1. 周期的な入力供給電圧の源と、
   フィルタ・コンデンサと、
   前記源および前記コンデンサに結合されたパワー・スイッチング半導体であって、前記半導体中で、前記入力供給電圧の周波数に関連する周波数の第１方向の第１の遷移と反対方向の第２の遷移とを有する周期的な整流済み供給電流パルスを生成して、前記コンデンサ中で出力供給電圧を発生させるためのパワー・スイッチング半導体と、
   前記第１の遷移の間に前記半導体中でゼロ電圧切換えを可能にするように、前記第１の遷移の前に前記半導体を導通状態に制御するための第１のスイッチ制御信号の源と、
   前記出力供給電圧を示す信号および基準レベルの信号に応答して、前記出力供給電圧と前記基準レベル信号との差に従って変調された前記電流パルスの前記第２の遷移を前記半導体が生み出すための第２のスイッチ制御信号を生成する比較器であって、前記出力供給電圧に対するヒステリシスを提供する正帰還信号経路を有する比較器と、を備える、スイッチ・モード電源。
2. 前記第１の遷移は、前記入力供給電圧と前記出力供給電圧との瞬時レベルの第１の差に達したときに生じる、請求項１に記載のスイッチ・モード電源。
3. 前記ヒステリシスは、前記ゼロ電圧切換えを維持するようにして、前記半導体が、前記入力供給電圧の所定の期間の間に複数の電流パルスを生成するのを防止する、請求項１に記載のスイッチ・モード電源。
4. 前記スイッチング半導体が、直列接続トランジスタを含む、請求項１に記載のスイッチ・モード電源。
5. 前記直列接続トランジスタが、前記コンデンサが前記トランジスタを介して前記整流済み供給電流パルス外で放電するのを防止するために、整流器と直列結合された、請求項４に記載のスイッチ・モード電源。
6. 前記第１の遷移は、前記トランジスタの主電流導通端子の対の間で発生した電圧が極性を変えたときに生じる、請求項４に記載のスイッチ・モード電源。
7. 前記入力供給電圧が、前記トランジスタ中の主電流導通経路をバイパスする信号経路を介して前記トランジスタの制御端子に結合されて、前記トランジスタの前記制御端子で前記第１のスイッチ制御信号を生成する、請求項４に記載のスイッチ・モード電源。
8. 本線供給電圧を整流して、正弦波整流波形を有する前記入力供給電圧を生み出すための整流器を更に備える、請求項１に記載のスイッチ・モード電源。
9. 周期的な入力供給電圧の源と、
   フィルタ・コンデンサと、
   前記源および前記コンデンサに結合されたパワー・スイッチング・トランジスタであって、前記トランジスタ中で、前記入力供給電圧の周波数に関連する周波数の第１方向の第１の遷移と反対方向の第２の遷移とを有する周期的な整流済み供給電流パルスを生成して、前記コンデンサ中で出力供給電圧を発生させるためのパワー・スイッチング・トランジスタとを備えるスイッチ・モード電源であって、
   前記入力供給電圧は、前記トランジスタ中の主電流導通経路をバイパスする信号経路を介して前記トランジスタの制御端子に結合されて、記第１の遷移の間に前記トランジスタ中でゼロ電圧切換えを可能にするように、前記第１の遷移の前に前記トランジスタを導通状態に制御するための第１のスイッチ制御信号を、前記トランジスタの前記制御端子で生成し、更に、
   前記出力供給電圧を示す信号および基準レベルの信号に応答して、前記出力供給電圧と前記基準レベル信号との差に従って変調された前記電流パルスの前記第２の遷移を前記トランジスタが生み出すための第２のスイッチ制御信号を生成する比較器を備える、スイッチ・モード電源。
10. 前記トランジスタが、直列接続トランジスタを含む、請求項９に記載のスイッチ・モード電源。
11. 前記直列接続トランジスタが、前記コンデンサが前記トランジスタを介して前記整流済み供給電流パルス外で放電するのを防止するために、整流器と直列結合された、請求項１０に記載のスイッチ・モード電源。
12. 前記主電流導通経路をバイパスする信号経路が、前記比較器を含む、請求項９に記載のスイッチ・モード電源。
13. 前記第１の遷移が、前記トランジスタの主電流導通端子の対の間で発生した電圧が極性を変えたときに生じる、請求項９に記載のスイッチ・モード電源。

Images