JP2596314B2 - スイッチング電源回路 - Google Patents
スイッチング電源回路Info
- Publication number
- JP2596314B2 JP2596314B2 JP5127653A JP12765393A JP2596314B2 JP 2596314 B2 JP2596314 B2 JP 2596314B2 JP 5127653 A JP5127653 A JP 5127653A JP 12765393 A JP12765393 A JP 12765393A JP 2596314 B2 JP2596314 B2 JP 2596314B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- switching
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/66—Regulating electric power
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明はスイッチング電源回路に
関する。
関する。
【０００２】
【従来の技術】従来のスイッチング電源回路は、図４に
示すように１次電源１０からの電力をスイッチングする
スイッチング素子２と、スイッチング素子の出力を平滑
する平滑回路３と、平滑回路の出力電圧を基準電圧回路
５の基準電圧に変換する電圧変換回路４と、基準電圧回
路の基準電圧信号に対して電源回路の出力電圧を変換し
た電圧変換回路の出力電圧の大小関係を判別して負荷へ
の供給電圧を制御するための信号を発生する比較器６
と、比較器の出力信号と基準発振回路７の基準発振信号
の出力との論理積をとる論理積回路８と、論理積回路の
出力を電力増幅すると共にスイッチング素子を駆動する
ドライバ回路９を有している（例えば、モトローラ社
リニア／スイッチモードボルテージレギュレータハンド
ブック第１３章 昭和６３年６月１０日発行）。
示すように１次電源１０からの電力をスイッチングする
スイッチング素子２と、スイッチング素子の出力を平滑
する平滑回路３と、平滑回路の出力電圧を基準電圧回路
５の基準電圧に変換する電圧変換回路４と、基準電圧回
路の基準電圧信号に対して電源回路の出力電圧を変換し
た電圧変換回路の出力電圧の大小関係を判別して負荷へ
の供給電圧を制御するための信号を発生する比較器６
と、比較器の出力信号と基準発振回路７の基準発振信号
の出力との論理積をとる論理積回路８と、論理積回路の
出力を電力増幅すると共にスイッチング素子を駆動する
ドライバ回路９を有している（例えば、モトローラ社
リニア／スイッチモードボルテージレギュレータハンド
ブック第１３章 昭和６３年６月１０日発行）。
【０００３】次に動作について説明する。スイッチング
電源回路に使用する比較器の入力には、回路構成や素子
のばらつき等の影響により、数ｍＶ程度にヒステリシス
電圧が存在する。この比較器のヒステリシスは、図４に
示したスイッチング電源回路においては図５に示したタ
イミングチャート図の（ｅ）のように基準電圧回路５の
基準出力電圧の上下にわたりヒステリシス電圧が分布し
ている。この状態でのスイッチング電源回路動作は、ま
ず平滑回路３の出力電圧を変換した電圧変換回路４の出
力電圧が基準電圧回路５の基準出力電圧より低いとき、
比較器６の出力信号は電圧変換回路の出力電圧が基準出
力電圧と上側のヒステリシス電圧との和より高くなるま
でＨＩＧＨ（以下、Ｈと略）の状態となる。このため、
スイッチング素子２を駆動するドライバ回路９への信号
は基準発振回路７の出力信号が入力され、スイッチング
素子は基準発振回路のタイミングによってスイッチされ
る。この時のスイッチングデューティは最大デューティ
となる。
電源回路に使用する比較器の入力には、回路構成や素子
のばらつき等の影響により、数ｍＶ程度にヒステリシス
電圧が存在する。この比較器のヒステリシスは、図４に
示したスイッチング電源回路においては図５に示したタ
イミングチャート図の（ｅ）のように基準電圧回路５の
基準出力電圧の上下にわたりヒステリシス電圧が分布し
ている。この状態でのスイッチング電源回路動作は、ま
ず平滑回路３の出力電圧を変換した電圧変換回路４の出
力電圧が基準電圧回路５の基準出力電圧より低いとき、
比較器６の出力信号は電圧変換回路の出力電圧が基準出
力電圧と上側のヒステリシス電圧との和より高くなるま
でＨＩＧＨ（以下、Ｈと略）の状態となる。このため、
スイッチング素子２を駆動するドライバ回路９への信号
は基準発振回路７の出力信号が入力され、スイッチング
素子は基準発振回路のタイミングによってスイッチされ
る。この時のスイッチングデューティは最大デューティ
となる。
【０００４】この最大デューティによるスイッチング動
作によって電源回路の出力電圧は上昇していき、電圧変
換回路の出力電圧が基準出力電圧と上側ヒステリシスと
の和より高くなると比較器の出力信号はＬＯＷ（以下、
Ｌと略）になり、スイッチング素子はＯＦＦとなる。ス
イッチング素子がＯＦＦとなると電源回路の出力電圧は
時間と共に低下していき、電圧変換回路の出力電圧が基
準出力電圧と下側ヒステリシスとの差より低くなるまで
は基準発振回路の出力状態に関係なくスイッチング素子
のＯＦＦの状態が継続される。
作によって電源回路の出力電圧は上昇していき、電圧変
換回路の出力電圧が基準出力電圧と上側ヒステリシスと
の和より高くなると比較器の出力信号はＬＯＷ（以下、
Ｌと略）になり、スイッチング素子はＯＦＦとなる。ス
イッチング素子がＯＦＦとなると電源回路の出力電圧は
時間と共に低下していき、電圧変換回路の出力電圧が基
準出力電圧と下側ヒステリシスとの差より低くなるまで
は基準発振回路の出力状態に関係なくスイッチング素子
のＯＦＦの状態が継続される。
【０００５】スイッチング素子のＯＦＦ状態が続き、電
圧変換回路の出力電圧が基準出力電圧と下側ヒステリシ
スとの差より低くなったとき、比較器の出力信号は反転
して再びＨになる。比較器の出力信号の変化により、ス
イッチング素子は基準発振回路の出力信号と比較器の出
力信号との論理積によって決まる出力状態によりＯＮ、
ＯＦＦが着まり、基準発振出力がＬからＨに変化した以
降では再び最大デューティによるスイッチングが始ま
る。これ以降はこの一連の動作を繰り返すことによって
電源回路の出力電圧をほぼ一定に保っていた。
圧変換回路の出力電圧が基準出力電圧と下側ヒステリシ
スとの差より低くなったとき、比較器の出力信号は反転
して再びＨになる。比較器の出力信号の変化により、ス
イッチング素子は基準発振回路の出力信号と比較器の出
力信号との論理積によって決まる出力状態によりＯＮ、
ＯＦＦが着まり、基準発振出力がＬからＨに変化した以
降では再び最大デューティによるスイッチングが始ま
る。これ以降はこの一連の動作を繰り返すことによって
電源回路の出力電圧をほぼ一定に保っていた。
【０００６】このように電源回路に使用する比較器にヒ
ステリシスが存在している影響により、スイッチングの
条件によっては、基準発振の数サイクルは最大デューテ
ィによってスイッチングがおこなわれ、また基準発振の
数サイクルはスイッチングがＯＦＦのまま、全く状態の
変化しないという動作状態が発生していた。
ステリシスが存在している影響により、スイッチングの
条件によっては、基準発振の数サイクルは最大デューテ
ィによってスイッチングがおこなわれ、また基準発振の
数サイクルはスイッチングがＯＦＦのまま、全く状態の
変化しないという動作状態が発生していた。
【０００７】
【発明が解決しようとする課題】この従来のスイッチン
グ電源回路で使用している比較器には数ｍＶ程度にヒス
テリシスがあるため、スイッチングさせる条件によって
は、基準発振の数サイクルは最大デューティによってス
イッチングをおこない、また基準発振の数サイクルはス
イッチングがＯＦＦのまま、全く状態の変化しないとい
う動作状態が発生していた。
グ電源回路で使用している比較器には数ｍＶ程度にヒス
テリシスがあるため、スイッチングさせる条件によって
は、基準発振の数サイクルは最大デューティによってス
イッチングをおこない、また基準発振の数サイクルはス
イッチングがＯＦＦのまま、全く状態の変化しないとい
う動作状態が発生していた。
【０００８】このような動作状態の下では、スイッチン
グ素子や平滑回路を構成している回路素子等に流れる電
流のピーク値が増加し、このために素子の発熱量が増加
したり、電源回路の出力電圧のリプル電圧が増加したり
することがあった。
グ素子や平滑回路を構成している回路素子等に流れる電
流のピーク値が増加し、このために素子の発熱量が増加
したり、電源回路の出力電圧のリプル電圧が増加したり
することがあった。
【０００９】本発明で解決しようとする課題は、比較器
のヒステリシスの影響によりスイッチングの状態が基準
発振の数サイクルは最大デューティによってスイッチン
グがおこなわれ、また基準発振の数サイクルはスイッチ
ングがＯＦＦのまま全く状態の変化しないというスイッ
チングの条件であっても、基準発振出力のサイクルごと
に適正なスイッチングのデューティにより、連続してス
イッチングをおこなうスイッチング電源を実現させるこ
とである。
のヒステリシスの影響によりスイッチングの状態が基準
発振の数サイクルは最大デューティによってスイッチン
グがおこなわれ、また基準発振の数サイクルはスイッチ
ングがＯＦＦのまま全く状態の変化しないというスイッ
チングの条件であっても、基準発振出力のサイクルごと
に適正なスイッチングのデューティにより、連続してス
イッチングをおこなうスイッチング電源を実現させるこ
とである。
【００１０】
【課題を解決するための手段】本発明のスイッチング電
源は電源回路の出力電圧を変換した電圧変換回路の出力
電圧と基準出力電圧との大小関係を判別して負荷への供
給電圧を制御するための信号を発生する比較器と、スイ
ッチング周波数を一定にしている基準発振の出力信号と
を入力とする論理積回路の出力信号を、前記比較器で電
圧変換回路の出力電圧を入力している入力端子に波形変
換をして帰還させるための帰還回路を備えている。
源は電源回路の出力電圧を変換した電圧変換回路の出力
電圧と基準出力電圧との大小関係を判別して負荷への供
給電圧を制御するための信号を発生する比較器と、スイ
ッチング周波数を一定にしている基準発振の出力信号と
を入力とする論理積回路の出力信号を、前記比較器で電
圧変換回路の出力電圧を入力している入力端子に波形変
換をして帰還させるための帰還回路を備えている。
【００１１】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の回路ブロック図である。
１次電源１０からの電力はスイッチング素子２によって
スイッチングされ、スイッチング素子の出力は平滑回路
３によって平滑して出力される。また、基準電圧回路５
の基準出力電圧に対して、電源回路の出力電圧を変換し
た電圧変換回路４の出力電圧との大小関係を判別する比
較器６と、スイッチング周波数を一定にしている基準発
振回路７との入力信号の論理積をする論理積回路８によ
ってスイッチングの信号が出力されている。スイッチン
グ素子は論理積回路の出力信号をドライバ回路９に入力
させることによってスイッチングを駆動しており、スイ
ッチングのデューティを変化させて電源回路の出力電圧
をほぼ一定に制御している。また、論理積回路の出力信
号は本発明の回路である帰還回路により波形変換をさ
れ、電圧変換回路の出力電圧を入力している比較器の反
転端子に接続され、波形変換された信号を比較器の反転
端子に重畳させている。
る。図１は本発明の一実施例の回路ブロック図である。
１次電源１０からの電力はスイッチング素子２によって
スイッチングされ、スイッチング素子の出力は平滑回路
３によって平滑して出力される。また、基準電圧回路５
の基準出力電圧に対して、電源回路の出力電圧を変換し
た電圧変換回路４の出力電圧との大小関係を判別する比
較器６と、スイッチング周波数を一定にしている基準発
振回路７との入力信号の論理積をする論理積回路８によ
ってスイッチングの信号が出力されている。スイッチン
グ素子は論理積回路の出力信号をドライバ回路９に入力
させることによってスイッチングを駆動しており、スイ
ッチングのデューティを変化させて電源回路の出力電圧
をほぼ一定に制御している。また、論理積回路の出力信
号は本発明の回路である帰還回路により波形変換をさ
れ、電圧変換回路の出力電圧を入力している比較器の反
転端子に接続され、波形変換された信号を比較器の反転
端子に重畳させている。
【００１２】次に回路動作について説明する。図２は図
１の動作を示したタイミングチャート図である。図１の
スイッチング電源回路における比較器のヒステリシス電
圧は、図２の（ｅ）に示してあるように図４の従来のス
イッチング電源回路と同様に存在している。
１の動作を示したタイミングチャート図である。図１の
スイッチング電源回路における比較器のヒステリシス電
圧は、図２の（ｅ）に示してあるように図４の従来のス
イッチング電源回路と同様に存在している。
【００１３】電源回路の出力端子に接続される負荷１１
が一定でスイッチング動作が定常状態に入っている時、
基準発振出力がＨとなっている区間でスイッチング素子
がＯＮになり、これにより電源回路の出力電圧は上昇し
ていく。基準発振出力がＨからＬに変化すると、ドライ
バ回路出力は比較器の出力状態に関わらずスイッチング
素子をＯＦＦにする信号を出力させる。このドライバ出
力信号の変化は帰還回路において波形変換され、比較器
の反転端子に波形変換された信号が重畳される。ここで
比較器の反転端子に重畳される信号のピーク電圧は比較
器のヒステリシスよりも大きくなるように事前に調整し
ておく。すると帰還回路によって比較器の反転端子に重
畳される信号により、スイッチング素子がＯＦＦに変化
したとき、比較器の反転端子電圧は基準出力電圧と上側
ヒステリシスとの和の電位を越えることとなり、比較器
の出力信号はＨからＬへと反転をする。
が一定でスイッチング動作が定常状態に入っている時、
基準発振出力がＨとなっている区間でスイッチング素子
がＯＮになり、これにより電源回路の出力電圧は上昇し
ていく。基準発振出力がＨからＬに変化すると、ドライ
バ回路出力は比較器の出力状態に関わらずスイッチング
素子をＯＦＦにする信号を出力させる。このドライバ出
力信号の変化は帰還回路において波形変換され、比較器
の反転端子に波形変換された信号が重畳される。ここで
比較器の反転端子に重畳される信号のピーク電圧は比較
器のヒステリシスよりも大きくなるように事前に調整し
ておく。すると帰還回路によって比較器の反転端子に重
畳される信号により、スイッチング素子がＯＦＦに変化
したとき、比較器の反転端子電圧は基準出力電圧と上側
ヒステリシスとの和の電位を越えることとなり、比較器
の出力信号はＨからＬへと反転をする。
【００１４】スイッチング素子がＯＦＦとなれば電源回
路の出力電圧は時間と共に低下していき、これにともな
い電圧変換回路の出力電圧も低下していく。この電圧変
換回路の出力電圧が低下している時に基準発振回路の出
力電圧はＬからＨへと反転する。しかし、このときはま
だ電圧変換回路の出力電圧は基準出力電圧と下側ヒステ
リシスとの差の電位以下には下がっていないため、比較
器の出力電圧はＬの状態を保っている。このため、基準
発振出力がＬからＨに変化してもスイッチング素子はＯ
ＮにはならずＯＦＦの状態になる。
路の出力電圧は時間と共に低下していき、これにともな
い電圧変換回路の出力電圧も低下していく。この電圧変
換回路の出力電圧が低下している時に基準発振回路の出
力電圧はＬからＨへと反転する。しかし、このときはま
だ電圧変換回路の出力電圧は基準出力電圧と下側ヒステ
リシスとの差の電位以下には下がっていないため、比較
器の出力電圧はＬの状態を保っている。このため、基準
発振出力がＬからＨに変化してもスイッチング素子はＯ
ＮにはならずＯＦＦの状態になる。
【００１５】スイッチング素子のＯＦＦの状態が続くと
電源回路の出力電圧は更に低下をしていき、電圧返還回
路の出力電圧が基準出力電圧と下側ヒステリシスとの差
の電位に近づいていく。そして電圧変換回路の出力電圧
がこの電位以下となったとき、比較器の出力電圧はＬか
らＨへと反転する。このとき、すでに基準発振回路の出
力電圧はＨの状態であるため、ドライバ回路にはスイッ
チング素子をＯＮにさせる信号が入力され、スイッチン
グ素子は基準発振出力がＨとなっている区間でＯＦＦか
らＯＮへの変化をして電源回路の出力電圧を上昇させて
いく。これ以降はこの一連の動作が繰り返しておこなわ
れるため、スイッチングの動作は比較器のヒステリシス
に影響されることなく、基準発振出力のサイクルごとに
適正なスイッチングのデューティにより連続してスイッ
チングがおこなわれることとなる。
電源回路の出力電圧は更に低下をしていき、電圧返還回
路の出力電圧が基準出力電圧と下側ヒステリシスとの差
の電位に近づいていく。そして電圧変換回路の出力電圧
がこの電位以下となったとき、比較器の出力電圧はＬか
らＨへと反転する。このとき、すでに基準発振回路の出
力電圧はＨの状態であるため、ドライバ回路にはスイッ
チング素子をＯＮにさせる信号が入力され、スイッチン
グ素子は基準発振出力がＨとなっている区間でＯＦＦか
らＯＮへの変化をして電源回路の出力電圧を上昇させて
いく。これ以降はこの一連の動作が繰り返しておこなわ
れるため、スイッチングの動作は比較器のヒステリシス
に影響されることなく、基準発振出力のサイクルごとに
適正なスイッチングのデューティにより連続してスイッ
チングがおこなわれることとなる。
【００１６】つぎに、電源回路の出力に接続される負荷
の状態が変化したことについて説明をする。ここでは負
荷に流れる電流が増加したときの変化について説明をす
る。負荷の状態が一定であったときの動作は前記したよ
うに、あるスイッチングのデューティによって連続して
スイッチングをしていた。この状態で負荷の状態が変化
し、負荷に流れる電流が増加すると、スイッチング素子
がＯＦＦになっている期間において、時間経過に対する
電源回路の出力電圧の低下する傾きが大きくなる。この
出力電圧が低下する傾きが大きくなることにより電圧変
換回路の出力電圧は、負荷に流れる電流が増加する以前
の状態よりも基準出力電圧と下側ヒステリシスとの差の
電位以下になるまでの時間が短くなり、スイッチング素
子がＯＦＦとなっている時間が短くなることとなる。し
たがって負荷に流れる電流が増加したときはスイッチン
グのＯＦＦ期間で短くなり、またスイッチングの周波数
は一定な為、スイッチングＯＦＦ期間で短くなった時間
はスイッチングのＯＮしている期間の時間の増加とな
る。この結果から、負荷電流が増加したときはスイッチ
ングのデューティを大きくすることによって電源回路の
出力電圧をほぼ一定に保つこととなる。
の状態が変化したことについて説明をする。ここでは負
荷に流れる電流が増加したときの変化について説明をす
る。負荷の状態が一定であったときの動作は前記したよ
うに、あるスイッチングのデューティによって連続して
スイッチングをしていた。この状態で負荷の状態が変化
し、負荷に流れる電流が増加すると、スイッチング素子
がＯＦＦになっている期間において、時間経過に対する
電源回路の出力電圧の低下する傾きが大きくなる。この
出力電圧が低下する傾きが大きくなることにより電圧変
換回路の出力電圧は、負荷に流れる電流が増加する以前
の状態よりも基準出力電圧と下側ヒステリシスとの差の
電位以下になるまでの時間が短くなり、スイッチング素
子がＯＦＦとなっている時間が短くなることとなる。し
たがって負荷に流れる電流が増加したときはスイッチン
グのＯＦＦ期間で短くなり、またスイッチングの周波数
は一定な為、スイッチングＯＦＦ期間で短くなった時間
はスイッチングのＯＮしている期間の時間の増加とな
る。この結果から、負荷電流が増加したときはスイッチ
ングのデューティを大きくすることによって電源回路の
出力電圧をほぼ一定に保つこととなる。
【００１７】以上のように負荷の状態が変化したときは
スイッチングのデューティを変化させ、しかも基準発振
出力のサイクルごとにこの変化したデューティを保持し
たまま連続してスイッチングがおこなわれることとな
る。
スイッチングのデューティを変化させ、しかも基準発振
出力のサイクルごとにこの変化したデューティを保持し
たまま連続してスイッチングがおこなわれることとな
る。
【００１８】
【発明の効果】以上説明したように本発明は、基準出力
電圧に対して電源回路の出力電圧を変換する電圧変換回
路の出力電圧との大小関係を判別して負荷への供給電圧
を制御するための信号を発生する比較器と、スイッチン
グ周波数を一定にしている基準発振の出力信号とを入力
とする論理積回路の出力信号を、前記比較器で電圧変換
回路の出力電圧を入力している入力端子に波形変換をし
て帰還させるための帰還回路を負荷したので、基準発振
のサイクル毎に比較器のヒステリシス電位を越えるよう
な信号が比荷器の入力端子に重畳されるため、適正なス
イッチングのデューティによって連続してスイッチング
をすることとなる。この結果、スイッチング素子は平滑
回路を構成している回路素子に流れる電流のピーク値の
増加を抑えることができ、素子の発熱量増加を防ぐこと
が可能であり、また電源回路の出力電圧のリプル電圧を
低く抑えることが可能となる効果を有する。
電圧に対して電源回路の出力電圧を変換する電圧変換回
路の出力電圧との大小関係を判別して負荷への供給電圧
を制御するための信号を発生する比較器と、スイッチン
グ周波数を一定にしている基準発振の出力信号とを入力
とする論理積回路の出力信号を、前記比較器で電圧変換
回路の出力電圧を入力している入力端子に波形変換をし
て帰還させるための帰還回路を負荷したので、基準発振
のサイクル毎に比較器のヒステリシス電位を越えるよう
な信号が比荷器の入力端子に重畳されるため、適正なス
イッチングのデューティによって連続してスイッチング
をすることとなる。この結果、スイッチング素子は平滑
回路を構成している回路素子に流れる電流のピーク値の
増加を抑えることができ、素子の発熱量増加を防ぐこと
が可能であり、また電源回路の出力電圧のリプル電圧を
低く抑えることが可能となる効果を有する。
【００１９】具体的には、図３に示したスイッチング電
源回路の構成で、ある入出力条件の下においてスイッチ
ング素子に流れる電流のピーク−ピーク値が３．０Ａ
P-P から０．５ＡP-P に低減され、回路素子の温度上昇
が７０℃から３０℃への激減できることが確認できた。
また、この時の電源回路の出力電圧のリプル電圧は５０
ｍＶP-P から３０ｍＶP-P に低減できた。
源回路の構成で、ある入出力条件の下においてスイッチ
ング素子に流れる電流のピーク−ピーク値が３．０Ａ
P-P から０．５ＡP-P に低減され、回路素子の温度上昇
が７０℃から３０℃への激減できることが確認できた。
また、この時の電源回路の出力電圧のリプル電圧は５０
ｍＶP-P から３０ｍＶP-P に低減できた。
【図１】本発明のスイッチング電源回路の実例示すブロ
ック図である。
ック図である。
【図２】図１に示した実施例の回路動作のタイミングチ
ャート図である。
ャート図である。
【図３】図１に示した実施例の具体的回路図の例であ
る。
る。
【図４】従来のスイッチング電源回路を示すブロック図
である。
である。
【図５】図４に示した従来例の回路動作のタイミングチ
ャート図である。
ャート図である。
１ 帰還回路 ２ スイッチング素子 ３ 平滑回路 ４ 電圧変換回路 ５ 基準電圧回路 ６ 比較器 ７ 基準発振回路 ８ 論理積回路 ９ ドライバ回路 １０ １次電源 １１ 負荷
Claims (2)
- 【請求項１】 １次電源からの電力をスイッチングする
スイッチング素子と、前記スイッチング素子の出力を平
滑する平滑回路と、前記平滑回路の出力電圧を基準電圧
回路の基準電圧に変換する電圧変換回路と、前記基準電
圧回路の基準電圧信号に対して前記電圧変換回路の出力
の大小関係を判別して負荷への供給電圧を制御するため
の信号を発生する比較器と、前記比較器の出力信号と基
準発振信号の出力との論理積をとる論理積回路と、前記
論理積回路の出力を電力増幅すると共に上記スイッチン
グ素子を駆動するドライバ回路で構成されるスイッチン
グ電源回路において、前記論理積回路の出力信号を、前
記比較器の前記電圧変換回路の出力電圧を入力する端子
に帰還させる帰還回路を備えたことを特徴とするスイッ
チング電源回路。 - 【請求項２】 前記帰還回路は前記論理積回路の出力信
号を波形変換することを特徴とする請求項１記載のスイ
ッチング電源回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5127653A JP2596314B2 (ja) | 1993-05-31 | 1993-05-31 | スイッチング電源回路 |
| US08/251,045 US5399958A (en) | 1993-05-31 | 1994-05-31 | Switching power supply circuit having a reduced ripple voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5127653A JP2596314B2 (ja) | 1993-05-31 | 1993-05-31 | スイッチング電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06343261A JPH06343261A (ja) | 1994-12-13 |
| JP2596314B2 true JP2596314B2 (ja) | 1997-04-02 |
Family
ID=14965417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5127653A Expired - Lifetime JP2596314B2 (ja) | 1993-05-31 | 1993-05-31 | スイッチング電源回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5399958A (ja) |
| JP (1) | JP2596314B2 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583424A (en) * | 1993-03-15 | 1996-12-10 | Kabushiki Kaisha Toshiba | Magnetic element for power supply and dc-to-dc converter |
| JPH0767325A (ja) * | 1993-08-20 | 1995-03-10 | Fujitsu Ltd | Ｄｃ−ｄｃコンバータ |
| US5859525A (en) * | 1993-09-24 | 1999-01-12 | Minks Engineering, Inc. | Alternator rectification, regulation, and control circuit |
| US5563500A (en) * | 1994-05-16 | 1996-10-08 | Thomson Consumer Electronics, Inc. | Voltage regulator having complementary type transistor |
| US5578916A (en) * | 1994-05-16 | 1996-11-26 | Thomson Consumer Electronics, Inc. | Dual voltage voltage regulator with foldback current limiting |
| JPH08107668A (ja) * | 1994-10-05 | 1996-04-23 | Mitsubishi Denki Semiconductor Software Kk | スイッチングレギュレータ、電源回路、バッテリーチャージャー制御回路及びｄｃモータ制御回路 |
| US5587650A (en) * | 1994-12-13 | 1996-12-24 | Intel Corporation | High precision switching regulator circuit |
| US5514947A (en) * | 1995-01-31 | 1996-05-07 | National Semiconductor Corporation | Phase lead compensation circuit for an integrated switching regulator |
| US5770940A (en) * | 1995-08-09 | 1998-06-23 | Switch Power, Inc. | Switching regulator |
| US5800690A (en) * | 1996-07-03 | 1998-09-01 | Caliper Technologies Corporation | Variable control of electroosmotic and/or electrophoretic forces within a fluid-containing structure via electrical forces |
| US5945820A (en) * | 1997-02-06 | 1999-08-31 | The Board Of Trustees Of The Leland Stanford Junior University | DC-DC switching regulator with switching rate control |
| JPH11235025A (ja) * | 1998-02-18 | 1999-08-27 | Seiko Instruments Inc | Ｐｗｍ方式のスイッチング・レギュレータ制御回路及びスイッチング・レギュレータ |
| US6211727B1 (en) * | 1998-02-26 | 2001-04-03 | Stmicroelectronics, Inc. | Circuit and method for intelligently regulating a supply voltage |
| DE19854416A1 (de) * | 1998-11-25 | 2000-05-31 | Linde Ag | Spannungswandler sowie Flurförderzeug mit Gleichspannungsversorgung |
| JP3487780B2 (ja) * | 1999-03-01 | 2004-01-19 | 株式会社岡村研究所 | 接続切り換え制御キャパシタ電源装置 |
| US6424130B1 (en) * | 1999-04-27 | 2002-07-23 | Seiko Instruments Inc. | Output voltage detecting circuit |
| JP3425900B2 (ja) * | 1999-07-26 | 2003-07-14 | エヌイーシーマイクロシステム株式会社 | スイッチングレギュレータ |
| US6147478A (en) * | 1999-09-17 | 2000-11-14 | Texas Instruments Incorporated | Hysteretic regulator and control method having switching frequency independent from output filter |
| US6791306B2 (en) | 2002-01-29 | 2004-09-14 | Intersil Americas Inc. | Synthetic ripple regulator |
| MXPA04009647A (es) * | 2002-04-04 | 2005-01-11 | Thomson Licensing Sa | Regulador de conmutacion de frecuencia de linea. |
| JP3892333B2 (ja) * | 2002-04-16 | 2007-03-14 | セイコーインスツル株式会社 | Ｐｆｍ制御スイッチングレギュレータ制御回路 |
| US7019502B2 (en) | 2002-09-06 | 2006-03-28 | Intersil America's Inc. | Synchronization of multiphase synthetic ripple voltage regulator |
| US7132820B2 (en) | 2002-09-06 | 2006-11-07 | Intersil Americas Inc. | Synthetic ripple regulator |
| US6922044B2 (en) * | 2002-09-06 | 2005-07-26 | Intersil Americas Inc. | Synchronization of multiphase synthetic ripple voltage regulator |
| US6930526B1 (en) * | 2003-12-04 | 2005-08-16 | National Semiconductor Corporation | Quasi-feedforward PWM modulator |
| DE102004037061B4 (de) * | 2004-07-30 | 2011-02-17 | Texas Instruments Deutschland Gmbh | Hysterese-Gleichstromumrichter |
| US20090033293A1 (en) * | 2007-08-01 | 2009-02-05 | Intersil Americas Inc. | Voltage converter with combined capacitive voltage divider, buck converter and battery charger |
| US8427113B2 (en) * | 2007-08-01 | 2013-04-23 | Intersil Americas LLC | Voltage converter with combined buck converter and capacitive voltage divider |
| US8018212B1 (en) | 2007-08-24 | 2011-09-13 | Intersil Americas Inc. | Buck-boost regulator |
| JP2009075046A (ja) * | 2007-09-25 | 2009-04-09 | Yokogawa Electric Corp | 半導体試験装置 |
| US8148967B2 (en) * | 2008-08-05 | 2012-04-03 | Intersil Americas Inc. | PWM clock generation system and method to improve transient response of a voltage regulator |
| US8786270B2 (en) | 2010-11-08 | 2014-07-22 | Intersil Americas Inc. | Synthetic ripple regulator with frequency control |
| JP6556519B2 (ja) * | 2015-06-23 | 2019-08-07 | ローム株式会社 | スイッチング電源回路、液晶駆動装置、液晶表示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4161771A (en) * | 1977-07-25 | 1979-07-17 | Gulton Industries, Inc. | Inverter ripple regulator |
| US4302717A (en) * | 1980-02-04 | 1981-11-24 | Fairchild Camera And Instrument Corp. | Power supply with increased dynamic range |
| US4553082A (en) * | 1984-05-25 | 1985-11-12 | Hughes Aircraft Company | Transformerless drive circuit for field-effect transistors |
| CA1282464C (en) * | 1985-10-23 | 1991-04-02 | Masanori Ienaka | Phase-locked oscillator |
-
1993
- 1993-05-31 JP JP5127653A patent/JP2596314B2/ja not_active Expired - Lifetime
-
1994
- 1994-05-31 US US08/251,045 patent/US5399958A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5399958A (en) | 1995-03-21 |
| JPH06343261A (ja) | 1994-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2596314B2 (ja) | スイッチング電源回路 | |
| US6100675A (en) | Switching regulator capable of increasing regulator efficiency under light load | |
| US6801024B2 (en) | Method of frequency limitation and overload detection in a voltage regulator | |
| US6713995B2 (en) | Voltage regulator with pulse width modulation in dual frequencies | |
| EP0483852B1 (en) | Power source circuit | |
| US8330444B2 (en) | Power supply circuit and dynamic switch voltage control | |
| US4529927A (en) | Apparatus for the control of a switched power regulator | |
| US7034513B2 (en) | Power supply having efficient low power standby mode | |
| US5063489A (en) | Switching regulator having improved switching control arrangement | |
| JP4892689B2 (ja) | Ｄｃ−ｄｃ変換器のデジタル制御 | |
| US7489118B2 (en) | Method and apparatus for high-efficiency DC stabilized power supply capable of effectively reducing noises and ripples | |
| JP4442028B2 (ja) | Ｄｃ／ｄｃコンバータの制御方法 | |
| JP2002281742A (ja) | カレントモードｄｃ／ｄｃコンバータ | |
| EP0762623A3 (en) | Power conversion apparatus | |
| JP2003333839A (ja) | 電源制御方法及び電源制御装置 | |
| JPH09103068A (ja) | 電源装置 | |
| JPWO2019234846A1 (ja) | 電力変換装置 | |
| US11962249B2 (en) | Multi-level power converter architecture | |
| JP2003274645A (ja) | 高力率電源の制御回路及びこの制御回路を備えた電源 | |
| JPH0430817Y2 (ja) | ||
| JP4425029B2 (ja) | スイッチングレギュレータ | |
| US4847549A (en) | Switching voltage regulator with stabilized loop gain | |
| JPS5930032B2 (ja) | 定電圧制御方式 | |
| JP2001197732A (ja) | 半導体電力変換装置の制御装置 | |
| JP2935762B2 (ja) | 直流モータの速度制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961112 |