JP4892689B2 - Ｄｃ−ｄｃ変換器のデジタル制御 - Google Patents

Description

本発明は、ウィンドウ回路およびコントローラを備える電流モード制御方式電力変換器と、電流モード制御方式電力変換器を備える携帯型電子装置と、ウィンドウ回路およびコントローラを備える集積回路とに関係する。

米国特許第２００２／０１４４１６３Ａ１号は、電力変換器を制御するシステムおよび方法を開示する。デジタル信号プロセッサまたはマイクロプロセッサのようなコントローラは、複数個の電力変換ブロックからデジタル情報を受信し、情報に応じて制御コマンドを送信する。一実施形態では、コントローラは、よく知られた電流モード制御でシステムを操作し、一般的に知られた適応型スロープ補償を実施する。

コントローラは、ウィンドウコンパレータと、電力変換器のアナログ出力信号をデジタル値に変換するアナログ・デジタル変換器とを備える。アナログ・デジタル変換器は、設定電圧と検出電圧との間のデジタル差をコントローラに伝え、ウィンドウコンパレータは、高検出電圧または低検出電圧を知らせるため、入力電圧が設定電圧から変化したかどうかをコントローラへ伝える。コントローラは、負荷に供給された電圧が許容可能なレンジの範囲内であるかどうかを判定し、範囲内でなければ、設定電圧を調節するため電力ＩＣにコマンドを送信する。

コントローラは、ソース電圧を供給するソースの電流の僅かな一部分が基準と比較されるＰＷＭモードで動作する。スレッショルドレベルで、電流制限器は、効果的に「ハイ側」ドライバをオフに切り替える。さらなるアナログ・デジタル変換器が検出電流をデジタル域に変換するため必要とされる。

コントローラはＰＩ補償器コントローラを備える。Ｐ動作は、立ち上がり時間を短縮し、安定性を改善する効果があり、Ｉ動作は定常状態誤差を除去する効果がある。ＰＩ補償器は負荷ステップに即座に応答できない。ＰＩ補償器の出力は検出負荷電流の変化に比例した量で実質的に瞬間的にシフトされる。ＰＩ補償器は、負荷電流が新しい補償値に到達するときにその動作を再開する。

本発明の目的はレギュレーションの挙動が改善されたデジタルコントローラを提供することである。

本発明の第１の態様は、請求項１に記載されるような電流モード制御方式電力変換器を提供する。本発明の第２の態様は、請求項１４に記載されるような携帯型電子装置を提供する。本発明の第３の態様は、請求項１５に記載されるような集積回路を提供する。有利な実施形態は従属請求項に記載されている。

本発明の第１の態様による電流モード制御方式電力変換器は、設定電流レベルと上記電力変換器内の検出電流との間の差である電流誤差信号を発生する電流フィードバックループを備える。ドライバは、電流誤差信号が検出電流のレベルが設定電流レベルに到達したことを知らせるときに、制御可能なスイッチを切る。電圧フィードバックループは、電力変換器の出力電圧のレベルに応じて設定電流のレベルに影響を与える。このような電流フィードバックループとドライバと電圧フィードバックループは、知られている電流モード制御方式電力変換器において一般に使用されている。

電圧フィードバックループは、出力電圧が、（ｉ）公称値の周りの第１のウィンドウの範囲内にあるか、（ｉｉ）第１のウィンドウの外側であるが、第１のウィンドウより広い第２のウィンドウの範囲内にあるか、（ｉｉｉ）第２のウィンドウの外側であるか、を検出するウィンドウ回路を備える。第２のウィンドウは、第２のウィンドウのレベルと出力電圧の公称値との間の差が第１のウィンドウのレベルと出力電圧の公称値との間の差より大きいという点で、第１のウィンドウより広い。よって、実際には、第１のウィンドウの範囲内と、第１のウィンドウの高レベルより上であるが、第２のウィンドウの範囲内と、第１のウィンドウの低レベルより下であるが、第２のウィンドウの範囲内と、第２のウィンドウの高レベルより上と、第２のウィンドウの低レベルより下の５個のウィンドウ領域が存在する。

コントローラは、設定電流レベルの適応性を決定するためウィンドウ回路に連結される。この適応性は、検出された出力電圧が第２のウィンドウの外側であるとき、検出された出力電圧が第２のウィンドウの範囲内であるが、第１のウィンドウの外側であるときより大きい。よって、設定電流の変化の量は、実際の出力電圧のレベルがどのウィンドウ内にあるかに依存する。実際の出力電圧のレベルとその公称値との間の差が比較的大きいならば、この偏差を補正するための設定電流の変化の量は比較的大きい。その結果、電力変換器の制御挙動は、公称状況からの大きな偏差により良く応じるために改善される。

電力変換器はアップコンバータでもダウンコンバータでもよい。どちらの場合でも、同じ制御動作が使用される。このことは、同じ回路が異なる電力変換器のトポロジーのため使用され得るという利点がある。

請求項２に記載されるような実施形態では、ウィンドウ回路は、出力電圧を４個の異なる基準レベルと比較する４台のコンパレータを備える。基準レベルのうちの２個は公称レベルより高い異なる値を有し、他の２個の基準レベルは公称レベルより低い異なる値を有する。公称値は、電力変換器が、出力電圧が第１のウィンドウの範囲内の希望値を有する安定化した状態にあるときに現れる出力電圧のレベルである。好ましくは、レベルは公称値の周りで対称的に選択される。高価なＡＤ変換器の代わりに、４台のコンパレータだけが必要とされる。

請求項３に記載されているように一実施形態では、コントローラは、どちらもが第２のウィンドウの外側において、第２のウィンドウの内側と第１のウィンドウの外側より大きい比例部および積分部をもつＰＩレギュレータを備える。比例動作は、立ち上がり時間を短縮し、安定性を改善し、積分動作は定常状態誤差を除去する。さらに、第２のウィンドウの外側では比例および積分動作が大きいので、出力電圧が公称値から大きく外れるほど、電流レベルはより速く適応させられる。

請求項５に記載されているように一実施形態では、出力電圧レベルが第１のウィンドウの範囲内から、第１のウィンドウの外側かつ第２のウィンドウの範囲内へ変化するとき、コントローラは、最初に、比例部および積分部を第１のレベルまで増加させ、後の時点で、出力電圧レベルが依然として第１のウィンドウの外側かつ第２のウィンドウの範囲内であるならば、積分部が第１のレベルより高い第２のレベルへ増加する。このことは、回路の静的分解能がシステムの速度を低下させることなく増加される点で有利である。

請求項６に記載されているように一実施形態では、単一のスイッチング期間中の積分部の小さいステップ幅の挙動は分解能を改善する。

請求項７に記載されているように一実施形態では、積分動作は３個の可能な値を有し、回路の静的分解能はシステムの速度を低下させることなくさらに改善される。

請求項８に記載されているように一実施形態では、デジタル・アナログ変換器に起因して、検出電流を設定電流レベルと比較するコンパレータは、アナログ回路である。アナログ検出電流をデジタル検出電流へ変換すべきさらなる高価なアナログ・デジタル変換器は必要とされない。このようなアナログ・デジタル変換器は、高速性と精度が必要とされるので高価である。

請求項９に記載されているように一実施形態では、それ自体では知られているスロープ補償が、デューティサイクルが１／２より大きいときに、振動的な制御挙動を防止するため追加されている。

請求項１０に記載されているように一実施形態では、平均化は、オンチップ領域を最小限に抑えるため、比較的低分解能をもつデジタル・アナログ変換器の使用を可能にする。平均レベルは、電力変換器の複数のスイッチング期間に亘る平均化によって十分に正確になるであろう。

請求項１１に記載されているように一実施形態では、スロープ補償はパラボラ波形で実行される。この最適スロープ補償を用いると、実質的にデッドビード挙動が電流の低調波に対して達せられる。

請求項１２に記載されているように一実施形態では、電力変換器は、パルス幅モードからパルス周波数モードへ容易に切り替えられる。一般的に電流モード制御方式電力変換器において生じるバーストモードは避けられる。バーストモードの欠点は、出力電圧上のリップルが非常に大きいことである。

請求項１３に記載されているように一実施形態では、負荷電流が僅かしか変化しないならば、電力変換器がパルス幅モードとパルス周波数モードとの間で連続的に切り替わることを防止するヒステリシスが得られる。

本発明による電源装置は、たとえば、携帯電話機、個人情報端末、携帯型ＭＰ３、ＣＤ若しくはＤＶＤプレーヤー、または、ＧＰＳシステムといった携帯型電子機器において実施される。電源装置の考えられる用途の別の例は、自動車用ＤＣ−ＤＣ変換器アプリケーションである。

本発明の上記態様およびその他の態様は、以下に記載された実施形態から明白であり、実施形態を参照して説明される。

図１は、電流モード制御方式電力変換器の一実施形態の概略的なブロック図である。単なる一例として、電力変換器１と呼ばれることもある電流モード制御方式電力変換器１は、アップコンバータであることが示されている。アップコンバータは、２台のスイッチＳ３およびＳ４の主電流路の直列配置を備える。直列配置は、（一例として、グランドであることが示されている）基準電位と、出力電圧Ｖｏｕｔが供給される電源変換器１との間に配置される。一例として、スイッチＳ３およびＳ４は、ＦＥＴであることが示されているが、当然ながら、バイポーラトランジスタのようなその他の半導体スイッチが使用されてもよい。ドライバ９は、駆動信号ＤＳ１およびＤＳ２をそれぞれにＦＥＴ Ｓ３およびＳ４のゲートに供給するため、コントローラ３から駆動信号ＤＳを受け取る。インダクタＬ１は、入力電圧Ｖｂと、スイッチＳ３およびＳ４の主電流路の接合部との間に配置される。インダクタＬ１を通る電流はＩ１によって示されている。インダクタＬ１はコイルまたは変圧器でもよい。

コントローラ３は、スイッチＳ３およびＳ４のオン期間とオフ期間を決定するため、駆動信号ＤＳをドライバ９へ供給する。スイッチＳ４が開いている間にスイッチＳ３が閉じるならば、電流Ｉ１は実質的に鋸歯のように立ち上がる。スイッチＳ４が閉じ、スイッチＳ３が開いているならば、インダクタＬ１に蓄積される電流Ｉ１は、出力電圧Ｖｏｕｔを受け取るため接続された負荷（図示せず）に供給される。

電流モード制御方式電力変換器１は、それ自体としてはよく知られている電流制御ループを備える。発振器（図示せず）は、一定の繰り返し周波数をもつ発振器信号ＯＳＣをコントローラ３へ供給し、スイッチＳ３がオンに切り替えられ、スイッチＳ４がオフに切り替えられる電力変換器１のスイッチングサイクルの開始時点を決定する。インダクタＬ１内の電流はランプアップを開始する。電流制御ループは、電力変換器１内の検出電流レベルＳＥを設定電流レベルＳＣと比較する。検出電流レベルＳＥが設定電流レベルＳＣに達した時点で、スイッチＳ３は開かれ、スイッチＳ４は閉じられる。今度は、電流Ｉ１が、負荷に供給される間に下降を開始する。検出電流レベルＳＥは、インダクタＬ１を通る電流Ｉ１を表す。この電流Ｉ１は、インダクタＬ１と直列するよく知られた電流センサ（図示せず）を用いて検出される。電流Ｉ１は、スイッチＳ３またはＳ４の一方と直列する抵抗両端間の電圧として、または、図示されているように、スイッチＳ３が固有抵抗を有するならば、このスイッチの両端間の電圧として検出することも可能である。また、スイッチＳ４の両端間の電圧を検出することも可能である。

よく知られているように、電流制御ループの振動挙動を防止するため（図２Ａおよび２Ｂを参照）、スロープ補償が行われる。通常、スロープ補償は、電力変換器１の各スイッチング期間ＴＣ中に鋸歯またはパラボラのように時間的に減少する設定電流レベルＳＣを発生することにより行われる。スロープ補償波形ＳＣＷは、コントローラ３によって発生され、デジタル・アナログ変換器４に供給される。デジタル・アナログ変換器４は、アナログスロープ補償信号ＳＣＡを加算回路５に供給する。適応スロープ補償が望ましいならば、デジタル・アナログ変換器４は、出力電圧Ｖｏｕｔを受け取るために入力を有し、デジタルスロープ補償波形ＳＣＷに出力電圧Ｖｏｕｔのレベルを乗じる。

電力変換器１は、それ自体ではよく知られている電圧制御ループをさらに備える。電圧制御ループは、出力電圧Ｖｏｕｔのレベルに依存して設定電流レベルＳＣを制御する。

本発明の一実施例による電圧制御ループは、電力変換器１の出力電圧Ｖｏｕｔを受け取るために入力をそれぞれに有する４台のコンパレータ１００〜１０３を備える。コンパレータ１００は、レベルＶｒ＋５ｍＶを有する基準電圧Ｖｒ１をさらに受け取り、Ｖｒは公称値である。コンパレータ１０１は、レベルＶｒ−５ｍＶを有する基準電圧Ｖｒ２をさらに受け取る。コンパレータ１０２は、レベルＶｒ＋２０ｍＶを有する基準電圧Ｖｒ３をさらに受け取る。コンパレータ１０３は、レベルＶｒ−２０ｍＶを有する基準電圧Ｖｒ４をさらに受け取る。これらの基準電圧Ｖｒ１〜Ｖｒ４の値は一例に過ぎない。公称値Ｖｒは、希望の正確な出力電圧Ｖｏｕｔと一致する基準電圧である。

基準電圧Ｖｒ１およびＶｒ２は、公称値Ｖｒの周りに、小さいウィンドウＷＳとも呼ばれるウィンドウを形成する。基準電圧Ｖｒ３およびＶｒ４は、公称値Ｖｒの周りに、小さいウィンドウＷＳを包含するので大きいウィンドウＷＬとも呼ばれるウィンドウを形成する。ウィンドウＷＬおよびＷＳは、４台のコンパレータ１００〜１０３を使用する以外の別の方法で生成されることもある。コンパレータ１００〜１０３は、基準電圧Ｖｒ１〜Ｖｒ３に関して出力電圧Ｖｏｕｔの実際の値が何であるかをコントローラ３に知らせる制御信号ＣＳ１〜ＣＳ４をそれぞれ供給する。

コントローラ３は、制御信号ＣＳ１〜ＣＳ４に依存して比例部Ｐおよび積分部Ｉを供給するＰＩレギュレータ３０を備える。比例部Ｐは、立ち上がり時間および定常状態誤差を低減する効果を有し、積分部Ｉは定常状態誤差を除去する効果を有する。比例部Ｐと制御部Ｉの両方は、出力電圧Ｖｏｕｔが大きいウィンドウＷＬの内側にあるが、小さいウィンドウＷＳの外側にあるときより、出力電圧Ｖｏｕｔが大きいウィンドウＷＬの外側にあるときにより大きい値を有する。このことは、図４Ａ、４Ｂおよび５に関してさらに説明される。出力電圧Ｖｏｕｔは、そのレベルが第３の基準電圧Ｖｒ３より高いか、または、第４の基準電圧Ｖｒ４より低い場合、大きいウィンドウＷＬの外側にある。出力電圧Ｖｏｕｔは、（ｉ）そのレベルが第１の基準電圧Ｖｒ１より高いが、第３の基準電圧Ｖｒ３より低い場合、または、（ｉｉ）そのレベルが第２の基準電圧Ｖｒ２より低いが、第４の基準電圧Ｖｒ４より高い場合、大きいウィンドウＷＬの内側にあり、小さいウィンドウＷＳの外側にある。

加算回路７は、加算値ＳＶを得るため、比例部Ｐと積分部Ｉを加算する。デジタル・アナログ変換器８は、デジタル加算値ＳＶを、出力電圧Ｖｏｕｔのレベルに応じて設定電流レベルＳＣを決定するアナログ値ＩＳに変換する。加算回路５は、検出設定レベルＳＥが電流ループ内で比較される設定電流レベルＳＣを得るため、アナログ値ＩＳを平均値ＳＣＡに加算する。

加算回路７は、コントローラ３から端数部ＦＰをさらに受け取る。システムはデジタルであるため、設定電流レベルＳＣの分解能は制限される。たとえば、分解能は、デジタル・アナログ変換器８の最下位１ビットごとに２５ｍＡである。より高い分解能は、多数のスイッチングサイクルに亘って２個の値の間で設定電流レベルＳＣを平均化することにより達成され、たとえば、フラクションは６４スイッチング期間ＴＣでもよい。たとえば、６ビットのデジタル・アナログ変換器８が使用されるならば、十分な精度の設定電流レベルＳＣは、設定電流レベルＳＣが、６４回のスイッチング期間ＴＣＥに亘って平均化された２個のレベルを有する場合に達成され、実際には、１２ビットの分解能が実現される。よって、上記の例に関して、端数部ＦＰは、スイッチングサイクルＴＣより低い繰り返し率を有し、間隔が１〜６４スイッチングサイクルＴＣの間で変化するパルスであってもよい。この端数部ＦＰは、積分部Ｉと比例部Ｐの端数部を加算回路７へ伝達するためにも使用されることもある。加算回路７はコントローラ３の一部でもよい。

図２Ａおよび２Ｂは、電流モード制御方式電力変換器において現れる基本波形を表す。図２Ａと２Ｂの両方は、３回のスイッチング期間ＴＣ中に、インダクタＬ１を通る電流Ｉ１を示す検出電流ＳＥを表す。

図２Ａは、設定電流レベルＳＣがスイッチング期間ＴＣの間に一定である場合における電流モード制御方式電力変換器１の挙動を表す。第１のスイッチング期間は時点ｔ１０で始まり、時点ｔ２０で終わり、第２のスイッチング期間は時点ｔ２０で始まり、時点ｔ３０で終わり、第３のスイッチング期間は時点ｔ３０で始まる。

実線は安定した状態における電流Ｉ１を表す。アップコンバータでは、電流Ｉ１の立ち上がり部分は、スイッチＳ３が閉じ、スイッチＳ４が開いているオン期間Ｔｏｎ中に現れる。電流Ｉ１の立ち下がり部分は、スイッチＳ３が開き、スイッチＳ４が閉じているオフ期間中に現れる。スイッチＳ３は、検出電流ＳＥが設定電流レベルＳＣに達する時点ｔ１２、ｔ２１、ｔ３２で開かれる。開始時点ｔ１０、ｔ２０、ｔ３０は発振器によって決定される。

破線は電力変換器１内の小さいオフセットによって生じる検出電流ＳＥを表す。この小さいオフセットは、第２の検出電流ＳＥを時点ｔ１２、ｔ２２、ｔ３１で設定電流レベルＳＣに到達させる。この小さいオフセットは、検出電流ＳＥに、よって、インダクタＬ１を通る電流Ｉ１の振動挙動を引き起こすことがわかる。

図２Ｂは、設定電流レベルＳＣがスイッチング期間ＴＣの間に鋸歯状に変化する場合における電流モード制御方式電力変換器１の挙動を表す。このいわゆるスロープ補償は、それ自体ではよく知られている。鋸歯補償の代わりに、パラボラ補償が使用される。パラボラ補償は、巧く設計されるならば、オフセットが１回のスイッチングサイクルの１回のスイッチング期間ＴＣ後に補償されるデッドビート挙動が可能であるので、鋸歯補償より一層優れている。さて、第１のスイッチング期間は時点ｔ４０で始まり、時点ｔ５０で終わり、第２のスイッチング期間は時点ｔ５０で始まり、時点ｔ６０で終わり、第３のスイッチング期間は時点ｔ６０で始まる。デジタル実装では、このような最適なパラボラ波形は、バスを介して正確な係数を入力することにより、アプリケーションに依存して、容易に発生させられ、変化させられる。アナログコントローラでは、通常では、外部コンポーネントが特定のアプリケーションに合わせて装備される。

実線は、図２Ａに示されているように安定した状態における電流Ｉ１を表す。ここでも、電力変換器１はアップコンバータであるが、今度は、スイッチＳ３は、検出電流ＳＥが設定電流レベルＳＣに達する時点ｔ４２、ｔ５１、ｔ６２で開かれる。破線は電力変換器１内の小さいオフセットによって生じる検出電流ＳＥを表す。この小さいオフセットは、第２の検出電流ＳＥを時点ｔ４１、ｔ５２、ｔ６１において設定電流レベルＳＣに到達させる。この小さいオフセットは、一方の時点ｔ４２、ｔ５１、ｔ６２と、もう一方の時点ｔ４１、ｔ５２、ｔ６１との間に非常に小さい差しか引き起こさないことがわかる。図２Ａに示された検出電流ＳＥの振動挙動は防止される。

図３は、本発明による２個のウィンドウが使用された場合における出力電圧の波形とインダクタ中の電流の波形とを表す。出力電圧Ｖｏｕｔと、公称レベルＶｒの周りのウィンドウＷＬおよびＷＳの基準レベルＶｒ１〜Ｖｒ４は、図３の上部に表されている。インダクタＬ１を通る電流Ｉ１と、その平均値Ｉａｖは、図３の下部に表されている。垂直軸に沿って表された電圧および電流は一例に過ぎない。

時点ｔ１００の前に、出力電圧Ｖｏｕｔは小さいウィンドウＷＳの範囲内で安定化させられ、スイッチング期間ＴＣの逆数である繰り返し周波数を伴い、インダクタＬ１を通る鋸歯電流Ｉ１は、平均値Ｉａｖ１を有する。時点ｔ１００から進むと、負荷は余分の電流量を必要とする。その結果、出力電圧Ｖｏｕｔのレベルは減少し始める。

出力電圧Ｖｏｕｔのレベルが時点ｔ１００で基準電圧Ｖｒ２より降下することにより小さいウィンドウＷＳから離れると直ぐに、比例部Ｐおよび積分部Ｉは、それらの動作の効果を増加させるため、所定の第１の量で増加させられる。比例部Ｐと積分部Ｉの増加によって、設定電流レベルＳＣは増加させられ、よって、電流Ｉ１はより高いピーク値まで上昇可能になる。

出力電圧Ｖｏｕｔのレベルが時点ｔ１０１で基準電圧Ｖｒ４より降下することにより大きいウィンドウＷＬから離れると直ぐに、比例部Ｐおよび積分部Ｉはさらに増加させられ、電流Ｉ１の最大振幅のより速い立ち上がりを引き起こす。このようにして、新しい状況は、大きいウィンドウＷＬの外側でのＰ動作およびＩ動作が、大きいウィンドウＷＬの範囲内であり、かつ、小さいウィンドウＷＳの外側より強い２個のウィンドウ設計によって、より速く達せられる。時点ｔ１０２で、出力電圧Ｖｏｕｔは、大きいウィンドウＷＬに再び入り、比例部Ｐおよび積分部Ｉは所定の第１の量まで減少させられる。時点ｔ１０３で、出力電圧Ｖｏｕｔは小さいウィンドウＷＳに再び入り、比例部Ｐおよび積分部Ｉはそれらの開始値までさらに減少させられる。時点ｔ１０４で、安定した状態に再び到達し、出力電圧Ｖｏｕｔは、今度は負荷によって要求されたより高い平均電流Ｉａｖ２で、小さいウィンドウＷＳの範囲内のレベルまで安定化させられる。

図４Ａ〜４Ｃは、比例部と積分部の異なるレベルを説明する例を表す。

図４Ａには、出力電圧Ｖｏｕｔ、小さいウィンドウＷＳ、大きいウィンドウＷＬ、公称レベルＶｒ、および、基準レベルＶｒ１〜Ｖｒ４が表されている。出力電圧Ｖｏｕｔの公称値はＶｒによって表現され、小さいウィンドウＷＳは基準レベルＶｒ１およびＶｒ２によって境界が定められる。大きいウィンドウＷＬは基準レベルＶｒ３およびＶｒ４によって境界が定められる。

図４Ｂおよび４Ｃには、時点ｔ０に至るまで、出力電圧Ｖｏｕｔが小さいウィンドウＷＳの範囲内にある例に関して、比例部Ｐと積分部Ｉの異なるレベルがそれぞれ表されている。小さいウィンドウＷＳの範囲内で、比例部Ｐは、ゼロからなる開始レベル、すなわち、公称レベルＰｎを有し、積分部Ｉは、所定の開始レベル、すなわち、公称レベルＩｎを有する。時点ｔ０より少し後に、出力電圧Ｖｏｕｔは、小さいウィンドウＷＳの下側境界Ｖｒ２より降下し、大きいウィンドウＷＬに入る。時点ｔ０から時点ｔ１まで持続するスイッチングサイクルＴＣの間に、大きいウィンドウＷＬへの突入が検出され、時点ｔ１からｔ２まで持続する次のスイッチングサイクルＴＣにおいて、比例部Ｐは、ｄＰが所定のデルタ比例部Ｐであるときに、値２ｄＰを有するレベルＰｇ１まで増加させられる。そして、積分部Ｉは、ｄＩが所定のデルタ積分部Ｉであるときに、レベルＩｇ１＝Ｉｎ＋ｄＩ／６４まで増加させられる。

単独のスイッチングサイクルＴＣの後、時点ｔ１で、出力電圧Ｖｏｕｔは依然として大きいウィンドウＷＬの範囲内にある。今度は、時点ｔ２からｔ３まで持続するスイッチングサイクルＴＣの間に、比例部ＰはレベルＰｇ１に保たれ、一方、積分部Ｉは、レベルＩｇ２＝Ｉｎ＋ｄＩ／６４＋ｄＩ＊１６／６４までさらに増加される。積分部Ｉは、図示されているように、出力電圧Ｖｏが大きいウィンドウＷＬの外側にある限り、この値Ｉｇ２に維持されてもよい。しかし、好ましくは、積分部Ｉは、最大値Ｉｎ＋１＊ｄＩに到達するまで、スイッチングサイクルＴＣ毎に、ｄＩ＊１６／６４ずつ増加させられる。

時点ｔ３に先行するスイッチングサイクルＴＣの間に、出力電圧Ｖｏｕｔは、大きいウィンドウＷＬの基準レベルＶｒ４より降下する。今度は、比例部ＰがレベルＰｇ２＝６ｄＰまで拡大され、積分部Ｉは最大値Ｉｇ３＝Ｉｎ＋ｄＩまで拡大される。

時点ｔ４に先行するスイッチングサイクルＴＣの間に、増加された比例部Ｐおよび増加された積分部Ｉの効果は、出力電圧Ｖｏｕｔを基準レベルＶｒ４より高く上昇させる。時点ｔ４で始まるスイッチングサイクルＴＣにおいて、比例部ＰはレベルＰｇ１まで減少し、積分部は、ｄＩ＊１６／６４という量で、レベルＩｇ４まで減少する。

時点ｔ４に先行するスイッチングサイクルＴＣの間に、出力電圧Ｖｏｕｔは小さいウィンドウＷＳの基準レベルＶｒ２と交差する。比例部Ｐはレベルゼロまで変化し、積分部は公称レベルＩｎまで減少する。積分部Ｉは、時点ｔ４とｔ５との間の２回のスイッチングサイクルＴＣに対し一定レベルＩｇ４を有するように示されているが、積分部Ｉは、出力電圧Ｖｏｕｔが大きいウィンドウＷＬの範囲内にあるが、小さいウィンドウＷＳの範囲内にはない連続したスイッチングサイクル毎に、ｄＩ＊１６／６４という量で減少してもよい。

図５は出力電圧のレベルに依存したコントローラの状態を説明するために状態図を表す。状態ＳＦ＋およびＳＦ−では、比例部Ｐは一定であり、積分部Ｉは、ｄＩ＊１６／６４という量で段階的にそれぞれ増加または減少させられる。しかし、好ましくは、状態ＳＦ＋およびＳＦ−は、単一のスイッチング期間ＴＣに限り維持される。状態ＳＦ＋およびＳＦ−において実行されるこれらの動作は、それぞれ、フラクションの増加またはフラクションの減少とも呼ばれる。状態ＲＳ＋およびＲＳ−では、２ｄＰという比較的小さい比例ステップ幅による比例部Ｐの増加または減少は、それぞれ、遅いランプアップまたは遅いランプダウンとも呼ばれる。状態ＲＦ＋およびＲＦ−では、６ｄＰと積分部Ｉの同時拡大とを得るための４ｄＰという比較的大きい比例ステップ幅による比例部Ｐの増加または減少は、それぞれ、速いランプアップまたは速いランプダウンとも呼ばれる。

矢印は、ウィンドウレベルＶｒ１〜Ｖｒ４に関する出力電圧Ｖｏｕｔの値に依存した状態変化を示す。矢印付近の条件は、その条件が真である場合、遷移が実行されることを示す。状態から離れる方向を指す矢印の条件のすべてが偽である場合、または、以下で説明されるその他の場合、状態は変化しない。コンパレータ１００〜１０３によって発生された制御信号ＣＳ１〜ＣＳ４に依存して状態を制御するコントローラ３の動作は、基準レベルＶｒ２を上回る出力電圧Ｖｏｕｔについてだけ検討されている。小さいウィンドウＷＳの下側レベルＶｒ２を下回る出力電圧Ｖｏｕｔについての状態間の遷移は、上記のこのレベルＶｒ２を上回る遷移と同様に得られる。

電流モード制御方式電力変換器１が状態ＩＷＳであるならば（出力電圧Ｖｏｕｔのレベルが小さいウィンドウＷＳの範囲内であるならば）、電力変換器１はこの状態ＩＷＳに留まる。出力電圧ＶｏｕｔがレベルＶｒ１を上回るまで増加するが、レベルＶｒ３より下に留まるならば（よって、小さいウィンドウＷＳから出るが、大きいウィンドウＷＬの範囲内に留まるならば）、電力変換器１は状態ＳＦ＋へ変化する。

状態ＳＦ＋では、比例部Ｐは、積分部Ｉが小さい積分ステップ幅（たとえば、ｄＩ／６４）で増加させられる間、変化しない。電力変換器１は、制限された回数のスイッチングサイクルＴＣに限り状態ＳＦ＋に留まる。制限された回数は、負荷ステップ時にできるだけ速い応答を得るため、好ましくは、１である。出力電圧Ｖｏｕｔが、限定された回数のスイッチングサイクルＴＣより長い期間、小さいウィンドウＷＳの外側に留まるが、大きいウィンドウＷＬの範囲内に留まるならば、状態ＲＳ＋に入る。状態ＳＦ＋において、出力電圧Ｖｏｕｔが、小さいウィンドウＷＳの外側に留まり、大きいウィンドウＷＬの範囲内に留まる限り、積分部Ｉは、１回だけ、または、最大レベルに達するまでスイッチングサイクルＴＣ毎に、所定の小さい積分ステップ幅（たとえば、ｄＩ＊１／６４）で増加させられる。積分部Ｉは、固定された回数のスイッチングサイクルＴＣ毎に、所定の小さい積分ステップ幅で増加することもある。

代替的に、状態ＳＦ＋では、積分部Ｉは所定の小さい積分ステップ幅だけで増加させられてもよい。

出力電圧Ｖｏｕｔが、十分長期間に亘って、小さいウィンドウＷＳの外側にあり、かつ、大きいウィンドウＷＬの内側にあるときに入る状態ＲＳ＋では、比例部Ｐは所定の小さい比例ステップ幅（たとえば、２＊ｄＰ）で１回だけ増加させられる。積分部Ｉは、所定の中間的な積分ステップ幅（たとえば、ｄＩ＊１６／６４）で１回だけ、または、最大レベルに達するまでスイッチングサイクルＴＣ毎に、増加させられる。積分部Ｉは、固定された回数のスイッチングサイクルＴＣ毎に所定の中間的な積分ステップ幅でさらに増加する。

状態ＲＳ＋から始めて、出力電圧Ｖｏｕｔが基準レベルＶｒ３より高く上昇するときに、状態ＲＦ＋に入る。今度は、比例部Ｐが所定の小さい比例ステップ幅（たとえば、４ｄＰ〜６ｄＰ）より大きい値まで増加させられる。積分部Ｉは、所定の最大積分ステップ幅（たとえば、ｄＩ）で増加させられる。好ましくは、積分部Ｉは最大値に制限され、１回のステップ幅でこの最大値へ切り替えられる。

状態ＳＦ＋とＲＳ＋の何れか一方から始めて、出力電圧Ｖｏｕｔが小さいウィンドウＷＳの範囲内まで降下すると直ぐに、状態ＩＷＳに再び入る。状態ＲＦ＋から始めて、出力電圧Ｖｏｕｔが基準レベルＶｒ３より降下するとき、状態ＲＳ＋に入る。

図６Ａおよび６Ｂは、パルス幅モードからパルス周波数モードへの切り替えを説明する波形を表す。図６Ａおよび６Ｂで使用される時点ｔ０〜ｔ１４は、図４Ａおよび４Ｂで使用された時点ｔ０〜ｔ４とは無関係である。図６Ａは、設定電流レベルＳＣと、インダクタＬ１を通る電流Ｉ１を表現する検出電流ＳＥとを表す。図６Ｂは、出力電圧Ｖｏｕｔと基準電圧Ｖｒ、Ｖｒ１およびＶｒ２を表す。今度は、電力変換器１の動作はダウンコンバータに関して説明される。しかし、本発明はダウンコンバータに限定されることなく、アップコンバータでも実施される。アップコンバータトポロジーを示す図１に表された基準と同じ基準が使用されるが、スイッチＳ３、Ｓ４とインダクタＬ１の配置は、ダウンコンバータでは異なる。ダウンコンバータでは、インダクタＬ１は、出力電圧Ｖｏｕｔが供給される出力と、スイッチＳ３およびスイッチＳ４の両方が結合される接合部との間に配置される。スイッチＳ４は、この接合部と、入力電圧Ｖｂが存在する入力との間に配置される。スイッチＳ３は、この接合部と、通常はグラウンドである基準電位との間に配置される。

時点ｔ０で、パルス幅モード動作方式電力変換器１のスイッチングサイクルＴＣが始まる。パルス幅モードはさらにＰＷＭ状態とも呼ばれる。時点ｔ０で、インダクタＬ１は、電力変換器１の入力と、閉じたスイッチＳ４を介して負荷との間に配置される。インダクタＬ１を通る電流Ｉ１は、時点ｔ１で設定電流レベルＳＣに到達するためランプアップを開始する。このランプアップ中の電流Ｉ１の間に、電流Ｉ１は負荷に供給されるので、出力電圧Ｖｏｕｔが増加する。実際には、出力電圧ＶｏｕｔはインダクタＬ１中の実際の電流Ｉ１が負荷によって引き出される実際の電流より大きい場合に限り上昇するので、これは単純化されている。時点ｔ１で、インダクタＬ１は、出力と、閉じたスイッチＳ３を介してグラウンドとの間に接続され、電流Ｉ１は、時点ｔ１より時間的に後の所定の期間である時点ｔ２までランプダウンを開始し、次のスイッチングサイクルが開始される。スイッチング期間であるｔ１とｔ２との間の時間的に所定の期間は、発振器によって決定される。スイッチング期間ＴＣはスイッチングサイクルとも呼ばれる。

時点ｔ２の直後で時点ｔ３の前に、電力変換器１の負荷は急減する。これは、負荷を形成する電子装置がスリープモードまたはスタンバイモードに入る場合に起こる。さて、ランプアップし続ける電流Ｉ１は、負荷によって引き出される電流より非常に大きいので、出力電圧Ｖｏｕｔを急増させる。時点ｔ３で、電流Ｉ１はランプダウンを開始する。実際には、このランプダウンする電流Ｉ１は、負荷によって引き出される電流より依然として非常に大きく、出力電圧Ｖｏｕｔは多数回のスイッチングサイクルの間、上昇し続ける。出力電圧Ｖｏｕｔのランプアップは、電流Ｉ１が負になる時点ｔ６’で停止すると仮定する。さらに、出力電圧Ｖｏｕｔの変動は、同じスイッチングサイクル中に、電流設定レベルＳＣの直線的な変化を生じることが概略的に示されている。しかし、応答は、次のスイッチングサイクルＴＣの開始から始まってもよい。実用上のアプリケーションでは、２個のウィンドウＷＳおよびＷＬのため、電流設定レベルＳＣは非直線的に降下する。電流設定レベルＳＣの減少の開始は、実際には、図示されているよりやや早くまたは遅くに始まってもよい。

電流Ｉ１は、減少する電流セットレベルＳＣに起因して、時点ｔ７の直前に時点ｔ６’で負になる。出力電圧Ｖｏｕｔは基準レベルＶｒ３より下に既に降下しているか、または、降下することが検出される直ぐに、ＰＷＭ状態は、ＰＦＭ状態とも呼ばれるパルス周波数モードに変更される。ＰＦＭ状態では、オン時間Ｔｏｎ２は、ＰＦＭ状態への変化の直前でＰＷＭ状態中に現れるオン時間Ｔｏｎ１より長くなるように選択される。得られたヒステリシスは、ＰＷＭ状態とＰＦＭ状態との間の連続的なスイッチングを防止する。好ましくは、オン時間Ｔｏｎ２は、オン時間Ｔｏｎ１の２倍になるように選択されるが、その理由は、これがクロック式デジタルシステムにおいて簡単に実行できるからである。出力電圧Ｖｏｕｔは、負荷に供給される電流Ｉ１が負荷によって引き出される電流より大きくなる時点ｔ７’まで降下する。

ＰＦＭ状態における動作は、出力電圧Ｖｏｕｔが基準レベルＶｒ３に達する時点ｔ９の後に現れる波形によって説明される。時点ｔ９から時点ｔ１０まで持続する固定されたオン時間Ｔｏｎ２の間、電流Ｉ１は固定量だけランプアップする。時点ｔ１０で、オフ期間が開始し、電流Ｉ１はゼロまでランプダウンする。電流Ｉ１は、時点ｔ１１において、スイッチＳ３が開かれ、インダクタＬ１が浮遊しているので、このゼロ値で停止する。出力電圧Ｖｏｕｔは、オン期間Ｔｏｎ２の開始で増加し始め、インダクタＬ１が電流を負荷へ供給しなくなる時点ｔ１１で減少し始める。時点ｔ１２で、出力電圧Ｖｏｕｔは、再びレベルＶｒ３に到達し、時点ｔ９で開始したサイクルと同一である次のサイクルが開始する。時点ｔ１３では、オン時間Ｔｏｎ２が終了し、電流Ｉ１は時点ｔ１４で再びゼロになる。

基準レベルＶｒ３は別の基準レベルでも構わないことに注意すべきである。Ｖｒ３の使用は、同じ基準レベルＶｒ２と同じコンパレータ１０１が使用され、適応性が必要とされないので有利である。

上記の実施形態は、発明を制限するのではなく、発明を例示すること、および、当業者は特許請求の範囲から逸脱することなく多数の代替的な実施形態を設計し得ることに注意すべきである。

当業者は、アップコンバータを得るため、スイッチとインダクタの構成をどのように変更すべきかを理解できるであろう。回路の残りは、適応性を必要とせず、ダウンコンバータと同じように動作する。適応スロープ補償が望ましい場合に限り、デジタル・アナログ変換器４は、入力電圧Ｖｂの代わりに出力電圧Ｖ０に依存した電圧を受け取るべきである。

請求項中、括弧内に記載された参照記号は請求項を限定するように解釈されるべきではない。動詞「備える（ｃｏｍｐｒｉｓｅ）」とその活用形の使用は、請求項に記載されていない要素またはステップの存在を排除しない。要素に先行する冠詞（「ａ」または「ａｎ」）は、複数個のその要素の存在を排除しない。本発明は、複数個の別個の要素を備えるハードウェアを用いて、および、適当にプログラムされたコンピュータを用いて実施される。複数個の手段を列挙する、物の請求項において、複数個のこれらの手段は全く同一のハードウェア品目によって具現化されてもよい。ある種の手段が相互に異なる従属請求項において挙げられているという単なる事実は、これらの手段の組み合わせを使用しても有利にならないということを示していない。

電流モード制御方式電力変換器の一実施形態の概略ブロック図である。 ２Ａと２Ｂは電流モード制御方式電力変換器に現れる基本波形を示す図である。 本発明による２個のウィンドウが使用された場合にインダクタにおける出力電圧および電流の波形を表す図である。 ４Ａと４Ｂは比例部と積分部の異なるレベルを説明する実施例を示す図である。 出力電圧のレベルに依存したコントローラの状態を説明する状態図である。 ６Ａと６Ｂはパルス幅モードからパルス周波数モードへの切り替えを説明する波形である。

Claims (14)

1. インダクタに連結され、前記インダクタを通る周期的な電流を得る制御可能なスイッチと、
   設定電流レベルと当該電力変換器内の検出電流のレベルとの間の差である電流誤差信号を発生する電流フィードバックループと、
   前記検出電流のレベルが前記設定電流レベルに到達したことを前記電流誤差信号が知らせるときに、前記制御可能なスイッチを切るドライバと、
   当該電力変換器の出力電圧のレベルに応じて前記設定電流レベルに影響を与える電圧フィードバックループと、
   を備え、
   前記電圧フィードバックループが、
   前記出力電圧が、（ｉ）公称値の周りの第１のウィンドウの範囲内にあるか、（ｉｉ）前記第１のウィンドウの外側であるが、前記第１のウィンドウより広い第２のウィンドウの範囲内にあるか、（ｉｉｉ）前記第２のウィンドウの外側であるか、を検出するウィンドウ回路と、
   前記ウィンドウ回路に連結され、検出された前記出力電圧が前記第２のウィンドウの外側であるときの方が、検出された前記出力電圧が前記第２のウィンドウの範囲内であるが、前記第１のウィンドウの外側であるときより大きい前記設定電流レベルの適応性を決定するコントローラと、
   を備える、
   電流モード制御方式電力変換器。
2. 前記ウィンドウ回路が、前記出力電圧を第１の基準レベルと比較する第１のコンパレータと、前記出力電圧を第２の基準レベルと比較する第２のコンパレータと、前記出力電圧を第３の基準レベルと比較する第３のコンパレータと、前記出力電圧を第４の基準レベルと比較する第４のコンパレータとを備え、
   前記第１の基準レベルが、当該電力変換器が、正確なレベルの前記出力電圧の供給される、安定化した状態にあるときに現れる前記出力電圧の公称レベルより高く、前記第２の基準レベルが前記公称レベルより低く、前記第３の基準レベルが前記第１の基準レベルより高いレベルを有し、前記第４の基準レベルが前記第２の基準レベルより低いレベルを有し、前記第１の基準レベルと前記第２の基準レベルが前記第１のウィンドウを形成し、前記第３の基準レベルと前記第４の基準レベルが前記第２のウィンドウを形成する、
   請求項１に記載の電流モード制御方式電力変換器。
3. 前記コントローラが、比例部と積分部の両方が前記第２のウィンドウの内側より外側で大きいＰＩレギュレータを備え、
   前記設定電流レベルが前記比例部と前記積分部の両方に依存する、
   請求項１または２に記載の電流モード制御方式電力変換器。
4. 前記第２のウィンドウの外側での前記比例部と前記積分部の両方が前記第２のウィンドウの範囲内より少なくとも２倍大きい、請求項３に記載の電流モード制御方式電力変換器。
5. 前記出力電圧のレベルが前記第１のウィンドウの範囲内から外側へ変化するが、前記第２のウィンドウの範囲内に留まるとき、前記コントローラが、最初に、前記比例部および前記積分部をそれぞれ第１の比例レベルおよび第１の積分レベルまで増加させ、後の時点で、前記出力電圧のレベルが依然として前記第１のウィンドウの外側であるが、前記第２のウィンドウの範囲内であるならば、前記積分部を前記第１の積分レベルより高い第２の積分レベルへ増加させるため構成される、請求項３に記載の電流モード制御方式電力変換器。
6. 前記第１の積分レベルが当該電力変換器の単一のスイッチング期間の間に存在する、請求項５に記載の電流モード制御方式電力変換器。
7. 前記出力電圧のレベルが前記第２のウィンドウの外側に変化するならば、前記積分部が前記第２の積分レベルより高い第３の積分レベルを有する、請求項５に記載の電流モード制御方式電力変換器。
8. 加算値を得るため前記比例部と前記積分部を加算する加算回路と、
   前記加算値を、前記設定電流レベルを表すアナログ値に変換するデジタル・アナログ変換器と、
   をさらに備える、請求項３に記載の電流モード制御方式電力変換器。
9. 前記パワーコントローラーが、スロープ補償波形をさらに発生するため構成され、
   前記スロープ補償波形をアナログスロープ補償信号に変換するさらなるデジタル・アナログ変換器と、
   前記設定電流レベルを得るため前記アナログ値と前記アナログスロープ補償信号を加算するさらなる加算回路と、
   をさらに備える、
   請求項８に記載の電流モード制御方式電力変換器。
10. 前記コントローラが、前記スイッチングサイクルより低い繰り返しレートをもつパルスである端数部を、前記加算回路へ供給するためさらに構成される、請求項９に記載の電流モード制御方式電力変換器。
11. 前記コントローラがパラボラを備える前記スロープ補償波形を発生するため構成される、請求項９に記載の電流モード制御方式電力変換器。
12. 前記コントローラがパルス幅モードで当該電力変換器を制御するため構成され、
    当該電力変換器が、インダクタ電流がゼロになるかどうかを検出するゼロ電流検出器をさらに備え、
    前記インダクタ電流がゼロになることが検出され、前記出力電圧のレベルが前記第１のウィンドウまたは前記第２のウィンドウの低い方のレベルより降下するならば、前記コントローラが前記パルス幅モードをパルス周波数モードへ変更するためさらに構成される、
    請求項１に記載の電流モード制御方式電力変換器。
13. 請求項１に記載の電流モード制御方式電力変換器を備える、携帯型消費者電子装置。
14. 請求項１に記載のウィンドウ回路およびコントローラを備える集積回路。

Images