KR20190062248A - 스위칭 레귤레이터 - Google Patents

스위칭 레귤레이터 Download PDF

Info

Publication number
KR20190062248A
KR20190062248A KR1020180147455A KR20180147455A KR20190062248A KR 20190062248 A KR20190062248 A KR 20190062248A KR 1020180147455 A KR1020180147455 A KR 1020180147455A KR 20180147455 A KR20180147455 A KR 20180147455A KR 20190062248 A KR20190062248 A KR 20190062248A
Authority
KR
South Korea
Prior art keywords
voltage
circuit
output
error
error voltage
Prior art date
Application number
KR1020180147455A
Other languages
English (en)
Inventor
고스케 다카다
Original Assignee
에이블릭 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이블릭 가부시키가이샤 filed Critical 에이블릭 가부시키가이샤
Publication of KR20190062248A publication Critical patent/KR20190062248A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H02M1/0035—Control circuits allowing low power mode operation, e.g. in standby mode using burst mode control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

스위칭 레귤레이터는, 일단이 출력 단자에 접속된 인덕터와, 전원 단자와 인덕터의 타단의 사이에 접속된 스위칭 소자와, 출력 전압에 의거하는 전압과 제1 기준 전압의 차를 증폭하여, 제1 오차 전압을 출력하는 오차 증폭 회로와, 제1 오차 전압과 제2 기준 전압을 비교하여, 비교 결과 신호를 출력하는 PFM 비교 회로와, 비교 결과 신호에 의거하여 소정 주파수의 클록 신호의 출력을 제어하는 발진 회로와, 입력 노드에 제1 오차 전압이 입력되고, 출력 노드로부터 제2 오차 전압을 출력하는 주파수 특성 분리 회로와, 주파수 특성 분리 회로의 출력 노드에 접속된 위상 보상 회로와, 제2 오차 전압과 발진 회로의 출력에 의거하여, 스위칭 소자를 원하는 펄스 폭으로 온 오프하는 PWM 변환 회로를 구비한다.

Description

스위칭 레귤레이터{SWITCHING REGULATOR}
본 발명은, 스위칭 레귤레이터에 관한 것이다.
도 8에, 종래의 스위칭 레귤레이터(800)의 회로도를 나타낸다.
종래의 스위칭 레귤레이터(800)는, 전원 단자(801)와, 접지 단자(802)와, 기준 전압원(810)과, 오차 증폭 회로(811)와, 기준 전압원(812)과, PFM 비교 회로(813)와, 발진 회로(814)와, PMOS 트랜지스터(830)와, NMOS 트랜지스터(831)와, 인덕터(840)와, 용량(841)과, 저항(843 및 844)과, 출력 단자(842)와, 전류 전압 변환 회로(820), 슬로프 전압 생성 회로(821), PWM 비교 회로(822), 제어 회로(823), 및 역류 검출 회로(824)로부터 이루어지는 PWM 변환 회로(850)와, 용량(861) 및 저항(862)으로부터 이루어지는 위상 보상 회로(860)를 구비하고, 이들이 도시와 같이 접속되어 구성되어 있다(예를 들면, 특허 문헌 1 일본 특허공개 2010－68671호 공보를 참조).
오차 증폭 회로(811)는, 출력 단자(842)의 출력 전압(VOUT)을 저항(843)과 저항(844)으로 분압한 전압(VFB)과 기준 전압원(810)의 기준 전압(VREF1)을 비교하여, 오차 전압(VERR)을 출력한다.
전류 전압 변환 회로(820)는, PMOS 트랜지스터(830)의 소스 전류를 전압으로 변환하고, 슬로프 전압 생성 회로(821)에 출력한다. 슬로프 전압 생성 회로(821)는, 전류 전압 변환 회로(820)의 출력에 톱니파를 가산하여, 전압(VCS)을 출력한다. PWM 비교 회로(822)는, 오차 전압(VERR)과 전압(VCS)을 비교하여, 비교 결과 신호(CMPW)를 제어 회로(823)에 출력한다.
PFM 비교 회로(813)는, 기준 전압원(812)의 기준 전압(VREF2)과 오차 전압(VERR)을 비교하여, 비교 결과 신호(CMPF)를 발진 회로(814)에 출력한다. 발진 회로(814)는, 비교 결과 신호(CMPF)가 로우 레벨일 때, 소정의 주파수로 발진하여(인에이블되어), 출력 신호(CLK)로서 클록 신호를 출력한다. 또한, 발진 회로(814)는, 비교 결과 신호(CMPF)가 하이 레벨일 때, 발진을 정지하여(디스에이블되어), 출력 신호(CLK)를 로우 레벨에 고정한다.
역류 검출 회로(824)는, NMOS 트랜지스터(831)의 드레인 전압과 소스 전압을 비교하여, 드레인 전압이 소스 전압보다 높아지면, 역전류 검출 신호를 제어 회로(823)에 출력한다.
제어 회로(823)는, 입력된 각 신호에 따라서, PMOS 트랜지스터(830)와 NMOS 트랜지스터(831)의 온 오프를 제어한다.
인덕터(840)와 용량(841)은, PMOS 트랜지스터(830)의 드레인으로부터 출력되는 전압(VSW)을 평활한다.
이러한 구성에 의해서 부귀환 루프가 기능하고, 스위칭 레귤레이터(800)는, 전압(VFB)이 기준 전압(VREF1)과 동일해지도록 동작하고, 출력 단자(842)에 출력 전압(VOUT)을 생성한다. 또한, 특허 문헌 1 일본 특허공개 2010－68671호 공보에는 도시되어 있지 않지만, 일반적으로, 오차 증폭 회로(811)의 출력에는, 도 8에 도시하는 바와 같이, 위상 보상 회로(860)가 접속되어 있고, 이것에 의해, 부귀환 루프가 발진하는 것을 억제하고 있다.
이러한 스위칭 레귤레이터(800)에서는, 출력 단자(842)에 접속되는 부하에 흐르는 전류(부하 전류)의 크기에 따라서, 이하와 같이, PWM(Pulse Width Modulation) 동작과 PFM(Pulse Frequency Modulation) 동작이 전환된다.
부하 전류가 큰 경우, 출력 전압(VOUT)의 저하를 보충하도록 오차 전압(VERR)이 상승한다. 따라서, 오차 전압(VERR)이 기준 전압(VREF2)보다 정상적으로 커지게 되고, 발진 회로(814)는, 출력 신호(CLK)로서 소정 주파수의 클록 신호를 계속 출력한다. 이 클록 신호의 상승에 동기하여, PWM 변환 회로(850)는, PMOS 트랜지스터(830)를 온시키고, NMOS 트랜지스터(831)를 오프시킨다. 이 때, PMOS 트랜지스터(830)의 온 시간을 제어하는 신호의 펄스 폭은, PWM 변환 회로(850)에 의해 결정된다. 이와 같이, 부하 전류가 큰 경우에는, 스위칭 레귤레이터(800)는, PWM 동작이 된다.
그 후, 상술의 상태로부터, 부하 전류가 작아졌을 경우, 부하 전류가 작아지자마자의 시점에서는, 오차 전압(VERR)이 기준 전압(VREF2)보다 정상적으로 큰 상태가 계속 되고 있다. 그러나, 부하 전류가 작아져 있는 것으로부터, 부하 전류에 의한 출력 전압(VOUT)의 저하가 적기 때문에, PMOS 트랜지스터(830)를 온시키는 것에 의한 출력 전압(VOUT)의 상승이 커진다. 따라서, 이 출력 전압(VOUT)의 상승을 보충하도록 오차 전압(VERR)이 저하하고, 기준 전압(VREF2)보다 낮은 전압치가 된다. 따라서, PMOS 트랜지스터(830)가 오프가 되어, 출력 전압(VOUT)은, 저하해 간다.
그리고, 출력 전압(VOUT)이 저하하면, 오차 전압(VERR)은 상승해 나가고 기준 전압(VREF2)보다 커지면, 발진 회로(814)는, 출력 신호(CLK)로서 클록 신호를 출력한다. 이 클록 신호의 상승에 동기하여, PWM 변환 회로(850)는, PMOS 트랜지스터(830)를 온시키고, NMOS 트랜지스터(831)를 오프시킨다. 이 때, 부하 전류가 작은 것으로부터, PMOS 트랜지스터(830)가 온한 것에 의해, 출력 전압(VOUT)이, 곧바로 원하는 전압치를 웃돌기 때문에, 오차 전압(VERR)은 저하한다. 그러면, PWM 변환 회로(850)는, PMOS 트랜지스터(830)를 오프시키고, NMOS 트랜지스터(831)를 온시킨다. 또한, 발진 회로(814)는, 출력 신호(CLK)를 로우 레벨에 고정한다. 이와 같이, 부하 전류가 작은 경우에는, 발진 회로(814)는, 발진과 정지를 반복한다. 즉, 스위칭 레귤레이터(800)는, PFM 동작이 된다.
이상과 같이, 종래의 스위칭 레귤레이터(800)는, 오차 전압(VERR)과 기준 전압(VREF2)을 비교하여 PWM 동작과 PFM 동작을 전환하는 방식을 채용함으로써, 부하 전류가 작을 때에 PFM 동작으로 이행하며, 전력 변환 효율을 향상시키는 것을 가능하게 하고 있다.
일본 특허공개 2010－68671호 공보
그러나, 상기와 같은 종래의 스위칭 레귤레이터(800)에서는, PFM 동작에 있어서, PMOS 트랜지스터(830)의 스위칭 동작이 여러 차례 연속하여 발생하고, 출력 전압(VOUT)의 리플 전압이 커진다.
이 원인은, 위상 보상 회로(860)를 구성하고 있는 용량(861) 및 저항(862)에 의해서, 오차 증폭 회로(811)의 출력 신호인 오차 전압(VERR)의 파형이 둔해지는 것으로부터, 발진 회로(814)가 디스에이블되는 타이밍이 늦어, 발진 회로(814)가 클록 신호를 여러 차례 출력해 버리기 때문이다.
이러한 원인에 대해서, 이하, 도 9를 이용하여 상세하게 설명한다.
도 9는, 종래의 스위칭 레귤레이터(800)에 있어서의 인덕터(840)에 흐르는 인덕터 전류(IL), 출력 전압(VOUT), 전압(VFB), 오차 전압(VERR), 비교 결과 신호(CMPF), 발진 회로(814)의 출력 신호(CLK)의 파형을 도시하고 있다.
시각 t0에서는, 비교 결과 신호(CMPF)가 하이 레벨로 되어 있고, PMOS 트랜지스터(830)는, 스위칭 동작을 정지하고 있다. 출력 전압(VOUT)의 저하에 수반하여 전압(VFB)도 저하해 가고, 전압(VFB)이 기준 전압(VREF1)을 밑돌면, 오차 전압(VERR)이 상승해 나간다. 시각 t1에 있어서, 오차 전압(VERR)이 기준 전압(VREF2)을 웃돌고, 비교 결과 신호(CMPF)가 로우 레벨로 전환되면, 신호(CLK)로서 클록 신호가 출력되고, PMOS 트랜지스터(830)가 온하여, 인덕터 전류(IL)가 흐른다. 이것에 의해, 출력 전압(VOUT)이 상승해 나간다. 시각 t2에 있어서, 출력 전압(VOUT)이 원하는 전압치(VTG)를 웃돈다, 즉, 전압(VFB)이 기준 전압(VREF1)을 웃돌면, 오차 전압(VERR)이 저하하기 시작한다. 그리고, 시각 t3에 있어서, 오차 전압(VERR)이 기준 전압(VREF2)를 밑돌면, 비교 결과 신호(CMPF)가 하이 레벨로 전환된다.
여기서, 상술과 같이, 오차 증폭 회로(811)의 출력에는 위상 보상 회로(860)가 접속되어 있는 것으로부터, 오차 전압(VERR)은, 오차 증폭 회로(811)의 출력 전류를 용량(861)으로 적분한 것으로 되기 때문에, 둔해진 신호가 되어, 시각 t2로부터 느슨하게 저하해 간다. 이 때문에, 오차 전압(VERR)이 시각 t2에서 저하하기 시작하고 나서(즉, 오차 전압(VERR)의 변화의 방향이 전환되고 나서) 기준 전압(VREF2)을 밑도는(즉, 오차 전압(VERR)과 기준 전압(VREF2)이 교차한다) 시각 t3까지, 비교적 긴 기간 Pb가 걸려 버린다. 그 결과, 시각 t2로부터 시각 t3의 사이에, 신호(CLK)로서 불필요한 클록 신호가 출력되어, PMOS 트랜지스터(830)가 불필요하게 스위칭 동작하게 된다. 따라서, 출력 전압(VOUT)의 리플 전압이 커져버린다.
본 발명은, PFM 동작에 있어서의 출력 전압의 리플 전압을 저감하는 것이 가능한 스위칭 레귤레이터를 제공하는 것을 목적으로 한다.
본 발명의 스위칭 레귤레이터는, 제1의 전원 단자에 공급되는 전원 전압으로부터 출력 단자에 소정의 출력 전압을 생성하는 스위칭 레귤레이터로서, 일단이 상기 출력 단자에 접속된 인덕터와, 상기 제1의 전원 단자와 상기 인덕터의 타단의 사이에 접속된 스위칭 소자와, 상기 출력 전압에 의거하는 전압과 제1의 기준 전압의 차를 증폭하여, 제1의 오차 전압을 출력하는 오차 증폭 회로와, 상기 제1의 오차 전압과 제2의 기준 전압을 비교하여, 제1 또는 제2의 레벨의 비교 결과 신호를 출력하는 PFM 비교 회로와, 상기 비교 결과 신호가 상기 제1의 레벨일 때 소정 주파수의 클록 신호를 출력하고, 상기 비교 결과 신호가 상기 제2의 레벨일 때 상기 클록 신호의 출력을 정지하는 발진 회로와, 입력 노드에 상기 제1의 오차 전압이 입력되고, 출력 노드에 제2의 오차 전압을 출력하는 주파수 특성 분리 회로와, 상기 주파수 특성 분리 회로의 출력 노드에 접속된 위상 보상 회로와, 상기 제2의 오차 전압과 상기 발진 회로의 출력에 의거하여, 상기 스위칭 소자를 원하는 펄스 폭으로 온 오프하는 PWM 변환 회로를 구비하는 것을 특징으로 한다.
본 발명의 스위칭 레귤레이터에 의하면, 주파수 특성 분리 회로의 출력 노드에 위상 보상 회로가 접속되어 있음으로써, 제2의 오차 전압이 변화가 느슨한(둔한) 신호가 된다. 한편, 제1의 오차 전압은, 주파수 특성 분리 회로에 의해서 제2의 오차 전압과 주파수 특성이 분리되기 때문에, 위상 보상 회로의 영향을 받지 않고, 변화가 급준(急峻)한 신호가 된다. 따라서, 제1의 오차 전압의 변화의 방향이 전환되고 나서, 당해 제1의 오차 전압과 제2의 기준 전압이 교차할 때까지의 기간을 짧게 하는 것이 가능해진다. 따라서, PFM 동작에 있어서의 스위칭 소자의 불필요한 스위칭 동작을 억제할 수 있으며, 출력 전압의 리플 전압을 작게 하는 것이 가능해진다.
도 1은, 본 발명의 실시 형태의 스위칭 레귤레이터를 나타내는 회로도이다.
도 2는, 도 1에 나타내는 스위칭 레귤레이터의 각 노드의 신호 파형을 나타내는 도면이다.
도 3은, 도 1에 나타내는 스위칭 레귤레이터에 있어서의 위상 보상 회로의 구체예를 나타내는 회로도이다.
도 4는, 도 1에 나타내는 스위칭 레귤레이터에 있어서의 주파수 특성 분리 회로의 제1의 구체예를 나타내는 회로도이다.
도 5는, 도 1에 나타내는 스위칭 레귤레이터에 있어서의 주파수 특성 분리 회로의 제2의 구체예를 나타내는 회로도이다.
도 6은, 도 1에 나타내는 스위칭 레귤레이터에 있어서의 주파수 특성 분리 회로의 제3의 구체예를 나타내는 회로도이다.
도 7은, 도 1에 나타내는 스위칭 레귤레이터에 있어서의 주파수 특성 분리 회로의 제4의 구체예를 나타내는 회로도이다.
도 8은, 종래의 스위칭 레귤레이터를 나타내는 회로도이다.
도 9는, 도 8에 나타내는 스위칭 레귤레이터의 각 노드의 신호 파형을 나타내는 도면이다.
이하, 본 발명의 실시 형태에 대해서, 도면을 참조하여 설명한다.
도 1은, 본 발명의 제1의 실시 형태의 스위칭 레귤레이터(100)의 회로도이다.
본 실시 형태의 스위칭 레귤레이터(100)는, 전원 단자(101)(「제1의 전원 단자」라고도 한다)와, 접지 단자(102)(「제2의 전원 단자」라고도 한다)와, 기준 전압원(110)과, 오차 증폭 회로(111)와, 기준 전압원(112)과, PFM 비교 회로(113)와, 발진 회로(114)와, PMOS 트랜지스터(130)(「스위칭 소자」라고도 한다)와, NMOS 트랜지스터(131)(「동기 정류 소자」라고도 한다)와, 인덕터(140)와, 용량(141)과, 저항(143 및 144)과, 출력 단자(142)와, 전류 전압 변환 회로(120), 슬로프 전압 생성 회로(121), PWM 비교 회로(122), 제어 회로(123), 및 역류 검출 회로(124)로 이루어지는 PWM 변환 회로(150)와, 위상 보상 회로(160)와, 주파수 특성 분리 회로(170)를 구비하고 있다.
기준 전압원(110)은, 일단이 오차 증폭 회로(111)의 비반전 입력 단자에 접속되고, 타단이 접지 단자(102)에 접속되어 있다. 오차 증폭 회로(111)는, 반전 입력 단자가 저항(143)과 저항(144)의 접속점에 접속되고, 출력이 주파수 특성 분리 회로(170)의 입력 노드(170i) 및 PFM 비교 회로(113)의 반전 입력 단자에 접속되어 있다. 주파수 특성 분리 회로(170)의 출력 노드(170o)는, 위상 보상 회로(160)의 입력 노드(160i) 및 PWM 비교 회로(122)의 반전 입력 단자에 접속되어 있다. 기준 전압원(112)은, 일단이 PFM 비교 회로(113)의 비반전 입력 단자에 접속되고, 타단이 접지 단자(102)에 접속되어 있다. PFM 비교 회로(113)는, 출력이 발진 회로(114)의 입력에 접속되어 있다. 발진 회로(114)는, 출력이 제어 회로(123)의 입력에 접속되어 있다.
슬로프 전압 생성 회로(121)는, 입력이 전류 전압 변환 회로(120)의 출력에 접속되며, 출력이 PWM 비교 회로(122)의 비반전 입력 단자에 접속되어 있다. PWM 비교 회로(122)는, 출력이 제어 회로(123)의 입력에 접속되어 있다. PMOS 트랜지스터(130)는, 소스가 전원 단자(101)와 전류 전압 변환 회로(120)의 입력에 접속되고, 게이트가 제어 회로(123)의 출력에 접속되며, 드레인이 인덕터(140)의 일단, 역류 검출 회로(124)의 비반전 입력 단자, 및 NMOS 트랜지스터(131)의 드레인에 접속되어 있다. NMOS 트랜지스터(131)는, 게이트가 제어 회로(123)의 출력에 접속되며, 소스가 접지 단자(102)에 접속되어 있다. 역류 검출 회로(124)는, 반전 입력 단자가 접지 단자(102)에 접속되며, 출력이 제어 회로(123)의 입력에 접속되어 있다.
인덕터(140)는, 타단이 용량(141)의 일단과 저항(143)의 일단과 출력 단자(142)에 접속되어 있다. 용량(141)의 타단은, 접지 단자(102)에 접속되어 있다. 저항(144)의 타단은, 접지 단자(102)에 접속되어 있다.
위상 보상 회로(160)는, 예를 들면, 도 3에 도시한 바와 같이, 입력 노드(160i)와 접지 단자(102)의 사이에 직렬로 접속된 용량(161) 및 저항(162)에 의해 구성된다.
이하, 상기와 같이 구성된 스위칭 레귤레이터(100)의 동작에 대해 설명한다.
오차 증폭 회로(111)는, 출력 단자(142)의 출력 전압(VOUT)을 저항(143)과 저항(144)으로 분압한 전압(VFB)과 기준 전압원(110)의 기준 전압(VREF1)을 비교하여, 오차 전압(VERR1)을 출력한다.
주파수 특성 분리 회로(170)는, 입력 노드(170i)에 오차 전압(VERR1)이 입력되고, 오차 전압(VERR1)과는 주파수 특성이 분리된 오차 전압(VERR2)을 출력 노드(170o)로부터 출력한다. 출력 노드(170o)에는, 스위칭 레귤레이터(100)의 부귀환 루프가 발진하는 것을 억제하기 위해서, 상술과 같이, 위상 보상 회로(160)가 접속되어 있다. 따라서, 오차 전압(VERR2)은, 위상 보상 회로(160)의 존재에 의해, 오차 전압(VERR1)에 비해 둔한 신호(느슨하게 변화하는 신호)가 된다.
전류 전압 변환 회로(120)는, PMOS 트랜지스터(130)의 소스 전류를 전압으로 변환하고, 슬로프 전압 생성 회로(121)에 출력한다. 슬로프 전압 생성 회로(121)는, 전류 전압 변환 회로(120)의 출력에 톱니파를 가산하여, 전압(VCS)을 출력한다. PWM 비교 회로(122)는, 오차 전압(VERR2)과 전압(VCS)을 비교하여, 비교 결과 신호(CMPW)를 제어 회로(123)에 출력한다.
PFM 비교 회로(113)는, 기준 전압원(112)의 기준 전압(VREF2)과 오차 전압(VERR1)을 비교하여, 비교 결과 신호(CMPF)를 발진 회로(114)에 출력한다. 오차 전압(VERR1)은, 주파수 특성 분리 회로(170)에 의해서, 오차 전압(VERR2)과 주파수 특성이 분리되기 때문에, 위상 보상 회로(160)의 영향을 받지 않는 것으로부터, 오차 전압(VERR2)보다 변화가 급준한 신호가 된다.
발진 회로(114)는, 비교 결과 신호(CMPF)가 로우 레벨일 때, 소정의 주파수로 발진하여(인에이블되어), 출력 신호(CLK)로서 클록 신호를 출력한다. 또한, 발진 회로(114)는, 비교 결과 신호(CMPF)가 하이 레벨일 때, 발진을 정지하여(디스에이블되어), 출력 신호(CLK)를 로우 레벨에 고정한다.
역류 검출 회로(124)는, NMOS 트랜지스터(131)의 드레인 전압과 소스 전압을 비교하여, 드레인 전압이 소스 전압보다 높아지면, 역전류 검출 신호를 제어 회로(123)에 출력한다.
제어 회로(123)는, 입력된 각 신호에 따라서, PMOS 트랜지스터(130)와 NMOS 트랜지스터(131)의 온 오프를 제어한다.
인덕터(140)와 용량(141)은, PMOS 트랜지스터(130)의 드레인으로부터 출력되는 전압(VSW)을 평활한다.
이러한 회로 구성에 의해서 부귀환 루프가 기능하고, 스위칭 레귤레이터(100)는, 전압(VFB)이 기준 전압(VREF1)과 동일해지도록 동작하고, 출력 단자(142)에 출력 전압(VOUT)을 생성한다.
스위칭 레귤레이터(100)에서는, 출력 단자(142)에 접속되는 부하(도시하지 않음)에 흐르는 전류(부하 전류)의 크기에 따라서, 이하와 같이, PWM(Pulse Width Modulation) 동작과 PFM(Pulse Frequency Modulation) 동작이 전환된다.
부하 전류가 큰 경우, 출력 전압(VOUT)의 저하를 보충하도록 오차 전압(VERR1)이 상승한다. 따라서, 오차 전압(VERR1)이 기준 전압(VREF2)보다 정상적으로 커지게 되고, 발진 회로(114)는, 출력 신호(CLK)로서 소정 주파수의 클록 신호를 계속 출력한다. 이 클록 신호의 상승에 동기하여, PWM 변환 회로(150)는, PMOS 트랜지스터(130)를 온시키고, NMOS 트랜지스터(131)를 오프시킨다. 이 때, PMOS 트랜지스터(130)의 온 시간을 제어하는 신호의 펄스 폭은, PWM 변환 회로(150)에 의해 결정된다. 이와 같이, 부하 전류가 큰 경우에는, 스위칭 레귤레이터(100)는, PWM 동작이 된다.
그 후, 상술의 상태로부터, 부하 전류가 작아졌을 경우, 부하 전류가 작아지자마자의 시점에서는, 오차 전압(VERR1)이 기준 전압(VREF2)보다 정상적으로 큰 상태가 계속 되고 있다. 그러나, 부하 전류가 작아져 있는 것으로부터, 부하 전류에 의한 출력 전압(VOUT)의 저하가 적기 때문에, PMOS 트랜지스터(130)를 온시키는 것에 의한 출력 전압(VOUT)의 상승이 커진다. 따라서, 이 출력 전압(VOUT)의 상승을 보충하도록 오차 전압(VERR1)이 저하하고, 기준 전압(VREF2)보다 낮은 전압치가 된다. 따라서, PMOS 트랜지스터(130)가 오프가 되어, 출력 전압(VOUT)은, 저하해 간다.
그리고, 오차 전압(VERR1)이 상승하여, 기준 전압(VREF2)보다 커지면, 발진 회로(114)는, 출력 신호(CLK)로서 클록 신호를 출력한다. 이 클록 신호의 상승에 동기하여, PWM 변환 회로(150)는, PMOS 트랜지스터(130)를 온시키고, NMOS 트랜지스터(131)를 오프시킨다. 이 때, 부하 전류가 작은 것으로부터, PMOS 트랜지스터(130)가 온한 것에 의해, 출력 전압(VOUT)이, 곧바로 원하는 전압치를 웃돌기 때문에, 오차 전압(VERR1) 및 오차 전압(VERR2)은 저하한다. 그러면, PWM 변환 회로(150)는, PMOS 트랜지스터(130)를 오프시키고, NMOS 트랜지스터(131)를 온시킨다. 또한, 발진 회로(114)는, 출력 신호(CLK)를 로우 레벨에 고정한다. 이와 같이, 부하 전류가 작은 경우에는, 발진 회로(114)는, 발진과 정지를 반복한다. 즉, 스위칭 레귤레이터(100)는, PFM 동작이 된다.
이와 같이 하여, 본 실시 형태의 스위칭 레귤레이터(100)는, 부하 전류가 작을 때에, PFM 동작으로 이행하고, 전력 변환 효율을 향상시킬 수 있다.
이하, 본 실시 형태의 스위칭 레귤레이터(100)의 특징적인 구성을 설명하기 위하여, 스위칭 레귤레이터(100)의 PFM 동작 시의 회로 동작에 대하여 상술한다.
도 2는, 본 실시 형태의 스위칭 레귤레이터(100)에 있어서의 인덕터 전류(IL), 출력 전압(VOUT), 전압(VFB), 오차 전압(VERR1), 오차 전압(VERR2), 비교 결과 신호(CMPF), 발진 회로(114)의 출력 신호(CLK)의 파형을 도시하고 있다.
시각 t0에서는, 비교 결과 신호(CMPF)가 하이 레벨로 되어 있고, PMOS 트랜지스터(130)는, 스위칭 동작을 정지하여 오프하고 있다. PMOS 트랜지스터(130)가 오프하고 있는 것으로부터, 출력 전압(VOUT)이 저하하고, 이것에 수반하여 전압(VFB)도 저하해 간다. 그리고, 전압(VFB)이 기준 전압(VREF1)을 밑돌면 오차 전압(VERR1) 및 오차 전압(VERR2)이 상승해 나간다. 여기서, 상술과 같이, 오차 전압(VERR1)과 오차 전압(VERR2)은, 주파수 특성 분리 회로(170)에 의해서 주파수 특성이 다른 신호가 되기 때문에, 오차 전압(VERR2)이 느슨하게 상승하는 것에 대하여, 오차 전압(VERR1)은, 급준하게 상승한다.
시각 t1에 있어서, 오차 전압(VERR1)이 기준 전압(VREF2)을 웃돌면, 비교 결과 신호(CMPF)가 로우 레벨로 반전하고, 이것에 따라, 발진 회로(114)는, 출력 신호(CLK)로서 클록 신호를 출력한다. 이 클록 신호를 받아, 제어 회로(123)가 PMOS 트랜지스터(130) 온시킴으로써, 인덕터 전류(IL)가 흘러, 출력 전압(VOUT) 및 전압(VFB)이 상승한다.
시각 t2에 있어서, 출력 전압(VOUT)이 원하는 전압치(VTG)를 웃돈다, 즉, 전압(VFB)이 기준 전압(VREF1)을 웃돌면, 오차 전압(VERR1) 및 오차 전압(VERR2)이 저하하기 시작한다. 여기에서도, 오차 전압(VERR1)과 오차 전압(VERR2)의 주파수 특성이 다른 것에 의해, 오차 전압(VERR2)이 느슨하게 상승하는 것에 대하여, 오차 전압(VERR1)은, 급준하게 상승한다.
시각 t3에 있어서, 오차 전압(VERR1)이 기준 전압(VREF2)을 밑돌면, PFM 비교 회로(113)가 이것을 검출하여, 비교 결과 신호(CMPF)를 하이 레벨로 반전시킨다.
이와 같이, 본 실시 형태에 의하면, 오차 전압(VERR1)을 급준하게 변화하는 신호로 할 수 있기 때문에, 오차 전압(VERR1)이 시각 t2에서 저하하기 시작하고 나서 기준 전압(VREF2)을 밑도는 시각 t3까지의 기간 Pa을 짧게 하는 것이 가능해진다. 결과적으로, 시각 t1에 있어서 발진 회로(114)로부터 출력 신호(CLK)로서 클록 신호가 출력된 후, 출력 신호(CLK)로서 불필요한 클록 신호가 출력되는 것을 막을 수 있다. 따라서, PMOS 트랜지스터(130)가 불필요하게 스위칭 동작하는 것이 없기 때문에, 출력 전압(VOUT)의 리플 전압이 커지는 것을 억제하는 것이 가능해진다.
한편, PWM 비교 회로(122)의 반전 입력 단자에 입력되는 오차 전압(VERR2)은, 위상 보상 회로(160)에 의해 변화가 느슨한 신호로 되는 것으로부터, 스위칭 레귤레이터(100)의 부귀환 루프가 발진하는 것도 억제할 수 있다.
이하, 도 4~도 7을 이용하여, 본 실시 형태의 스위칭 레귤레이터(100)에 있어서의 주파수 특성 분리 회로(170)의 제1~제4의 구체예에 대하여 설명한다.
도 4에, 주파수 특성 분리 회로(170)의 제1의 구체예를 나타낸다. 본 구체예의 주파수 특성 분리 회로(170)는, 일단이 입력 노드(170i)에 접속되고, 타단이 출력 노드에(170o)에 접속된 저항(171)으로 구성되어 있다.
도 5에, 주파수 특성 분리 회로(170)의 제2의 구체예를 나타낸다. 본 구체예의 주파수 특성 분리 회로(170)는, 도 4에 나타낸 제1의 구체예에, 저항(171)의 일단(입력 노드(170i))과 접지 단자(102)의 사이에 접속된 용량(172)을 추가한 구성으로 되어 있다. 이러한 용량(172)을 설치함으로써, 오차 전압(VERR1)의 응답 속도를 조정하는 것이 가능해진다.
도 6에, 주파수 특성 분리 회로(170)의 제3의 구체예를 나타낸다. 본 구체예의 주파수 특성 분리 회로(170)는, 도 4에 나타낸 제1의 구체예에, 저항(171)의 타단(출력 노드(170o))과 접지 단자(102)의 사이에 접속된 용량(173)을 추가한 구성으로 되어 있다. 이러한 용량(173)을 설치함으로써, 오차 전압(VERR2)의 응답 속도를 조정하는 것이 가능해진다.
도 7에, 주파수 특성 분리 회로(170)의 제4의 구체예를 나타낸다. 본 구체예의 주파수 특성 분리 회로(170)는, 도 4에 나타낸 제1의 구체예에, 저항(171)의 일단(입력 노드(170i))과 접지 단자(102)의 사이에 접속된 용량(172)과, 저항(171)의 타단(출력 노드(170o))과 접지 단자(102)의 사이에 접속된 용량(173)을 추가한 구성으로 되어 있다. 이러한 용량(172 및 173)을 설치함으로써, 오차 전압(VERR1) 및 오차 전압(VERR2)의 각각의 응답 속도를 조정하는 것이 가능해진다.
이상, 본 발명의 실시 형태에 대해 설명하였는데, 본 발명은 상기 실시 형태로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 범위에 있어서 여러 가지의 변경이 가능하다는 것은 말할 필요도 없다.
예를 들면, 상기 실시 형태에 있어서는, 전류 모드 제어 방식의 스위칭 레귤레이터를 예로서 설명하였는데, 본 발명은, 전압 모드 제어 방식의 스위칭 레귤레이터에도 적용 가능하다.
또한, 상기 실시 형태에 있어서는, 스위칭 소자 및 동기 정류 소자로서 MOS 트랜지스터를 이용한 예를 설명하였는데, 바이폴러 트랜지스터 등을 이용해도 된다.
또한, 상기 실시 형태에 있어서는, 동기 정류 방식의 스위칭 레귤레이터를 예로서 설명하였는데, 본 발명은, 다이오드 정류 방식의 스위칭 레귤레이터에도 적용 가능하다. 또한, 다이오드 정류 방식으로 했을 경우는, 역류 검출 회로는 불필요하다.
100, 800 스위칭 레귤레이터
101, 801 전원 단자
102, 802 접지 단자
110, 112, 810, 812 기준 전압원
111, 811 오차 증폭 회로
113, 813 PFM 비교 회로
114, 814 발진 회로
120, 820 전류 전압 변환 회로
121, 821 슬로프 전압 생성 회로
122, 822 PWM 비교 회로
123, 823 제어 회로
124, 824 역류 검출 회로
130, 830 PMOS 트랜지스터
131, 831 NMOS 트랜지스터
140, 840 인덕터
141, 161, 172, 173, 841, 861 용량
142, 842 출력 단자
143, 144, 162, 171, 843, 844, 862 저항
150, 850 PWM 변환 회로
160, 860 위상 보상 회로
170 주파수 특성 분리 회로

Claims (5)

  1. 제1의 전원 단자에 공급되는 전원 전압으로부터 출력 단자에 소정의 출력 전압을 생성하는 스위칭 레귤레이터로서,
    일단이 상기 출력 단자에 접속된 인덕터와,
    상기 제1의 전원 단자와 상기 인덕터의 타단의 사이에 접속된 스위칭 소자와,
    상기 출력 전압에 의거하는 전압과 제1의 기준 전압의 차를 증폭하여, 제1의 오차 전압을 출력하는 오차 증폭 회로와,
    상기 제1의 오차 전압과 제2의 기준 전압을 비교하여, 제1 또는 제2의 레벨의 비교 결과 신호를 출력하는 PFM 비교 회로와,
    상기 비교 결과 신호가 상기 제1의 레벨일 때 소정 주파수의 클록 신호를 출력하고, 상기 비교 결과 신호가 상기 제2의 레벨일 때 상기 클록 신호의 출력을 정지하는 발진 회로와,
    입력 노드에 상기 제1의 오차 전압이 입력되고, 출력 노드로부터 제2의 오차 전압을 출력하는 주파수 특성 분리 회로와,
    상기 주파수 특성 분리 회로의 출력 노드에 접속된 위상 보상 회로와,
    상기 제2의 오차 전압과 상기 발진 회로의 출력에 의거하여, 상기 스위칭 소자를 원하는 펄스 폭으로 온 오프하는 PWM 변환 회로를 구비하는 것을 특징으로 하는 스위칭 레귤레이터.
  2. 청구항 1에 있어서,
    상기 주파수 특성 분리 회로는, 일단이 상기 입력 노드에 접속되고, 타단이 상기 출력 노드에 접속된 저항을 갖는 것을 특징으로 하는 스위칭 레귤레이터.
  3. 청구항 2에 있어서,
    상기 주파수 특성 분리 회로는, 상기 저항의 일단과 제2의 전원 단자의 사이에 접속된 용량을 더 갖는 것을 특징으로 하는 스위칭 레귤레이터.
  4. 청구항 2에 있어서,
    상기 주파수 특성 분리 회로는, 상기 저항의 타단과 제2의 전원 단자의 사이에 접속된 용량을 더 갖는 것을 특징으로 하는 스위칭 레귤레이터.
  5. 청구항 2에 있어서,
    상기 주파수 특성 분리 회로는, 상기 저항의 일단과 제2의 전원 단자의 사이에 접속된 제1의 용량과, 상기 저항의 타단과 상기 제2의 전원 단자의 사이에 접속된 제2의 용량을 더 갖는 것을 특징으로 하는 스위칭 레귤레이터.
KR1020180147455A 2017-11-28 2018-11-26 스위칭 레귤레이터 KR20190062248A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017228061A JP6940384B2 (ja) 2017-11-28 2017-11-28 スイッチングレギュレータ
JPJP-P-2017-228061 2017-11-28

Publications (1)

Publication Number Publication Date
KR20190062248A true KR20190062248A (ko) 2019-06-05

Family

ID=66632830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180147455A KR20190062248A (ko) 2017-11-28 2018-11-26 스위칭 레귤레이터

Country Status (5)

Country Link
US (1) US10673330B2 (ko)
JP (1) JP6940384B2 (ko)
KR (1) KR20190062248A (ko)
CN (1) CN109842296A (ko)
TW (1) TW201931749A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010068671A (ja) 2008-09-12 2010-03-25 Ricoh Co Ltd Ｄｃ−ｄｃコンバータ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6424132B1 (en) * 2000-12-08 2002-07-23 Micrel, Incorporated Adding a laplace transform zero to a linear integrated circuit for frequency stability
JP4836624B2 (ja) 2006-03-23 2011-12-14 株式会社リコー スイッチングレギュレータ
JP4405530B2 (ja) * 2007-05-16 2010-01-27 株式会社東芝 電源回路
JP5493296B2 (ja) * 2008-06-10 2014-05-14 株式会社リコー スイッチングレギュレータ
JP5091027B2 (ja) * 2008-06-25 2012-12-05 株式会社リコー スイッチングレギュレータ
JP5195182B2 (ja) * 2008-09-04 2013-05-08 株式会社リコー 電流モード制御型スイッチングレギュレータ
CA2759767C (en) * 2010-12-05 2018-03-27 Microsemi Corporation Hysteretic voltage converter with offset voltage correction
JP5768475B2 (ja) * 2011-04-28 2015-08-26 ミツミ電機株式会社 スイッチング電源装置
US9391512B2 (en) * 2014-07-31 2016-07-12 Cypress Semiconductor Corporation Control apparatus, switching power supply and control method for maintaining power conversion efficiency
JP2016116261A (ja) * 2014-12-11 2016-06-23 株式会社デンソー スイッチング電源回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010068671A (ja) 2008-09-12 2010-03-25 Ricoh Co Ltd Ｄｃ−ｄｃコンバータ

Also Published As

Publication number Publication date
JP6940384B2 (ja) 2021-09-29
US20190165667A1 (en) 2019-05-30
TW201931749A (zh) 2019-08-01
JP2019103154A (ja) 2019-06-24
CN109842296A (zh) 2019-06-04
US10673330B2 (en) 2020-06-02

Similar Documents

Publication Publication Date Title
JP5211959B2 (ja) Ｄｃ−ｄｃコンバータ
US8193798B1 (en) Buck regulators with adjustable clock frequency to achieve dropout voltage reduction
JP5453508B2 (ja) 効率的軽負荷動作を有する分離フライバックコンバータ
US7538526B2 (en) Switching regulator, and a circuit and method for controlling the switching regulator
KR20070094486A (ko) 비절연 강압형 ｄｃ-ｄｃ 컨버터
JP2008161001A (ja) 電流モード制御型スイッチングレギュレータ及びその動作制御方法
JP2008131746A (ja) 昇降圧型スイッチングレギュレータ
US11205959B2 (en) Switching regulator including PFM detector
JP2009033883A (ja) スイッチングレギュレータ及びその動作制御方法
KR20080024984A (ko) 스위칭 레귤레이터 및 그 스위칭 레귤레이터를 구비하는반도체 장치
JP2010011617A (ja) スイッチングレギュレータ及びそのスイッチングレギュレータを備えた半導体装置
JP5974563B2 (ja) 昇圧型スイッチング電源
KR102560435B1 (ko) 스위칭 레귤레이터
JP2010088218A (ja) Ｄｃ／ｄｃコンバータ
US8174249B2 (en) Voltage boosting/lowering circuit
KR102506229B1 (ko) 스위칭 레귤레이터
JP5515390B2 (ja) スイッチング電源装置
US20120146611A1 (en) Circuit to improve stability of boost-mode converters
JP6654548B2 (ja) スイッチング電源装置
JP2013051776A (ja) Ｄｃ−ｄｃコンバータ回路
KR20190062248A (ko) 스위칭 레귤레이터
JP6859178B2 (ja) 発振回路装置およびスイッチングレギュレータ
JP2009153235A (ja) スイッチング電源の制御回路および該制御回路を用いるスイッチング電源