JP2016116261A - スイッチング電源回路 - Google Patents
スイッチング電源回路 Download PDFInfo
- Publication number
- JP2016116261A JP2016116261A JP2014250883A JP2014250883A JP2016116261A JP 2016116261 A JP2016116261 A JP 2016116261A JP 2014250883 A JP2014250883 A JP 2014250883A JP 2014250883 A JP2014250883 A JP 2014250883A JP 2016116261 A JP2016116261 A JP 2016116261A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- voltage
- power supply
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】通常動作時の効率を下げることなく、負荷変動時においても高速応答を実現できるようにしたスイッチング電源回路を提供する。【解決手段】出力回路1は、電源端子VDとグランド端子との間にMOSFET2、3を接続し、コイル4からコンデンサ5に充電する。出力電圧Voutはモニタ電圧Vfbとして検出され、誤差増幅器7で誤差信号Verrを生成する。駆動回路10のコンパレータ11は、誤差信号Verrと発振回路12からの三角波信号が与えられ、PWM信号を生成してMOSFET2、3を駆動する。発振回路12は、通常時に第1周波数f1の三角波信号を出力し、負荷変動が所定範囲を超えると検出回路15から検出信号Sが与えられて高い周波数の第2周波数f2に切り換えられる。これにより、負荷変動時には高い周波数で電圧変動を抑え、変動が収まると通常状態に戻ることができる。【選択図】図1
Description
本発明は、スイッチング電源回路に関する。
入力電圧を昇圧あるいは降圧して所定の出力電圧に変換するスイッチング電源回路においては、入力電圧の変動あるいは負荷変動によって出力電圧が変動することがある。この場合、スイッチング電源回路においては、出力電圧が変動すると、その変動分をエラーアンプで検出して補正を行うことで出力電圧を維持する構成である。
ところが、エラーアンプの応答速度が遅いため、出力電圧の応答速度が遅くなるという問題がある。このような出力電圧の応答速度を向上させる方法として、一般的には、スイッチング素子の駆動周波数を高周波化することがある。
しかし、スイッチング電源回路において、スイッチング素子の駆動周波数を大きくする場合には、スイッチング損失やゲート駆動損失が増加することとなり、電力変換効率が悪化するという問題がある。
しかし、スイッチング電源回路において、スイッチング素子の駆動周波数を大きくする場合には、スイッチング損失やゲート駆動損失が増加することとなり、電力変換効率が悪化するという問題がある。
そこで、従来においては、次のようにしてこれを解決したものがある。例えばスイッチングの周波数を一定としてそのパルス幅で制御を行うPWM(pulse wide modulation)制御によりスイッチング素子をオンオフ制御する構成を前提としている。そして、負荷電流の上昇でエラーアンプの入力電圧が低下すると負荷変動が発生したことを検出し、スイッチング周波数を変えてオンオフ制御するPFM(pulse frequency modulation)制御に切り換えて制御を行うものがある。
しかしながら、上記のものでは、負荷変動時にPFM制御に切替えるため、出力変動の応答速度は速くなるが、このときの出力リップル電圧が大きくなり、出力電圧の変動が低減できないという問題がある。
本発明は、上記事情を考慮してなされたもので、その目的は、通常動作時の効率を下げることなく、負荷変動時においても高速応答を実現できるようにしたスイッチング電源回路を提供することにある。
請求項1に記載のスイッチング電源回路は、半導体スイッチング素子と、前記半導体スイッチング素子のオンオフにより通電されるコイルと、出力端子に接続されるコンデンサとを備えた出力回路と、前記出力端子に現れる出力電圧に基づいて前記半導体スイッチング素子のオンオフ制御をPWM制御により行う駆動回路と、前記モニタ電圧が所定レベルの出力電圧に対して所定範囲を超えるときに負荷変動信号を出力する負荷変動検出回路と、前記駆動回路に対して通常状態ではPWM制御用の基準周波数の信号を出力し、前記負荷変動検出回路が前記負荷変動信号を出力したときには前記基準周波数よりも高い負荷変動時周波数に切り換えて出力する発振回路とを備えている。
上記構成を採用することにより、半導体スイッチング素子をPWM制御によりオンオフ動作させて出力端子に所定電圧の出力電圧を供給し、負荷変動などで出力電圧が所定範囲を超えて変動すると、負荷変動検出回路によりこれが検出され、発振回路においてPWM制御用の基準周波数から負荷変動時周波数に切り換えてPWM制御を継続するようになる。これにより、通常動作時には基準周波数でPWM制御を行うことで効率の低下を招くことなく、また、負荷変動による出力電圧の変動を高速応答で所定範囲に戻すことができるようになる。
また、負荷変動時もPWM制御を継続することにより、出力リップル電圧を小さくし、かつ出力電圧変動を抑制することができる。さらに、PWMスイッチング周波数を基準周波数と負荷変動時周波数に離散的に設定することで、PFM制御方式に比べてノイズに対応した設計が容易になる。
(第1実施形態)
以下、本発明の第1実施形態について、図1〜図4を参照して説明する。この第1実施形態においては、電源電圧を降圧して出力するタイプのスイッチング電源回路を対象としている。
図1は全体の回路構成を示している。この図1において、出力回路1には、電源端子VDとグランド端子との間に接続された2個の半導体スイッチング素子であるMOSFET2、3が直列に接続した状態に設けられる。MOSFET2および3の共通接続点はコイル4を介して出力端子Pに接続される。出力端子にはグランド端子との間にコンデンサ5が接続されている。
以下、本発明の第1実施形態について、図1〜図4を参照して説明する。この第1実施形態においては、電源電圧を降圧して出力するタイプのスイッチング電源回路を対象としている。
図1は全体の回路構成を示している。この図1において、出力回路1には、電源端子VDとグランド端子との間に接続された2個の半導体スイッチング素子であるMOSFET2、3が直列に接続した状態に設けられる。MOSFET2および3の共通接続点はコイル4を介して出力端子Pに接続される。出力端子にはグランド端子との間にコンデンサ5が接続されている。
出力端子Pに出力される出力電圧Voutはグランド端子との間に設けた電圧検出回路6によりモニタされる。抵抗6aおよび6bを直列接続したもので、抵抗6bの端子電圧をモニタ電圧Vfbとして検出しフィードバックする。電圧検出回路6により検出されるモニタ電圧Vfbは誤差増幅器(エラーアンプ)7の反転入力端子に入力される。誤差増幅器7の非反転入力端子には参照電源8から参照電圧Vrefが入力される。誤差増幅器7は参照電圧Vrefとモニタ電圧Vfbの差に対応する出力信号Verrを出力する。誤差増幅器7の出力端子には、グランド端子との間に抵抗9aおよびコンデンサ9bの直列回路が接続されている。
また、誤差増幅器7の出力端子は、駆動回路10を構成するコンパレータ11の非反転入力端子に接続されている。コンパレータ11の反転入力端子には発振回路12の出力端子が接続され、PWM制御用の三角波信号が入力される。コンパレータ11の出力端子は、バッファ回路13を介してMOSFET2のゲートに接続されると共に、インバータ回路14を介してMOSFET3のゲートに接続されている。コンパレータ11は、PWM制御用の信号を出力する。コンパレータ11の出力信号により、MOSFET2および3は、いずれか一方がオンし、他方がオフする。
負荷変動検出回路としての検出回路15は、電圧検出回路6からモニタ電圧Vfbが入力されており、このモニタ電圧Vfbが所定範囲内にあるかどうかを監視している。検出回路15は、出力電圧Voutが基準電圧に対して負荷変動が少ない範囲で通常の制御で行える範囲を所定範囲として判断するように設定される。所定範囲は、例えば、出力電圧Voutが上限電圧VA、下限電圧VBの範囲にはいっているかどうかを判定するための範囲である。
検出回路15は、入力されるモニタ電圧Vfbが所定範囲を超えて変動している場合に、負荷変動信号Sを発振回路12に出力する。発振回路12は、通常の制御状態ではコンパレータ11に対して第1周波数(基準周波数)f1のPWM制御用の信号を出力しており、負荷変動信号Sが入力されると第1周波数f1よりも高い周波数の第2周波数(負荷変動時周波数)f2(f2>f1)の信号を一定時間Tの間だけコンパレータ11に出力する。
図2は上記した検出回路15の具体的回路構成を示している。検出回路15は、入力端子15aおよび出力端子15bの間に、2個のコンパレータ16a、16b、基準電圧電源17a、17b、OR回路18およびエッジ検出回路19が接続されている。入力端子15aは、コンパレータ16aの非反転入力端子およびコンパレータ16bの反転入力端子に接続される。
コンパレータ16aの反転入力端子には基準電圧電源17aが接続され、基準電圧Va(出力電圧Voutの上限電圧VAに相当)が与えられている。コンパレータ16bの非反転入力端子には基準電圧電源17bが接続され、基準電圧Vb(出力電圧Voutの下限電圧VBに相当)が与えられている。基準電圧Va、Vbは、それぞれモニタ電圧Vfbの許容変動範囲となる上限電圧、下限電圧を設定するものである。
OR回路18の2つの入力端子は、それぞれコンパレータ16a、16bの出力端子に接続され、OR回路18の出力端子はエッジ検出回路19の入力端子に接続される。エッジ検出回路19は、OR回路18を介して入力されるコンパレータ16a、16bのいずれかから入力される信号がハイレベルに反転するエッジタイミングを検出し、そのエッジタイミングから一定時間Tだけハイレベルが継続する負荷変動信号Sを出力端子15bに出力する。
図3は前述した発振回路12の具体的な電気的構成を示している。電源端子VDとグランド端子との間にカレントミラー回路20および信号出力回路21が接続されている。カレントミラー回路20は、pチャンネル型のMOSFET22、23、nチャンネル型のMOSFET24、25および定電流源26、27から構成される。電源端子VDとグランド端子との間に、MOSFET22および定電流源26が直列に接続され、定電流源26に並列にMOSFET24および定電流源27の直列回路が接続されている。また、電源端子VDとグランド端子との間に、MOSFET23および25の直列回路が接続されている。
MOSFET22および23のゲートは共通に接続されている。MOSFET25のゲートはドレインに接続されている。定電流源26は第1周波数f1のPWM制御を行う場合の三角波信号を出力するための電流を信号出力回路21側に供給する。MOSFET24は、ゲートが入力端子12aに接続され、検出回路15から入力端子12aを介して負荷変動信号Sが与えられる。
定電流源26は通常時の第1周波数f1の三角波信号を生成するための電流を信号出力回路21側に供給している。定電流源27は、負荷変動信号SによりMOSFET24がオンすると定電流源26の電流に加算した電流を流すことで第2周波数f2の三角波信号を生成するための電流を信号出力回路21側に供給する。
信号出力回路21は、電源端子VDとグランド端子との間にp型のMOSFET28、29、n型のMOSFET30、31を直列に接続したものである。MOSFET29と30との共通接続点は出力端子12bに接続される。MOSFET28のゲートはMOSFET22、23のゲートに接続される。MOSFET31のゲートはMOSFET25のゲートに接続される。出力端子12bとグランド端子との間にはコンデンサ32が接続されている。
駆動回路33はRSタイプのフリップフロップ34および2個のコンパレータ35a、35bから構成されている。フリップフロップ34の出力端子QはMOSFET29および30のゲートに接続される。コンパレータ35aの非反転入力端子およびコンパレータ35bの反転入力端子は共に出力端子12bに接続される。コンパレータ35aの反転入力端子は上限閾値電圧VthHを与える入力端子12cに接続される。コンパレータ35bの非反転入力端子は下限閾値電圧VthLを与える入力端子12dに接続される。
次に、上記構成の作用について図4も参照して説明する。出力回路1は、負荷変動などが発生していない通常状態においては、第1周波数f1でPWM制御を実施しており、出力端子Pから所定の電圧レベルの出力電圧Voutを出力している。この状態では、出力回路1のMOSFET2、3は、コンパレータ11により生成されるPWM信号によりオンオフの駆動制御がなされている。
この状態の動作について具体的に説明する。出力電圧Voutは電圧検出回路6によりモニタされていて、モニタ電圧Vfbが誤差増幅器7に入力されている。誤差増幅器7は、参照電圧Vrefとの差の電圧に応じた出力信号Verrを出力する。コンパレータ11においては、誤差増幅器7からの出力信号Verrと発振回路12から入力される第1周波数f1の三角波信号との比較をして、PWM信号を出力する。
誤差増幅器7の出力信号Verrが大きいとき、すなわち参照電圧Vrefに対してモニタ電圧Vfbが大きく下回るときには、三角波信号に対して出力信号Verrが高い位置で比較をすることとなり、三角波信号よりも高くなる時間が長くなり、PWM信号はデューティが大きくなる。これにより、MOSFET2、3の動作で出力電圧Voutを高くするように制御される。
また、誤差増幅器7の出力信号Verrが小さいとき、すなわち参照電圧Vrefに対してもモニタ電圧Vfbがわずかに低いときには、三角波信号に対して低い位置で比較をすることになり、三角波信号よりも高くなる時間が短くなり、PWM信号はデューティが小さくなる。これにより、MOSFET2、3の動作で出力電圧Voutを抑えるように制御される。このようにして、駆動回路10により出力電圧Voutが所定レベルになるように制御される。
この場合、発振回路12は、前述のように第1周波数f1の三角波信号を出力している。これは、定電流源26により設定される電流によりコンデンサ32に充放電を行うことで三角波信号の出力電圧を生成している。このとき、充電電圧の上限値をVthHで設定しており、下限電圧をVthLで設定している。通常動作時においては、電源の投入により定電流源26が有効化され、MOSFET28、31がオンされる。また、出力電圧が低い状態ではMOSFET29のオンにより、コンデンサ32への充電が行われ、端子電圧がVthHに達するとコンパレータ35aによりMOSFET29がオフされて充電動作が停止される。
この後、MOSFET30がオンされてコンデンサ32の電荷がMOSFET30、31を介して放電される。コンデンサ32の端子電圧が下限電圧VthLに達すると、MOSFET30がオフされ、再びMOSFET29がオンされて充電動作を開始する。このようにして、定電流源26で定められる電流によりコンデンサ32の充放電が繰り返される。このとき、充放電による出力電圧はほぼ直線的に変化するので、これによって基準周波数である第1周波数f1の三角波信号が生成される。
次に、負荷電流ILが急に変化する負荷変動が発生した場合の動作について説明する。負荷電流ILが何らかの原因で急にΔILだけ上昇して負荷変動が発生すると(図4(a):時刻t0)、この負荷電流ILの急変を補償すべくコンデンサ5の電荷が放電され、これによって出力電圧Voutは大きく低下し、下限電圧VBを下回る(図4(b))。このとき、検出回路15は、電圧検出回路6から入力されるモニタ電圧Vfbが時刻t1で所定範囲である下限電圧Vbを下回るようになり(図4(c):時刻t1)、ハイレベルの負荷変動信号Sを一定時間Tの期間中出力する(図4(d):時刻t1〜t2)。
発振回路12は、負荷変動信号Sが入力されると、MOSFET24がオンし、定電流源27も有効化される。これにより、定電流源26および27の両者による電流が出力回路21側に供給されるようになる。この結果、MOSFET29、30のオンオフ制御によるコンデンサ32の充放電の動作は、電流が大きくなった分だけ電圧の変化が急峻になり、結果として第1周波数f1よりも高い負荷変動時周波数でである第2周波数f2の三角波信号が生成されるようになる。つまり、負荷変動が発生した時点t0から少し遅れた時刻t1で、発振回路12による三角波信号の周波数が第1周波数f1からこれよりも高い第2周波数f2に変更されるようになる。
一方、誤差増幅器7においては、急激に低下した出力電圧Voutによりモニタ電圧Vfbも大きく低下し、参照電圧Vrefに対して大きく差がでるようになる。これにより、誤差増幅器7の出力信号Verrは大きくなる。コンパレータ11においては、第2周波数f2の三角波信号と出力信号Verrとの比較によりPWM信号が生成される(図4(e):時刻t1〜t2)ので、急激な負荷変動に対して迅速に出力電圧Voutの変動を吸収することができるようになる。また、一定時間Tだけ周波数が第2周波数f2に切り替わり、この後、再び第1周波数f1に戻る(図4(e):時刻t2)ので、通常動作時の効率低下を抑制しつつ負荷変動時に高速応答により負荷変動を解消することができる。
同様にして、負荷電流ILが急にΔILだけ下降して負荷変動が発生すると(図4(a):時刻t3)、この負荷電流ILの急変を補償すべくコンデンサ5に電荷が蓄積され、これによって出力電圧Voutは大きく上昇し、上限電圧VAを超える(図4(b):時刻t3)。このとき、検出回路15は、電圧検出回路6から入力されるモニタ電圧Vfbが時刻t4で所定範囲である上限電圧Vaを上回るようになり(図4(c):時刻t4)、ハイレベルの負荷変動信号Sを一定時間Tの期間中出力する(図4(d):時刻t4〜t5)。
前述と同様にして、発振回路12は、負荷変動信号Sが入力されると、定電流源27も有効化され、負荷変動が発生した時点t3から少し遅れた時刻t4で、三角波信号の周波数が第1周波数f1からこれよりも高い第2周波数f2に変更されるようになる。
一方、誤差増幅器7においては、急激に上昇した出力電圧Voutによりモニタ電圧Vfbも大きく上昇し、参照電圧Vrefに対して小さい差となる。これにより、誤差増幅器7の出力信号Verrは小さくなる。コンパレータ11においては、第2周波数f2の三角波信号と出力信号Verrとの比較によりPWM信号が生成される(図4(e):時刻t4〜t5)ので、急激な負荷変動に対して迅速に出力電圧Voutの変動を吸収することができるようになる。また、一定時間Tだけ周波数が第2周波数f2に切り替わり、この後、再び第1周波数f1に戻る(図4(e):時刻t5)ので、通常動作時の効率低下を抑制しつつ負荷変動時に高速応答により負荷変動を解消することができる。
なお、図4(b)、(c)には、出力電圧Voutおよびモニタ電圧Vfbの変動について、本実施形態におけるようにPWM信号の周波数を第2周波数f2で動作させた場合の状態を実線で示している。また、参考のために、この期間中においても第1周波数f1でPWM信号を生成した場合の制御動作における電圧波形を破線で示している。この図から明らかなように、出力電圧Voutの変動が迅速に抑制されている。
このような本実施形態によれば、負荷変動時に、発振回路12による三角波信号の周波数を第1周波数f1からそれよりも高い第2周波数f2に切り換えて、同じくPWM制御により動作させるようにした。これにより、迅速に出力電圧Voutの変動を抑制することができ、また、PWM制御を行うことで出力リップル電圧を小さくすることができる。さらに、PWM制御のスイッチング周波数をf1、f2の2値で行うため、可変周波数で制御するPFM制御に比べてノイズに対する回路設計を容易にすることができる。
(第2実施形態)
図5から図7は第2実施形態を示すもので、以下、第1実施形態と異なる部分について説明する。
この実施形態においては、コイル4に流れる電流を検出してフィードバックするようにした電流モード制御型のスイッチング電源回路に適用しているものである。図5において、コイル4への通電経路には電流検出器41が設けられている。電流検出器41は、例えば電流検出用の抵抗を直列に介在させて検出するものなどを採用することができる。この電流検出器41の検出信号はバッファ回路42を介してコンパレータ11の非反転入力端子に入力される。
図5から図7は第2実施形態を示すもので、以下、第1実施形態と異なる部分について説明する。
この実施形態においては、コイル4に流れる電流を検出してフィードバックするようにした電流モード制御型のスイッチング電源回路に適用しているものである。図5において、コイル4への通電経路には電流検出器41が設けられている。電流検出器41は、例えば電流検出用の抵抗を直列に介在させて検出するものなどを採用することができる。この電流検出器41の検出信号はバッファ回路42を介してコンパレータ11の非反転入力端子に入力される。
コンパレータ11の反転入力端子には誤差増幅器7の出力端子が接続されている。駆動回路10aは、コンパレータ11、バッファ回路13およびインバータ14に加えて、RSタイプのフリップフロップ43が設けられる。フリップフロップ43は、入力端子Sにコンパレータ11の出力端子が接続され、入力端子Rに共振回路12に変わる共振回路44の出力端子が接続される。また、フリップフロップ43の出力端子Qはバッファ回路13およびインバータ回路14の入力端子に接続される。
次に、図6を参照して発振回路44の構成について発振回路12と異なる部分を中心として説明する。この発振回路44は、第1実施形態の発振回路12と異なり、三角波信号を出力するのではなく、第1周波数f1および第2周波数f2のパルス信号を出力する。コンパレータ35a、35bに設定する上限閾値電圧VthHおよび下限閾値電圧VthLは、電源VDとグランド端子間に接続された抵抗45a、45b、45cの直列回路の各接続点により設定している。
出力回路21aは、パルス生成用の回路が付加されている。パルス生成用の回路はフリップフロップ34の出力端子Qの出力信号を入力信号としてパルス信号を生成して出力端子12bに出力する構成である。フリップフロップ34の出力端子Qは遅延回路46およびインバータ回路47をそれぞれ介して負論理のAND回路48の各入力端子に接続されている。AND回路48の出力端子は出力端子12bに接続されている。遅延回路46は、入力される信号を遅延時間Tdだけ遅延させて出力する。
次に、図7を参照して、発振回路44における出力信号の生成過程について説明する。第1実施形態と同様にして、出力回路21aが動作することで、コンデンサ32には、定電流源26の電流レベルによる充放電動作が行われ、上限閾値電圧VthHと下限閾値電圧VthLとの間で上昇および下降する電圧が生成されている(図7(a)〜(d):t0〜t3)。このとき、フリップフロップ34の出力信号Qは図7(a)に示すように、コンデンサ32の端子電圧が下降している期間中、ハイレベルの信号として繰り返し出力されている。これに対して、発振回路44の出力信号は、フリップフロップ34の出力信号Qの反転した信号と、出力信号を遅延回路46により一定時間遅延させた信号とを負論理でAND48において演算をする。
これにより、出力信号は、図7(e)に示すように、フリップフロップ34の出力信号Qが立ち上がった時点から遅延時間Tの期間だけハイレベルになるパルス信号として出力される。そして、この出力信号は、通常状態においては第1周波数f1で出力され、負荷変動時には前述と同様にして定電流源27の電流が加算された条件でコンデンサ32の充放電動作が行われることで、第2周波数f2で出力される。
図5に示している構成では、電流モード制御を行うので、出力電圧Voutおよびコイル4に流れる電流をモニタしながらPWM制御を行っている。そして、通常状態においては、発振回路44から第1周波数f1のパルス信号がフリップフロップ34の出力端子Qから出力され、これによって出力電圧Voutが維持される。
そして、前述同様に、何らかの原因により負荷電流が大幅に変動すると、これによりコンデンサ5の端子電圧が変動し、モニタ電圧Vfbの所定範囲を超える変動に基づいて負荷変動信号Sが出力される。これにより、発振回路44においては、出力信号の周波数が第2周波数f2に切り換えられ、一定期間の間、出力回路1のMOSFET2、3を短い周期でPWM制御するようになる。
したがって、このような第2実施形態によっても、第1実施形態と同様の効果を得ることができる。
したがって、このような第2実施形態によっても、第1実施形態と同様の効果を得ることができる。
(第3実施形態)
図8は第3実施形態を示すもので、以下、第1実施形態と異なる部分について説明する。この実施形態においては、MOSFET3に代えてダイオード51を設けた出力回路1aとしている。このため、MOSFET3を駆動していたインバータ14は不要となり、駆動回路10aとしてコンパレータ11およびバッファ回路13を設ける構成としている。ダイオード51は、MOSFET2のオフ時における通電経路として設けられ、第1実施形態とほぼ同じ機能を果たす。
したがって、このような第3実施形態においても第1実施形態とほぼ同じ作用効果を得ることができる。
図8は第3実施形態を示すもので、以下、第1実施形態と異なる部分について説明する。この実施形態においては、MOSFET3に代えてダイオード51を設けた出力回路1aとしている。このため、MOSFET3を駆動していたインバータ14は不要となり、駆動回路10aとしてコンパレータ11およびバッファ回路13を設ける構成としている。ダイオード51は、MOSFET2のオフ時における通電経路として設けられ、第1実施形態とほぼ同じ機能を果たす。
したがって、このような第3実施形態においても第1実施形態とほぼ同じ作用効果を得ることができる。
(第4実施形態)
図9は第4実施形態を示すもので、以下、第2実施形態と異なる部分について説明する。この実施形態においては、第2実施形態の構成に、第3実施形態と同様の出力回路1aを設ける構成としたものである。
したがって、このような第4実施形態においても第2実施形態とほぼ同じ作用効果を得ることができる。
図9は第4実施形態を示すもので、以下、第2実施形態と異なる部分について説明する。この実施形態においては、第2実施形態の構成に、第3実施形態と同様の出力回路1aを設ける構成としたものである。
したがって、このような第4実施形態においても第2実施形態とほぼ同じ作用効果を得ることができる。
(第5実施形態)
図10は第5実施形態を示すもので、以下、第1実施形態と異なる部分について説明する。この実施形態においては、出力回路1に代えて昇圧動作を行う出力回路61を設ける構成としたものである。
図10は第5実施形態を示すもので、以下、第1実施形態と異なる部分について説明する。この実施形態においては、出力回路1に代えて昇圧動作を行う出力回路61を設ける構成としたものである。
出力回路61においては、コイル4は電源端子VDからMOSFET3を介してグランド端子に接続されている。コイル4とMOSFET3との共通接続点は、MOSFET2を介して出力端子Pに接続されている。MOSFET3をオンさせてコイル4に通電し、MOSFET3をオフ、MOSFET2をオンさせることでコイル4のエネルギーをコンデンサ5に供給することで昇圧動作をおこなう。駆動回路11は、MOSFET2および3のオンオフ制御をPWM制御により行う構成である。
出力電圧Voutは、電圧検出回路6によりモニタされ、そのモニタ電圧Vfbにより所定電圧を出力するように駆動回路10によりPWM制御が行われる。通常動作の状態では、第1周波数f1でPWM制御が行われ、出力電圧Voutを維持する。そして、負荷変動が発生して負荷電流が大きく変動すると、前述同様にして検出回路15により所定範囲を超える変動が発生下ことが検出されると、負荷変動検出信号Sが発振回路12に出力される。これにより、発振回路12は、第2周波数f2に切り換えて三角波信号を出力するようになる。これにより、第2周波数f2でMOSFET2、3をPWM制御することで、出力電圧Voutの変動を迅速に収めることができる。
したがって、このような昇圧回路構成とした出力回路61の場合でも、第1実施形態と同様の作用効果を得ることができる。
したがって、このような昇圧回路構成とした出力回路61の場合でも、第1実施形態と同様の作用効果を得ることができる。
(第6実施形態)
図11は第6実施形態を示すもので、以下、第5実施形態と異なる部分について説明する。この実施形態では、第5実施形態の出力回路61の構成に代えて、負電圧を発生する出力回路62を設ける構成としている。電源端子VDからMOSFET2およびコイル4を介してグランド端子に接続されている。MOSFET2とコイル4との共通接続点は、MOSFET3を介して出力端子Pに接続されている。
図11は第6実施形態を示すもので、以下、第5実施形態と異なる部分について説明する。この実施形態では、第5実施形態の出力回路61の構成に代えて、負電圧を発生する出力回路62を設ける構成としている。電源端子VDからMOSFET2およびコイル4を介してグランド端子に接続されている。MOSFET2とコイル4との共通接続点は、MOSFET3を介して出力端子Pに接続されている。
MOSFET2をオンしてコイル4に通電してエネルギーを蓄え、MOSFET2をオフ、MOSFET3をオンすることでコンデンサ5への充電経路を形成して昇圧された負電圧を生成する。
このような構成の第6実施形態においても、出力電圧が負の高電圧になることを除いて、第5実施形態と同様の作用効果を得ることができる。
このような構成の第6実施形態においても、出力電圧が負の高電圧になることを除いて、第5実施形態と同様の作用効果を得ることができる。
(第7実施形態)
図12は第7実施形態を示すもので、以下、第1実施形態と異なる部分について説明する。第1実施形態において用いた検出回路15に代えて、負荷変動検出回路としての検出回路71を設ける構成である。この検出回路71は、入力端子15aの部分に、コンデンサ72が設けられ、コンデンサ72を介して直流分をカットしたモニタ電圧Vfbが入力される構成である。また、入力段に抵抗73a、73bからなる分圧回路73が設けられ、コンパレータ16a、16bへの入力電圧を所定レベルにシフトさせるようになっている。
図12は第7実施形態を示すもので、以下、第1実施形態と異なる部分について説明する。第1実施形態において用いた検出回路15に代えて、負荷変動検出回路としての検出回路71を設ける構成である。この検出回路71は、入力端子15aの部分に、コンデンサ72が設けられ、コンデンサ72を介して直流分をカットしたモニタ電圧Vfbが入力される構成である。また、入力段に抵抗73a、73bからなる分圧回路73が設けられ、コンパレータ16a、16bへの入力電圧を所定レベルにシフトさせるようになっている。
これにより、出力電圧検出回路6のモニタ電圧Vfbが直接入力されず、コンデンサ72を介して直流分をカットし、さらに分圧回路73により所定レベルに調整した電圧としてモニタ電圧Vfbが入力されるようになる。したがって、負荷変動が発生したときには、分圧回路73で設定した電圧からの変動範囲を上限閾値電圧Va、下限閾値電圧Vbにより設定することでこれを検出して検出信号Sを出力することができるようになる。
なお、この第7実施形態における検出回路71の構成は、第1実施形態だけでなく、第2〜第6実施形態にも適用することができる。
なお、この第7実施形態における検出回路71の構成は、第1実施形態だけでなく、第2〜第6実施形態にも適用することができる。
(他の実施形態)
なお、本発明は、上述した一実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。
なお、本発明は、上述した一実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。
上記各実施形態では、負荷変動時周波数として第2周波数f2を設定する方式としているが、負荷変動の程度に応じて負荷変動時周波数として第2周波数よりも高い周波数の第3周波数f3など複数の周波数を設けて制御する構成を採用することもできる。
コイル4への通電用のMOSFET2、3は、IGBT(insulated gate bipolar transistor)や通常のバイポーラトランジスタ等を用いることもできる。
図面中、1、1a、61、62は出力回路、2、3はMOSFET(半導体スイッチング素子)、4はコイル、5はコンデンサ、6は出力電圧検出回路、7は誤差増幅器、10、10aは駆動回路、11はコンパレータ、12、44は発振回路、15、71は検出回路(負荷変動検出回路)である。
Claims (7)
- 半導体スイッチング素子(2、3)と、前記半導体スイッチング素子のオンオフにより通電されるコイル(4)と、出力端子に接続されるコンデンサ(5)とを備えた出力回路(1、1a、61、62)と、
前記出力端子に現れる出力電圧に基づいて前記半導体スイッチング素子のオンオフ制御をPWM制御により行う駆動回路(10,10a)と、
前記モニタ電圧が所定レベルの出力電圧に対して所定範囲を超えるときに負荷変動信号を出力する負荷変動検出回路(15、71)と、
前記駆動回路に対して通常状態ではPWM制御用の基準周波数の信号を出力し、前記負荷変動検出回路が前記負荷変動信号を出力したときには前記基準周波数よりも高い負荷変動時周波数に切り換えて出力する発振回路(12、44)と
を備えたことを特徴とするスイッチング電源回路。 - 請求項1に記載のスイッチング電源回路において、
前記駆動回路(10a)は、前記出力端子に現れる出力電圧および前記コイル(4)に流れる電流に基づいて前記半導体スイッチング素子(2,3)のオンオフ制御をPWM制御により行うことを特徴とするスイッチング電源回路。 - 請求項1または2に記載のスイッチング電源回路において、
前記負荷変動検出回路(15、71)は、前記モニタ電圧が所定レベルの出力電圧に対して所定範囲を超えた時点から一定期間だけ負荷変動信号を出力することを特徴とするスイッチング電源回路。 - 請求項1から3の何れか一項に記載のスイッチング電源回路において、
前記半導体スイッチング素子は、2個のトランジスタ(2、3)を高電圧側に直列に接続した構成であることを特徴とするスイッチング電源回路。 - 請求項1から3の何れか一項に記載のスイッチング電源回路において、
前記半導体スイッチング素子は、トランジスタ(2)およびダイオード(51)を高電圧側に直列に接続した構成であることを特徴とするスイッチング電源回路。 - 請求項1から5の何れか一項に記載のスイッチング電源回路において、
前記出力回路(1、1a)は、電源電圧を降圧して出力電圧を生成することを特徴とするスイッチング電源回路。 - 請求項1から5の何れか一項に記載のスイッチング電源回路において、
前記出力回路(61、62)は、電源電圧を昇圧して出力電圧を生成することを特徴とするスイッチング電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014250883A JP2016116261A (ja) | 2014-12-11 | 2014-12-11 | スイッチング電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014250883A JP2016116261A (ja) | 2014-12-11 | 2014-12-11 | スイッチング電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016116261A true JP2016116261A (ja) | 2016-06-23 |
Family
ID=56142545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014250883A Pending JP2016116261A (ja) | 2014-12-11 | 2014-12-11 | スイッチング電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016116261A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019103154A (ja) * | 2017-11-28 | 2019-06-24 | エイブリック株式会社 | スイッチングレギュレータ |
JP2020005405A (ja) * | 2018-06-28 | 2020-01-09 | ニチコン株式会社 | スイッチング電源装置 |
CN117155122A (zh) * | 2023-10-25 | 2023-12-01 | 珠海智融科技股份有限公司 | 一种用于开关电源的输出电压放电补偿电路 |
-
2014
- 2014-12-11 JP JP2014250883A patent/JP2016116261A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019103154A (ja) * | 2017-11-28 | 2019-06-24 | エイブリック株式会社 | スイッチングレギュレータ |
JP2020005405A (ja) * | 2018-06-28 | 2020-01-09 | ニチコン株式会社 | スイッチング電源装置 |
CN117155122A (zh) * | 2023-10-25 | 2023-12-01 | 珠海智融科技股份有限公司 | 一种用于开关电源的输出电压放电补偿电路 |
CN117155122B (zh) * | 2023-10-25 | 2024-02-09 | 珠海智融科技股份有限公司 | 一种用于开关电源的输出电压放电补偿电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9847779B2 (en) | Dead time adjusting circuit | |
US8319487B2 (en) | Non-isolated current-mode-controlled switching voltage regulator | |
US7538526B2 (en) | Switching regulator, and a circuit and method for controlling the switching regulator | |
JP5768475B2 (ja) | スイッチング電源装置 | |
JP5852380B2 (ja) | Dc/dcコンバータ | |
JP5625369B2 (ja) | 昇降圧dc−dcコンバータおよびスイッチング制御回路 | |
US20080024099A1 (en) | Power Supply Apparatus | |
JP5978575B2 (ja) | スイッチング電源装置の制御回路およびスイッチング電源装置 | |
EP2905886B1 (en) | Switching regulator control circuit and switching regulator | |
US10871810B2 (en) | Power supply system with pulse mode operation | |
JP2008206239A (ja) | 半導体装置 | |
JP2012100376A (ja) | スイッチング電源装置 | |
US11205959B2 (en) | Switching regulator including PFM detector | |
US8947065B2 (en) | DC-DC controller and control method thereof | |
EP3503392A1 (en) | Ripple generation device for a constant on-time voltage regulator | |
KR102560435B1 (ko) | 스위칭 레귤레이터 | |
WO2014167938A1 (ja) | パワーデバイスの駆動回路 | |
JP2016116261A (ja) | スイッチング電源回路 | |
JP6487719B2 (ja) | スイッチング制御回路およびスイッチング制御方法 | |
US9887625B2 (en) | Output current monitor circuit for switching regulator | |
JP6239266B2 (ja) | Dc−dcコンバータ制御回路およびdc−dcコンバータ | |
JP4701968B2 (ja) | 過電圧保護回路 | |
JP2015061084A (ja) | 負荷制御装置 | |
KR101414712B1 (ko) | Dc-dc 컨버터 시스템 | |
KR101453003B1 (ko) | Dc-dc 컨버터 |