JP2015061084A

JP2015061084A - 負荷制御装置

Info

Publication number: JP2015061084A
Application number: JP2013191319A
Authority: JP
Inventors: 伊藤　聡; Satoshi Ito; 聡伊藤; 将人笹原; Masahito Sasahara
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 2013-09-17
Filing date: 2013-09-17
Publication date: 2015-03-30

Abstract

【課題】環境条件の変化に対して、制御対象の負荷の変動をより高精度に抑えることができる負荷制御装置を提供する。
【解決手段】直流電源（電圧源１３）と負荷（ランプ１４）との間にスイッチング素子（ＦＥＴ１２）を設け、スイッチング素子のオン、オフを制御回路１１で切り替えて、負荷の駆動、停止を制御する負荷制御装置において、制御回路は、直流電源の電圧を検出する電圧検出手段と、電圧検出手段で検出された検出電圧と所定の基準電圧に基いてデューティ比を調整したパルス幅変調（ＰＷＭ）信号を生成するＰＷＭ信号生成部Ａと、ＰＷＭ信号生成部で生成されたパルス幅変調信号に基いてスイッチング素子を駆動させる駆動部（ＦＥＴ駆動部５２）とを備え、電圧検出手段はシャントレギュレータＳＲ１で構成される。
【選択図】図２

Description

本発明は、直流電源と負荷との間に設けたスイッチング素子を制御して、負荷の駆動、停止を制御する負荷制御装置に係り、特に、環境条件の変化に対して、制御対象の負荷の変動をより高精度に抑えることができる技術に関する。

例えば、車両などに搭載されるランプやモータ等の負荷を制御する負荷制御装置は、直流電源としてのバッテリ等と負荷との間に、電界効果トランジスタ（Field effect transistor：ＦＥＴ）などのスイッチング素子（半導体スイッチともいう）を搭載し、このスイッチング素子のオン、オフ制御を行うことにより、負荷の駆動、停止を制御している。

また、負荷制御装置におけるスイッチング素子のオン、オフ制御方式としては、パルス幅変調（pulse width modulation：ＰＷＭ）制御方式が広く用いられている（例えば、特許文献１参照）。

このＰＷＭ制御方式を用いた負荷制御装置によれば、直流電源としてのバッテリ等の電圧が変化してもデューティ比を変化させることで、負荷に供給する電圧を所望のレベルに保持している。

より具体的には、ランプ等の負荷の消費電力の増加を抑えるように、バッテリ等の電圧が増加するほどデューティ比が小さくなるように負荷への通電を制御している。

特開２００９−６５２４６号公報

ところで、上記従来技術においては、負荷による消費電力が一定になるように制御する電力一定制御の電力値は、制御回路に適用されるツェナーダイオードのツェナー電圧で決定されていた。

ここで、図１、図４および図５を参照して、従来技術に係る負荷制御装置１００について説明する。

図１は、従来における制御回路１０１を用いた負荷制御装置１００の例を示すブロック図である。図１に示すように、この負荷制御装置１００は、バッテリ等の直流電源で構成される電圧源１３と、負荷としてのランプ１４との間にスイッチング素子としてのＦＥＴ１２が配設されている。そして、ＦＥＴ１２のオン、オフを切り替えることにより、負荷としてのランプ１４の駆動、停止を制御するようになっている。

なお、ＦＥＴ１２のドレイン電極は、電源線１５を経由して電圧源１３のプラス極に接続され、ソース電極は、負荷線１６を経由してランプ１４の一端に接続され、ランプ１４の他端はグランドに接続されている。

負荷制御装置１００に適用される制御回路１０１は、電圧源１３の電圧を監視し、電圧に応じてデューティ比を自動的に調整してＦＥＴ１２のスイッチングを行う。

図４は、制御回路１０１の構成例を示すブロック図である。図４に示すように、制御回路１０１は、ノードＮ１を介してカソード端子が電源線１５に接続され、アノード端子がノードＮ２を介して抵抗器Ｒ１および比較器（コンパレータ）５０の非反転入力端子に接続されるツェナーダイオードＺ１と、比較器５０の反転入力端子に接続される三角波発振器（オシレータ）５１と、比較器５０の出力端子に接続されるＦＥＴ駆動回路５２とを備える。

なお、抵抗器Ｒ１の他端はノードＮ３を介してグランドに接続され、ＦＥＴ駆動回路５２はノードＮ４を介してＦＥＴ１２のゲート端子に接続される（図１参照）。

ここで、ツェナーダイオードＺ１は、電圧源１３の電圧が変動した場合でも負荷への電力（例えば、ランプ印加電力）を一定に保つ制御値をツェナー電圧で決定している。

そして、三角波発振器５１で生成され、振幅をパルス幅に変換する基準となる三角波信号と、ツェナーダイオードＺ１で検出される電圧源１３の電圧とを比較器５０で比較して、比較結果に応じたデューティ比でＰＷＭ信号をＦＥＴ駆動回路５２に出力している。

これにより、電圧源１３の電圧に応じてデューティ比を調整しながらＦＥＴ１２をスイッチングして、負荷に対する印加電力（例えば、ランプ印加電力）を一定値以下に制御している（図５参照）。

ところが、ツェナーダイオードＺ１のツェナー電圧は、順方向電流や温度によって変化してしまう。そして、この特性変化は、印加電力にも影響を与えてしまう。即ち、図５のデューティ比、電源電圧および印加電力の関係を示すグラフを見ると分かるように、電圧制御を開始した約１２Ｖ付近から印加電力は約２０Ｗになるが、細かく観察すると電源電圧が上昇するに従って印加電力も緩やかに上昇を続けている。

このように、従来の制御回路１０１では、温度等の環境条件の変化により、制御対象の負荷の変動を高精度に抑制することができず、例えば負荷としてのランプの照度が微妙に変化してチラツキを生じるなどの問題があった。

本発明は、上記課題に鑑みてなされたものであり、環境条件の変化に対して、制御対象の負荷の変動をより高精度に抑えることができる負荷制御装置を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明は、直流電源と負荷との間にスイッチング素子を設け、該スイッチング素子のオン、オフを制御回路で切り替えて、前記負荷の駆動、停止を制御する負荷制御装置において、前記制御回路は、前記直流電源の電圧を検出する電圧検出手段と、前記電圧検出手段で検出された検出電圧と所定の基準電圧に基いてデューティ比を調整したパルス幅変調（ＰＷＭ）信号を生成するＰＷＭ信号生成部と、前記ＰＷＭ信号生成部で生成されたパルス幅変調信号に基いて前記スイッチング素子を駆動させる駆動部とを備え、前記電圧検出手段はシャントレギュレータで構成されることを特徴とする。

請求項２に記載の発明は、請求項１に記載の負荷制御装置において、前記制御回路は、前記所定の基準電圧を構成する三角波電圧を生成するオシレータを備えることを特徴とする。

請求項３に記載の発明は、請求項２に記載の負荷制御装置において、前記ＰＷＭ信号生成部は、前記シャントレギュレータと直列接続される所定の分圧抵抗との接続点の電位が入力される非反転入力端子と、前記三角波電圧が入力される反転入力端子とを備え、前記接続点の電位と前記三角波電圧との比較を行い、デューティ比に応じたパルス幅変調信号を出力する比較器で構成されることを特徴とする。

本発明によれば、環境条件の変化に対して、制御対象の負荷の変動をより高精度に抑えることができる負荷制御装置を提供することができる。

本実施の形態に係る負荷制御装置または従来の負荷制御装置の構成例を示したブロック図である。本実施の形態に係る負荷制御装置に適用される制御回路の構成例を示すブロック図である。本実施の形態に係る負荷制御装置を用いた場合のデューティ比、電源電圧および印加電力との関係を示すグラフである。従来の負荷制御装置に適用される制御回路の構成例を示すブロック図である。従来の負荷制御装置を用いた場合のデューティ比、電源電圧および印加電力との関係を示すグラフである。

図１〜図３を参照して、本発明の実施の形態について説明する。

図１は、制御回路１１を用いた本実施の形態に係る負荷制御装置１０の構成例を示すブロック図である。

図１に示すように、この負荷制御装置１０は、バッテリ等の直流電源で構成される電圧源１３と、負荷としてのランプ１４との間にスイッチング素子としてのＦＥＴ１２が配設されている。そして、ＦＥＴ１２のオン、オフを切り替えることにより、負荷としてのランプ１４の駆動、停止を制御するようになっている。

ＦＥＴ１２のドレイン電極は、電源線１５を経由して電圧源１３のプラス極に接続され、ソース電極は、負荷線１６を経由してランプ１４の一端に接続され、ランプ１４の他端はグランドに接続されている。

負荷制御装置１０に適用される制御回路１１は、直流電源としての電圧源１３の電圧を監視し、電圧に応じてデューティ比を自動的に調整してＦＥＴ１２のスイッチングを行うようになっている。

図２は、制御回路１１の構成例を示すブロック図である。

図２に示すように、制御回路１１は、電圧源１３の電圧を検出する電圧検出手段と、電圧検出手段で検出された検出電圧と所定の基準電圧に基いてデューティ比を調整したパルス幅変調（ＰＷＭ）信号を生成するＰＷＭ信号生成部Ａと、ＰＷＭ信号生成部Ａで生成されたパルス幅変調信号に基いてスイッチング素子としてのＦＥＴ１２を駆動させる駆動部（ＦＥＴ駆動部）５２とを備え、電圧検出手段はシャントレギュレータＳＲ１で構成されている。

制御回路１１は、所定の基準電圧を構成する三角波電圧を生成するオシレータとしての三角波発振器５１を備えている。

また、本実施の形態において、ＰＷＭ信号生成部Ａは、シャントレギュレータＳＲ１と直列接続される所定の分圧抵抗Ｒ１との接続点（ノード）Ｎ２の電位が入力される非反転入力端子５０ａと、三角波電圧が入力される反転入力端子５０ｂとを備え、接続点Ｎ２の電位と三角波電圧との比較を行い、デューティ比に応じたパルス幅変調信号を出力する比較器（コンパレータ）５０で構成されている。

制御回路１１における各構成部材の接続をより具体的に説明すると、図２に示すように、は、ノードＮ１を介してシャントレギュレータＳＲ１の一端が電源線１５に接続され、他端がノードＮ２を介して抵抗器Ｒ１および比較器（コンパレータ）５０の非反転入力端子５０ａに接続されている。比較器５０の反転入力端子には三角波発振器（オシレータ）５１が接続され、比較器５０の出力端子にはＦＥＴ駆動回路５２とが接続されている。

また、抵抗器Ｒ１の他端はノードＮ３を介してグランドに接続され、ＦＥＴ駆動回路５２はノードＮ４を介してＦＥＴ１２のゲート端子に接続される（図１参照）。

そして、三角波発振器５１で生成され、振幅をパルス幅に変換する基準となる三角波信号と、シャントレギュレータＳＲ１で検出された電位とを比較器５０で比較して、比較結果に応じたデューティ比でＰＷＭ信号をＦＥＴ駆動回路５２に出力している。

即ち、比較器５０は、三角波発振器５１で生成した三角波と、シャントレギュレータＳＲ１で検出された電位との大小比較を行い、その比較結果に応じた出力信号を発生させる。具体的には、比較器５０は、コンパレータで構成されており、三角波の電圧が検出電圧よりも大きければローレベルを出力し、三角波の電圧が検出電圧よりも小さければハイレベルを出力する。これにより、検出電圧が高い程、ローレベルが出力される期間が短くなってＦＥＴ１２をオンさせるデューティ比が小さくなり、逆に検出電圧が低い程、ローレベルが出力される期間が長くなってデューティ比が大きくなる。このようにして、電圧源１３の電圧の変化に応じてデューティ比を調整したＰＷＭ信号をＦＥＴ駆動回路５２に出力することができる。

これにより、ＦＥＴ駆動回路５２は、比較器５０の出力信号に基づいてＦＥＴ１２のオン、オフを制御し、負荷としてのランプ１４に対して電圧が印加される期間を調整することができる。

ここで、シャントレギュレータＳＲ１は、電圧源１３の電圧が変動した場合でも負荷への電力（例えば、ランプ印加電力）を一定に保つ制御値を決定している。

シャントレギュレータＳＲ１は、例えば、温度補償された基準電圧回路を内蔵したシャントレギュレータＩＣなどであり、ツェナーダイオードに比べて、高精度で、しかも温度特性に優れるという特徴を有する。

これにより、電圧源１３の電圧に応じてデューティ比を調整しながらＦＥＴ１２をスイッチングして、負荷に対する印加電力（例えば、ランプ印加電力）を高精度で一定値以下に制御することができる。

即ち、本実施の形態に係る負荷制御装置１０によれば、例えば図３のデューティ比、電源電圧および印加電力の関係を示すグラフに例示するように、電力一定制御を開始した約１３Ｖ付近から印加電力を４０Ｗ以下を保つように高精度で制御することができる。

また、シャントレギュレータＳＲ１の温度特性に優れるという性質により、周囲温度などの環境条件が変化しても従来に比して高精度な電力一定制御を行うことが可能となる。

これにより、負荷としてのランプ１４の照度が電圧源の電圧変化により変動することを抑制してチラツキの発生を有効に抑えることができる。

以上、本発明の負荷制御装置を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。

例えば、図１に示す本実施の形態に係る負荷制御装置１０では、負荷としてランプの消費電力を制御する場合を示したが、これに限らず、直流モータやリレーコイル等の他の負荷の消費電力が一定となるように制御するようにしてもよい。

また、本実施の形態に係る負荷制御装置１０では、所定の基準電圧を構成する三角波電圧を生成するオシレータ（三角波発振器）５１を用いる場合について述べたが、これに代えて、所定の矩形波やサイン波等を基準電圧として生成するオシレータを用いてもよい。

１０、１００…負荷制御装置
１１、１０１…制御回路
１２…ＦＥＴ（スイッチング素子）
１３…電圧源（直流電源）
１４…ランプ（負荷）
１５…電源線
１６…負荷線
５０…比較器
５０ａ…非反転入力端子
５０ｂ…反転入力端子
５１…三角波発振器
５２…ＦＥＴ駆動回路
Ａ…ＰＷＭ信号生成部
Ｎ１〜Ｎ４…ノード
ＳＲ１…シャントレギュレータ
Ｒ１…分圧抵抗（抵抗器）
Ｚ１…ツェナーダイオード

Claims

直流電源と負荷との間にスイッチング素子を設け、該スイッチング素子のオン、オフを制御回路で切り替えて、前記負荷の駆動、停止を制御する負荷制御装置において、
前記制御回路は、
前記直流電源の電圧を検出する電圧検出手段と、
前記電圧検出手段で検出された検出電圧と所定の基準電圧に基いてデューティ比を調整したパルス幅変調信号（ＰＷＭ信号）を生成するＰＷＭ信号生成部と、
前記ＰＷＭ信号生成部で生成されたパルス幅変調信号に基いて前記スイッチング素子を駆動させる駆動部と
を備え、
前記電圧検出手段はシャントレギュレータで構成されることを特徴とする負荷制御装置。
前記制御回路は、前記所定の基準電圧を構成する三角波電圧を生成するオシレータを備えることを特徴とする請求項１に記載の負荷制御装置。
前記ＰＷＭ信号生成部は、
前記シャントレギュレータと直列接続される所定の分圧抵抗との接続点の電位が入力される非反転入力端子と、前記三角波電圧が入力される反転入力端子とを備え、前記接続点の電位と前記三角波電圧との比較を行い、デューティ比に応じたパルス幅変調信号を出力する比較器で構成されることを特徴とする請求項２に記載の負荷制御装置。