JP2010145788A - 蛍光表示管の電源回路装置 - Google Patents

Abstract

【課題】電力消費の少ない蛍光表示管の電源回路装置を提供する。
【解決手段】フィラメント電圧制御回路４６により、直流入力電圧Ｖi と一対の第１パルス電圧信号Ｆ１および第２パルス電圧信号Ｆ２の最低値Ｖk との電位差( Ｖi −Ｖk ）すなわち第１パルス電圧信号Ｆ１および第２パルス電圧信号Ｆ２の振幅値が一定値Ｖz となるようにフィードバック制御してフィラメント電圧Ｅf ( ＝Ｆ１−Ｆ２）が安定化させられるとともに、そのフィラメント電圧Ｅf が倍電圧整流させられることによって得られるその振幅のｎ倍の( Ｖi −Ｖk ) からＤ( Ｖi −Ｖk ) を差し引いた値のグリッド・アノード電圧ｅbcも安定化させられる。定電圧回路を用いることなくフィラメント電圧Ｅf およびグリッド・アノード電圧ｅbcが安定化されるので、その定電圧回路に起因する消費電力が不要となり、電力消費が少ない蛍光表示管１２の電源回路装置４０が得られる。
【選択図】図１

Description

本発明は、蛍光表示管のフィラメント電圧および加速電圧を発生させる蛍光表示管の電源回路装置に関するものである。

蛍光表示管は、フィラメント電圧が印加されることにより熱電子を放出するフィラメントと、所定の表示パターンに形成された蛍光体層が固着された複数のアノードと、その複数のアノード上に固着された蛍光体層に上記熱電子を加速するための複数のグリッドとを備え、直流の加速電圧すなわち表示電圧が印加されたグリッドの選択範囲内で同様に加速電圧が印加されたアノード上の蛍光体層へ熱電子が衝突させられることにより、所定のパターンで蛍光体が発光させられるように構成されている。上記フィラメント電圧に必要とされるのはたとえばＡＣ数Ｖ乃至数十Ｖ程度の低電圧であり、加速電圧に必要とされるのはたとえばＤＣ３０Ｖ乃至７０Ｖ程度の比較的高い電圧である。

ところで、フィラメント電圧と加速電圧とを得るためには、一般的には別個のＡＣ電源およびＤＣ電源が必要とされるが、一部を共用する電源回路装置が提案されている。たとえば特許文献１に記載された蛍光表示管の電源回路装置がそれである。これによれば、直流入力電圧をオン・オフして互いに位相が異なる( 相補的な) 一対の差動パルス電圧信号を発生させ、これら一対の差動パルス電圧信号間の交流電圧をフィラメント電圧として出力させると同時に、倍電圧回路を用いることによりそのフィラメント電圧を直流の比較的高い電圧に昇圧し、加速電圧として出力させることができる。
特開２００３−０２９７１１号公報

ところで、上記従来の蛍光表示管の電源回路装置では、出力されるフィラメント電圧や加速電圧を直接制御できないために、直流入力電圧を安定化するための定電圧回路が備えられて、安定した直流入力電圧を用いることによって出力されるフィラメント電圧や加速電圧を安定化していた。このため、定電圧回路による電力消費が比較的大きく、効率が十分に得られなかった。

本発明は以上の事情を背景として為されたものであり、その目的とするところは、電力消費の少ない蛍光表示管の電源回路装置を提供することにある。

上記目的を達成するための請求項１に係る発明の要旨とするところは、(a) 直流電源から入力される直流入力電圧から相互に位相が異なる一対のパルス電圧信号に生成し、その一対のパルス電圧信号間の差動電圧を蛍光表示管のフィラメント電圧として出力するスイッチング回路と、前記フィラメント電圧を倍電圧整流することにより前記蛍光表示管に点灯表示させるための加速電圧を生成して出力する昇圧回路とを備える蛍光表示管の電源回路装置であって、(b) 前記直流入力電圧と前記一対のパルス電圧信号の最低値との電位差が一定値となるようにフィードバック制御して該フィラメント電圧を安定化するフィラメント電圧制御回路を、含むことにある。

また、請求項２に係る発明の要旨とするところは、請求項１に係る発明において、(c) 前記スイッチング回路のうち最低電圧を示すラインと接地レベルとの間は容量要素を介してその接地レベルに対して浮動状態で結合されており、(d) その容量要素の端子電圧を昇圧して前記直流入力電圧側へ帰還させる電力帰還回路をさらに備えることにある。

請求項１に係る発明の蛍光表示管の電源回路装置によれば、フィラメント電圧制御回路により、前記直流入力電圧と前記一対のパルス電圧信号の最低値との電位差すなわちフィラメント電圧の振幅値が一定値となるようにフィードバック制御してフィラメント電圧が安定化させられるとともに、そのフィラメント電圧が倍電圧整流させられることによって得られる加速電圧も安定化させられる。このように、定電圧回路を用いることなくフィラメント電圧および加速電圧が安定化されるので、その定電圧回路に起因する消費電力が不要となり、電力消費が少ない蛍光表示管の電源回路装置が得られる。

また、請求項２に係る発明の蛍光表示管の電源回路装置によれば、前記スイッチング回路のうち最低電圧値を示すラインと接地との間は容量要素を介して接地( ＧＮＤ) レベルに対して浮動状態で結合されており、前記フィラメント電圧制御回路によって前記直流入力電圧と前記一対のパルス電圧信号の最低値との電位差すなわちフィラメント電圧の振幅値が一定値となるようにフィードバック制御されると、蛍光表示管のいずれのグリッドもオフ時において接地レベルとされることによりフィラメントに対して低い電圧とされるので、十分なカットオフ電圧が形成される。また、その容量要素の端子電圧を昇圧して前記入力電圧へ変換する電力帰還回路がさらに備えられていることから、抵抗器を用いてカットオフ電圧を形成する場合に比較して電力消費が少なくなり、一層高い効率が得られる。

以下、本発明の一実施例の画像表示装置を図面を参照して詳細に説明する。

図１は、本発明の一実施例の画像表示装置１０が、単純マトリックス駆動にて画像表示が行われる代表的な蛍光表示管１２を備えた例を示している。図１において、蛍光表示管１２は、画像表示器として機能するものであり、フィラメント端子Ｆ1 及びＦ2 に接続された一対のアンカー１４により張設された電子源である複数本の線状のカソード( フィラメント) Ｋと、複数本のグリッド用リード線１６に接続された複数のグリッドＧｎと、複数本のアノード用リード線１８に接続された複数のアノードとを、たとえば一対のガラス板がスペーサを介して結合されることにより構成された図示しない真空容器内に備えている。図２において、一対のガラス板の一方であるガラス基板２０には、多数のアノード電極パターン上に形成された蛍光体層からなるドット状の多数の発光素子２２が一面に配設されている。その発光素子２２の上に所定の間隙を隔てた縦方向の複数のグリッドＧｎがガラス基板２０に固着されており、それら複数のグリッドＧｎの上に所定の間隙を隔てたカソードが交差する方向に架設されている。上記ガラス基板２０には、多数の発光素子２２のうち、横方向に配列されたものの中で所定の間隔に位置するもの、たとえば図２のａに示す複数のものに接続されたアノード端子Ａ1a、図２のｂに示す複数のものに接続されたアノード端子Ａ1b、図２のｃに示す複数のものに接続されたアノード端子Ａ1c等が、発光素子２２の横一列毎に設けられている。制御電圧が印加されたグリッドＧｎの下に位置する発光素子２２の中で加速( アノード) 電圧が印加されたものが発光するようになっている。上記画像表示器として機能する蛍光表示管１２では、１つの発光素子２２が１つの表示画素として機能している。

図１に戻って、電子制御装置２６は、ＣＰＵ、ＲＡＭ、ＲＯＭ、入出力Ｉ／Ｆを備えた所謂マイクロコンピュータであり、ＲＡＭの一時記憶機能を利用しつつ予めＲＯＭに記憶されたプログラムに従って入力信号を処理し、表示制御サイクルの切換タイミングで僅かな時間区間の表示を禁止するためのＢＫ（ブランキング）信号、表示データＤが表す多段階の輝度階調に対応した発光時間( パルス幅）を形成するために時間経過に伴ってたとえば「３５」から「０」に向かって段階的に減少するタイミングパルスを示すＧＣＰ( グレースケールコントロールパルス）信号、ＬＡＴ（ラッチ）信号、複数のグリッドＧｎに予め設定された周波数且つ印加時間で制御( 加速) 電圧を順次且つ周期的に印加するグリッドスキャンを行うグリッド信号等を出力する。上記表示データＤは、蛍光表示管１２に表示させる画像が記憶される１フレームの画像メモリ内の１画素の輝度階調を示すデータであり、各発光素子２２毎に時分割で供給される。

表示駆動制御回路３０は、アノード端子Ａ1a、Ａ1b、Ａ1c等毎にそれぞれ設けられるものであり、上記ＧＣＰ信号、ＬＡＴ（ラッチ）信号、複数のグリッドＧｎに予め設定された周波数且つ印加時間で制御( 加速) 電圧を順次且つ周期的に印加するグリッドスキャンを行うグリッド信号等に基づいて、多階調の輝度を発光素子２２に表示させるためのものであり、ドライバ( トランジスタ）と、そのドライバを駆動制御するためのＩＣ化された制御回路( ドライバＩＣ）とを備えている。

画像表示装置１０は、上記フィラメント端子Ｆ1 及びＦ2 に印加するＡＣ数Ｖ乃至数十Ｖ程度のフィラメント電圧Ｅf と、グリット電圧およびアノード電圧の元圧となる加速電圧( 表示電圧）ＶBBとを、直流電源３８から供給される直流入力電圧Ｖi から発生させる電源回路装置４０を、さらに備えている。図１に示すように、上記直流電源３８は、たとえば商用交流電圧から２４Ｖ程度の直流電圧Ｖi を出力する装置である。上記電源回路装置４０は、直流電源３８から入力される直流入力電圧Ｖi から相互に位相が異なる互いに相補的な一対の第１パルス電圧信号Ｆ１および第２パルス電圧信号Ｆ２を生成し、それら一対の第１パルス電圧信号Ｆ１および第２パルス電圧信号Ｆ２間の差動電圧( Ｆ１−Ｆ２) を蛍光表示管のフィラメント電圧Ｅf として出力するスイッチング回路４２と、上記一対の第１パルス電圧信号Ｆ１および第２パルス電圧信号Ｆ２間の差動電圧( Ｆ１−Ｆ２) すなわちフィラメント電圧Ｅf を倍電圧整流することにより蛍光表示管１２に点灯表示させるための加速電圧ＶBBを生成して出力する昇圧回路４４と、直流入力電圧Ｖi と第１パルス電圧信号Ｆ１および第２パルス電圧信号Ｆ２の最低値Ｖk との電位差( Ｖi −Ｖk ）すなわちフィラメント電圧Ｅf の振幅が一定値となるようにフィードバック制御して上記フィラメント電圧Ｅf を安定化するフィラメント電圧制御回路４６とを、備えている。

また、上記電源回路装置４０では、スイッチング回路４２のうちフィラメント電圧Ｅf の最低値Ｖk を示すラインＬ1 と接地ＧＮＤとの間は，容量要素として機能するたとえば電解コンデンサから成るコンデンサＣ5 を介して接地ＧＮＤレベルに対して浮動状態で結合されており、そのコンデンサＣ5 の＋端子電圧Ｖk を昇圧して直流入力電圧Ｖi の入力ラインＬ2 へ帰還させる電力帰還回路４６をさらに備えている。

上記スイッチング回路４２は、たとえば図３に示すように、電子制御装置２６から出力される４種の駆動パルスＰ1 、Ｐ2 、Ｎ1 、Ｎ2 により駆動される、Ｈ型に配列された４つのスイッチングトランジスタ( パワーMOS FET ）ＴＲ１、ＴＲ２、ＴＲ３、ＴＲ４を含むＨブリッジ回路から構成されている。上記４種の駆動パルスＰ1 、Ｐ2 、Ｎ1 、Ｎ2 は、図４に示されるものであって、いずれも同じ周期Ｔであるが、駆動パルスＰ1 とＰ2 はそれらの間で位相が１８０度相違しており、Ｎ1 とＮ2 はそれらの間では位相が１８０度それぞれ相違し且つデューティ比Ｄ( ＝ｔ／Ｔ) は１／２である。このデューティ比Ｄは必ずしも１／２でなくてもよいが、カットオフを可及的に低くするために用いられる。また、上記スイッチングトランジスタＴＲ１およびＴＲ２はＰchのパワーMOS FET ( たとえば４Ｖ駆動エンハンスメントタイプ）であり、ＴＲ３およびＴＲ４はＮchのパワーMOS FET である。直列に設けられているスイッチングトランジスタＴＲ１とＴＲ３、ＴＲ２とＴＲ４は、同時にオンしないように相互のオン作動に僅かな時間差が設けられている。上記スイッチングトランジスタＴＲ１とＴＲ２、ＴＲ３とＴＲ４は、作動が反転しているだけで同じ作動であるので、以下において、第１パルス電圧信号Ｆ1 を発生させるためのスイッチングトランジスタＴＲ１とＴＲ３の作動をそれぞれ説明する。

図３において、バッファＩＣa 、ＩＣc を介して駆動パルスＰ1 、Ｎ1 が入力されると、結合コンデンサＣ1 、Ｃ3 には、ツェナーダイオードＺＤ1 、ＺＤ3 を通して電圧が充電される。抵抗Ｒ1 、Ｒ3 は、駆動パルスＰ1 、Ｎ1 の停止( ローレベル）時にゲートを放電してスイッチングトランジスタＴＲ１、ＴＲ３をオフ状態とするためのものである。ツェナーダイオードＺＤ1 、ＺＤ3 は、結合コンデンサＣ1 、Ｃ3 の充電と過充電の防止とを可能としている。駆動パルスＰ1 がローレベル( たとえば０Ｖ) であればスイッチングトランジスタＴＲ１がオン状態とされ、駆動パルスＰ1 がハイレベル( たとえば５Ｖ) であればスイッチングトランジスタＴＲ１がオフ状態とされる。また、駆動パルスＮ1 がハイレベル( たとえば５Ｖ) であればスイッチングトランジスタＴＲ３がオン状態とされ、駆動パルスＰ1 がローレベル( たとえば０Ｖ) であればスイッチングトランジスタＴＲ３がオフ状態とされる。このため、駆動パルスＰ1 、Ｎ1 が図４に示すように入力されると、第１フィラメント端子から出力される第１パルス電圧信号Ｆ1 は、スイッチングトランジスタＴＲ１およびＴＲ３のオンオフ状態に応答したパルス波形とされる。同様にして、駆動パルスＰ2 、Ｎ2 が図４に示すように入力されると、第２フィラメント端子から出力される第２パルス電圧信号Ｆ２は、スイッチングトランジスタＴＲ２およびＴＲ４のオンオフ状態に応答したパルス波形とされる。そして、上記第１フィラメント端子および第２フィラメント端子間の電圧すなわち、上記第１パルス電圧信号Ｆ1 と第２パルス電圧信号Ｆ２との間の差動電圧であるフィラメント電圧( 交流）Ｅf ( ＝Ｆ１−Ｆ２) は図４に示すように生成される。

図３に戻って、前記昇圧回路４４は、整流ダイオードＤ1 、Ｄ2 、Ｄ3 及び充電コンデンサＣo1、Ｃo2、Ｃo3 を備えた倍整流回路から構成されている。この場合、充電コンデンサＣo1、Ｃo2、Ｃo3の充電電圧Ｖco1 、Ｖco2 、Ｖco3 は、Ｖi −Ｖk となるので、上記整流ダイオードおよび充電コンデンサの数をｎとすれば、次に示す一般式に従った倍整流出力電圧である所望の加速電圧ＶBBを得ることができる。

ＶBB＝((Ｖi −Ｖk ) ×ｎ) ＋Ｖk

蛍光表示管１２において、グリッドドライバ、アノードドライバを介してグリッドＧｎやアノード端子Ａ1a、Ａ1b、Ａ1c等に印加されるグリッド・アノード電圧ｅbcは、加速電圧ＶBBとフィラメント電圧の平均値Ｅk との差電圧( ＶBB−Ｅk ) である。ここで、第１パルス電圧信号Ｆ１および第２パルス電圧信号Ｆ２のデューティ比をＤとすると、上記フィラメント電圧Ｅk は、Ｅk ＝Ｖk ＋（Ｖi −Ｖk ) ×Ｄにより表されることから、上記グリッド・アノード電圧ｅbcは、次式により表される。この式において、ｎおよびＤを定数とすれば、( Ｖi −Ｖk ) が一定となるように制御されることにより、グリッド・アノード電圧ｅbcは、( 定数）×( 一定値) となり、直流電源電圧Ｖi の変動に拘わらず、一定値に安定化される。同時に、フィラメント電圧Ｅf についても、Ｅf ＝( Ｖi −Ｖk ) ×√（２×Ｄ）＝( 定数）×( 一定値) となるので、電源電圧Ｖi の変動に拘わらず、一定値に安定化されることが示される。上記デューティ比Ｄは、たとえば１／２程度の値が用いられる。

ｅbc＝( ＶBB−Ｅk )
＝ｎ×Ｖi −( ｎ−1)Ｖk −[ Ｖk ＋（Ｖi −Ｖk ) ×Ｄ]
＝( ｎ−Ｄ) ×( Ｖi −Ｖk )

なお、上記( Ｖi −Ｖk ) は、図４に示されるように、第１パルス電圧信号Ｆ１および第２パルス電圧信号Ｆ２の振幅であるから、それらの振幅電圧( Ｖi −Ｖk ) が昇圧回路４４によってｎ倍に倍整流されることにより、そのｎ倍の( Ｖi −Ｖk ) からＤ( Ｖi −Ｖk ) を差し引いた値であるグリッド・アノード電圧ｅbcが一定となるように制御されるので、そのグリッド・アノード電圧ｅbcも一定値に安定化されるということもできる。

前記フィラメント電圧制御回路４６は、直流入力電圧Ｖi と第１パルス電圧信号Ｆ１および第２パルス電圧信号Ｆ２の最低値Ｖk との電位差( Ｖi −Ｖk ）すなわちそれらの電圧信号の振幅が一定値となるようにフィードバック制御してそれら電圧信号の相対電圧である上記フィラメント電圧Ｅf を一定値に安定化するために、たとえば図５に示されるように構成されている。図５において、ツェナーダイオードＺＤ５においてツェナー電圧Ｖz が発生させられており、第１コンパレータＩＣ1 は、抵抗器Ｒi1およびＲi2により分圧された分圧電圧( Ｖi −Ｖz ）×( Ｒi2／( Ｒi1＋Ｒi2）) と第１パルス電圧信号Ｆ１および第２パルス電圧信号Ｆ２の最低値Ｖk の分圧電圧Ｖk ×( Ｒk2／( Ｒk1＋Ｒk2）) とを比較し、それらの電位差ＤＳを示す信号を出力する。第２コンパレータＩＣ２は、図６に示すように、上記電位差ＤＳと電子制御装置２６から出力される一定周期Ｔで変化する三角波信号ＴＳとを比較し、その電位差( ＝ＤＳ−ＴＳ) を表すスイッチング信号ＳＳをスイッチングトランジスタＴＲ５へ出力する。スイッチングトランジスタＴＲ５は、スイッチング信号ＳＳが正の値すなわち電位差ＤＳが三角波信号ＴＳを上回ったときにオン状態とされ、負の値となったときにオフ状態とされる。第１パルス電圧信号Ｆ１および第２パルス電圧信号Ｆ２の最低値Ｖk により常時充電されている充電コンデンサＣ６の充電電圧を昇圧コイルＣＬを介して放電する回路に上記スイッチングトランジスタＴＲ５が介挿されており、そのスイッチングトランジスタＴＲ５により接地ＧＮＤへの放電電流が遮断されたときに昇圧コイルＣＬに発生する誘導起電力が整流ダイオードＤ４を介して直流入力電圧Ｖi を導くラインＬ２へ導かれ、コンデンサＣ５に充電された電力の帰還が行われる。このため、フィラメント電圧制御回路４６は、電力帰還回路としても機能している。

また、上記フィラメント電圧制御回路４６においては、電位差ＤＳが零となるように、換言すれば電位差( Ｖi −Ｖk ）が一定値であるツェナー電圧Ｖz となるように第１パルス電圧信号Ｆ１および第２パルス電圧信号Ｆ２の最低値Ｖk が制御されるようになっている。すなわち、第１コンパレータＩＣ1 で比較される分圧電圧( Ｖi −Ｖz ）×( Ｒi2／( Ｒi1＋Ｒi2）) と分圧電圧Ｖk ×( Ｒk2／( Ｒk1＋Ｒk2）) とが等しくなるように電圧値Ｖk が制御されるとすると、Ｒi1＝Ｒk1、Ｒi2＝Ｒk2のとき、( Ｖi −Ｖz ）＝Ｖk となり、( Ｖi −Ｖk ）＝Ｖz ( 一定値) となるからである。図５において、先ず、直流入力電圧Ｖi が低下すると、( Ｖi −Ｖk ）＜Ｖz となってスイッチングトランジスタＴＲ５のオンデューティ( オン状態であるｔ区間の割合）が増加し、放電電流が増加してＶk がＶk ’( ＜Ｖk ) へ低下させられるので、( Ｖi −Ｖk ’）＝Ｖz ( 一定値) とされる。反対に、直流入力電圧Ｖi が上昇すると、( Ｖi −Ｖk ）＞Ｖz となってスイッチングトランジスタＴＲ５のオフデューティ( オフ状態の割合）が増加し、放電電流が減少してＶk がＶk ”( ＞Ｖk ) へ上昇させられるので、( Ｖi −Ｖk ”）＝Ｖz ( 一定値) とされる。すなわち、フィラメント電圧制御回路４６においては、デューティ比Ｄ＝ｔ／Ｔであるとき、Ｖk ＝( １−Ｄ) ×Ｖi 、Ｄ＝( Ｖi −Ｖk ）／Ｖi が成立するように、スイッチングトランジスタＴＲ５のオンデューティ( オン状態であるｔ区間の割合）が制御されてＶk が調圧される。

図７は、デューティ比Ｄを１／２とした場合において、上記フィラメント電圧制御回路４６の電圧制御作動によって得られるフィラメント電圧Ｅf の波形の一例と、その振幅電圧( Ｖi −Ｖk ）が昇圧回路４４によってｎ倍に倍整流されることにより得られるそのｎ倍のｎ( Ｖi −Ｖk ) からその振幅電圧の半分( Ｖi −Ｖk ）／２を差し引いたグリッド・アノード電圧ｅbc( ＝ｎ( Ｖi −Ｖk ) −( Ｖi −Ｖk ）／２) とを、示している。

上述のように、本実施例によれば、フィラメント電圧制御回路４６により、直流入力電圧Ｖi と一対の第１パルス電圧信号Ｆ１および第２パルス電圧信号Ｆ２の最低値Ｖk との電位差( Ｖi −Ｖk ）すなわち第１パルス電圧信号Ｆ１および第２パルス電圧信号Ｆ２のそれぞれの振幅値が一定値Ｖz となるようにフィードバック制御してフィラメント電圧Ｅf ( ＝Ｆ１−Ｆ２) が安定化させられるとともに、上記振幅電圧( Ｖi −Ｖk ) が昇圧回路４４によってｎ倍に倍整流されることにより、そのｎ倍の( Ｖi −Ｖk ) から( Ｖi −Ｖk ）／２を差し引いた値であるグリッド・アノード電圧ｅbcが一定となるように制御されるので、そのグリッド・アノード電圧ｅbcが一定値に安定化される。このように、定電圧回路を用いることなくフィラメント電圧Ｅf およびグリッド・アノード電圧ｅbcが安定化されるので、その定電圧回路に起因する消費電力が不要となり、電力消費が少ない蛍光表示管１２の電源回路装置４０が得られる。

また、本実施例の電源回路装置４０によれば、スイッチング回路４２のうち最低電圧値Ｖk を示すラインＬ１と接地ＧＮＤとの間は平滑用コンデンサＣ５（容量要素）を介して接地( ＧＮＤ) レベルに対して浮動状態で結合されており、フィラメント電圧制御回路４６によって直流入力電圧Ｖi と一対の第１パルス電圧信号Ｆ１および第２パルス電圧信号Ｆ２の最低値Ｖk との電位差( Ｖi −Ｖk ）すなわち第１パルス電圧信号Ｆ１および第２パルス電圧信号Ｆ２のそれぞれの振幅値が一定値となるようにフィードバック制御されると、蛍光表示管１２のいずれのグリッドもオフ時において接地( ＧＮＤ) レベルとされることによりフィラメントに対して低い電圧とされるので、十分なカットオフ電圧が形成される。また、その平滑用コンデンサＣ５の正側の端子電圧Ｖk を昇圧して直流入力電圧Ｖi 側へ帰還する電力帰還回路( フィラメント電圧制御回路４６の一部) がさらに備えられていることから、抵抗器を用いてカットオフ電圧を形成する場合に比較して電力消費が少なくなり、一層高い効率が得られる。

以上、本発明を図面を参照して詳細に説明したが、本発明はその他の態様でも実施できる。

たとえば、前述の実施例のフィラメント電圧制御回路４６では、( Ｖi −Ｖk ）＝Ｖz ( 一定値) となるように一対の第１パルス電圧信号Ｆ１および第２パ ルス電圧信号Ｆ２の最低値Ｖk が制御されていたが、( ＶBB−Ｖk ）＝( 一定値) となるように一対の第１パルス電圧信号Ｆ１および第２パルス電圧信号Ｆ２の最低値Ｖk が制御されても、フィラメント電圧Ｅf およびグリッド・アノード電圧ｅbcが安定化される。この場合、( ＶBB−Ｖk ）＝[ ｎ×Ｖi −( ｎ−１）Ｖk ] −Ｖk ＝ｎ×Ｖi −ｎ×Ｖk ＝ｎ( Ｖi −Ｖk ）となるので、( Ｖi −Ｖk ）＝( 一定値) となるように制御することと実質的に同じである。

また、前述の実施例のフィラメント電圧制御回路４６に備えられた昇圧回路は、昇圧コイルＣＬの電流を断続させることにより発生する誘導起電力を利用して昇圧するものであったが、それに替えて、ダイオードおよびコンデンサを用いた昇圧回路４４と同様の回路構成が採用されてもよい。

また、前述の図３に示すスイッチング回路４２、昇圧回路４４、図５のフィラメント電圧制御回路４６においては、必要に応じて、ノイズ除去回路、省電力回路、信号平滑回路等が設けられてもよい。

また、前述の図５において、ツェナーダイオードＺＤ５に替えて、シャントレギュレータなどが用いられてもよい。

なお、上述したのはあくまでも本発明の一実施例であり、本発明はその主旨を逸脱しない範囲で種々変更を加え得るものである。

本発明の一実施例の電源回路装置を含む画像表示装置の構成を概略説明する図である。 図１の実施例の画像表示装置に備えられた蛍光表示管内の構成を説明する図である。 図１の実施例の電源回路装置に備えられたスイッチング回路および昇圧回路の構成例を詳しく説明する回路図である。 図１の実施例の電源回路装置に備えられたスイッチング回路の作動を詳しく説明するタイムチャートである。 図１の実施例の電源回路装置に備えられたフィラメント電圧制御回路の構成例を詳しく説明する回路図である。 図１の実施例の電源回路装置に備えられたフィラメント電圧制御回路の作動を説明するタイムチャートである。 図１のフィラメント電圧制御回路および昇圧回路の作動によって得られるフィラメント電圧波形の一例と、その振幅値( Ｖi −Ｖk ) の倍圧整流により得られるグリッド・アノード電圧ｅbc等を示す図である。

符号の説明

１２：蛍光表示管
３８：直流電源
４０：電源回路装置
４２：スイッチング回路
４４：昇圧回路
４６：フィラメント電圧制御回路( 電力帰還回路）
Ｃ5 ：コンデンサ( 容量要素）

Claims (2)

1. 直流電源から入力される直流入力電圧から相互に位相が異なる一対のパルス電圧信号に生成し、該一対のパルス電圧信号間の差動電圧を蛍光表示管のフィラメント電圧として出力するスイッチング回路と、前記一対のパルス電圧信号間の差動電圧を倍電圧整流することにより前記蛍光表示管に点灯表示させるための加速電圧を生成して出力する昇圧回路とを備える蛍光表示管の電源回路装置であって、
   前記直流入力電圧と前記一対のパルス電圧信号の最低値との電位差が一定値となるようにフィードバック制御して該フィラメント電圧を安定化するフィラメント電圧制御回路を、含むことを特徴とする蛍光表示管の電源回路装置。
2. 前記スイッチング回路のうち最低電位を示すラインと接地レベルとの間は容量要素を介して接地レベルに対して浮動状態で結合されており、
   該容量要素の端子電圧を昇圧して前記直流入力電圧側へ帰還させる電力帰還回路をさらに備えることを特徴とする請求項１の蛍光表示管の電源回路装置。

Images