JP2006072225A - ディスプレイ装置の駆動回路 - Google Patents
ディスプレイ装置の駆動回路 Download PDFInfo
- Publication number
- JP2006072225A JP2006072225A JP2004258593A JP2004258593A JP2006072225A JP 2006072225 A JP2006072225 A JP 2006072225A JP 2004258593 A JP2004258593 A JP 2004258593A JP 2004258593 A JP2004258593 A JP 2004258593A JP 2006072225 A JP2006072225 A JP 2006072225A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- signal
- gradation
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】発光素子を両側駆動で発光させ、素子の寿命を長くする。
【解決手段】発光素子を発光させる階調を示す階調データを受けて、階調データが示す階調が所定の閾値以上である場合に基準電位(接地電位)以上の駆動電圧VDRVを発生させ、階調データが示す階調が閾値より小さい場合に基準電位(接地電位)よりも低い駆動電圧を発生させる回路を備えることによって、発光素子を発光させる階調に対応する電圧値を有する駆動電圧VDRVを生成し、駆動電圧VDRVを発光素子に供給することによって発光させる。
【選択図】図1
【解決手段】発光素子を発光させる階調を示す階調データを受けて、階調データが示す階調が所定の閾値以上である場合に基準電位(接地電位)以上の駆動電圧VDRVを発生させ、階調データが示す階調が閾値より小さい場合に基準電位(接地電位)よりも低い駆動電圧を発生させる回路を備えることによって、発光素子を発光させる階調に対応する電圧値を有する駆動電圧VDRVを生成し、駆動電圧VDRVを発光素子に供給することによって発光させる。
【選択図】図1
Description
本発明は、ディスプレイ装置の駆動回路に関する。特に、無機エレクトロ・ルミネセンス(EL)ディスプレイ装置の駆動回路に関する。
フラットパネル型のディスプレイ装置として無機エレクトロ・ルミネセンス(EL)ディスプレイ装置が知られている。無機ELディスプレイ装置は、表示面内において絶縁性基板上に互いに平行に連設された複数のロウ(行)電極線Lrowと、ロウ電極線Lrow上面に形成された高誘電体膜と、高誘電体膜の上に設けられた中間層、蛍光体層、中間層を介してロウ電極線Lrowに直交する方向に延伸され、互いに平行に周期的に配設された無機EL発光体層と、無機EL発光体層の上に互いに平行に配設された線状の複数のカラム(列)電極線Lcolを含んで構成されている。ロウ電極線Lrowはロウドライバ10に接続され、カラム電極線Lcolはカラムドライバ12にそれぞれ接続される。
無機ELディスプレイ装置は、図13に示す等価回路で表すことができる。ロウドライバ10により複数のロウ電極線Lrowのうち1つが順次選択され、選択されたロウ電極線Lrowにロウ電圧Vrowが印加される。また、カラムドライバ12に対して外部回路から選択された行に含まれる各画素に対する階調情報が入力され、その階調情報に基づいて所定のモジュレーション電圧Vmがカラムドライバ12から各カラム電極線Lcolに印加される。選択されたロウ電極線Lrowに対応する各画素の無機EL発光体層には、ロウ電圧Vrowと各カラム電極線Lcolとの電位差が印加される。その結果、選択されたロウ電極線Lrow上の各画素の無機EL発光体層は、その電位差に応じた発光強度の光を出力する。そして、無機ELディスプレイ装置に含まれる各行を順次選択して上記制御を行うことによって、無機ELディスプレイ装置の表示画面を走査して1フレームの画像を表示させることができる。
特許文献1には、無機ELディスプレイ装置の各画素の駆動回路が開示されている。この駆動回路50は、図14に示すように、論理回路52、トランジスタ54〜66、コンデンサ68を含んで構成される。論理回路52は、階調データ70を受けて、階調データ70をパルス幅符号化(PWM)信号72に変換して出力する。トランジスタ54は、コンデンサ68とトランジスタ56と直列に接続される。コンデンサ68にはランプ電圧VRが印加される。トランジスタ56はPWM信号72のパルスを受けるとオン状態となり、トランジスタ56のドレイン側の電圧VHは閾値電圧VTに保持される。一方、PWM信号72のパルスが出力されていない場合、トランジスタ56はオフ状態となり、電圧VHはランプ電圧VRにつれて変化する。すなわち、PWM信号72のパルス幅が大きいほど電圧VHは小さくなり、PWM信号72のパルス幅が小さいほど電圧VHが大きくなる。トランジスタ64は、ソースフォロワドライバ回路を構成する。電圧VPPは正弦波の交流電源であり、駆動回路50の出力電圧VOUTは、電圧VHと電圧VPPとを掛け合わせた電圧となる。無機ELディスプレイ装置の各画素は、ロウドライバ10から選択されたロウ電極線Lrowに印加される電圧Vrowと、カラムドライバ12からカラム電極線Lcolに印加される出力電圧VOUTとの電位差によって発光する。図15に示すように、ロウドライバ10から選択されたロウ電極線Lrowに印加される電圧Vrowと、カラムドライバ12からカラム電極線Lcolに印加される出力電圧VOUTとの電位差が最大電位差ΔVMAXの場合に最も輝度が高くなり、最小電位差ΔVMINの場合に最も輝度が低くなる。なお、図15(a)には、電圧Vrowと出力電圧VOUTとの極性が逆である場合を示し、図15(b)には、電圧Vrowと出力電圧VOUTとの極性が等しい場合を示している。
また、トランジスタ58,60による電圧降下は、トランジスタ64,66の閾値電圧VTに等しいトランジスタ58,60の閾値電圧VTの合計に等しいので、駆動回路50の出力は“デッドバンド”をもたないものとなる。
上記従来の駆動回路では、出力電圧VOUTは極性が定まった0〜80Vの電圧となるので、各画素の両端に印加される電圧Vrowと出力電圧VOUTとの電位差も最大電位差ΔVMAX〜最小電位差ΔVMINにかけて常に極性が等しいものとなる。このように、EL素子に極性が一定である電圧を印加し続ける片側駆動方式では、EL素子の寿命が短くなる問題を生ずる。
さらに、出力電圧VOUTを一定極性の片側駆動で制御するため、出力電圧VOUTの最大値と最小値との間に必要な分解能をもたせようとすると制御に時間が掛かることとなる。例えば、出力電圧VOUTを0〜80Vの範囲で256段階の分解能で制御しようとすると、基準となるPWM信号72のパルス幅を256段階の分解能で生成しなければならない。従って、論理回路52ではカウンタ等を用いて0〜256の分解能をカウントしてPWM信号を生成しなければならず、カウントに時間が掛かるので制御を高速化することが困難である。
また、上記従来の駆動回路50では、出力電圧VOUTにサージ等のなんらかの外的変動が加わった場合に、外的変動の高周波成分がトランジスタ64のソース−ゲート間の寄生容量Cを通じてコンデンサ68にまで直接影響することとなる。その結果、コンデンサ68の蓄積電圧が変動の影響を受け易いという問題がある。
本発明は、上記従来技術の問題を鑑み、上記課題の少なくとも1つを解決すべく、両側駆動方式の駆動回路を提供することを目的とする。
本発明は、発光素子を発光させる階調に対応する駆動電圧を生成し、前記駆動電圧を発光素子に供給することによって発光素子を発光させるディスプレイ装置の駆動回路であって、発光素子を発光させる階調を示す階調データを受けて、当該階調データが示す階調が所定の閾値以上である場合に接地電位以上の出力電圧を発生させ、当該階調データが示す階調が前記閾値より小さい場合に接地電位よりも低い出力電圧を発生させる回路を含むことを特徴とする。
特に、前記発光素子がロウ電極線とカラム電極線とに印加された電圧の電位差に応じた発光強度で発光する素子であって、発光素子を発光させる際には、ロウ電極線に接地電位とは異なる電圧が印加された発光素子のカラム電極線に前記出力電圧に対応する駆動電圧を印加することによって発光する素子に適用が可能である。具体的には、ロウ電極線に前記駆動電圧の最大値又は最小値の絶対値よりも大きな絶対値を有する電圧を印加し、カラム電極線に前記駆動電圧を印加することによって、ロウ電極に印加された電圧と前記駆動電圧との電位差に応じた発光強度で発光素子を発光させることができる。このような素子としては、無機エレクトロ・ルミネセンス(EL)素子が挙げられ、特に高い電圧で駆動される素子において効果が顕著となる。
より具体的には、前記階調データが示す階調が前記閾値以上である場合に前記階調データが示す階調から前記閾値を引いた値に対応するパルス幅を有する第1の信号を生成し、当該階調データが示す階調が前記閾値より小さい場合に前記階調データが示す階調に対応するパルス幅を有する第2の信号を生成するパルス発生回路を備え、前記パルス発生回路で生成された第1の信号のパルス幅に対応する接地電位以上の出力電圧、又は、前記パルス発生回路で生成された第2の信号のパルス幅に対応する接地電位より低い出力電圧、を発生することを特徴とする。
例えば、前記第1の信号がゲートに入力され、接地電位から最大ランプ電圧まで時間と共に昇圧される正のランプ電圧がソースに印加される第1のトランジスタと、前記第2の信号がゲートに入力され、接地電位から最小ランプ電圧まで時間と共に降圧される負のランプ電圧がソースに印加される第2のトランジスタと、を備え、前記第1のトランジスタのドレインと前記第2のトランジスタのドレインとが接続され、当該接続点がコンデンサの一端に接続され、当該コンデンサの他端に接地電位が印加される回路により実現することができる。
すなわち、前記第1のトランジスタは、前記第1の信号のパルス幅に応じた時間だけオン状態となり、前記第2のトランジスタは、前記第2の信号のパルス幅に応じた時間だけオン状態となることによって、正のランプ電圧又は負のランプ電圧を第1の信号又は第2の信号のパルス幅に応じた時間だけ前記コンデンサに充電することによって必要な電圧値を有する出力電圧を発生させる。
また、前記出力電圧のデッドバンドを除去するデッドバンド除去回路を備えることがより好ましい。
より具体的には、前記デッドバンド除去回路は、前記出力電圧がゲートに印加され、接地電位より高い第1の電源電圧がドレインに印加され、前記基準電圧より低い第2電源電圧がソースに印加されたNチャネル型の第3のトランジスタと、前記出力電圧がゲートに印加され、前記第2の電源電圧がドレインに印加され、前記第1の電源電圧がソースに印加されたPチャネル型の第4のトランジスタと、を備えることを特徴とする。
本発明によれば、発光素子を正負の両極を有する駆動電圧で両側駆動することによって、発光素子の寿命を長くすることができる。また、両極性を用いる両側駆動方式とすることによって、制御を高速化することができる。さらに、駆動電圧の外的変動による影響を小さくすることができる。
本発明の実施の形態におけるディスプレイ装置の駆動回路100は、図1に示すように、レベルシフト回路20、デッドバンド除去回路22、トランジスタ24〜29及びコンデンサC1を含んで構成される。
従来のディスプレイ装置の駆動回路は、例えば0〜80Vという接地電位に対して片側の電圧で発光素子を駆動させていた。本実施の形態における駆動回路100は、例えば−40V〜40Vという接地電位に対して正負両側の電圧で発光素子を駆動させる。
レベルシフト回路20は、図2に示すように、論理回路20a及び電圧シフト回路20bを含んで構成される。このレベルシフト回路20がパルス発生回路に相当する。また、電圧シフト回路20bには、外部から高圧電源バイアスAVDD,AVSS、低圧電源バイアスDVDD,DVSS、ゲートバイアスVp,Vnが供給される。
論理回路20aには、EL素子の発光強度を示すディジタルの階調データが入力される。論理回路20aは、階調データを受けて、階調データに応じたパルス幅を有するパルス幅符号化(PWM)信号であるNチャネル信号又はPチャネル信号を生成する。Nチャネル信号又はPチャネル信号は、EL素子の発光強度の階調が大きいほど広いパルス幅を有する信号である。このとき、階調データが示す階調が所定の閾値以上である場合に階調データが示す階調から閾値を引いた値に対応するパルス幅を有するPチャネル信号を生成し、階調データが示す階調が閾値より小さい場合に階調データが示す階調に対応するパルス幅を有するNチャネル信号を生成する。本実施の形態では、閾値を全階調の1/2に設定し、階調データが全階調の1/2より小さい場合にはNチャネル信号を生成し、階調データが全階調の1/2以上である場合にはPチャネル信号を生成する。すなわち、論理回路20aは、階調データに応じてNチャネル信号とPチャネル信号とを切り替えて出力する。
たとえば、全階調が0〜255階調で表される場合、図3(a)に示すように、階調データが127階調以下であれば、階調データに比例するパルス幅を有するNチャネル信号が生成される。Nチャネル信号は、基準電位(本実施の形態では接地電位)よりも負側にパルスを有する信号として生成される。一方、図3(b)に示すように、PWM信号が128階調以上のパルス幅であれば、階調データから127を減算した値に比例するパルス幅を有するPチャネル信号が生成される。Pチャネル信号は、基準電位(本実施の形態では接地電位)よりも正側にパルスを有する信号として生成される。このとき、Nチャネル信号とPチャネル信号とのパルス幅は、最大パルス幅(127階調に相当するパルス幅)が等しくなるように設定される。
論理回路20aは、階調データに応じて、Nチャネル信号及びPチャネル信号のいずれか一方を生成すると、電圧シフト回路20bのNチャネル入力端子及びPチャネル入力端子にそれぞれ出力する。
電圧シフト回路20bは、論理回路20aから出力されるPチャネル信号及びNチャネル信号を高圧に昇圧する。論理回路20aまではロジック回路で構成されるので、論理回路20aから出力されるPチャネル信号及びNチャネル信号は低電圧(例えば、0〜3.3V)のパルス信号となる。そこで、電圧シフト回路20bでは、後段の高電圧回路を駆動するために、低電圧のPチャネル信号及びNチャネル信号を高電圧(例えば、±40V)に変換する。
図4に、電圧シフト回路20bの一例を示す。トランジスタ30〜33は、Pチャネル信号の昇圧回路を構成する。トランジスタ31のドレインはトランジスタ30のドレイン−ソース間を介して正の高圧電源バイアスAVDD(例えば、+40V)に接続され、トランジスタ31のソースは低圧電源バイアスDVSS(例えば、接地電位)に接続される。Pチャネル型のトランジスタ30のゲートには、正のゲートバイアスVpが印加されて電流源として機能する。Nチャネル型のトランジスタ31のゲートにはPチャネル信号が入力される。トランジスタ31は、Pチャネル信号のパルスが立ち上がっている期間はオン状態となり、パルスが立ち上がっていない期間はオフ状態となる。従って、トランジスタ31のドレイン端子の電圧は、Pチャネル信号のパルスが立ち上がっている期間はほぼ負の低圧電源バイアスDVSSに維持され、パルスが立ち上がっていない期間はほぼ正の高圧電源バイアスAVDDに維持される。
トランジスタ32のソースは正の高圧電源バイアスAVDDに接続され、トランジスタ32のドレインはトランジスタ33のドレイン−ソース間を介して負の高圧電源バイアスAVSS(例えば、−40V)に接続される。Nチャネル型のトランジスタ33のゲートには、負のゲートバイアスVnが印加されて電流源として機能する。Pチャネル型のトランジスタ32のゲートにはトランジスタ31のドレインが接続され、ドレイン端子の電圧変化がPチャネル高圧信号として出力される。すなわち、トランジスタ30〜33の昇圧回路により、3.3VレベルのPチャネル信号が±40Vレベルのパルス信号に変換されて出力される。
トランジスタ34〜37は、Nチャネル信号の昇圧回路を構成する。トランジスタ34のドレインはトランジスタ35のドレイン−ソース間を介して負の高圧電源バイアスAVDD(例えば、−40V)に接続され、トランジスタ34のソースは正の低圧電源バイアスDVDD(例えば、+3.3V)に接続される。Nチャネル型のトランジスタ35のゲートには、負のゲートバイアスVnが印加されて電流源として機能する。Pチャネル型のトランジスタ34のゲートにはNチャネル信号が入力される。トランジスタ34は、Nチャネル信号のパルスが立ち上がっている期間はオフ状態となり、パルスが立ち上がっていない期間はオン状態となる。従って、トランジスタ34のドレイン端子の電圧は、Nチャネル信号のパルスが立ち下がっている期間はほぼ正の低圧電源バイアスDVDDに維持され、パルスが立ち下がっていない期間はほぼ負の高圧電源バイアスAVSSに維持される。
トランジスタ37のソースは負の高圧電源バイアスAVSSに接続され、トランジスタ37のドレインはトランジスタ36のドレイン−ソース間を介して正の高圧電源バイアスAVDDに接続される。Pチャネル型のトランジスタ36のゲートには、正のゲートバイアスVpが印加されて電流源として機能する。Nチャネル型のトランジスタ37のゲートにはトランジスタ34のドレインが接続され、ソース端子の電圧変化がNチャネル高圧信号として出力される。すなわち、トランジスタ34〜37の昇圧回路により、+3.3VレベルのNチャネル信号が±40Vレベルのパルス信号に変換されて出力される。
すなわち、階調データが閾値より小さい(本実施の形態では、全256階調の1/2(128階調)より小さい)場合にはNチャネル信号に対応するパルス幅で振幅が±40VのパルスがNチャネル高圧信号として出力され、階調データが閾値以上(本実施の形態では、全256階調の1/2(128階調)以上)である場合にはPチャネル信号に対応するパルス幅で振幅が±40VのパルスがPチャネル高圧信号として出力される。
レベルシフト回路20から出力されるPチャネル高圧信号及びNチャネル高圧信号はトランジスタ24及び26のゲートにそれぞれ入力される。トランジスタ24のソースはランプ電圧VR(+)に接続され、トランジスタ26のソースはランプ電圧VR(−)に接続される。また、トランジスタ24のドレインとトランジスタ26のドレインとが接続され、接続点AはコンデンサC1を介して接地される。
ランプ電圧VR(+)は、図5に示すように、レベルシフト回路20へPWM信号が入力されるタイミングに同期して基準電位(例えば、接地電位GND)から昇圧を開始し、Pチャネル信号(Pチャネル高圧信号)の最大パルス幅に相当する時間で最大ランプ電圧VRMAX(例えば、+40V)に到達するように一定速度で昇圧される。また、ランプ電圧VR(−)は、図6に示すように、レベルシフト回路20へPWM信号が入力されるタイミングに同期して基準電位(例えば、接地電位GND)から降圧を開始し、Nチャネル信号(Nチャネル高圧信号)の最大パルス幅に相当する時間で最小ランプ電圧VRMIN(例えば、−40V)に到達するように一定速度で降圧される。
トランジスタ24は、Pチャネル高圧信号のパルスが出力されている期間だけオン状態となる。また、トランジスタ26は、Nチャネル高圧信号のパルスが出力されている期間だけオン状態となる。従って、Pチャネル高圧信号のパルスが出力されている場合には、図7(a)に示すように、ランプ電圧VR(+)によりコンデンサC1はPチャネル高圧信号のパルス幅に相当する時間だけ充電され、その充電電圧Vcはパルス幅に対応する値となる。一方、Nチャネル高圧信号のパルスが出力されている場合には、図7(b)に示すように、ランプ電圧VR(−)によりコンデンサC1はNチャネル高圧信号のパルス幅に相当する時間だけ充電され、その充電電圧Vcはパルス幅に対応する値となる。
例えば、Pチャネル信号(Pチャネル高圧信号)及びNチャネル信号(Nチャネル高圧信号)がそれぞれ128階調(0〜127)のパルス幅で出力されている場合、充電電圧Vcは、0〜40V又は0〜−40Vの範囲がそれぞれ128階調の分解能で表されたパルス幅に対応する電圧値となる。
デッドバンド除去回路22は、コンデンサC1の充電電圧Vcを出力電圧として受けて、デッドバンドの除去を行う。図8に、デッドバンド除去回路22の例を示す。
トランジスタ38のドレインは正の高圧電源バイアスAVDDに接続され、トランジスタ38のソースはトランジスタ39のドレイン−ソースを介して負の高圧電源バイアスAVSSに接続される。トランジスタ38のゲートにはコンデンサの充電電圧Vcが入力される。また、Nチャネル型のトランジスタ39のゲートには負のゲートバイアスVnが印加されて電流源として機能する。
トランジスタ41のドレインは負の高圧電源バイアスAVSSに接続され、トランジスタ41のソースはトランジスタ40のドレイン−ソースを介して正の高圧電源バイアスAVDDに接続される。トランジスタ41のゲートにはコンデンサの充電電圧Vcが入力される。また、Pチャネル型のトランジスタ40のゲートには正のゲートバイアスVpが印加されて電流源として機能する。
充電電圧Vcが正電位になると、ソースフォロワ回路を構成するトランジスタ41の作用により、充電電圧Vcの変化に追従して充電電圧Vc+閾値電圧Vtがトランジスタ41のソースからNチャネル除去信号として出力される。一方、充電電圧Vcが負電位になると、ソースフォロワ回路を構成するトランジスタ38の作用により、充電電圧Vcの変化に追従して充電電圧Vc−閾値電圧Vtがトランジスタ38のソースからPチャネル除去信号として出力される。
Nチャネル除去信号はトランジスタ28のゲートに入力され、Pチャネル除去信号はトランジスタ29のゲートに入力される。トランジスタ28のドレインは正の交流(正弦波)電源Vsin(+)に接続され、トランジスタ29のドレインは負の交流(正弦波)電源Vsin(−)に接続される。トランジスタ28のソースはトランジスタ29のソースと接続され、その接続点からEL素子の駆動電圧VDRVが出力される。
ここで、正の交流(正弦波)電源Vsin(+)は、図9に示すように、基準電位(例えば、接地電位GND)を最小ピーク電圧とし、正の高圧電源バイアスAVDD(例えば、+40V)を最高ピーク電圧とする正弦波交流とする。また、負の交流(正弦波)電源Vsin(−)は、図9に示すように、基準電位(例えば、接地電位GND)を最大ピーク電圧とし、負の高圧電源バイアスAVSS(例えば、−40V)を最小ピーク電圧とする正弦波交流とする。
トランジスタ29は、充電電圧Vcが正電位になると、ソースフォロワ回路を構成するトランジスタ38は、図9に示すように、負の交流電源Vsin(−)をカットオフ電圧として、Pチャネル除去信号の変化に応じてPチャネル除去信号−閾値電圧Vt、すなわち充電電圧Vcに対応する駆動電圧VDRVを出力する。一方、トランジスタ28は、充電電圧Vcが負電位になると、ソースフォロワ回路を構成するトランジスタ41は、図9に示すように、正の交流電源Vsin(+)をカットオフ電圧として、Nチャネル除去信号の変化に応じてNチャネル除去信号+閾値電圧Vt、すなわち充電電圧Vcに対応する駆動電圧VDRVを出力する。
ここで、トランジスタ28による電圧降下はトランジスタ41の閾値電圧VTで補償され、トランジスタ29による電圧降下はトランジスタ38の閾値電圧VTで補償されるので、駆動回路100の出力は“デッドバンド”をもたないものとなる。
従って、選択されたロウ電極線Lrowに接続されたEL素子には、図10に示すように、ロウ電極線Lrowに印加される電圧Vrowと、基準電位(接地電位)に対して正負の両極に振れる駆動電圧VDRVとの電位差がΔVMINからΔVMAXの範囲で印加されることとなる。この電位差によって発光素子が階調データに応じた発光強度で発光する。一方、選択されていないロウ電極線Lrowに接続されたEL素子には、図11に示すように、基準電位(接地電位)に対して正負の両極に振れる駆動電圧VDRVとの電位差が印加される。これによって、EL素子の寿命を従来よりも著しく長くすることができる。
また、駆動電圧VDRVを正負の両極性を有する両側駆動で制御するため、正負のそれぞれにおいて全階調よりも少ない分解能をもたせれば良い。例えば、閾値を全階調の1/2とした場合、各極性において1/2の分解能をもたせるだけで良い。本実施の形態のように全階調が256階調であり、閾値をその半分の128とした場合、正側で128階調、負側で128階調の分解能をもたせるだけで良い。従って、論理回路20aではカウンタ等を用いて0〜127の分解能をカウントしてNチャネル信号及びPチャネル信号を生成すれば良く、従来よりもカウントに掛かる時間を短縮することができる。従って、制御を高速化することが可能である。
さらに、駆動電圧VDRVにサージ等のなんらかの外的変動が加わった場合においても、トランジスタ28,29の寄生容量を通じて外的変動が伝達したとしても、デッドバンド除去回路22のトランジスタ38,41によって、コンデンサC1にまで外的変動の影響が及ぶ程度を小さくすることができる。
また、駆動回路100は、図12に示すように、EL素子に蓄積されたエネルギーを電源に回収するための電力回収用のダイオードD1,D2を含んでも良い。これによって、図9に示すように、EL素子の駆動期間TDRVに続く回収期間TRCVにおいて、EL素子に蓄積されたエネルギーを交流電源Vsin(+)又はVsin(−)に回収させることができる。このとき、駆動回路100は、電力を効率良く回収するための電力回収用のダイオードD3〜D6を備えることが好適である。例えば、プラスの電圧(電荷)がEL素子の容量に蓄積されていた場合、電力回収時にその電荷はダイオードD1を介して交流電源Vsin(+)に流れる。このとき、コンデンサC1に貯まっていた電荷も同様に交流電源Vsin(+)に流れるが、コンデンサC1の端子電圧Vcは交流電源Vsin(+)よりもダイオードD3,D4の端子間電圧分だけ高い電圧となる。従って、Pチャネルのトランジスタ29はオフ状態となり、効率良く電力を回収することができる。同様に、マイナスの電圧(電荷)がEL素子の容量に蓄積されていた場合には、ダイオードD5,D6の作用によってトランジスタ28がオフ状態となり、交流電源Vsin(−)に電力が効率良く回収される。
なお、本実施の形態では、ディスプレイ装置として無機ELディスプレイ装置を対象として説明を行ったがこれに限定されるものでない。両極性の印加電圧によって発光可能な素子を利用したディスプレイ装置であれば本発明の適用対象範囲とすることができる。ただし、無機ELディスプレイのように印加電圧の範囲が数十V程度になるディスプレイ装置では、正負の両側駆動とすることによって発光素子の寿命を延ばし、駆動回路に含まれる素子の必要耐圧を抑えることができる等の効果が顕著となる。
10 ロウドライバ、12 カラムドライバ、20 レベルシフト回路、20a 論理回路、20b 電圧シフト回路、22 デッドバンド除去回路、24〜41 トランジスタ、50 駆動回路、52 論理回路、54〜66 トランジスタ、68 コンデンサ、70 階調データ、72 PWM信号、100 駆動回路。
Claims (6)
- 発光素子を発光させる階調に対応する駆動電圧を生成し、前記駆動電圧を発光素子に供給することによって発光素子を発光させるディスプレイ装置の駆動回路であって、
発光素子を発光させる階調を示す階調データを受けて、
当該階調データが示す階調が所定の閾値以上である場合に接地電位以上の出力電圧を発生させ、
当該階調データが示す階調が前記閾値より小さい場合に接地電位よりも低い出力電圧を発生させる回路を含むことを特徴とするディスプレイ装置の駆動回路。 - 請求項1に記載のディスプレイ装置の駆動回路において、
前記発光素子は、ロウ電極線とカラム電極線とに印加された電圧の電位差に応じた発光強度で発光する素子であって、
発光素子を発光させる際には、ロウ電極線に接地電位とは異なる電圧が印加された発光素子のカラム電極線に前記出力電圧に対応する駆動電圧を印加することを特徴とするディスプレイ装置の駆動回路。 - 請求項2に記載のディスプレイ装置の駆動回路において、
前記発光素子は、無機エレクトロ・ルミネセンス(EL)素子であることを特徴とするディスプレイ装置の駆動回路。 - 請求項1〜3のいずれか1つに記載のディスプレイ装置の駆動回路において、
前記階調データが示す階調が前記閾値以上である場合に前記階調データが示す階調から前記閾値を引いた値に対応するパルス幅を有する第1の信号を生成し、
当該階調データが示す階調が前記閾値より小さい場合に前記階調データが示す階調に対応するパルス幅を有する第2の信号を生成するパルス発生回路を備え、
前記パルス発生回路で生成された第1の信号のパルス幅に対応する接地電位以上の出力電圧、又は、前記パルス発生回路で生成された第2の信号のパルス幅に対応する接地電位より低い出力電圧、を発生することを特徴とするディスプレイ装置の駆動回路。 - 請求項4に記載のディスプレイ装置の駆動回路において、
前記第1の信号がゲートに入力され、接地電位から最大ランプ電圧まで時間と共に昇圧される正のランプ電圧がソースに印加される第1のトランジスタと、
前記第2の信号がゲートに入力され、接地電位から最小ランプ電圧まで時間と共に降圧される負のランプ電圧がソースに印加される第2のトランジスタと、を備え、
前記第1のトランジスタのドレインと前記第2のトランジスタのドレインとが接続され、当該接続点がコンデンサの一端に接続され、当該コンデンサの他端に接地電位が印加される回路を含むことを特徴するディスプレイ装置の駆動回路。 - 請求項5に記載のディスプレイ装置の駆動回路において、
前記第1のトランジスタは、前記第1の信号のパルス幅に応じた時間だけオン状態となり、
前記第2のトランジスタは、前記第2の信号のパルス幅に応じた時間だけオン状態となることを特徴とするディスプレイ装置の駆動回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004258593A JP2006072225A (ja) | 2004-09-06 | 2004-09-06 | ディスプレイ装置の駆動回路 |
CN200510092798.8A CN1746955A (zh) | 2004-09-06 | 2005-08-25 | 适用于无机电致发光(el)显示装置的显示装置的驱动电路 |
US11/217,184 US20060050031A1 (en) | 2004-09-06 | 2005-09-01 | Display-device driving circuit suitable for inorganic electroluminescence (EL) display device |
TW094130401A TW200625242A (en) | 2004-09-06 | 2005-09-05 | Drive circuit of display device apply to abio-electroluminescence display device |
KR1020050082087A KR100730261B1 (ko) | 2004-09-06 | 2005-09-05 | 무기 일렉트로 루미네센스(el) 디스플레이 장치에 적합한디스플레이 장치의 구동 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004258593A JP2006072225A (ja) | 2004-09-06 | 2004-09-06 | ディスプレイ装置の駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006072225A true JP2006072225A (ja) | 2006-03-16 |
Family
ID=36152892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004258593A Pending JP2006072225A (ja) | 2004-09-06 | 2004-09-06 | ディスプレイ装置の駆動回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2006072225A (ja) |
CN (1) | CN1746955A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102843123A (zh) * | 2012-08-31 | 2012-12-26 | 电子科技大学 | 一种高压驱动电路 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101894501A (zh) * | 2010-01-26 | 2010-11-24 | 上海科炎光电技术有限公司 | 一种柔性矩阵无机电致发光平板显示器 |
-
2004
- 2004-09-06 JP JP2004258593A patent/JP2006072225A/ja active Pending
-
2005
- 2005-08-25 CN CN200510092798.8A patent/CN1746955A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102843123A (zh) * | 2012-08-31 | 2012-12-26 | 电子科技大学 | 一种高压驱动电路 |
CN102843123B (zh) * | 2012-08-31 | 2015-09-09 | 电子科技大学 | 一种高压驱动电路 |
Also Published As
Publication number | Publication date |
---|---|
CN1746955A (zh) | 2006-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10607539B2 (en) | Organic light emitting display apparatus and pixel driving circuit that compensates for a threshold voltage degradation of a driving transistor | |
JP5561820B2 (ja) | 発光素子を制御する回路、およびその回路を制御する方法 | |
KR100628277B1 (ko) | 유기전계발광표시장치 및 이의 구동방법 | |
US11551606B2 (en) | LED driving circuit, display panel, and pixel driving device | |
US8077118B2 (en) | Display apparatus and driving method thereof | |
KR20070068804A (ko) | 액정표시소자의 하이브리드 백라이트 구동 장치 | |
KR20100124338A (ko) | Pwm 제어를 가지는 oled 디스플레이 패널 | |
JP2009537852A5 (ja) | ||
JP2004246320A (ja) | アクティブマトリクス駆動型表示装置 | |
JP2005300897A (ja) | 画素回路の駆動方法、画素回路、電気光学装置および電子機器 | |
JP4913119B2 (ja) | 有機電気発光ディスプレイ装置及びその駆動方法 | |
KR100730261B1 (ko) | 무기 일렉트로 루미네센스(el) 디스플레이 장치에 적합한디스플레이 장치의 구동 회로 | |
US10885830B2 (en) | Electronic device capable of reducing color shift | |
KR20100089432A (ko) | 광원 구동 장치 및 이를 포함하는 광원 장치 | |
TW200534217A (en) | Data line driving circuit, electro-optic device, and electronic apparatus | |
US7414601B2 (en) | Driving circuit for liquid crystal display device and method of driving the same | |
CN113364290A (zh) | 电力提供器 | |
US11443686B2 (en) | Display screen having light-emitting diodes | |
EP1750243B1 (en) | Drive circuit and display apparatus including the same | |
US7830336B2 (en) | Driver device of plasma display panel | |
KR101338903B1 (ko) | 표시패널, 이를 갖는 표시장치 및 이의 구동방법 | |
JP2006072225A (ja) | ディスプレイ装置の駆動回路 | |
US7042425B2 (en) | Display device | |
JP2006072226A (ja) | ディスプレイ装置の駆動回路 | |
JP2003330412A (ja) | アクティブマトリックス型ディスプレイ及びスイッチ回路 |