CN102843123A

CN102843123A - 一种高压驱动电路

Info

Publication number: CN102843123A
Application number: CN2012103168147A
Authority: CN
Inventors: 乔明; 何逸涛; 周锌; 温恒娟; 向凡; 吴文杰; 张波
Original assignee: University of Electronic Science and Technology of China
Current assignee: Sichuan Dual Purpose Technology Co ltd
Priority date: 2012-08-31
Filing date: 2012-08-31
Publication date: 2012-12-26
Anticipated expiration: 2032-08-31
Also published as: CN102843123B

Abstract

一种高压驱动电路，包括高压电平位移电路、高端输出级电路、低端输出级电路、电流源和死区控制电路。本发明提出的高压驱动电路中高端输出级电路高压PMOS管为薄栅氧结构，而不再像传统高压驱动电路那样采用厚栅氧结构；电路只使用四个高压MOS管，相比传统高压驱动电路少使用了两个高压MOS管，大大节约了芯片面积；同时通过引入电流源，减小了高压端电源浮动对电平位移输出信号的影响，提高了电路的可靠性。

Description

一种高压驱动电路

技术领域

本发明属于功率集成电路技术领域，涉及一种高压驱动电路。

技术背景

随着智能功率集成电路的快速发展，高压芯片的设计越来越受关注。高压驱动电路是高压芯片设计中不可或缺的重要部分，它要求大驱动能力、高耐压、小功耗和高可靠性等。同时由于控制电平为低压逻辑，所以高压电平转化电路的设计也至关重要。

传统的高压驱动电路如图1所示，其包括高压电平位移电路和输出级电路。高压PMOS管P11和P12、高压NMOS管N11和N12、反相器INV11组成了高压电平位移电路，其中：INV11的输入端和N11的栅极接输入信号，INV11的输出端接N12的栅极，P11的漏极、P12的栅极和N11的漏极相接，P11的栅极、P12的漏极和N12的漏极耦接于S，作为高压电平位移电路的输出端。高压PMOS管P13和高压NMOS管N13组成输出级电路，其中N13的栅极接输入信号，P13的栅极接高压电平位移电路的输出端S，P13的漏极与N13的漏极相接，作为整个高压驱动电路的输出端。P11、P12和P13的源极都接高压电源V_HV，N11、N12和N13的源极都接参考电位V_SS（GND）。P11和P12宽长比相同，N11和N12宽长比相同，输出级P13和N13为提供大的驱动能力，有较大宽长比。当IN为低电平时，N11和N13关断，N12导通；N12的导通导致P11栅极电压被拉低，使P11导通；由于P11导通，N11关断，P12的栅极为高压，使P12关断；由于P12关断，N12导通，高压电平位移模块输出端S为低电平，使P13导通；输入级P13导通和N13关断，使OUT输出为V_HV。反之，当IN为高电平时，N11和N13导通，N12关断；N11的导通导致P12栅极电压被拉低，使P12导通；由于P12导通，N12关断，高压电平位移模块输出端S为高压，使P13截止；输入级P13截止和N13导通，使OUT输出为0V。这种传统的高压驱动电路，高压PMOS管栅极电压信号的变化范围都为0V～V_HV，所以高压PMOS管的栅极需要承受高压，必须为厚栅氧器件；同时由于其包括六个高压MOS器件，占用了大量的芯片面积；除此之外如果高压电源V_HV摆动，会对高压电平位移输出信号带来大约两倍大小的摆动，继而对输出信号带来相应摆动，降低了器件的可靠性。

发明内容

本发明针对传统高压驱动电路中只能采用高压厚栅氧PMOS器件，占用芯片面积大和输出信号不稳定的问题，提供一种高压驱动电路。

本发明的技术方案是：

一种高压驱动电路，包括高压电平位移电路、高端输出级电路、低端输出级电路、电流源和死区控制电路；输入信号IN接死区控制电路的输入端，死区控制电路的输出端A和B与高压电平位移电路相接，死区控制电路的输出端C与低端输出级电路相接，高压电平位移电路与电流源耦接于D，高压电平位移电路的输出端E控制高端输出级电路，高端输出级电路与低端输出级电路的连接点F作为整个高压驱动电路的输出端；高压电源V_HV与高压电平位移电路和高端输出级电路相连，低压电源V_DD与死区控制电路高压端相连，参考电位V_SS与电流源低压端、死区控制电路低压端和低端输出级电路相连。

所述高压电平位移电路由四个PMOS管M41、M42、M43和M44与两个高压NMOS管N41和N42构成。四个PMOS管M41、M42、M43和M44具有相同的宽长比，两个高压NMOS管N41和N42具有相同的宽长比。四个PMOS管M41、M42、M43和M44的源极都接高压电源V_HV，两个高压NMOS管N41和N42的源极互连并接电流源输出端D；第一高压NMOS管N41的栅极接死区控制电路的输出端A，第二高压NMOS管N42的栅极接死区控制电路的输出端B；第一PMOS管M41和第二PMOS管M42的漏极互连并接第一高压NMOS管N41的漏极，第三PMOS管M43和第四PMOS管M44的漏极互连并接第二高压NMOS管N42的漏极；第一PMOS管M41和第三PMOS管M43的栅极互连并接第一高压NMOS管N41的漏极，第二PMOS管M42和第四PMOS管M44的栅极互连并接第二高压NMOS管N42的漏极。第二高压NMOS管N42的漏极连接点E作为高压电平位移电路的输出端。

所述高端输出级电路由第一高压PMOS管P41构成；所述低端输出级电路由第三高压NMOS管N43构成。第一高压PMOS管P41和第三高压NMOS管N43都为薄栅氧器件；第一高压PMOS管P41的源极接高压电源V_HV，其栅极接高压电平位移电路的输出端E；第一高压PMOS管P41的漏极与第三高压NMOS管N43的漏极互连点F作为整个高压驱动电路的输出端；第三高压NMOS管N43的栅极接死区控制电路的输出端C，其源极接参考电位V_SS（GND）。

所述电流源可为各种形式的电流源，但应满足提供整个高压驱动电路所需的电流大小。

所述死区控制电路包括三路死区控制支路，整个高压驱动电路的输入信号IN共同输入三路死区控制支路，三路死区控制支路的输出端分别为A、B和C。死区控制电路中，输出端A与C的信号同相，与B的信号反相，且输出端A、B和C信号都有适当的延迟，以满足高端输出级电路和低端输出级电路不会同时导通。

本发明提供的高压驱动电路相比传统的高压驱动电路有以下优点：使用的高压MOS管都为薄栅氧器件；只使用了四个高压MOS管，大大节省了芯片面积，节约了成本；引入电流源，克服了标准CMOS工艺高压电平位移电路输出信号摆动的问题，提高了高压驱动电路的可靠性。

附图说明

图1是传统高压驱动电路图。

图2是本发明所述的高压驱动电路结构示意图。

图3是本发明实施例的死区控制电路模块电路图及其输出端信号示意图。

图4是本发明实施例的电平位移电路、高端输出级、低端输出级和电流源电路示意图。

图5是本发明实施例中重要信号波形示意图。

具体实施方式

为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

所述死区控制电路图如图3左边电路所示，包括三条死区控制支路，输出端分别为A、B和C，由九个反相器INV31～INV39、三个电阻R31～R33和三个电容C31～C33构成。整个高压驱动电路的输入信号IN分别接第一反相器INV31、第三反相器INV33和第六反相器INV36的输入端；第一反相器INV31的输出端接第一电阻R31的一端，第一电阻R31的另一端接第二反相器INV32的输入端，第二反相器INV32的输出端就是死区控制电路图的输出端A，第二反相器INV32的输入端与参考电位V_SS（GND）之间连接第一电容C31；第三反相器INV33的输出端接第二电阻R32的一端，第二电阻R32的另一端接第四反相器INV34的输入端，第四反相器INV34的输出端接第五反相器INV35的输入端，第五反相器INV35的输出端就是死区控制电路图的输出端B，第四反相器INV34的输入端与参考电位V_SS（GND）之间连接第二电容C32；第六反相器INV36的输出端接第三电阻R33的一端，第三电阻R33的另一端接第七反相器INV37的输入端，第七反相器INV37的输出端接第八反相器INV38的输入端，第八反相器INV38的输出端接第九反相器INV39的输入端，第九反相器INV39的输出端就是死区控制电路图的输出端C，第七反相器INV37的输入端与参考电位V_SS（GND）之间连接第三电容C33。所有九个反相器INV31～INV39的高电源端接低压电源V_DD，其低电源端接参考电位V_SS。

所述电流源由两个NMOS管M45、M46和一个PMOS管M47构成，第三、第四NMOS管M45和M46具有相同的宽长比，第五NMOS管M47宽长比与高压电平位移电路中第一NMOS管M41相同。第三、第四NMOS管M45和M46的源极和第五NMOS管M47的栅极接参考电位V_SS，第五NMOS管M47的源极接低压电源V_DD，第三、第四NMOS管M45和M46的栅极互连并接第五NMOS管M47的漏极，第五NMOS管M47的漏极与第三NMOS管M45的漏极互连，第四NMOS管M46的漏极作为电流源的输出端D。

以上述实施例为例说明本发明的工作原理：

对于死区控制电路，其作用为调节N41、N42和N43栅控制信号的脉宽及时序，使得高压驱动电路输出级P41和N43不会出现同时导通的情况，有利于减小电路的功耗和提高电路的可靠性。在静态输入时，死区控制电路的输出端A和C信号与输入IN相同，输出端B信号与输入IN相反。当IN为一定频率方波时，由于每路电阻和电容的存在，输出端A、B和C的信号有一定延迟，其信号的关系如图3（b）所示，A、B和C信号延迟时间的设计需满足使输出P41和N43交替开启而不会出现同时导通的情况。

死区控制电路是信号A、B和C产生的时间延迟相对整个信号周期来说非常小，为了方便阐述本发明的工作原理，以下分析忽略信号的延迟。

见图4，输入信号IN为0～V_DD的方波，当IN输入为0V时，信号A和C为0V，B为V_DD，N42导通，N41和N43关断，通过N42和M44的电流为电流源电流I₀，I₀大小即为通过M47电流的大小，设计使M47工作在饱和区，通过M47的电流

I_{0} = \frac{β_{p}}{2} {(V_{DD} - V_{tp})}^{2}

用V_E表示E的处的电压，由于I₀也为通过M44的电流，可表示为，

I_{0} = \frac{β_{p}}{2} {(V_{HV} - V_{E} - V_{tp})}^{2}

比较以上两式可知，V_E=V_HV-V_DD，这样M42导通；M42导通，N41关断，使G的电压为V_HV，M41和M43关断；由于V_E=V_HV-V_DD，使P41导通，又因为N43关断，所以电路输出OUT为V_HV；此过程N42导通，工作在饱和区，N41和N43都关断，P41导通，电路的高压都由高压管N41、N42和N43承受。

反之，当IN输入为V_DD时，信号A和C为V_DD，B为0V，N41和N43导通，N42关断，通过N41和M41的电流为电流源电流I₀,I₀大小即为通过M47电流的大小。同上分析可求得G处的电压V_G=V_HV-V_D，使M43导通；M43导通，N42关断，使E电压为V_HV，M42和M44关断；由于V_E=V_HV，使P41关断，又因为N43导通，所以电路输出OUT为0V。此过程N41导通，工作在饱和区，N43导通，N42和P41关断，电路的高压都由高压管N41、N42和P41承受。

通过以上电路的分析，可知输入信号IN、低端输出级N43的栅控制信号C、高端输出级P41的栅控制信号E和输出信号OUT的波形示意图如图5所示。本发明实施例实现了输入0～V_DD到输出反相高压0～V_HV的变化，且高端输出级高压PMOS管P41的栅控制信号为V_HV-V_DD～V_HV，P41栅承受的电压为低压电源V_DD。

需要说明的是，本发明还可以采用其他形式的电流源，只要提供的电流与上述分析中I₀相等即可。

由以上实施例工作原理的阐述，本发明的高压驱动电路中电平位移模块输出电平为V_HV-V_DD～V_HV，所以电路中输出级高压PMOS栅极承受的耐压与高压NMOS管一样，高压PMOS管为薄栅氧器件。薄栅氧器件比厚栅氧器件具有更稳定的阈值特性。本发明相比传统高压驱动电路，工艺更为简单，可靠性更高。同时本发明的高压驱动电路只使用了四个高压MOS管，比传统的高压驱动电路少了两个高压MOS管，因此节约了芯片面积，节约了成本。除此之外，本发明的高压驱动电路通过引入电流源，使电平位移模块有稳定的放电通路，克服了标准CMOS工艺电平位移电路输出电压摆动的问题，使电平位移模块输出更稳定的信号，从而提高了高压驱动电路的可靠性。

综上所述，本发明所述的一种高压驱动电路，包括高压电平位移电路、高端输出级电路、低端输出级电路、电流源和死区控制电路。电路中高压PMOS管为薄栅氧结构，相比传统的高压驱动电路，大大的节约了芯片面积，提高了电路的可靠性。

结合以上对实施例的详细说明，本领域技术人员可根据上述说明做出多种变化例。凡是根据上述描述做出各种可能的等同替换或改变，均应被认为属于本发明权利要求的保护范围。

Claims

1.一种高压驱动电路，包括高压电平位移电路、高端输出级电路、低端输出级电路、电流源和死区控制电路；输入信号IN接死区控制电路的输入端，死区控制电路的输出端A和B与高压电平位移电路相接，死区控制电路的输出端C与低端输出级电路相接，高压电平位移电路与电流源耦接于D，高压电平位移电路的输出端E控制高端输出级电路，高端输出级电路与低端输出级电路的连接点F作为整个高压驱动电路的输出端；高压电源V_HV与高压电平位移电路和高端输出级电路相连，低压电源V_DD与死区控制电路高压端相连，参考电位V_SS与电流源低压端、死区控制电路低压端和低端输出级电路相连。

2.根据权利要求1所述的一种高压驱动电路，其特征在于，所述高压电平位移电路由四个PMOS管M41、M42、M43和M44与两个高压NMOS管N41和N42构成；四个PMOS管M41、M42、M43和M44具有相同的宽长比，两个高压NMOS管N41和N42具有相同的宽长比；四个PMOS管M41、M42、M43和M44的源极都接高压电源V_HV，两个高压NMOS管N41和N42的源极互连并接电流源输出端D；第一高压NMOS管N41的栅极接死区控制电路的输出端A，第二高压NMOS管N42的栅极接死区控制电路的输出端B；第一PMOS管M41和第二PMOS管M42的漏极互连并接第一高压NMOS管N41的漏极，第三PMOS管M43和第四PMOS管M44的漏极互连并接第二高压NMOS管N42的漏极；第一PMOS管M41和第三PMOS管M43的栅极互连并接第一高压NMOS管N41的漏极，第二PMOS管M42和第四PMOS管M44的栅极互连并接第二高压NMOS管N42的漏极；第二高压NMOS管N42的漏极连接点E作为高压电平位移电路的输出端。

3.根据权利要求1所述的一种高压驱动电路，其特征在于，所述高端输出级电路由第一高压PMOS管P41构成；所述低端输出级电路由第三高压NMOS管N43构成；第一高压PMOS管P41和第三高压NMOS管N43都为薄栅氧器件；第一高压PMOS管P41的源极接高压电源V_HV，其栅极接高压电平位移电路的输出端E；第一高压PMOS管P41的漏极与第三高压NMOS管N43的漏极互连点F作为整个高压驱动电路的输出端；第三高压NMOS管N43的栅极接死区控制电路的输出端C，其源极接参考电位V_SS。

4.根据权利要求1所述的一种高压驱动电路，其特征在于，所述电流源可为各种形式的电流源，但应满足提供整个高压驱动电路所需的电流大小。

5.根据权利要求4所述的一种高压驱动电路，其特征在于，所述电流源由两个NMOS管M45、M46和一个PMOS管M47构成，第三、第四NMOS管M45和M46具有相同的宽长比，第五NMOS管M47宽长比与高压电平位移电路中第一NMOS管M41相同；第三、第四NMOS管M45和M46的源极和第五NMOS管M47的栅极接参考电位V_SS，第五NMOS管M47的源极接低压电源V_DD，第三、第四NMOS管M45和M46的栅极互连并接第五 NMOS管M47的漏极，第五NMOS管M47的漏极与第三NMOS管M45的漏极互连，第四NMOS管M46的漏极作为电流源的输出端D。

6.根据权利要求1所述的一种高压驱动电路，其特征在于，所述死区控制电路包括三路死区控制支路，整个高压驱动电路的输入信号IN共同输入三路死区控制支路，三路死区控制支路的输出端分别为A、B和C。死区控制电路中，输出端A与C的信号同相，与B的信号反相，且输出端A、B和C信号都有适当的延迟，以满足高端输出级电路和低端输出级电路不会同时导通。

7.根据权利要求6所述的一种高压驱动电路，其特征在于，所述死区控制电路包括三条死区控制支路，输出端分别为A、B和C，由九个反相器INV31~INV39、三个电阻R31~R33和三个电容C31~C33构成；整个高压驱动电路的输入信号IN分别接第一反相器INV31、第三反相器INV33和第六反相器INV36的输入端；第一反相器INV31的输出端接第一电阻R31的一端，第一电阻R31的另一端接第二反相器INV32的输入端，第二反相器INV32的输出端就是死区控制电路图的输出端A，第二反相器INV32的输入端与参考电位V_SS之间连接第一电容C31；第三反相器INV33的输出端接第二电阻R32的一端，第二电阻R32的另一端接第四反相器INV34的输入端，第四反相器INV34的输出端接第五反相器INV35的输入端，第五反相器INV35的输出端就是死区控制电路图的输出端B，第四反相器INV34的输入端与参考电位V_SS之间连接第二电容C32；第六反相器INV36的输出端接第三电阻R33的一端，第三电阻R33的另一端接第七反相器INV37的输入端，第七反相器INV37的输出端接第八反相器INV38的输入端，第八反相器INV38的输出端接第九反相器INV39的输入端，第九反相器INV39的输出端就是死区控制电路图的输出端C，第七反相器INV37的输入端与参考电位V_SS之间连接第三电容C33；所有九个反相器INV31~INV39的高电源端接低压电源V_DD，其低电源端接参考电位V_SS。