CN106209029A - 环形振荡器 - Google Patents

Abstract

本发明涉及电子电路技术领域，公开了一种环形振荡器，其包括：偏置电路，用于产生偏置电流；以及延迟单元，用于产生与所述偏置电流具有特定比例关系的驱动电流，并根据所述驱动电流，产生振荡信号；所述偏置电路包括：偏置电流产生电路，用于产生所述偏置电流；电阻器，耦接在所述偏置电流产生电路和地之间；以及第一晶体管，耦接在所述偏置电流产生电路和地之间，并且所述第一晶体管的栅极和漏极耦接；所述延迟单元包括：延迟电路，以及匹配电路，耦接在所述延迟电路的输出端和地之间；其中，所述第一晶体管和所述匹配电路相匹配。本发明中，可以简化电路结构以及降低制造成本。

Description

环形振荡器

技术领域

本发明涉及电子电路技术领域，特别涉及一种环形振荡器。

背景技术

目前，环形振荡器可用来为SOC(system on chip，片上系统)提供其所需的时钟。现有的环形振荡器，一般包括：延迟单元和控制电路，该控制电路用于产生该延迟单元的控制电压。如图1和2所示，分别为现有的延迟单元和控制电路的结构示意图，在图2中，方框21所框出的部分为V_CTRL(控制电压)产生器。由图1和2中，在现有的环形振荡器中，需要通过电路来得到补偿过的V_REF(参考电压)和V_CTRL(控制电压)，而补偿过的V_REF一般需要使用带隙参考源来提供。因此，现有技术的环形振荡器具有结构复杂，成本高等缺陷。

发明内容

本发明的目的在于提供一种环形振荡器，可以简化其电路结构，并且成本较低。

为解决上述技术问题，本发明的实施方式提供了一种环形振荡器，包括：偏置电路，用于产生偏置电流；以及延迟单元，用于产生与所述偏置电流具有特定比例关系的驱动电流，并根据所述驱动电流，产生振荡信号；所述偏置电路包括：偏置电流产生电路，用于产生所述偏置电流；电阻器，耦接在所述偏置电流产生电路和地之间；以及第一晶体管，耦接在所述偏置电流产生电路和地之间，并且所述第一晶体管的栅极和漏极耦接；所述延迟单元包括：延迟电路，以及匹配电路，耦接在所述延迟电路的输出端和地之间；其中，所述第一晶体管和所述匹配电路相匹配。

本发明实施方式相对于现有技术而言，由于第一晶体管和匹配电路之间做了匹配设计，因此其输出信号的振荡频率可以仅与偏置电流有关，而不与参考电压和控制电压有关，因此本发实施方式不需要补偿过的参考电压，从而可以简化电路结构，并且降低制造成本。

另外，本发明实施方式的环形振荡器的振荡信号的振荡频率可表示为：

其中，n为拟合参数，C为所述延迟电路的输出端的寄生电容，I_D为所述延迟单元的驱动电流，V_GS为所述第一晶体管的栅源电压。由该表达式可以看出，I_D与V_GS都是随着温度的上升而下降的,因此延迟单元的I_D为负温度系数,而1/V_GS为正温度系数，则通过本发明的匹配，可以使得延迟单元的摆幅接近V_GS，从而使得正负温度系数通过设计得以抵消。

另外，所述匹配电路包括：第二晶体管，串接在所述延迟电路的第一输出端和地之间，并且所述第二晶体管的栅极和漏极耦接；以及第三晶体管，串接在所述延迟电路的第二输出端和地之间，并且所述第三晶体管的栅极和漏极耦接。其中，所述第一晶体管和所述匹配电路相匹配可以是指所述第一晶体管的栅源电压与所述第二晶体管的栅源电压、所述第三晶体管的栅源电压均相等。

附图说明

图1是现有的延迟单元的结构示意图；

图2是图1中的延迟单元的控制电路的结构示意图；

图3是本发明的环形振荡器的实施例的结构示意图；

图4是图3中的偏置电路的实施例的结构示意图；

图5是图3中的延迟单元的实施例的结构示意图；

图6为3级环形延迟单元的实施列的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。

本发明的第一实施方式涉及一种环形振荡器，其结构如图3所示。该环形振荡器3包括：偏置电路31，用于产生偏置电流I_bias；以及延迟单元32，用于产生与所述偏置电流I_bias具有特定比例关系的驱动电流I_D，例如I_D＝αI_bias，并根据该驱动电流，产生振荡信号。

继续如图3所示，偏置电路31包括：偏置电流产生电路311、电阻R及第一晶体管M1。其中，偏置电流产生电路311用于产生偏置电流I_bias。而电阻器R耦接在偏置电流产生电路311和地之间。第一晶体管M1耦接在偏置电流产生电路311和地之间，并且第一晶体管M1的栅极和漏极耦接。如图所示，第一晶体管M1例如可以为NMOS，其源极接地，漏极与栅极耦接，并且漏极接偏置电流产生电路311的输出。

继续如图3所示，延迟单元32包括：电流源321、延迟电路322及匹配电路323。其中，电流源321用于产生与偏置电流I_bias具有特定比例关系的驱动电流I_D，例如I_D＝αI_bias，并提供给延迟电路322。而匹配电路323耦接在延迟电路322的输出端和地之间。其中，匹配电路323设计为与第一晶体管M1相匹配，其中匹配例如可以是指匹配电路323与第一晶体管M1具有非常接近的器件特性。

本发明实施方式相对于现有技术而言，由于第一晶体管和匹配电路之间做了匹配设计，因此其输出信号的振荡频率可以仅与偏置电流有关，而不与参考电压和控制电压有关，因此本发实施方式不需要补偿过的参考电压，从而可以简化电路结构，并且降低制造成本。

本发明的第二实施方式涉及一种偏置电路31，如图4所示。第二实施方式是对图3中的偏置电路31的细化，尤其是其中的偏置电流产生电路311的详细细化。其包括：晶体管M9和晶体管M10，其中晶体管M9和晶体管M10均可以为PMOS，并且晶体管M9和M10的栅极耦接，用于接偏置电压(如Vbp)；晶体管M9和M10的源极均接电源电压。在偏置电压的作用下，晶体管M9和晶体管M10的漏极均产生偏置电流Ibias。

除此之外，偏置电流产生电路311还包括：晶体管M11、M12、M13、M14、M15和M16，如图4所示。其中，晶体管M9、M11、M13、M15和电阻R顺序串接在电源电压和地之间；晶体管M10、M12、M14、M16和晶体管M1顺序串接在电源电压和地之间。并且，晶体管M11和M12的栅极耦接，晶体管M13和M14的栅极耦接，晶体管M15和M16的栅极耦接。另外，晶体管M12的漏极与晶体管M15(或M16)的栅极耦接。

在偏置电流产生电路311中，晶体管M9和晶体管10用于产生偏置电流，而晶体管M11、M12、M13、M14、M15和M16工作于饱和区，其对偏置电流的大小没有影响。在图示中，电压Vcas、Vn1及Vn2均用于使得相应的晶体管工作于饱和区。

在图4所示电路结构中，首先晶体管M9和M10的VGS相等(S端连接电源，G端连一起)，因此左右两路电流相等。因为左右两路电流相等，并且M15和M16的栅(G)端相连，因此电阻R的电压必须与M1的VGS相等。

通过MOS管(如晶体管M1)的电流表示为：

$I_{bias}=\frac{1}{2}uCox\frac{W}{L}{(V_{GS}-V_{TH})}^2$

可以得出V_GS,并与电阻R的电压相等：

$I_{bias}R=\sqrt{\frac{2I_{bias}}{uCox\frac{W}{L}}}+V_{TH5}$

其中R(电阻值),W(宽),L(长)都是可以设计的参数，而uCox,V_TH则是器件的参数。因此可以得到需要的偏置电流。因此，通过设计R,W,L可以得到需要的偏置电流。

因此，图4中的偏置电路31可以分为两个部分，一个部分是晶体管M9～M16这8个MOS管，用来保证流过电阻和晶体管M1的电流相同。另一部分由电阻R和晶体管M1构成的部分，其可以用上式表示。

本发明的第三实施方式涉及一种延迟单元32，其结构如图5所示。第三实施方式是对图3中的延迟单元32的进一步细化。其中，延迟单元32中的匹配电路323可以包括：晶体管M2和M3，其中晶体管M2和晶体管M3均可以为NMOS管。并且，晶体管M2和晶体管M3均采用漏极和栅极耦接的接线方式，并且晶体管M2和M3分别耦接在延迟单元32的两输出端之间。需要说明的是，延迟单元32可以采用差分输入和差分输出的形式，即延迟单元32有两个输入端和两个输出端，从而构成差分输入和输出结构。另外，在本发明实施方式的环形振荡器中，可以具有多个相互串联在的延迟单元32，例如三个延迟单元32，从而构成三级环形振荡器，其结构如图6所示，该三个延迟单元32采用局部共模负反馈的反馈方式。

在图5中，晶体管M2和M3的栅源电压与晶体管M1的栅源电压相等，从而实现匹配。另外，匹配电路323还可以包括：晶体管M4和晶体管M5。其中晶体管M4耦接在延迟单元32的负向输出端(OUTp)和地之间，晶体管M5耦接在延迟单元32的正向输出端(OUTn)和地之间，并且晶体管M4和M5的栅极分别与晶体管M2和M3的栅极耦接。

继续如图5所示，延迟电路322包括：晶体管M6和晶体管M7，其中晶体管M6和晶体管M7的栅极分别作为延迟单元32的负向输入端(INp)和正向输入端(INn)，漏极分别为延迟单元32的负向输出端和正向输出端，并且源极耦接，用于接收驱动电流。

继续如图5所示，电流源321包括：晶体管M8和晶体管M17，其中晶体管M8和晶体管17顺序串接在电源电压和晶体管M6(或M7)的漏极之间，并且晶体管M8在偏置电压(Vbp)的作用下产生驱动电流，而晶体管M17工作于饱和区。由于晶体管M8和晶体管10具有相同的栅源电压，因此他们的电流比即尺寸比：因此延迟单元的总电流为偏置单元的电流的α倍。

其中，Vcas的也是偏置电压，用于使M17可以工作在饱和区，但不决定电流。Vn1,vn2也是用于偏置电路可以工作在饱和区。

下面对本发明的一些原理进行说明：本发明实施方式的环形振荡器(如三级环形振荡器)，其振荡频率可以表示为：

$f=n\frac{I_D}{\sqrt{3}{\mathrm{\πV}}_{GS1}C}---\left(1\right)$

其中，n为拟合参数，C为延迟单元中的电容值，I_D为延迟单元的电流。

因为晶体管M1与延迟单元的NMOS(晶体管M2、M3)做了匹配，因此晶体管M1的V_GS1约等于振荡的幅度。I_D，V_GS，C都随着温度变化而变化。与其他两个参数相比,可以忽略不计。

若随着温度变化I_D，V_GS改变的比例相同,则频率保持不变。

因此,可以通过设计使和相等,其中为电流变化的比例,为电压变化的比例。

电路详细分析:由两个部分组成,即偏置电路电流以及耦合电流:耦合电流是通过Vx在周期内的变化而引起的，而Vx的变化是由于inp(正向输入)和inn(负向输入)的振荡而产生的。此现象可以用以下公式解释：

$I_D=\frac{1}{2}uCox{\[V_X-inp-V_{TH}\]}^2+\frac{1}{2}uCox{\[V_X-inn-V_{TH}\]}^2$

$I_D=\frac{1}{2}uCox{\[V_X-(V_{cm}+\mathrm{\Δ}V)-V_{TH}\]}^2+\frac{1}{2}uCox{\[V_X-(V_{cm}-\mathrm{\Δ}V)-V_{TH}\]}^2$

$I_D=\frac{1}{2}uCox\[{(V_X-V_{cm}-V_{TH})}^2-{\mathrm{\ΔV}}^2\]$

$V_X=V_{cm}-V_{TH}+\sqrt{\frac{2I_D}{uCox}+{\mathrm{\ΔV}}^2}$

△V²为相对于共模电压的偏移量，V_cm为共模电压。从以上公式可以看出Vx随△V²变化而变化

此处k≈2πfC_gd17。其中C_gd17为晶体管M17的栅漏电容。

由以下的公式得出:

$\frac{\∂I_{bias}}{\∂T}=\frac{\∂I_{bias}}{\∂V_{TH}}\frac{\∂V_{TH}}{\∂T}+\frac{\∂I_{bias}}{\∂R}\frac{\∂R}{\∂T}+\frac{\∂I_{bias}}{\∂uCox}\frac{\∂uCox}{\∂T}$

偏置电路公式：

$I_{bias}R-\sqrt{\frac{2I_{bias}}{uCox{\left(\frac{W}{L}\right)}_1}}=V_{TH1}$

由此得出：

$\frac{\∂V_{TH1}}{\∂I_{bias}}=R-\frac{1}{\sqrt{2uCox{\left(\frac{W}{L}\right)}_1{I}_{bias}}}$

$\frac{\∂R}{\∂I_{bias}}=-(V_{TH1}{I_{bias}}^{-2}+\frac{1}{\sqrt{2uCox{\left(\frac{W}{L}\right)}_1}}{I_{bias}}^{-\frac{3}{2}})$

$\frac{\∂uCox}{\∂I_{bias}}=\frac{I_{bias}R+V_{TH1}}{{(I_{bias}R-V_{TH1})}^3}$

则为器件本身的特性，可以从仿真中提取。

通过以上的所有信息可以得出以及而和相等，因此可以由和相等，来推导出上述中器件(如晶体管M1)的各参数，如W、L等。因此，借助于上述原理的说明，本领域技术人员可以快速地确定本发明的环形振荡器中元件(如晶体管M1)的参数，以便于实现本发明。

综上各实施方式，通过使晶体管M1和匹配电路323(主要是指其中的晶体管M2和M3)之间做匹配设计，因此使环形振荡器的输出信号的振荡频率可以仅与偏置电流有关，而不与参考电压和控制电压有关，因此本发实施方式不需要补偿过的参考电压，从而可以简化电路结构，并且降低制造成本。

本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (10)

1.一种环形振荡器，包括：偏置电路，用于产生偏置电流；以及延迟单元，用于产生与所述偏置电流具有特定比例关系的驱动电流，并根据所述驱动电流，产生振荡信号；其特征在于，

所述偏置电路包括：偏置电流产生电路，用于产生所述偏置电流；电阻器，耦接在所述偏置电流产生电路和地之间；以及第一晶体管，耦接在所述偏置电流产生电路和地之间，并且所述第一晶体管的栅极和漏极耦接；

所述延迟单元包括：延迟电路，以及匹配电路，耦接在所述延迟电路的输出端和地之间；

其中，所述第一晶体管和所述匹配电路相匹配。

2.根据权利要求1所述的环形振荡器，其特征在于，所述环形振荡器具有三个串接的所述延迟单元。

3.根据权利要求1或2所述的环形振荡器，其特征在于，所述环形振荡器的振荡信号的振荡频率可表示为：

$f=n\frac{I_D}{\sqrt{3}{\mathrm{\πV}}_{GS}C}$

其中，n为拟合参数，C为所述延迟电路的输出端的寄生电容，I_D为所述延迟单元的驱动电流，V_GS为所述第一晶体管的栅源电压。

4.根据权利要求1所述的环形振荡器，其特征在于，所述延迟电路的输入端和输出端均为差分形式。

5.根据权利要求4所述的环形振荡器，其特征在于，所述匹配电路包括：

第二晶体管，串接在所述延迟电路的第一输出端和地之间，并且所述第二晶体管的栅极和漏极耦接；以及

第三晶体管，串接在所述延迟电路的第二输出端和地之间，并且所述第三晶体管的栅极和漏极耦接。

6.根据权利要求5所述的环形振荡器，其特征在于，所述第一晶体管和所述匹配电路相匹配是指所述第一晶体管的栅源电压与所述第二晶体管的栅源电压、所述第三晶体管的栅源电压均相等。

7.根据权利要求5所述的环形振荡器，其特征在于，所述匹配电路还包括：

第四晶体管，耦接在所述延迟电路的第二输出端和地之间，并且其栅极耦接所述第二晶体管的栅极；以及

第五晶体管，耦接在所述延迟电路的第一输出端和地之间，并且其栅极耦接所述第三晶管的栅极。

8.根据权利要求1所述的环形振荡器，其特征在于，所述延迟电路包括：第六晶体和第七晶体管，所述第六晶体管和第七晶体管的栅极分别作为所述延迟电路的第一输入端和第二输入端，源极分别作为所述延迟电路的第一输出端和第二输出端，并且漏极耦接，用于接收所述驱动电流。

9.根据权利要求8所述的环形振荡器，其特征在于，所述延迟单元还包括：电流源，用于提供所述驱动电流；

所述电流源包括：串接在电源电压和所述第六晶体管的漏极之间的第八晶体管，所述第八晶体管的栅极接偏置电压。

10.根据权利要求9所述的环形振荡器，其特征在于，所述偏置电流产生电路包括：第九晶体管和第十晶体管，所述第九晶体管串接在电源电压和所述电阻器之间，所述第十晶体管串接在电源电压和所述第一晶体管之间，且所述第九晶体和第十晶体管的栅极耦接，并且用于接所述偏置电压。