CN101800534A - 电平偏移电路 - Google Patents

电平偏移电路 Download PDF

Info

Publication number
CN101800534A
CN101800534A CN200910141248A CN200910141248A CN101800534A CN 101800534 A CN101800534 A CN 101800534A CN 200910141248 A CN200910141248 A CN 200910141248A CN 200910141248 A CN200910141248 A CN 200910141248A CN 101800534 A CN101800534 A CN 101800534A
Authority
CN
China
Prior art keywords
transistor
coupled
node
section point
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910141248A
Other languages
English (en)
Inventor
辜宗尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Himax Technologies Ltd
Original Assignee
Himax Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Technologies Ltd filed Critical Himax Technologies Ltd
Publication of CN101800534A publication Critical patent/CN101800534A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit

Abstract

一种电平偏移电路，包含有：一第一晶体管，耦接于一第一参考电压，用以接收一第一电压输入信号；一第二晶体管，耦接于一第二参考电压；一第一二极管连接形式晶体管，耦接于该第二晶体管及该第一二极管连接形式晶体管之间；一第三晶体管，耦接于该第一参考电压及该第二晶体管，用以接收一第二电压输入信号；一第四晶体管，耦接于该第二参考电压及该第一晶体管；一第二二极管连接形式晶体管，耦接于该第四晶体管及该第三晶体管之间；以及一第五晶体管，耦接于该第二电压输入信号、该第一参考电压及该第四晶体管。

Description

电平偏移电路
技术领域
本发明涉及一种电平偏移电路，尤指一种源极驱动器中的电平偏移电路。
背景技术
在液晶显示器(Liquid Crystal Display，LCD)驱动系统中，一电平偏移电路通常用于从一较低电压输入产生一较高电压输出，以使一源极驱动器驱动液晶显示器面板的液晶单元(Crystal Cell)。请参考图1，图1为先前技术中一电平偏移电路100的示意图。电平偏移电路100包含一与一交叉耦合对(Cross-Coupled Pair)串接(Cascade)的差动输入对(Differential Input Pair)，且耦接于图1中所示的一第一供应电压VDDA以及一第二供应电压VSSA之间。除此之外，该差动输入对包含一N型金属氧化物半导体(N-typeMetal-Oxide-Semiconductor，NMOS)晶体管Ma，其具有一控制栅极以接收一第一输入信号Sa，以及一N型金属氧化物半导体晶体管Mb，其具有一控制栅极以接收一第二输入信号Sb。该交叉耦合对则包含一P型金属氧化物半导体(P-type Metal-Oxide-Semiconductor，PMOS)晶体管Mc以及一P型金属氧化物半导体晶体管Md，用以根据第一输入信号Sa以及第二输入信号Sb来分别输出一第一输出信号Sout1以及一第二输出信号Sout2。正常来说，第一输入信号Sa以及第二输入信号Sb两者构成一个具有一电压范围的差动信号，其中该电压范围小于VDDA及VSSA之间的电压范围，因此，当第一输入信号Sa处于一高逻辑电平以及第二输入信号Sb处于一低逻辑电平时，P型金属氧化物半导体晶体管Mc以及P型金属氧化物半导体晶体管Md将第一输出信号Sout1拉高至第一供应电压VDDA，以及N型金属氧化物半导体晶体管Ma将第二输出信号Sout2拉低至第二供应电压VSSA(反之亦然)。因此，电平偏移电路100便偏移输入信号Sa、Sb的电压电平至供应电压VDDA或接地电压VSSA。
发明内容
本发明的目的之一在于提供一种源极驱动器中的电平偏移电路。
根据本发明的一第一实施例，其揭露一种电平偏移电路。该电平偏移电路包含一第一晶体管、一第二晶体管、一第一二极管连接形式晶体管、一第三晶体管、一第四晶体管、一第二二极管连接形式晶体管以及一第五晶体管。该第一晶体管具有一第一节点耦接于一第一参考电压以及一控制节点用以接收一第一电压输入信号。该第二晶体管具有一第一节点耦接于一第二参考电压。该第一二极管连接形式晶体管具有一第一节点耦接于该第二晶体管的一第二节点以及一第二节点耦接于该第一二极管连接形式晶体管的一控制节点。该第三晶体管具有一第一节点耦接于该第一参考电压以及一控制节点用以接收一第二电压输入信号，其中该第一电压输入信号为该第二电压输入信号的一反相信号。该第四晶体管具有一第一节点耦接于该第二参考电压。该第二二极管连接形式晶体管具有一第一节点耦接于该第四晶体管的一第二节点以及一第二节点耦接于该第二二极管连接形式晶体管的一控制节点。除此之外，该第五晶体管具有一控制节点耦接于该第二电压输入信号、一第一节点耦接于该第一参考电压以及一第二节点耦接于该第四晶体管的该第二节点，其中对应该第一电压输出信号的一第一电平偏移输出信号产生于该第四晶体管的该第二节点。
根据本发明的一第二实施例，其揭露一种电平偏移电路。该电平偏移电路包含一第一晶体管、一第二晶体管、一第一二极管连接形式晶体管、一第三晶体管、一第四晶体管、一第二二极管连接形式晶体管以及一第五晶体管。该第一晶体管具有一第一节点耦接于一第一参考电压以及一控制节点用以接收一第一电压输入信号。该第二晶体管具有一第一节点耦接于一第二参考电压。该第一二极管连接形式晶体管具有一第一节点耦接于该第二晶体管的一第二节点以及一第二节点耦接于该第一二极管连接形式晶体管的一控制节点。该第三晶体管具有一第一节点耦接于该第一参考电压以及一控制节点用以接收一第二电压输入信号，其中该第一电压输入信号为该第二电压输入信号的一反相信号。该第四晶体管具有一第一节点耦接于该第二参考电压。该第二二极管连接形式晶体管具有一第一节点耦接于该第四晶体管的一第二节点以及一第二节点耦接于该第二二极管连接形式晶体管的一控制节点。除此之外，该第五晶体管具有一控制节点耦接于该第二电压输入信号、一第一节点耦接于该第二参考电压以及一第二节点耦接于该第三晶体管的该第二节点，其中对应该第一电压输出信号的一第一电平偏移输出信号是产生于该第四晶体管的该第二节点。
根据本发明的一第三实施例，其揭露一种源极驱动器，且该源极驱动器的特征在于包含一电平偏移器。该电平偏移器包含一第一晶体管、一第二晶体管、一第一二极管连接形式晶体管、一第三晶体管、一第四晶体管、一第二二极管连接形式晶体管以及一第五晶体管。该第一晶体管具有一第一节点耦接于一第一参考电压以及一控制节点用以接收一第一电压输入信号。该第二晶体管具有一第一节点耦接于一第二参考电压。该第一二极管连接形式晶体管具有一第一节点耦接于该第二晶体管的一第二节点以及一第二节点耦接于该第一二极管连接形式晶体管的一控制节点。该第三晶体管具有一第一节点耦接于该第一参考电压以及一控制节点用以接收一第二电压输入信号，其中该第一电压输入信号为该第二电压输入信号的一反相信号。该第四晶体管具有一第一节点耦接于该第二参考电压。该第二二极管连接形式晶体管具有一第一节点耦接于该第四晶体管的一第二节点以及一第二节点耦接于该第二二极管连接形式晶体管的一控制节点。除此之外，该第五晶体管具有一控制节点耦接于该第二电压输入信号、一第一节点耦接于该第一参考电压以及一第二节点耦接于该第四晶体管的该第二节点，其中对应该第一电压输出信号的一第一电平偏移输出信号是产生于该第四晶体管的该第二节点。
根据本发明的一第四实施例，其揭露一种源极驱动器，且该源极驱动器的特征在于包含一电平偏移器。该电平偏移器包含一第一晶体管、一第二晶体管、一第一二极管连接形式晶体管、一第三晶体管、一第四晶体管、一第二二极管连接形式晶体管以及一第五晶体管。该第一晶体管具有一第一节点耦接于一第一参考电压以及一控制节点用以接收一第一电压输入信号。该第二晶体管具有一第一节点耦接于一第二参考电压。该第一二极管连接形式晶体管具有一第一节点耦接于该第二晶体管的一第二节点以及一第二节点耦接于该第一二极管连接形式晶体管的一控制节点。该第三晶体管具有一第一节点耦接于该第一参考电压以及一控制节点用以接收一第二电压输入信号，其中该第一电压输入信号为该第二电压输入信号的一反相信号。该第四晶体管具有一第一节点耦接于该第二参考电压。该第二二极管连接形式晶体管具有一第一节点耦接于该第四晶体管的一第二节点以及一第二节点耦接于该第二二极管连接形式晶体管的一控制节点。除此之外，该第五晶体管具有一控制节点耦接于该第二电压输入信号、一第一节点耦接于该第二参考电压以及一第二节点耦接于该第三晶体管的该第二节点，其中对应该第一电压输出信号的一第一电平偏移输出信号产生于该第四晶体管的该第二节点。
附图说明
图1为先前技术中电平偏移电路的示意图。
图2为本发明电平偏移电路的一实施例的示意图。
图3为本发明电平偏移电路的另一实施例的示意图。
【主要元件符号说明】
100、200、300电平偏移电路
具体实施方式
在说明书及后续的权利要求书中使用了某些词汇来指称特定的元件。所属领域中具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及后续的权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求书中所提及的“包含”为一开放式的用语，故应解释成“包含但不限定于。此外，“耦接”一词在此包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，过透过其他装置或连接手段间接地电气连接至该第二装置。
请参考图2，图2为本发明电平偏移电路的一实施例的示意图。请注意，电平偏移电路200可以是一个应用于一源极驱动器的电平偏移器。电平偏移电路200包含一N型金属氧化物半导体(N-type Metal-Oxide-Semiconductor，NMOS)晶体管M1，具有一源极节点耦接于一参考电压(其为一第二供应电压VSSA)以及一栅极节点，用以接收一第一电压输入信号S 1；一P型金属氧化物半导体(PMOS)晶体管M2，具有一源极节点耦接于另一参考电压(其为一第一供应电压VDDA)；一二极管连接形式(Diode-Connected)P型金属氧化物半导体晶体管MD1，具有一源极节点耦接于P型金属氧化物半导体晶体管M2的一漏极节点，以及一漏极节点耦接于二极管连接形式P型金属氧化物半导体晶体管MD1的一栅极节点；一N型金属氧化物半导体晶体管M3，具有一源极节点耦接于第二供应电压VSSA，以及一栅极节点，用以接收一第二电压输入信号S2；一P型金属氧化物半导体晶体管M4，具有一源极节点耦接于第一供应电压VDDA；一二极管连接形式P型金属氧化物半导体晶体管MD2，具有一源极节点耦接于P型金属氧化物半导体晶体管M4的一漏极节点，以及一漏极节点耦接于二极管连接形式P型金属氧化物半导体晶体管MD2的一栅极节点；以及一N型金属氧化物半导体晶体管M5，具有一栅极节点耦接于第二电压输入信号S2、一源极节点耦接于第二供应电压VSSA以及一漏极节点耦接于P型金属氧化物半导体晶体管M4的漏极节点，其中对应第一电压输出信号S1的一第一电平偏移输出信号OUT1产生于P型金属氧化物半导体晶体管M4的漏极节点。除此之外，电平偏移电路200另包含一N型金属氧化物半导体晶体管M6，具有一栅极节点耦接于第一电压输出信号S1、一源极节点耦接于第二供应电压VSSA以及一漏极节点耦接于P型金属氧化物半导体晶体管M2的漏极节点，其中对应第二电压输出信号S2的一第二电平偏移输出信号OUT2产生于P型金属氧化物半导体晶体管M2的漏极节点。第一电压输入信号S1为第二电压输入信号S2的一反相信号，换句话说，第一电压输入信号S1以及第二电压输入信号S2可构成一差动信号。
根据本发明的实施例，当第一电压输入信号S1处于一高电压电平以及第二电压输入信号S2处于一低电压电平时，包含晶体管M2、M4、MD1以及MD2的交叉耦合结构会输出第二电平偏移输出信号OUT2，其实质上等同于第一供应电压VDDA，换句话说，P型金属氧化物半导体晶体管M4将P型金属氧化物半导体晶体管M4的漏极节点充电(Charge)至第一供应电压VDDA。此外，该交叉耦合结构亦输出第一电平偏移输出信号OUT1，其实质上等同于第二供应电压VSSA加上二极管连接形式P型金属氧化物半导体晶体管MD1的临界电压Vth。此时，既然N型金属氧化物半导体晶体管M6被第一电压输入信号S1的高电压电平所导通，所以N型金属氧化物半导体晶体管M6便将第二电平偏移输出信号OUT2箝制(Clamp)于第二供应电压VSSA。同样地，当第一电压输入信号S1处于一低电压电平以及第二电压输入信号S2处于一高电压电平时，P型金属氧化物半导体晶体管M2将P型金属氧化物半导体晶体管M2的漏极节点充电至第一供应电压VDDA，以及N型金属氧化物半导体晶体管M5将第一电平偏移输出信号OUT1箝制于第二供应电压VSSA。因此，根据本发明的实施例，电平偏移电路200可产生相同于第一供应电压VDDA或第二供应电压VSSA的第一电平偏移输出信号OUT1以及第二电平偏移输出信号OUT2，其取决于第一电压输入信号S1以及第二电压输入信号S2。
请注意，本发明并不限定同时将N型金属氧化物半导体晶体管M5耦接至P型金属氧化物半导体晶体管M4的漏极节点以及将N型金属氧化物半导体晶体管M6耦接至P型金属氧化物半导体晶体管M2的漏极节点，换句话说，将N型金属氧化物半导体晶体管M5耦接至P型金属氧化物半导体晶体管M4的漏极节点或者将N型金属氧化物半导体晶体管M6耦接至P型金属氧化物半导体晶体管M2的漏极节点，都隶属本发明的范畴。
请参考图3，图3为本发明电平偏移电路的另一实施例的示意图。请注意，电平偏移电路300可以是应用于一源极驱动器的电平偏移器。电平偏移电路300具有类似于图2所示的电平偏移电路200的结构，除了下列的不同点：电平偏移电路200中的N型金属氧化物半导体晶体管M5被一P型金属氧化物半导体晶体管M7所取代，而P型金属氧化物半导体晶体管M7具有一栅极节点耦接于第二电压输入信号S2、一源极节点耦接于第一供应电压VDDA以及一漏极节点耦接于N型金属氧化物半导体晶体管M3的漏极节点；此外，电平偏移电路200中的N型金属氧化物半导体晶体管M6被一P型金属氧化物半导体晶体管M8所取代，而P型金属氧化物半导体晶体管M8具有一栅极节点耦接于第一电压输入信号S1、一源极节点耦接于第一供应电压VDDA以及一漏极节点耦接于N型金属氧化物半导体晶体管M1的漏极节点。
同样地，当第一电压输入信号S1处于一高电压电平以及第二电压输入信号S2处于一低电压电平时，包含晶体管M2、M4、MD1以及MD2的交叉耦合结构会输出第一电平偏移输出信号OUT1，其实质上等同于第一供应电压VDDA减掉二极管连接形式P型金属氧化物半导体晶体管MD2的临界电压Vth。此时，P型金属氧化物半导体晶体管M7被第二电压输入信号S2的低电压电平所导通，所以P型金属氧化物半导体晶体管M7便将第一电平偏移输出信号OUT1箝制于第一供应电压VDDA。此外，该交叉耦合结构亦输出第二电平偏移输出信号OUT2，其实质上等同于第二供应电压VSSA，换句话说，N型金属氧化物半导体晶体管M1将N型金属氧化物半导体晶体管M1的漏极节点放电至第二供应电压VSSA。同样地，当第一电压输入信号S1处于一低电压电平以及第二电压输入信号S2处于一高电压电平时，N型金属氧化物半导体晶体管M3将N型金属氧化物半导体晶体管M3的漏极节点放电至第二供应电压VSSA，以及P型金属氧化物半导体晶体管M8会将第二电平偏移输出信号OUT2箝制于第一供应电压VDDA。因此，根据本发明的实施例，电平偏移电路300可产生相同于第一供应电压VDDA或第二供应电压VSSA的第一电平偏移输出信号OUT1以及第二电平偏移输出信号OUT2，其取决于第一电压输入信号S1以及第二电压输入信号S2。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (16)

1.一种电平偏移电路，包含有：
一第一晶体管，具有一第一节点耦接于一第一参考电压以及一控制节点用以接收一第一电压输入信号；
一第二晶体管，具有一第一节点耦接于一第二参考电压；
一第一二极管连接形式晶体管，具有一第一节点耦接于该第二晶体管的一第二节点以及一第二节点耦接于该第一二极管连接形式晶体管的一控制节点；
一第三晶体管，具有一第一节点耦接于该第一参考电压以及一控制节点用以接收一第二电压输入信号，其中该第一电压输入信号为该第二电压输入信号的一反相信号；
一第四晶体管，具有一第一节点耦接于该第二参考电压；
一第二二极管连接形式晶体管，具有一第一节点耦接于该第四晶体管的一第二节点以及一第二节点耦接于该第二二极管连接形式晶体管的一控制节点；
一第五晶体管，具有一控制节点耦接于该第二电压输入信号、一第一节点耦接于该第一参考电压以及一第二节点耦接于该第四晶体管的该第二节点，其中对应该第一电压输出信号的一第一电平偏移输出信号产生于该第四晶体管的该第二节点。
2.如权利要求1所述的电平偏移电路，另包含有：
一第六晶体管，具有一控制节点耦接于该第一电压输入信号、一第一节点耦接于该第一参考电压以及一第二节点耦接于该第二晶体管的该第二节点，其中对应该第二电压输出信号的一第二电平偏移输出信号产生于该第二晶体管的该第二节点。
3.如权利要求1所述的电平偏移电路，其中该第二参考电压高于该第一参考电压。
4.如权利要求2所述的电平偏移电路，其中该第一晶体管、该第三晶体管、该第五晶体管以及该第六晶体管均为N型晶体管，以及该第一二极管连接形式晶体管、该第二二极管连接形式晶体管、该第二晶体管以及该第四晶体管均为P型晶体管。
5.一种电平偏移电路，包含有：
一第一晶体管，具有一第一节点耦接于一第一参考电压以及一控制节点用以接收一第一电压输入信号；
一第二晶体管，具有一第一节点耦接于一第二参考电压；
一第一二极管连接形式晶体管，具有一第一节点耦接于该第二晶体管的一第二节点以及一第二节点耦接于该第一二极管连接形式晶体管的一控制节点；
一第三晶体管，具有一第一节点耦接于该第一参考电压以及一控制节点用以接收一第二电压输入信号，其中该第一电压输入信号为该第二电压输入信号的一反相信号；
一第四晶体管，具有一第一节点耦接于该第二参考电压；
一第二二极管连接形式晶体管，具有一第一节点耦接于该第四晶体管的一第二节点以及一第二节点耦接于该第二二极管连接形式晶体管的一控制节点；
一第五晶体管，具有一控制节点耦接于该第二电压输入信号、一第一节点耦接于该第二参考电压以及一第二节点耦接于该第三晶体管的该第二节点，其中对应该第一电压输出信号的一第一电平偏移输出信号产生于该第四晶体管的该第二节点。
6.如权利要求5所述的电平偏移电路，另包含有：
一第六晶体管，具有一控制节点耦接于该第一电压输入信号、一第一节点耦接于该第二参考电压以及一第二节点耦接于该第一晶体管的该第二节点，其中对应该第二电压输出信号的一第二电平偏移输出信号产生于该第二晶体管的该第二节点。
7.如权利要求5所述的电平偏移电路，其中该第二参考电压高于该第一参考电压。
8.如权利要求6所述的电平偏移电路，其中该第一晶体管以及该第三晶体管均为N型晶体管，以及该第一二极管连接形式晶体管、该第二二极管连接形式晶体管、该第二晶体管、该第四晶体管、该第五晶体管以及该第六晶体管均为P型晶体管。
9.一种源极驱动器，其特征在于包含一电平偏移器，该电平偏移器包含有：
一第一晶体管，具有一第一节点耦接于一第一参考电压以及一控制节点用以接收一第一电压输入信号；
一第二晶体管，具有一第一节点耦接于一第二参考电压；
一第一二极管连接形式晶体管，具有一第一节点耦接于该第二晶体管的一第二节点以及一第二节点耦接于该第一二极管连接形式晶体管的一控制节点；
一第三晶体管，具有一第一节点耦接于该第一参考电压以及一控制节点用以接收一第二电压输入信号，其中该第一电压输入信号为该第二电压输入信号的一反相信号；
一第四晶体管，具有一第一节点耦接于该第二参考电压；
一第二二极管连接形式晶体管，具有一第一节点耦接于该第四晶体管的一第二节点以及一第二节点耦接于该第二二极管连接形式晶体管的一控制节点；
一第五晶体管，具有一控制节点耦接于该第二电压输入信号、一第一节点耦接于该第一参考电压以及一第二节点耦接于该第四晶体管的该第二节点，其中对应该第一电压输出信号的一第一电平偏移输出信号产生于该第四晶体管的该第二节点。
10.如权利要求9所述的源极驱动器，其中该电平偏移器另包含有：
一第六晶体管，具有一控制节点耦接于该第一电压输入信号、一第一节点耦接于该第一参考电压以及一第二节点耦接于该第二晶体管的该第二节点，其中对应该第二电压输出信号的一第二电平偏移输出信号产生于该第二晶体管的该第二节点。
11.如权利要求9所述的源极驱动器，其中该第二参考电压高于该第一参考电压。
12.如权利要求10所述的源极驱动器，其中该第一晶体管、该第三晶体管、该第五晶体管以及该第六晶体管均为N型晶体管，以及该第一二极管连接形式晶体管、该第二二极管连接形式晶体管、该第二晶体管以及该第四晶体管均为P型晶体管。
13.一种源极驱动器，其特征在于包含一电平偏移器，该电平偏移器包含有：
一第一晶体管，具有一第一节点耦接于一第一参考电压以及一控制节点用以接收一第一电压输入信号；
一第二晶体管，具有一第一节点耦接于一第二参考电压；
一第一二极管连接形式晶体管，具有一第一节点耦接于该第二晶体管的一第二节点以及一第二节点耦接于该第一二极管连接形式晶体管的一控制节点；
一第三晶体管，具有一第一节点耦接于该第一参考电压以及一控制节点用以接收一第二电压输入信号，其中该第一电压输入信号为该第二电压输入信号的一反相信号；
一第四晶体管，具有一第一节点耦接于该第二参考电压；
一第二二极管连接形式晶体管，具有一第一节点耦接于该第四晶体管的一第二节点以及一第二节点耦接于该第二二极管连接形式晶体管的一控制节点；
一第五晶体管，具有一控制节点耦接于该第二电压输入信号、一第一节点耦接于该第二参考电压以及一第二节点耦接于该第三晶体管的该第二节点，其中对应该第一电压输出信号的一第一电平偏移输出信号产生于该第四晶体管的该第二节点。
14.如权利要求13所述的源极驱动器，其中该电平偏移器另包含有：
一第六晶体管，具有一控制节点耦接于该第一电压输入信号、一第一节点耦接于该第二参考电压以及一第二节点耦接于该第一晶体管的该第二节点，其中对应该第二电压输出信号的一第二电平偏移输出信号产生于该第二晶体管的该第二节点。
15.如权利要求13所述的源极驱动器，其中该第二参考电压高于该第一参考电压。
16.如权利要求14所述的源极驱动器，其中该第一晶体管以及该第三晶体管均为N型晶体管，以及该第一二极管连接形式晶体管、该第二二极管连接形式晶体管、该第二晶体管、该第四晶体管、该第五晶体管以及该第六晶体管均为P型晶体管。
CN200910141248A 2009-02-10 2009-05-14 电平偏移电路 Pending CN101800534A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/368,955 US7847612B2 (en) 2009-02-10 2009-02-10 Level shift circuit
US12/368,955 2009-02-10

Publications (1)

Publication Number Publication Date
CN101800534A true CN101800534A (zh) 2010-08-11

Family

ID=42539930

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910141248A Pending CN101800534A (zh) 2009-02-10 2009-05-14 电平偏移电路

Country Status (3)

Country Link
US (1) US7847612B2 (zh)
CN (1) CN101800534A (zh)
TW (1) TWI371028B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103106869A (zh) * 2011-11-11 2013-05-15 索尼公司 电平移位电路、扫描电路、显示装置和电子设备
CN105227175A (zh) * 2014-06-03 2016-01-06 华邦电子股份有限公司 电平偏移器
CN105281746A (zh) * 2014-07-04 2016-01-27 旭曜科技股份有限公司 一种转压器
CN106356098A (zh) * 2015-07-13 2017-01-25 爱思开海力士有限公司 电压电平偏移器及使用其的嵌入式非易失性存储器和系统
CN106708149A (zh) * 2015-11-18 2017-05-24 扬智科技股份有限公司 缓冲器电路及应用其的电压产生器
CN112003594A (zh) * 2020-08-26 2020-11-27 电子科技大学 一种低功耗的动态比较器电路

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011223052A (ja) * 2010-04-02 2011-11-04 Seiko Epson Corp レベルシフタ及びレベルシフタの制御方法
US8456194B2 (en) * 2010-11-17 2013-06-04 Advanced Micro Devices, Inc. Level shifter with primary and secondary pull-up circuits
TW201234778A (en) * 2011-02-01 2012-08-16 Raydium Semiconductor Corp Level shifter
TWI459341B (zh) * 2012-03-19 2014-11-01 Raydium Semiconductor Corp 電位平移電路
US9300296B2 (en) * 2013-12-18 2016-03-29 Freescale Semiconductor, Inc. Level shifter circuit
CN105634464B (zh) * 2014-10-31 2019-03-12 展讯通信（上海）有限公司 锁存器和分频器
US9800246B2 (en) * 2015-09-18 2017-10-24 Qualcomm Incorporated Level shifter applicable to low voltage domain to high voltage domain conversion
FR3096198A1 (fr) 2019-05-14 2020-11-20 Stmicroelectronics (Grenoble 2) Sas Dispositif intégré décaleur de niveau de tension
CN113746469A (zh) * 2021-07-21 2021-12-03 广东美的白色家电技术创新中心有限公司 电平移位电路、功率器件和电器设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2693327B1 (fr) * 1992-07-06 1994-08-26 Sgs Thomson Microelectronics Circuit de commutation de haute tension.
US5698993A (en) * 1996-03-28 1997-12-16 Industrial Technology Research Institute CMOS level shifting circuit
US6002290A (en) * 1997-12-23 1999-12-14 Sarnoff Corporation Crisscross voltage level shifter
US6130556A (en) * 1998-06-16 2000-10-10 Lsi Logic Corporation Integrated circuit I/O buffer with 5V well and passive gate voltage
US6580291B1 (en) * 2000-12-18 2003-06-17 Cypress Semiconductor Corp. High voltage output buffer using low voltage transistors
US7425860B2 (en) * 2002-10-31 2008-09-16 Nec Corporation Level converting circuit
JP2005102086A (ja) * 2003-09-26 2005-04-14 Renesas Technology Corp 半導体装置およびレベル変換回路
US7215146B2 (en) * 2004-10-29 2007-05-08 Intel Corporation High speed buffered level-up shifters
JP4610381B2 (ja) * 2005-03-16 2011-01-12 パナソニック株式会社 レベルシフト回路及びレベルシフト装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103106869A (zh) * 2011-11-11 2013-05-15 索尼公司 电平移位电路、扫描电路、显示装置和电子设备
CN103106869B (zh) * 2011-11-11 2016-08-17 株式会社日本有机雷特显示器 电平移位电路、扫描电路、显示装置和电子设备
CN105227175A (zh) * 2014-06-03 2016-01-06 华邦电子股份有限公司 电平偏移器
CN105227175B (zh) * 2014-06-03 2018-04-27 华邦电子股份有限公司 电平偏移器
CN105281746A (zh) * 2014-07-04 2016-01-27 旭曜科技股份有限公司 一种转压器
CN105281746B (zh) * 2014-07-04 2019-06-21 敦泰电子股份有限公司 一种转压器
CN106356098A (zh) * 2015-07-13 2017-01-25 爱思开海力士有限公司 电压电平偏移器及使用其的嵌入式非易失性存储器和系统
CN106356098B (zh) * 2015-07-13 2020-10-30 爱思开海力士有限公司 电压电平偏移器及使用其的嵌入式非易失性存储器和系统
CN106708149A (zh) * 2015-11-18 2017-05-24 扬智科技股份有限公司 缓冲器电路及应用其的电压产生器
CN112003594A (zh) * 2020-08-26 2020-11-27 电子科技大学 一种低功耗的动态比较器电路

Also Published As

Publication number Publication date
US7847612B2 (en) 2010-12-07
TWI371028B (en) 2012-08-21
US20100201425A1 (en) 2010-08-12
TW201030725A (en) 2010-08-16

Similar Documents

Publication Publication Date Title
CN101800534A (zh) 电平偏移电路
US9483992B2 (en) Gate drive circuit
CN101442307B (zh) 电平转换器
US7514965B2 (en) Voltage comparator circuit with symmetric circuit topology
US7710182B2 (en) Reliable level shifter of ultra-high voltage device used in low power application
US20080278650A1 (en) Display device
KR101989721B1 (ko) 액정 디스플레이 장치 및 그 게이트 드라이버
US7567112B2 (en) Voltage level shifter and method thereof
US8786351B2 (en) Level shifter
US20030011418A1 (en) Level shifting circuit
CN107301834B (zh) 一种逻辑单元电路和像素驱动电路
US7446564B2 (en) Level shifter
US7675323B2 (en) Differential signal receiver
CN109617533B (zh) 高反应速率的放大器电路以及相关的嵌位方法
KR101532271B1 (ko) 저전력 고속 레벨 쉬프터
WO2019237716A1 (en) Shift register unit, shift register and driving method, and display apparatus
JP2013150219A (ja) 半導体集積回路
US7358790B2 (en) High performance level shift circuit with low input voltage
US8570091B2 (en) Level shifter
US7023241B2 (en) Two-ended voltage level shifter for TFT LCD gate driver
US20080024188A1 (en) Junction field effect transistor level shifting circuit
CN109787613B (zh) 一种输出级的驱动电路和电子设备
CN106708149A (zh) 缓冲器电路及应用其的电压产生器
CN114421950B (zh) 电平转换电路、芯片及显示装置
KR101704507B1 (ko) 고전압 트랜지스터 수가 감소된 cmos 레벨 시프터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100811