CN105227175A

CN105227175A - 电平偏移器

Info

Publication number: CN105227175A
Application number: CN201410243162.8A
Authority: CN
Inventors: 林志丰
Original assignee: Winbond Electronics Corp
Current assignee: Winbond Electronics Corp
Priority date: 2014-06-03
Filing date: 2014-06-03
Publication date: 2016-01-06
Anticipated expiration: 2034-06-03
Also published as: CN105227175B

Abstract

本发明提供一种电平偏移器，包括第一电压转换器，其输入端耦接第一输入节点及输出端耦接第一节点；第一晶体管，耦接电源节点及第三节点之间，其栅极耦接第一节点；第二晶体管，耦接第四节点与参考节点之间，其栅极耦接第一输入节点；第二电压转换器，其输入端耦接第二输入节点及输出端耦接第二节点；第三晶体管，耦接电源节点及第四节点之间，其栅极耦接第二节点；第四晶体管，耦接第三节点及参考节点之间，其栅极耦接第二输入节点；第三反向器，其输入端耦接第三节点及输出端耦接第四节点；第四反向器，其输入端耦接第四节点及输出端耦接第三节点。本发明具有当输出电压上升时的回转率本质上相同于当输出电压下降时的回转率。

Description

电平偏移器

技术领域

本发明是有关于一种电平偏移器(levelshifter)，特别是有关于一种具有提升回转率(slewrate)的电平偏移器。

背景技术

为了避免漏电流，在传统的电平偏移器的设计中，下拉晶体管的尺寸通常会大于上拉晶体管的尺寸。然而，如此以来，将导致输出电压上升时的回转率小于输出电压下降时的回转率。

因此，有需要提出一种新的电平偏移器，其输出电压上升时的回转率本质上等于输出电压下降时的回转率。

发明内容

有鉴于此，本发明实施例提出一种新的电平偏移器来解决上述输出电压上升时的回转率小于输出电压下降时的回转率的问题。

本发明一示范性实施例提出一种电平偏移器。该电平偏移器包括一第一电压转换器，具有一输入端耦接于一第一输入节点，以及一输出端耦接于一第一节点。该电平偏移器还包括一第一上拉晶体管，耦接于一电源节点及一第三节点之间，并具有耦接于该第一节点的栅极。该电平偏移器还包括一第一下拉晶体管，耦接于一第四节点与一参考节点之间，并具有耦接于该第一输入节点的栅极。该电平偏移器还包括一第二电压转换器，具有一输入端耦接于一第二输入节点，以及一输出端耦接于一第二节点，其中该第二输入节点的电位反向于该第一输入节点的电位。该电平偏移器还包括一第二上拉晶体管，耦接于该电源节点及该第四节点之间并具有耦接于该第二节点的栅极。该电平偏移器还包括一第二下拉晶体管，耦接于该第三节点及该参考节点之间，并具有耦接于该第二输入节点的栅极。该电平偏移器还包括一第二下拉晶体管，耦接于该第三节点及该参考节点之间，并具有耦接于该第二输入节点的栅极。该电平偏移器还包括一第三反向器，具有一输入端耦接于该第三节点，以及一输出端耦接于该第四节点。该电平偏移器还包括一第四反向器，具有一输入端耦接于该第四节点，以及一输出端耦接于该第三节点。

在本发明的一较佳实施例中，上述的电平偏移器的该第三反向器包括一第一晶体管，耦接于该电源节点及该第四节点之间，并具有耦接于该第三节点的栅极。该第三反向器还包括一第二晶体管，耦接于该第四节点及该参考节点之间，并具有耦接于该第三节点的栅极。上述的电平偏移器的该第四反向器包括一第三晶体管，耦接于该电源节点及该第三节点之间，并具有耦接于该第四节点的栅极。该第四反向器还包括一第四晶体管，耦接于该第三节点及该参考节点之间，并具有耦接于该第四节点的栅极。

在本发明的一较佳实施例中，上述的第一电压转换器包括一第五晶体管，耦接于该电源节点及该第一节点之间，并具有耦接于该第一输入节点的栅极。上述的第一电压转换器还包括一第六晶体管，耦接于该第一节点及一第五节点之间，并具有耦接于一第一输出节点的栅极，其中该第一输出节点的电位反向于该第三节点的电位。上述的第一电压转换器还包括一第七晶体管，耦接于该第五节点及该参考节点之间，并具有耦接于该第一输入节点的栅极。上述的第二电压转换器包括一第八晶体管，耦接于该电源节点及该第二节点之间，并具有耦接于该第二输入节点的栅极。上述的第二电压转换器还包括一第九晶体管，耦接于该第二节点及一第六节点之间，并具有耦接于一第二输出节点的栅极，其中该第二输出节点的电位反向于该第四节点的电位。上述的第二电压转换器还包括一第十晶体管，耦接于该第六节点及该参考节点之间，并具有耦接于该第二输入节点的栅极。

在本发明的一较佳实施例中，上述的电平偏移器还包括一输入反向器，具有一输入端耦接于该第一输入节点，以及一输出端耦接于该第二输入节点。上述的电平偏移器还包括一第一输出反向器，具有一输入端耦接于该第三节点，以及一输出端耦接于该第一输出节点。上述的电平偏移器还包括一第二输出反向器，具有一输入端耦接于该第四节点，以及一输出端耦接于该第二输出节点。

本发明上述的电平偏移器具有当输出电压上升时的回转率本质上相同于当输出电压下降时的回转率。

附图说明

图1A是显示根据本发明一示范性实施例所述的电平偏移器的电路架构图。

图1B是显示当时钟信号的电位为低电位时，图1A的电平偏移器的操作示意图。

图1C是显示当时钟信号的电位为高电位时，图1A的电平偏移器的操作示意图。

图1D是显示图1A的电平偏移器的输出节点的波形示意图。

图2是显示根据本发明一示范性实施例所述的电平偏移器。

图3A是显示根据本发明一示范性实施例所述的电平偏移器。

图3B是显示当时钟信号的电位为低电位时，图3A的电平偏移器的操作示意图。

图3C是显示当时钟信号的电位为高电位时，图3A的电平偏移器的操作示意图。

符号说明：

IN～时钟信号；

bIN～反向时钟信号；

10～电平偏移器；

inv1～第一电压转换器；

inv2～第二电压转换器；

inv3～第三反向器；

inv4～第四反向器；

inv5～输入反向器；

inv6～第一输出反向器；

inv7～第二输出反向器；

M_up1～第一上拉晶体管；

M_do1～第一下拉晶体管；

M_up2～第二上拉晶体管；

M_do2～第二下拉晶体管；

n_IN1～第一输入节点；

n_IN2～第二输入节点；

n₁～第一节点；

n₂～第二节点；

n₃～第三节点；

n₄～第四节点；

n_p～电源节点；

n_ref～参考节点；

bOUT～第一输出节点；

OUT～第二输出节点；

V_DD～电压源；

GND～参考接地；

M₁～第一晶体管；

M₂～第二晶体管；

M₃～第三晶体管；

M₄～第四晶体管；

M₅～第五晶体管；

M₆～第六晶体管；

M₇～第七晶体管；

M₈～第八晶体管；

M₉～第九晶体管；

M₁₀～第十晶体管。

具体实施方式

参看图示来描述所主张权利要求的各种方面，其中相似参考数字遍及全文用以代表相似元件。在以下的叙述中，为了解释的用途，提出各种特定细节使所主张的标的能被理解。然而，显然的不用这些特定细节所主张的标的可被实现。在其他情况下，以方块图示形式描绘结构及装置将有助于描述所主张的标的。

图1A是显示根据本发明一示范性实施例所述的电平偏移器的电路架构图。电平偏移器10包括第一电压转换器inv1、第二电压转换器inv2、第三反向器inv3、第四反向器inv4、输入反向器inv5、第一输出反向器inv6、第二输出反向器inv7、第一上拉晶体管M_up1、第一下拉晶体管M_do1、第二上拉晶体管M_up2及第二下拉晶体管M_do2。

第一电压转换器inv1，具有一输入端耦接于第一输入节点n_IN1，以及一输出端耦接于第一节点n₁及第一上拉晶体管M_up1的栅极。第一电压转换器inv1用以接收输入信号IN，并用以输出与输入信号IN反向的信号至第一上拉晶体管M_up1的栅极。输入信号IN例如是时钟信号，如图所示，时钟信号的高电位为1.2V，时钟信号的低电位为0V。

第一上拉晶体管M_up1耦接于电源节点n_p及第三节点n₃之间，并具有耦接于第一节点n₁的栅极。第一上拉晶体管M_up1通过电源节点n_p耦接至电压源V_DD，电压源V_DD的电位例如是1.8V。

第一下拉晶体管M_do1，耦接于第四节点n₄与参考节点n_ref之间，并具有耦接于第一输入节点n_IN1的栅极。第一下拉晶体管M_do1通过参考节点n_ref耦接至参考接地GND，参考接地GND的电位例如是0V。

输入反向器inv5具有一输入端耦接于第一输入节点n_IN1，以及一输出端耦接于第二输入节点n_IN2。输入反向器inv5用以接收输入信号IN，并用以输出与输入信号IN反向的信号bIN至第二电压转换器inv2及第二下拉晶体管M_do2的栅极。

第二电压转换器inv2，具有一输入端耦接于第二输入节点n_IN2，以及一输出端耦接于第二节点n₂及第二上拉晶体管M_up2的栅极。第二电压转换器inv2用以接收信号bIN，并用以输出与信号bIN反向的信号至第二上拉晶体管M_up2的栅极。

第二上拉晶体管M_up2，耦接于电源节点n_p及第四节点n₄之间，并具有耦接于第二节点n₂的栅极。第二上拉晶体管M_up2通过电源节点n_p耦接至电压源V_DD。

第二下拉晶体管M_do2，耦接于第三节点n₃与参考节点n_ref之间，并具有耦接于第二输入节点n_IN2的栅极。第二下拉晶体管M_do2通过参考节点n_ref耦接至参考接地GND。

第三反向器inv3，具有一输入端耦接于第三节点n3以及第四反向器inv4的输出端，以及一输出端耦接于第四节点n4及第四反向器inv4的输入端。

第四反向器inv4，具有一输入端耦接于第四节点n₄及第三反向器inv3的输出端，以及一输出端耦接于第三节点n₃及第三反向器inv3的输入端。

第一输出反向器inv6，具有一输入端耦接于第三节点n₃，以及一输出端耦接于第一输出节点bOUT，其中第三节点的电位反向于第一输出节点bOUT的电位。

第二输出反向器inv7，具有一输入端耦接于第四节点n₄，以及一输出端耦接于第二输出节点OUT，其中第四节点n₄的电位反向于第二输出节点OUT的电位。

图1B是显示当时钟信号的电位为低电位时，图1A的电平偏移器的操作示意图。图1C是显示当时钟信号的电位为高电位时，图1A的电平偏移器的操作示意图。在第1B及1C图中，假设电压源的电位为1.8V，以及第一电压转换器inv1、第二电压转换器inv2、第三反向器inv3、第四反向器inv4、第一输出反向器inv6及第二输出反向器inv7的饱和电压为1.8V；输入反向器inv5的饱和电压为1.2V；时钟信号的高电位为1.2V及低电位为0V。

参照图1B，此时时钟信号的电位为0V，输入反向器inv5将0V反向为1.2V，并将1.2V输出至第二电压转换器inv2以及第二下拉晶体管M_do2的栅极。第二电压转换器inv2将1.2V反向为0V，并将0V输出至第二上拉晶体管M_up2的栅极。第二上拉晶体管M_up2导通，电压源V_DD通过第二上拉晶体管M_up2提升第四节点n₄的电位至1.8V，使得第二输出节点OUT的电位为减少至0V；第二下拉晶体管M_do2导通，参考接地GND通过第二下拉晶体管M_do2降低第三节点n₃的电位至0V，使得第一输出节点bOUT的电位上升至1.8V。

参照图1C，此时时钟信号的电位为1.2V，第一电压转换器inv1将1.2V反向为0V，并将0V输出至第一上拉晶体管M_up1的栅极。第一上拉晶体管M_up1导通，电压源V_DD通过第一上拉晶体管M_up1提升第三节点n₃的电位至1.8V，使得第一输出节点bOUT的电位为减少至0V；第一下拉晶体管M_do1导通，参考接地GND通过第一下拉晶体管M_do1降低第四节点n₄的电位至0V，使得第二输出节点OUT的电位上升至1.8V。

在一特定的实施例中，第一上拉晶体管M_up1及第二上拉晶体管M_up2为PMOS晶体管，第一下拉晶体管M_do1及第二下拉晶体管M_do2为NMOS晶体管。除此之外，第一上拉晶体管M_up1及第二上拉晶体管M_up2的尺寸相同于第一下拉晶体管M_do1及第二下拉晶体管M_do2的尺寸。在此设计下，以第四节点n₄的电位变化为例，第四节点n₄通过第二上拉晶体管M_up2增加电位以及通过第一下拉晶体管M_do1减少电位。因为第二上拉晶体管M_up2的尺寸与第一下拉晶体管M_do1的尺寸相同，因此第四节点n₄的电位上升的速度本质上相同于第四节点n₄的电位下降的速度。由于第四节点n₄的电位反向于第二输出节点OUT的电位，因此可得知第二输出节点OUT的电位上升时的回转率(slewrate)本质上等于第二输出节点OUT的电位下降时的回转率。

除此之外，图1A的电平偏移器具有双端输出(第一、第二输出节点bOUT、OUT)，由于电路架构左右对称，因此，在相同的时间点，两输出节点电压的波形相同且电位相反。图1D是显示图1A的电平偏移器的输出节点的波形示意图。具体来说，如图1D所示，在时间t₁，第二输出节点OUT的电位从0V增加至1.8V，第一输出节点bOUT的电位从1.8V减少至0V；在时间t₂，第二输出节点OUT的电位从1.8V减少至0V，第一输出节点bOUT的电位从0V增加至1.8V。换言之，在时间序列上，两输出节点的电位本质上同时产生变化。

图2是显示根据本发明一示范性实施例所述的电平偏移器。图2与图1A的差别在于，图2的电平偏移器20进一步揭露第三反向器inv3及第四反向器inv4的电路架构。为了简洁，若图2的元件与图1A的元件相同时，图2的元件的符号将予以省略。

第三反向器inv3包括第一晶体管M₁及第二晶体管M₂。第一晶体管M₁，耦接于电源节点n_p及第四节点n₄之间，并具有耦接于第三节点n₃的栅极。第二晶体管M₂，耦接于第四节点n₄及参考节点n_ref之间，并具有耦接于第三节点n₃的栅极。

第四反向器inv4包括第三晶体管M₃及第四晶体管M₄。第三晶体管M₃，耦接于电源节点n_p及第三节点n₃之间，并具有耦接于第四节点n₄的栅极。第四晶体管M₄，耦接于第三节点n₃及参考节点n_ref之间，并具有耦接于第四节点n₄的栅极。

图3A是显示根据本发明一示范性实施例所述的电平偏移器。图3A与图2的差别在于，图3A的电平偏移器30进一步揭露第一电压转换器inv1及第二电压转换器inv2的电路架构。

第一电压转换器inv1包括第五晶体管M₅、第六晶体管M₆及第七晶体管M₇。第五晶体管M₅，耦接于电源节点n_p及第一节点n₁之间，并具有耦接于第一输入节点n_IN1的栅极。第六晶体管M₆，耦接于第一节点n₁及第五节点n₅之间，并具有耦接于第一输出节点bOUT的栅极。第七晶体管M₇，耦接于第五节点n₅及参考节点n_ref之间，并具有耦接于第一输入节点n_IN1的栅极。

第二电压转换器inv2包括第八晶体管M₈、第九晶体管M₉及第十晶体管M₁₀。第八晶体管M₈，耦接于电源节点n_p及第二节点n₂之间，并具有耦接于第二输入节点n_IN2的栅极。第九晶体管M₉，耦接于第二节点n₂及第六节点n₆之间，并具有耦接于第二输出节点OUT的栅极。第十晶体管M₁₀，耦接于第六节点n₆及参考节点n_ref之间，并具有耦接于第二输入节点n_IN2的栅极。

图3B是显示当时钟信号的电位为低电位时，图3A的电平偏移器在稳态下的操作示意图。图3C是显示当时钟信号的电位为高电位时，图3A的电平偏移器在稳态下的操作示意图。在第3B及3C图中，假设电压源的电位为1.8V，以及第一输出反向器inv6及第二输出反向器inv7的饱和电压为1.8V；输入反向器inv5的饱和电压为1.2V；时钟信号的高电位为1.2V及低电位为0V。以下将进一步描述当时钟信号的电位从0V上升到1.2V时电平偏移器30的操作。

参照图3B，此时时钟信号的电位为0V，而第二输入节点n_IN2的电位为1.2V。在稳态时，第二下拉晶体管M_do2导通，第三节点n₃的电位为0V；第二上拉晶体管M_up2导通，第四节点n₄的电位为1.8V。

接着，时钟信号的电位从0V逐渐朝向1.2V上升(未图示出移位偏移器于暂态时的操作)。当接收时钟信号的第一输入节点n_IN1的电位大于第一电压电平时，电压源V_DD通过第一上拉晶体管M_up1提升第三节点n₃的电位，进而缩短第二输出节点OUT的电位的上升时间。当第三节点n₃的电位逐渐提升时，第四节点n₄的电位对应逐渐下降，使得栅极耦接于第四节点n4的第三晶体管M₃导通，以将第三节点n₃的电位保持在1.8V。

参照图3C，此时时钟信号的电位已达到1.2V，而第一输入节点n_IN1的电位为1.2V。在稳态时，第一下拉晶体管M_do1导通，第四节点n₄的电位为0V；第一上拉晶体管M_up1导通，第三节点n₃的电位为1.8V。此时，第一输出节点bOUT的电位为0V，使得第六晶体管M₆不导通，以避免产生漏电流。

由于图3A的电平偏移器的电路架构对称，因此时钟信号的电位从1.2V下降到0V时电平偏移器的操作与时钟信号的电位从0V上升到1.2V时电平偏移器的操作相反。简单来说，当第一输入节点n_IN1的电位小于第二电压电平时，电压源V_DD通过第二上拉晶体管M_up2提升第四节点n₄的电位，进而缩短第一输出节点bOUT的电位的上升时间。

在一特定的实施例中，第一上拉晶体管M_up1、第二上拉晶体管M_up2、第一晶体管M₁、第三晶体管M₃、第五晶体管M₅、第八晶体管M₈为PMOS晶体管；第一下拉晶体管M_do1、第二下拉晶体管M_do2、第二晶体管M₂、第四晶体管M₄、第六晶体管M₆、第七晶体管M₇、第九晶体管M₉、第十晶体管M₁₀为NMOS晶体管。

需注意的是，第一上拉晶体管M_up1及第二上拉晶体管M_up2的尺寸本质上相同于第一下拉晶体管M_do1、第二下拉晶体管M_do2、第二晶体管M₂、第四晶体管M₄、第六晶体管M₆、第七晶体管M₇、第九晶体管M₉、第十晶体管M₁₀的尺寸，并且本质上大于第一晶体管M₁、第三晶体管M₃、第五晶体管M₅及第八晶体管M₈的尺寸。在此设计下，以第四节点n₄的电位变化为例，第四节点n₄通过第二上拉晶体管M_up2增加电位以及通过第一下拉晶体管M_do1减少电位。由于第二上拉晶体管M_up2的尺寸与第一下拉晶体管M_do1的尺寸相同，因此第四节点n₄的电位增加的速度本质上相同于第四节点n₄的电位减少的速度。由于第四节点n₄的电位反向于第二输出节点OUT的电位，因此可得知第二输出节点OUT的电位上升时的回转率(slewrate)本质上等于第二输出节点OUT的电位下降时的回转率。

除此之外，由于本发明上述的电平偏移器的电路架构对称，因此本发明的电平偏移器所输出的正向信号以及反向信号，在时间序列上，两信号的电位本质上同时产生变化。

虽然用特定结构特征或方法操作的语言描述本发明标的，然而应当理解的是，在所附权利要求的发明标的不需要受限于前面所描述的具体特征或操作。相反，前面所揭露的描述的具体特征或操作是作为实施权利要求的示范性形式。

于此提供各种实施例的操作。对一些或所有操作进行描述的顺序不应当被解释为暗示这些操作必然是依赖于顺序的。本领域技术人员鉴于该描述将会意识到可替换的排序。另外，将要理解的是，并非所有操作都必然出现在这里所提供的每个实施例中。

除此之外，除非特别指明，否则“第一”、“第二”、“第三”、“第四”、“第五”、“第六”、“第七”、“第八”或相似的用字没有暗示时间观点、空间观点、顺序等等。相反地，这些用字仅用于特性、元件、项目的识别、名称之用。举例来说一第一通道及一第二通道一般来说对应通道A及通道B或两个不同或相似通道或相同通道。举例来说，除非特别指明，否则“第二”的存在不一定暗示“第一”的存在、“第三”的存在不一定暗示“第一”或“第二”的存在、“第四”的存在不一定暗示“第一”或“第二”或“第三”的存在、“第五”的存在不一定暗示“第一”或“第二”或“第三”或“第四”的存在、“第六”的存在不一定暗示“第一”或“第二”或“第三”或“第四”或“第五”的存在、“第七”的存在不一定暗示“第一”或“第二”或“第三”或“第四”或“第五”或“第六”的存在、“第八”的存在不一定暗示“第一”或“第二”或“第三”或“第四”或“第五”或“第六”或“第七”的存在、“第九”的存在不一定暗示“第一”或“第二”或“第三”或“第四”或“第五”或“第六”或“第七”或“第八”的存在。

除此之外，于此使用的“示范性”意味着作为示例、实例或说明。这里被描述为“示范性”的任意方面或设计都并非必然要被解释为优于其他方面或设计。如本说明书所使用的“或者”意味着包含性的“或者”而不是排他性的“或者”。除此之外，除非另外指明或者从上下文明确是指单个，否则如本说明和权利要求中所使用的，冠词“一”或“一个”通常例如被解释为表示“一个或多个”。此外，至少A及B的一或类似的用语意味着“A或B”或“A及B”。除此之外，术语“包括”、“包含”、“具有”、“有”或其变形用于详细描述和/或权利要求中，这样的术语与术语“包括”具有相同的含意。

虽然已经表示出关于一种或多种实施方式并描述了本发明，但是基于对该说明书和图示的阅读和理解，对于本领域其他技术人员而言将会出现同等的变化和修改形式。本说明书包括所有这样的修改和变化并且仅由所附权利要求的范围所限定。特别的，关于以上所描述组件(例如，部件、资源等)所执行的各种功能，即使在结构上与执行这里所说明的本说明书的示范性实施例方式的功能所公开的结构不等同，除非另做说明，否则被用来描述这样的组件的术语意在与执行(例如，在功能上等同的)所描述组件的指定功能的任意组件相对应。此外，虽然仅关于若干实施方式之一公开了本发明的特定特征，但是由于对于给定或特定应用而言可能是所期望并有利的，所以这样的特征例如与其他实施方式的一个或多个其他特征相结合。

Claims

1.一种电平偏移器，其特征在于，包括：

一第一电压转换器，具有一输入端耦接于一第一输入节点，以及一输出端耦接于一第一节点；

一第一上拉晶体管，耦接于一电源节点及一第三节点之间，并具有耦接于该第一节点的栅极；

一第一下拉晶体管，耦接于一第四节点与一参考节点之间，并具有耦接于该第一输入节点的栅极；

一第二电压转换器，具有一输入端耦接于一第二输入节点，以及一输出端耦接于一第二节点，其中该第二输入节点的电位反向于该第一输入节点的电位；

一第二上拉晶体管，耦接于该电源节点及该第四节点之间并具有耦接于该第二节点的栅极；

一第二下拉晶体管，耦接于该第三节点及该参考节点之间，并具有耦接于该第二输入节点的栅极；

一第三反向器，具有一输入端耦接于该第三节点，以及一输出端耦接于该第四节点；以及

一第四反向器，具有一输入端耦接于该第四节点，以及一输出端耦接于该第三节点。

2.如权利要求1所述的电平偏移器，其特征在于，

该第三反向器包括：

一第一晶体管，耦接于该电源节点及该第四节点之间，并具有耦接于该第三节点的栅极；以及

一第二晶体管，耦接于该第四节点及该参考节点之间，并具有耦接于该第三节点的栅极；以及

该第四反向器，包括：

一第三晶体管，耦接于该电源节点及该第三节点之间，并具有耦接于该第四节点的栅极；以及

一第四晶体管，耦接于该第三节点及该参考节点之间，并具有耦接于该第四节点的栅极。

3.如权利要求2所述的电平偏移器，其特征在于，

该第一电压转换器，包括：

一第五晶体管，耦接于该电源节点及该第一节点之间，并具有耦接于该第一输入节点的栅极；

一第六晶体管，耦接于该第一节点及一第五节点之间，并具有耦接于一第一输出节点的栅极，其中该第一输出节点的电位反向于该第三节点的电位；以及

一第七晶体管，耦接于该第五节点及该参考节点之间，并具有耦接于该第一输入节点的栅极；以及

该第二电压转换器，包括：

一第八晶体管，耦接于该电源节点及该第二节点之间，并具有耦接于该第二输入节点的栅极；

一第九晶体管，耦接于该第二节点及一第六节点之间，并具有耦接于一第二输出节点的栅极，其中该第二输出节点的电位反向于该第四节点的电位；以及

一第十晶体管，耦接于该第六节点及该参考节点之间，并具有耦接于该第二输入节点的栅极。

4.如权利要求3所述的电平偏移器，其特征在于，还包括：

一输入反向器，具有一输入端耦接于该第一输入节点，以及一输出端耦接于该第二输入节点；

一第一输出反向器，具有一输入端耦接于该第三节点，以及一输出端耦接于该第一输出节点；以及

一第二输出反向器，具有一输入端耦接于该第四节点，以及一输出端耦接于该第二输出节点。

5.如权利要求3所述的电平偏移器，其特征在于，

当该第一输入节点的电位大于一第一电压电平时，该电压源通过该第一上拉晶体管提升该第三节点的电位，进而缩短该第二输出节点的电位的上升时间；

当该第一输入节点的电位小于一第二电压电平时，该电压源通过该第二上拉晶体管提升该第四节点的电位，进而缩短该第一输出节点的电位的上升时间。

6.如权利要求3所述的电平偏移器，其特征在于，该第一上拉晶体管、该第二上拉晶体管、该第一晶体管、该第三晶体管、该第五晶体管、该第八晶体管为PMOS晶体管，该第一下拉晶体管、该第二下拉晶体管、该第二晶体管、该第四晶体管、该第六晶体管、该第七晶体管、该第九晶体管、该第十晶体管为NMOS晶体管。

7.如权利要求6所述的电平偏移器，其特征在于，该第一上拉晶体管及该第二上拉晶体管的尺寸相同于该第一下拉晶体管、该第二下拉晶体管、该第二晶体管、该第四晶体管、该第六晶体管、该第七晶体管、该第九晶体管、该第十晶体管的尺寸，并且本质上大于该第一晶体管、该第三晶体管、该第五晶体管及该第八晶体管的尺寸。

8.如权利要求3所述的电平偏移器，其特征在于，该第一晶体管、该第二晶体管、该第一上拉晶体管、该第一下拉晶体管、该第五晶体管、该第六晶体管、该第七晶体管在布局上对称于该第三晶体管、该第四晶体管、该第二上拉晶体管、该第二下拉晶体管、该第八晶体管、该第九晶体管、该第十晶体管。