CN103840832A

CN103840832A - 具有毛刺抑制能力的电流舵型数模转换电路

Info

Publication number: CN103840832A
Application number: CN201410060641.6A
Authority: CN
Inventors: 王志利; 张宁; 谢加雄
Original assignee: Shanghai Huali Microelectronics Corp
Current assignee: Shanghai Huali Microelectronics Corp
Priority date: 2014-02-21
Filing date: 2014-02-21
Publication date: 2014-06-04
Anticipated expiration: 2034-02-21
Also published as: CN103840832B

Abstract

本发明公开了一种具有毛刺抑制能力的电流舵型数模转换电路，包括寄存器、译码器、锁存器、电流源阵列及输出电路，该数模转换电路以互补的形式双端输出，由多路差分输出电流源并联构成该电流源阵列，该译码器根据该数模转换电路输入数据的不同控制该电流源阵列每个电流源选通开关的状态，进而控制输出电流流向差分输出A端或B端，使输出值与输入数据一一对应，该输出电路连接该电流源阵列的差分输出，将该电流源阵列的输出经一次或多次电流镜镜像后连接负载，本发明可以有效地降低DAC的输出端电流毛刺，并且可以在不修改电路整体结构的情况下与其他电流源结构直接融合并一起使用。

Description

具有毛刺抑制能力的电流舵型数模转换电路

技术领域

本发明涉及一种电流舵型数模转换电路，特别是涉及一种具有毛刺抑制能力的电流舵型数模转换电路。

背景技术

随着数字电视技术的快速发展，高速、较高分辨率的DAC（Digital to analogconverter，数模转换器）变得必不可少。其中，电流舵型DAC以其速度快、线性度高、效率高等诸多优点在高清电视、数字电视机顶盒等视频系统中得到广泛应用。

电流舵型DAC的基本结构如图1所示，电流舵型DAC（Current SteeringDAC）由寄存器、译码器、锁存器和电流源阵列等模块构成，输入数据经寄存器和译码器并由时钟同步后输入电流源阵列，选择控制每个电流单元的开关，使电流单元的输出流向IA端或者IB端，进而驱动外部负载。

对于电流源阵列，常用的单位电流源电路如图2所示。VB为偏置电压，常用M1作镜像基准电流，M2和M3为MOS开关，SWA和SWB为译码器输出的互补控制信号，保证在同一时间里M2和M3只有一个导通，进而选择电流源的电流流向IOA或者IOB直接用于驱动外部负载。

上述电流结构简单，但是SWA和SWB在变化的过程中，由于寄生电容耦合作用等会引起与IOA及IOB相连的负载中产生大的电流毛刺，这往往对整个DAC的动态参数和静态参数都会有影响，因此寻求新颖的电路结构变得很有必要。

发明内容

为克服上述现有技术存在的不足，本发明之目的在于提供具有毛刺抑制能力的电流舵型数模转换电路，其可以有效地降低DAC的输出端电流毛刺，并且可以在不修改电路整体结构的情况下与其他电流源结构直接融合并一起使用。

为达上述及其它目的，本发明提出一种具有毛刺抑制能力的电流舵型数模转换电路，包括寄存器、译码器、锁存器、电流源阵列，该数模转换电路还包括一输出电路，该数模转换电路以互补的形式双端输出，由多路差分输出电流源并联构成该电流源阵列，该译码器根据该数模转换电路输入数据的不同控制该电流源阵列每个电流源选通开关的状态，进而控制输出电流流向差分输出A端或B端，使输出值与输入数据一一对应，该输出电路连接该电流源阵列的差分输出，将该电流源阵列的输出经一次或多次电流镜镜像后连接负载。

进一步地，该输出电路包括两个1：m的电流镜电路，分别接于该电流源阵列的差分输出端。

进一步地，每个1:m的电流镜电路包括第一PMOS管、第二PMOS管、第三PMOS管以及第四PMOS管，该第一PMOS管漏极接该电流源阵列的输出，其源极与该第二PMOS管漏极相接，该第三PMOS管漏极输出接负载，其源极与该第四PMOS管漏极相接，该第四PMOS管源极与该第二PMOS管源极连接至电源正端，该第一PMOS管栅极与该第三PMOS管栅极相连，并接偏置电压，该第二PMOS管栅极、该第四PMOS管栅极与该第一PMOS管漏极相连，并接该电流源阵列输出。

进一步地，该输出电路包括两个1：k的电流镜电路以及两个1：m的电流镜电路，每个1：k的电流镜电路的基准连接于该电流镜阵列的差分输出端，每个1：m的电流镜电路的基准分别连接于对应的1：k的电流镜电路的镜像输出端，各1：m的电流镜电路的镜像输出端连接负载。

进一步地，每个1：k的电流镜电路包括第一NMOS管、第二NMOS管、第三NMOS管以及第四NMOS管，该第一NMOS管漏极接该电流源阵列的输出，其源极与该第二NMOS管漏极相接，该第三NMOS管漏极输出接1:m的电流镜电路，其源极与该第四NMOS管漏极相接，该第四NMOS管源极与该第二NMOS管源极连接至电源负端，该第一NMOS管栅极与该第三NMOS管栅极相连，该第二NMOS管栅极、该第四NMOS管栅极与该第一NMOS管漏极相连，并接该电流源阵列输出。

进一步地，每个1:m的电流镜电路包括第一PMOS管、第二PMOS管、第三PMOS管以及第四PMOS管，该第一PMOS管漏极接该第三NMOS管漏极，其源极与该第二PMOS管漏极相接，该第三PMOS管漏极输出接负载，其源极与该第四PMOS管漏极相接，该第四PMOS管源极与该第二PMOS管源极相连，该第一PMOS管栅极与该第三PMOS管栅极相连，并接偏置电压，该第二PMOS管栅极与该第四PMOS管栅极相连，并接该第三NMOS管漏极。

进一步地，该电流源阵列为NMOS型电流源阵列，由n个完全相同的单位电流源并联而成，每个单位电流源包括6个NMOS管，NMOS管（M1-1）和NMOS管（M2-1）构成cascode（共源-共栅或共射-共基）电流镜，NMOS管（M3-1）和NMOS管（M4-1）为选通开关，其源极接NMOS管（M1-1）和NMOS管（M2-1）构成的cascode电流镜，栅极分别接译码器的输出SWB1和SWA1，由译码器的输出SWA1和SWB1决定电流源中的电流流向支路A或支路B，NMOS管（M5-1）和NMOS（M6-1）源极和漏极均被短接，其栅极分别接译码器的输出SWA1和SWB1，源极分别接选通开关（M3-1）和选通开关（M4-1）的漏极，漏极接该输出电路，分别输出该电流源阵列的差分输出。

与现有技术相比，本发明一种具有毛刺抑制能力的电流舵型数模转换电路由多路差分输出电流源并联构成电流源阵列，通过译码器根据DAC输入数据的不同控制每个电流源选通开关的状态，进而控制输出电流流向差分输出A端或B端，使输出值与输入数据一一对应，并将电流源阵列的输出经输出电路的电流镜隔离后再输出，实现了有效降低DAC的输出端电流毛刺的目的，并且本发明可以在不修改电路整体结构的情况下与其他电流源结构直接融合并一起使用。

附图说明

图1为现有技术之电流舵型DAC的结构框图；

图2为现有技术之电流舵型DAC的单位电流源的电路示意图；

图3为本发明一种具有毛刺抑制能力的电流舵型数模转换电路的架构示意图；

图4为本发明一种具有毛刺抑制能力的电流舵型数模转换电路之第一较佳实施例的电流源阵列33及输出电路34的电路示意图；

图5为本发明一种具有毛刺抑制能力的电流舵型数模转换电路之第二较佳实施例的电流源阵列33及输出电路34的电路示意图。

图6为本发明对比传统电路的一个仿真结果对比示意图。

具体实施方式

以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。

图3为本发明一种具有毛刺抑制能力的电流舵型数模转换电路的架构示意图。如图3所示，本发明一种具有毛刺抑制能力的电流舵型数模转换电路，包括寄存器30、译码器31、锁存器32、电流源阵列33以及输出电路34，该电流舵型数模转换电路以互补的形式双端输出，电路由多路差分输出电流源并联构成电流源阵列33，译码器31根据DAC输入数据的不同控制每个电流源选通开关的状态，进而控制输出电流流向差分输出A端或B端，使输出值与输入数据一一对应，即数模转换电路的输入数据（数字信号）经寄存器30和译码器31并由时钟同步后输入电流源阵列33，选择控制电流源阵列每个电流单元的开关，进而控制输出电流流向差分输出A端或B端，使输出值与输入数据一一对应；输出电路34连接电流源阵列33的差分输出，将电流源阵列33的输出经一次或多次电流镜镜像后连接负载。在本发明较佳实施例中，电流源阵列33包括NMOS型电流源阵列和PMOS型电流源阵列两种结构。

图4为本发明一种具有毛刺抑制能力的电流舵型数模转换电路之第一较佳实施例的电流源阵列33及输出电路34的电路示意图。在本发明第一较佳实施例中，电流源阵列33为NMOS型电流源阵列，它由n个完全相同的单位电流源并联而成，这里单位电流源结构并不唯一，在此仅以图中结构进行图示。每个单位电流源都通过一个包括NMOS管M1、M2和M3的双基准电路产生镜像输出电流，该电流镜电路的镜像电流基准为Iref，以NMOS管M1-1—M6-1构成的一个单位电流源为例，SWA1和SWB1为译码器的输出信号。其中NMOS管M1-1和NMOS管M2-1构成基于M1－M3的双基准cascode电流镜；NMOS管M3-1和NMOS管M4-1为选通开关，其源极接NMOS管M1-1和NMOS管M2-1构成cascode电流镜，栅极分别接译码器的输出SWB1和SWA1，由译码器的输出SWA1和SWB1决定电流源中的电流流向支路A或支路B；NMOS管M5-1和M6-1的源极和漏极均被短接，其栅极分别接译码器的输出SWA1和SWB1，源极分别接选通开关M3-1和M4-1的漏极，漏极接输出电路34，分别输出电流源阵列33的差分输出IA和IB，M5-1和M6-1用于减小开关耦合作用引起的输出电流毛刺，例如，若前一时刻SWA1＝1而SWB1＝0时，M5-1导通而M3-1截止，漏源短路的M5-1以寄存电容的形式存储若干电荷，若当前时刻SWA1＝0而SWB1＝1，则M5-1截止而M3-1导通，漏源短路的M5-1所形成的寄存电容上存储的电荷经M3-1放电，该放电电流可以补充M3-1导通引起的电流突变，反之在M5-1截止而M3-1导通需要转变为M5-1导通而M3-1截止时，截止的漏源短路的M5-1转换为导通时的充电电流吸收M3-1导通转换为截止时的电流突变，如此在A、B节点的电流毛刺会减小。IA和IB为电流源阵列的差分输出。输出电路34包括两个部分，分别为PMOS管M4—M7（依次为第一至第四PMOS管）及PMOS管M8—M11构成的电流镜，VBias为偏置电压。这里，因为DAC为差分输出，两部分的电路结构完全相同；同时，电流镜的比例为1：m，可以有效地降低电路的功耗。其中，m为大于等于1的整数。电路输出IOA和IOB用于连接负载。在此需说明的是，虽然本发明第一较佳实施例中的电流源阵列为NMOS型电流源阵列，但本领域技术人员不难根据此电流源阵列得出对应的PMOS型电流源阵列，本发明在此不予赘述。

图5为本发明一种具有毛刺抑制能力的电流舵型数模转换电路之第二较佳实施例的电流源阵列33及输出电路34的电路示意图。在本发明第二较佳实施例中，电流源阵列33为由PMOS管构成的电流源阵列，这里单位电流源结构也不唯一，仅以图中所示为例。SWA和SWB为译码器输出的开关控制信号，IA和IB为电流源阵列33的并联输出。MOS管M2—M9和MOS管M10—M17为DAC的差分输出电路34，这两部分电路完全相同，其中，M2—M5（依次为第一至第四NMOS管）与M10—M13为NMOS管，构成1：k的电流镜电路分别连接于电流镜阵列33的差分输出端，M6-M9（依次为第一至第四NMOS管）与M14—M17为PMOS管，构成1：m的电流镜电路分别连接于两个1：k的电流镜电路，1：m的电流镜电路输出IOA和IOB用于连接负载，VBias为偏置电压。工作中，电流IA和IB分别经1：k和1：m两次电流镜镜像后连接负载。其中k和m均为大于等于1的整数。

对比传统DAC结构，在本发明中，电流源阵列的输出经电流镜隔离后可以对输出端的电流毛刺起到有效的抑制作用。图6为本发明对比传统电路的一个仿真结果对比示意图，通过对比可见，本发明之具有毛刺抑制能力的电流舵型数模转换电路对电流毛刺起到有效的抑制作用。

综上所述，本发明一种具有毛刺抑制能力的电流舵型数模转换电路由多路差分输出电流源并联构成电流源阵列，通过译码器根据DAC输入数据的不同控制每个电流源选通开关的状态，进而控制输出电流流向差分输出A端或B端，使输出值与输入数据一一对应，并将电流源阵列的输出经输出电路的电流镜隔离后再输出，实现了有效降低DAC的输出端电流毛刺的目的，并且本发明可以在不修改电路整体结构的情况下与其他电流源结构直接融合并一起使用。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims

1.一种具有毛刺抑制能力的电流舵型数模转换电路，包括寄存器、译码器、锁存器、电流源阵列，其特征在于：该数模转换电路还包括一输出电路，该数模转换电路以互补的形式双端输出，由多路差分输出电流源并联构成该电流源阵列，该译码器根据该数模转换电路输入数据的不同控制该电流源阵列每个电流源选通开关的状态，进而控制输出电流流向差分输出A端或B端，使输出值与输入数据一一对应，该输出电路连接该电流源阵列的差分输出，将该电流源阵列的输出经一次或多次电流镜镜像后连接负载。

2.如权利要求1所述的一种具有毛刺抑制能力的电流舵型数模转换电路，其特征在于：该输出电路包括两个1：m的电流镜电路，分别接于该电流源阵列的差分输出端。

3.如权利要求2所述的一种具有毛刺抑制能力的电流舵型数模转换电路，其特征在于：每个1:m的电流镜电路包括第一PMOS管、第二PMOS管、第三PMOS管以及第四PMOS管，该第一PMOS管漏极接该电流源阵列的输出，其源极与该第二PMOS管漏极相接，该第三PMOS管漏极输出接负载，其源极与该第四PMOS管漏极相接，该第四PMOS管源极与该第二PMOS管源极连接至电源正端，该第一PMOS管栅极与该第三PMOS管栅极相连，并接偏置电压，该第二PMOS管栅极、该第四PMOS管栅极与该第一PMOS管漏极相连，并接该电流源阵列输出。

4.如权利要求1所述的一种具有毛刺抑制能力的电流舵型数模转换电路，其特征在于：该输出电路包括两个1：k的电流镜电路以及两个1：m的电流镜电路，每个1：k的电流镜电路的基准连接于该电流镜阵列的差分输出端，每个1：m的电流镜电路的基准分别连接于对应的1：k的电流镜电路的镜像输出端，各1：m的电流镜电路的镜像输出端连接负载。

5.如权利要求4所述的一种具有毛刺抑制能力的电流舵型数模转换电路，其特征在于：每个1：k的电流镜电路包括第一NMOS管、第二NMOS管、第三NMOS管以及第四NMOS管，该第一NMOS管漏极接该电流源阵列的输出，其源极与该第二NMOS管漏极相接，该第三NMOS管漏极输出接1:m的电流镜电路，其源极与该第四NMOS管漏极相接，该第四NMOS管源极与该第二NMOS管源极连接至电源负端，该第一NMOS管栅极与该第三NMOS管栅极相连，该第二NMOS管栅极、该第四NMOS管栅极与该第一NMOS管漏极相连，并接该电流源阵列输出。

6.如权利要求5所述的一种具有毛刺抑制能力的电流舵型数模转换电路，其特征在于：每个1:m的电流镜电路包括第一PMOS管、第二PMOS管、第三PMOS管以及第四PMOS管，该第一PMOS管漏极接该第三NMOS管漏极，其源极与该第二PMOS管漏极相接，该第三PMOS管漏极输出接负载，其源极与该第四PMOS管漏极相接，该第四PMOS管源极与该第二PMOS管源极相连，该第一PMOS管栅极与该第三PMOS管栅极相连，并接偏置电压，该第二PMOS管栅极与该第四PMOS管栅极相连，并接该第三NMOS管漏极。

7.如权利要求1所述的一种具有毛刺抑制能力的电流舵型数模转换电路，其特征在于：该电流源阵列为NMOS型电流源阵列，由n个完全相同的单位电流源并联而成，每个单位电流源包括6个NMOS管，NMOS管（M1-1）和NMOS管（M2-1）构成cascode电流镜，NMOS管（M3-1）和NMOS管（M4-1）为选通开关，其源极接NMOS管（M1-1）和NMOS管（M2-1）构成的cascode电流镜，栅极分别接译码器的输出（SWB1和SWA1），由译码器的输出SWA1和SWB1决定电流源中的电流流向支路A或支路B，NMOS管（M5-1）和NMOS（M6-1）源极和漏极均被短接，其栅极分别接译码器的输出（SWA1和SWB1），源极分别接选通开关（M3-1）和选通开关（M4-1）的漏极，漏极接该输出电路，分别输出该电流源阵列的差分输出。