CN101179258B - 数据接收电路、数据驱动器及显示装置 - Google Patents

数据接收电路、数据驱动器及显示装置 Download PDF

Info

Publication number
CN101179258B
CN101179258B CN2007101863592A CN200710186359A CN101179258B CN 101179258 B CN101179258 B CN 101179258B CN 2007101863592 A CN2007101863592 A CN 2007101863592A CN 200710186359 A CN200710186359 A CN 200710186359A CN 101179258 B CN101179258 B CN 101179258B
Authority
CN
China
Prior art keywords
mentioned
transistor
current
signal
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101863592A
Other languages
English (en)
Other versions
CN101179258A (zh
Inventor
土弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN101179258A publication Critical patent/CN101179258A/zh
Application granted granted Critical
Publication of CN101179258B publication Critical patent/CN101179258B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Logic Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供一种数据接收电路、数据驱动器、以及显示装置，上述数据接收电路(接收电路)可以以低耗电接收高数据传送率的差动信号。上述数据接收电路具有：差动对，在第1、第2输入接收以差动形式传送数据的二值信号，包括第1导电型的第1、第2晶体管(M8 1、M82)；负荷电路，连接到上述差动对的第1、第2输出，由二极管连接的第2导电型的第1、第2晶体管(M83、M84)构成；输出电路(M87、M88)，利用和流过上述第2导电型的第1、第2晶体管(M83、M84)的电流(Ia、Ib)分别对应的电流(Ic、Id)，对输出端子(6)进行充电、放电；以及电流供给电路(M11、M12)，输出电流输入到上述第2导电型的第1、第2晶体管的至少一个。

Description

数据接收电路、数据驱动器及显示装置
技术领域
本发明涉及到一种数据接收电路及使用该数据接收电路的显示装置。
背景技术
近来，液晶显示装置除了移动电话(mobile-phone、cellular-phone)、笔记本电脑、监视器外，对大画面液晶电视机的需求也扩大了。这些液晶显示装置使用可进行高精细显示的有源矩阵驱动方式的液晶显示装置。首先，参照图10说明有源矩阵驱动方式的液晶显示装置的典型构造。此外，在图10中，通过等效电路示意性地表示与液晶显示部的1个象素连接的主要构造。
一般情况下，有源矩阵驱动方式的液晶显示装置的显示部21将半导体基板和相对基板这两张基板相对，并在其间封入液晶而形成，上述半导体基板(例如为彩色SXGA面板时，1280×3象素列×1024象素行)中，将透明的象素电极214及薄膜晶体管(TFT)213矩阵状配置，上述相对基板在整个面上形成一个透明的电极217。
在半导体基板上，数据线212和扫描线211被布线成格子状。
数据线212上，由数据驱动器23提供施加到各象素电极214的多个电平电压(灰度信号电压)。
扫描信号通过栅极驱动器22提供到扫描线211。
根据扫描信号控制具有开关功能的TFT213的导通/截止，当TFT213导通时，与数据线212的显示数据信号对应的灰度信号电压施加到象素电极214，液晶的透过率根据各象素电极214和相对基板电极217之间的电位差产生变化。并且，在TFT213截止后，也由液晶电容215和辅助电容216在一定时间内保持该电位差，从而显示图像。
1个画面数据的重写以1帧为期间(通常约0.017秒)进行，通过各扫描线按照每个象素行(每行)依次被选择，在选择期间内，灰度电压信号通过各数据线被提供到象素电极214。
显示控制器24将从未图示的微处理器(CPU)等接收的信息信号转换为时序控制信号或显示数据等。
栅极驱动器22及数据驱动器23由显示控制器24控制，必要的时钟CLK、控制信号等分别由显示控制器24提供，显示数据提供到数据驱动器23。此外，当前图像数据中数字数据是主流。
此外，在大型液晶显示装置中，显示控制器24、栅格驱动器22及数据驱动器23分别由单个的LSI构成，栅极驱动器22及数据驱动器23由与显示部21的分辨率对应的多个LSI构成。在显示部21的分辨率高时，显示控制器24也由多个LSI构成。此外，显示控制器24与栅极驱动器22或数据驱动器23之间的信号传送通常通过电路基板进行。
然而，在显示控制器24和数据驱动器23之间的信号传送(接口)中，必须传送大电容的显示数据。
因此，近来，大电容显示数据的传送采用小振幅差动信号传送方式的高速接口。
小振幅差动信号传送方式对数据进行串行传送，从而大幅减少电路基板上的信号布线根数。并且，可抑制高传送率引起的EMI(ElectroMagnetic Interference：电磁干扰)干扰，因此为小振幅的差动信号。这样一来，不仅抑制EMI干扰，并且不容易受到外部干扰的影响。并且，通过串行传送，低电压差动信号传送方式在电路基板上的信号布线根数也较少，可减少电路基板成本。
作为小振动差动信号传送方式存在以下方案，并被实际应用：
·差动电压信号方式的LVDS(Low Voltage DifferentialSignaling：低压差分信号)、RSDS(Reduced Swing Differential Signaling(低摆幅差分信号)：National Semiconductor公司的注册商标)；
·差动电流信号方式的CMADS(Current Mode AdvancedDifferential Signaling：电流模式平均差分信号)等。
在小振幅差动信号传送方式中，数据驱动器23的数据接收电路(接收电路)29接收小振幅差动信号。进一步具体而言，数据接收电路29将振幅50mV～400mV左右的小振幅差动电压信号转换为和数据驱动器23内的逻辑电路(未图示)的电源电压对应的振幅(1.5V～3.3V)。此外，小振幅差动信号为差动电流信号时，通过数据接收电路的输入级进行电流电压转换。
图12是表示代表性的数据接收电路(接收电路)的构造的一例的图。该数据接收电路将小振幅的差动输入信号放大转换为电源电压振幅(VDD和VSS)的单一的数字信号(single ended digital signal)。参照图12，该数据接收电路具有：由PMOS晶体管M81、M82构成的差动对，上述晶体管的源极共同连接到电流源M80、栅极连接到提供小振幅差动信号(IN1、IN2)的输入对(1、2)；和电流源M80，连接在高位侧电源VDD和差动对(M81、M82)的共同连接的源极之间，向差动对(M81、M82)提供电流。此外，将由晶体管Ma、Mb构成的差动对记为“差动对(Ma、Mb)”。
在差动对(M81、M82)的输出对(PMOS晶体管M81、M82的漏极)和低位侧电源VSS之间，分别连接有二极管连接的NMOS晶体管M83、M84。
具有NMOS晶体管M88，其栅极连接到二极管连接的NMOS晶体管M83的栅极(节点3)，源极连接到低位侧电源VSS，漏极连接到输出端子6，NMOS晶体管M83和M88构成电流镜。
具有NMOS晶体管M85，其栅极连接到二极管连接的晶体管M84的栅极(节点4)，源极连接到低位侧电源VSS，NMOS晶体管M84和M85构成电流镜。将由晶体管Mc和Md构成的电流镜记为“电流镜(Mc、Md)”。
具有PMOS晶体管M86，其源极连接到高位侧电源VDD，漏极和栅极连接到NMOS晶体管M85的漏极，并具有PMOS晶体管M87，其栅极连接到二极管连接的晶体管M86的栅极，源极连接到高位侧电源VDD，漏极连接到输出端子6，PMOS晶体管86和M87构成电流镜。
接着说明图12的数据接收电路的动作的概况。
接收差动输入电压(IN1、IN2)的差动对(M81、M82)向其输出对输出电流Ia、Ib。电流Ia输入到电流镜(M83、M88)的NMOS晶体管M83，从NMOS晶体管M88输出电流Ic。
电流Ib输入到电流镜(M84、M85)的NMOS晶体管M84，从NMOS晶体管M85暂时输出电流，该电流进一步输入到电流镜(M86、M87)的PMOS晶体管M86，从PMOS晶体管M87输出电流Id。
输出端子6的电位根据电流Ic和电流Id的差产生变动，转换为高电位VDD和低电位VSS的电源电压振幅的数字信号。此外，也可使各电流镜的输入电流和输出电流之比在1以上，将电流Ia和Ic的电流比、与电流Ib和Id的电流比设定为基本相等。
例如，差动输入信号(IN1、IN2)在IN1为低电平(L)、IN2为高电平(H)时，NMOS晶体管M81的栅极-源极间电压大于NMOS晶体管M82的栅极-源极间电压，差动对(M81、M82)的输出对的电流Ia、Ib为Ia＞Ib。
因此，差动对(M81、M82)的输出对的电流Ia、Ib所对应的电流Ic、Id为Ic＞Id，对输出端子6进行放电的电流Id，大于对输出端子6进行充电的电流Ic，输出端子6的输出信号OUT的电压向低位侧电源电压VSS变化。
并且，IN1为高电平(H)、IN2为低电平(L)时，各电流信号的大小关系变为相反(Ia＜Ib、Ic＜Id)，输出信号OUT的电压向高位侧电源电压VDD变化。
输出端子6的输出信号(串行的二值信号)通过后级的串行并行转换电路(未图示)，根据时序控制信号展开为多相(转换为并行信号)，最终转换为和数据线的驱动对应的驱动频率的数据信号。
此外，在专利文献1中公开了以下构造：在线对线(rail-to-rail)差动放大电路中，通过电流镜将流过n沟道差动对的负荷电路的电流折返，流入到构成p沟道差动对的负荷电路的n沟道晶体管。
专利文献1：日本专利公开平11-150427号公报
近来，搭载了液晶显示装置的电子设备得到广泛普及，特别是液晶电视的大型化、多色化(多灰度化)获得推进，要求为1680万色(RGB各8位显示数据)到10亿色(RGB各10位显示数据)以上。
并且，在桌面显示器、笔记本型微机中，对应于DVD(DigitalVersatile Disk)、因特网等数字图像源的增加，高分辨率化/多色化等高画质化得到快速发展。
因此，显示数据逐渐变大，数据传送率进一步上升，需要数据接收电路高速动作。
但是，由数据接收电路接收传送率高的差动输入信号时，寄存器的寄生电容的影响变得明显，因延迟或波形歪曲，例如产生从差动输入信号输入开始在规定时间内无法输出和该差动输入信号对应的数据信号的情况，容易产生数据取入故障。即，变为图10的显示部21中的错误显示，成为损坏液晶显示装置的显示质量的主要原因。
作为判断数据接收电路中的数据取得的切实性的指标，使用占空比。其中，占空比是相对于2个数据的脉冲宽期待值的、1个数据的数据接收电路的输出信号脉冲宽。例如，以占空比50％为理想值，必须将偏离50％的偏差限制在规定的允许范围内(例如±5％)。
当数据接收电路的输出信号的占空比超过规定的允许范围时，后级的串行并行转换电路的转换时序不匹配，导致后级电路的数据取入故障。
此外，作为偏离占空比的理想值(50％)的原因，还与构成数据接收电路的晶体管的制造工艺引起的特性偏差、温度等动作环境、以及输入到数据接收电路的小振幅差动信号的振幅或数据传送率等有关。
根据本发明人的分析可知：在图12所示的现有的数据接收电路中，接收数据传送率较高的小振幅差动信号时，当同一数据值(低电平或高电平)较长时间连续持续时，之后的不同数据值(高电平或低电平)的输出信号OUT的占空比偏离50％，占空比偏离较大时，在数据接收电路的后级电路中，产生数据取入故障引起的显示质量下降。
以下，简单易懂地说明本发明人的分析结果(此外，再次声明，以下记载不构成本发明的现有技术)。
在液晶显示装置的显示数据的信号传送(接口)中，传送显示部21上显示的所有图像的显示数据。
根据显示图案，存在同一数据值至少在一个水平期间的数分之一左右的期间内连续持续的情况。
图9是示意性地表示图12的数据接收电路中的、偏离占空比的理想值(占空比恶化)的现象的时序图。图9中表示了图12的小振幅差动信号(IN1、IN2)、及输出信号OUT的时序波形。与差动信号(IN1、IN2)的数据D1、D2、…、Dw、Dx、Dy、Dz对应的输出信号OUT的数据表示为O1、O2、…、Ow、Ox、Oy、Oz。
小振幅差动信号(IN1、IN2)和输出信号OUT的各数据的时序偏差与在图12的数据接收电路29内信号放大所需的时间相关。
在图9所示的例子中，小振幅差动信号(IN1、IN2)的数据值在从D2到Dw的较长期间保持为同一值，在为Dx时数据值再次变化。此外，该Dx在1个数据期间输出后，输出其他的数据值Dy。
小振幅差动信号的数据值从D2到Dw为止连续为同一值后，在Dx时数据值产生变化时，输出信号OUT的数据Ox从低电平(VSS)变化为高电平(VDD)，但该变化的时序和本来的位置相比，滞后延迟时间dt。
小振幅差动信号的数据值在Dx(1个数据期间)的下一个Dy时变化，输出低电平的数据Oy。
和小振幅差动信号Dx对应的输出信号OUT的数据Ox的高电平期间减少延迟时间dt，数据Ox的占空比比本来的50％低，在后级电路中存在产生数据取入故障的情况。
并且，上述输出信号OUT的占空比的恶化问题在数据接收电路29的差动对晶体管M81、M82中的一个截止时产生。
在通常动作中，在差动对晶体管M81、M82均导通的状态下动作时，也存在因动作环境变化引起的晶体管的阈值电压或设定电流值的变化、及差动信号的振幅扩大等，差动对晶体管M81、M82中的一个变为截止状态的情况。
在图12中，当输入的差动信号(IN1、IN2)的数据值(高电平/低电平)频繁变化时，即使差动对晶体管M81和M82中的一个截止，漏极和栅极连接到该截止的晶体管的漏极的NMOS晶体管(M83或M84)的栅极电位也仅下降到其阈值电压Vt。
但是，输入的差动信号(IN1、IN2)在较长期间内连续取同一数据值时，漏极和栅极连接到差动对晶体管M81和M82中截止的一个晶体管的漏极的、负荷电路的一个晶体管(M83或M84)的栅极电位，通过晶体管截止时的漏电流，进一步降低到阈值电压以下，下降到低位侧电源电压VSS附近。
在该状态下(同一数据值较长期间连续持续，负荷电路的一个晶体管(M83或M84)的栅极电位下降到低位侧电源电压VSS的附近的状态)，当输入的差动信号(IN1、IN2)的数据值改变时，该负荷电路的一个晶体管(M83或M84)的栅极电位从低位侧电源电压VSS的附近开始上升。此时的负荷电路的一个晶体管(M83或M84)的栅极电位的变化和从阈值电压附近上升时相比，栅极电容的充放电较大，因此信号电平的变化中产生延迟。
即，输入的差动信号(IN1、IN2)的数据值在较长期间连续持续取同一值时，同一数据值之后的不同数据值的输出信号OUT的占空比大幅偏离。
然而，为了避免上述占空比偏离的产生，在图12的构造中，例如可将电流源M80的电流值设定得非常大。但是，这种情况下，在所有条件下必须将差动对晶体管M81和M82设定为导通状态，因此产生数据接收电路的耗电大幅增加这一新的问题。
发明内容
因此，本发明要解决的课题是，提供一种可以以低耗电接收高数据传送率的差动信号的数据接收电路(接收电路)。
并且，本发明要解决的其他课题是，通过使用上述数据接收电路，提供一种可接收高数据传送率的差动信号的显示装置的数据驱动器。
进一步，本发明要解决的其他课题是，通过使用上述数据接收电路，提供一种低耗电、高显示质量的显示装置。
本发明公开的发明为了解决上述课题大致具有以下构造。
本发明涉及的一种数据接收电路具有：差动对，由电流源提供电流，在输入对接收差动输入信号；
第1及第2转换电路，分别接收从上述差动对的输出对输出的第1及第2电流信号，将其转换为第3及第4电流信号并输出；以及
将由上述第1及第2转换电路输出的第3及第4电流信号进行结合所获得的输出信号输出到数据接收电路的输出端子的电路，
上述第1及第2转换电路的至少一个具有：
第1晶体管，第1端子连接到第1电源，与控制端子共同连接的第2端子上输入有上述差动对的第1输出电流信号；和
第2晶体管，连接到上述第1晶体管的控制端子和第2端子连接的连接点，在控制端子上施加有第1偏压信号，
上述第1偏压信号被设定为如下电压：使输入来自上述第2晶体管的电流的上述第1晶体管的控制端子与上述第1电源的差电压和规定值相等或大于规定值。
在本发明中，上述输出信号的振幅在上述差动输入信号的振幅以上。
在本发明中，上述第2晶体管连接在上述第1晶体管的控制端子和第2端子连接的连接点、与第2电源之间。
在本发明中，上述第1晶体管的控制端子和上述第1电源的差电压或差电压的绝对值不取决于上述差动输入信号的值，而是通过来自上述第2晶体管的电流保持在上述第1晶体管的阈值电压或阈值电压的绝对值以上。
在本发明中，上述第1及第2转换电路的另一个具有：
第3晶体管，第1端子连接到上述第1电源，与控制端子共同连接的第2端子上输入有上述差动对的第2输出电流信号；和
第4晶体管，连接到上述第3晶体管的控制端子和第2端子连接的连接点，在控制端子上施加有第2偏压信号，
上述第2偏压信号被设定为如下电压：使输入来自上述第4晶体管的电流的上述第3晶体管的控制端子与上述第1电源的差电压和规定值相等或大于规定值。
在本发明中，上述第4晶体管连接在上述第3晶体管的控制端子和第2端子连接的连接点、与第2电源之间。
在本发明中，上述第3晶体管的控制端子和上述第1电源的差电压或差电压的绝对值不取决于上述差动输入信号的值，而是通过来自上述第4晶体管的电流保持在上述第3晶体管的阈值电压或阈值电压的绝对值以上。
在本发明中，上述第1及第2转换电路的另一个还具有第3晶体管，第1端子连接到上述第1电源，与控制端子共同连接的第2端子上输入有上述差动对的第2输出信号，
上述第2晶体管连接在上述第1晶体管的控制端子和第2端子连接的连接点、与上述第3晶体管的控制端子和第2端子连接的连接点之间。
本发明涉及的一种数据接收电路具有：差动对，由一端连接到第1电源的电流源驱动，包括在第1及第2输入差动地接收输入信号的第1及第2晶体管；
负荷电路，包括分别连接在上述差动对的第1及第2输出与第2电源之间、二极管连接的第3及第4晶体管；
利用和分别流过二极管连接的上述第3及第4晶体管的电流对应的电流，对数据接收电路的输出端子进行充电、放电的电路；以及
电流供给电路，输入有偏压信号，向二极管连接的上述第3及第4晶体管分别提供电流，
上述电流供给电路进行控制，以使二极管连接的上述第3及第4晶体管各自的栅极-源极间电压或其绝对值不取决于上述输入信号的值，而是保持在阈值电压或阈值电压的绝对值以上。
在本发明中，上述电流供给电路具有第5及第6晶体管，在栅极共同接收上述偏压信号，连接在二极管连接的上述第3及第4晶体管的漏极和栅极连接的连接点、与对应的电源之间。
在本发明中，上述第5及第6晶体管分别构成恒定电流源。
在本发明中，上述第5及第6晶体管分别构成源极跟随器电路。
在本发明中，上述电流供给电路具有第1导电型的第5晶体管，在栅极上接收偏压信号，连接在二极管连接的上述第2导电型的第3、第4晶体管的漏极和栅极连接的连接点之间。
在本发明中具有：第7晶体管，与二极管连接的上述第3晶体管构成第1电流镜，将过上述第3晶体管的电流的镜像电流提供到上述数据接收电路的输出端子；
第8晶体管，与二极管连接的上述第4晶体管构成第2电流镜；以及
第9及第10晶体管，构成第3电流镜，输入有上述第8晶体管的输出电流，将上述第8晶体管的输出电流的镜像电流提供到上述数据接收电路的输出端子。
在本发明中，可构成为具有：第2差动对，由一端连接到上述第2电源的电流源驱动，包括在第1及第2输入差动地接收上述输入信号的第11及第12晶体管；
第2负荷电路，包括分别连接在上述第2差动对的第1及第2输出和上述第1电源之间、二极管连接的第13及第14晶体管；以及
第2电流供给电路，分别向二极管连接的上述第13及第14晶体管提供电流，并进行控制，以使二极管连接的上述第13及第14晶体管的栅极-源极间电压或其绝对值不取决于上述输入信号的值，而是保持在阈值电压或阈值电压的绝对值以上，
上述电流供给电路具有：第15晶体管，连接在二极管连接的上述第3晶体管的漏极和栅极连接的连接点、与上述第1电源之间，与上述第13晶体管构成电流镜；和
第16晶体管，连接在二极管连接的上述第4晶体管的漏极和栅极连接的连接点、与上述第1电源之间，与上述第14晶体管构成电流镜。在本发明中，也可构成为，上述第2电流供给电路具有第17及第18晶体管，在栅极上共同接收输入的偏压信号，连接在二极管连接的上述第13及第14晶体管的漏极和栅极连接的连接点、与上述第2电源之间。
本发明涉及的一种数据接收电路，也可构成为，具有：差动对，包括在第1及第2输入差动地接收输入信号的第1及第2晶体管；
第1转换电路，输入从上述差动对输出的第1电流信号，输出第3电流信号；
第2转换电路，输入从上述差动对输出的第2电流信号，输出第4电流信号；
第1电流镜电路，接收上述第1转换电路的第3电流信号，输出其镜像电流；
第2电流镜电路，接收上述第2转换电路的第4电流信号，输出其镜像电流；
第3电流镜电路，接收上述第1电流镜电路的输出电流，输出其镜像电流；以及
电流供给电路，输入偏压信号，分别向上述第1电流镜电路的输入侧晶体管和上述第2电流镜电路的输入侧晶体管提供电流，
上述第2电流镜电路的输出端和上述第3电流镜电路的输出端的连接点连接到数据接收电路的输出端子。
在本发明中，也可构成为，具有：第2差动对，由一端连接到第3电源的电流源驱动，由在第1、第2输入差动地接收第2输入信号的第19及第20晶体管对构成；和第2负荷电路，包括连接在上述第2差动对的输出对和第4电源之间的第1及第2电阻，上述第2差动对的输出对和上述第1及第2电阻连接的连接点的电压，作为差动的上述输入信号，被提供到上述差动对的输入对。
在本发明的一种显示装置，具有单位象素，该单位象素在数据线和扫描线的交叉部上包括象素开关和显示元件，上述数据线的信号通过由上述扫描线导通的象素开关写入到显示元件，上述显示装置中，作为驱动上述数据线的数据驱动器，具有具备上述数据接收电路的数据驱动器。
根据本发明，在数据接收电路的输入级的差动对晶体管的一个截止的条件下，同一数据值较长期间连续持续时，也可抑制数据接收电路的占空比恶化，维持正常动作。因此，根据本发明，可实现能接收高数据传送率的小振幅差动信号的数据接收电路。并且，根据本发明，即使不增加消耗电流，也可实现可靠性高的动作。
进一步，根据本发明，通过使用上述数据接收电路，可实现以低耗电接收高数据传送率的小振幅差动信号的显示装置的数据驱动器。
进一步，根据本发明，通过使用上述数据接收电路，可实现低耗电、高显示质量的显示装置。
附图说明
图1是表示本发明的第1实施例的构造的图。
图2是表示本发明的第2实施例的构造的图。
图3是表示本发明的第3实施例的构造的图。
图4是表示本发明的第4实施例的构造的图。
图5是表示本发明的第5实施例的构造的图。
图6是表示本发明的第6实施例的构造的图。
图7是表示本发明的第7实施例的构造的图。
图8是对本发明和现有例的动作原理进行比较说明的图。
图9是说明现有电路的问题的时序图。
图10是表示现有的液晶显示装置的构造的一例的图。
图11是表示本发明的第8实施例的构造的图。
图12是表示现有的数据接收电路的构造的一例的图。
具体实施方式
对本发明参照附图进行以下更详细的说明。图1是表示本发明的一个实施方式的构造的图。图1中表示了可接收显示装置的高速接口中的高数据传送率的小振幅差动信号(Low Voltage DifferentialSignaling，低压差动信号)的数据接收电路(接收器电路)的构造。
参照图1，本实施方式的数据接收电路具有：差动对(M81、M82)，由电流源(M80)提供电流，在输入对接收小振幅差动信号(IN1、IN2)；第1及第2转换电路，接收从差动对(M81、M82)的输出对输出的第1和第2输出电流信号，分别生成并输出对应的电流信号；以及输出电路(M87、M88)，将通过第1及第2转换电路转换的电流信号结合，从输出端子(6)输出电源电压振幅(VDD-VSS)的二值的输出信号(OUT)。
在本实施方式中，第1转换电路具有：第1晶体管(M83)，其第1端子连接到第1电源(VSS)，向与控制端子共同连接的第2端子输入差动对(M81、M82)的第1输出电流信号；和第2晶体管(M11)，连接在第1晶体管(M83)的控制端子和第2端子的连接点。
在第1转换电路中，向第2晶体管(M11)的控制端(栅极)施加控制第2晶体管(M11)的电流的偏压信号(BP1)，以使第1晶体管(M83)的控制端子和第1电源(VSS)之间的电位差在规定值(第1晶体管(M83)的阈值电压的绝对值)以上。
在第1转换电路中，由于第1晶体管(M83)中流过由第2晶体管(M11)提供的电流，因此第1晶体管(M83)的控制端子的电位相对于第1电源(VSS)，保持在阈值电压(Vt)以上。因此，即使在差动信号(IN1、IN2)的IN1连续取同一数据值、差动对(M81、M82)中的一个晶体管(M81)长时间截止时，也可维持正常动作。
并且，在本实施方式中，第2转换电路具有：第3晶体管(M84)，其第1端子连接到第1电源(VSS)，向与控制端子共同连接的第2端子输入差动对(M81、M82)的第2输出电流信号；和第4晶体管(M12)，连接在第3晶体管(M84)的控制端子和第2端子的连接点。
在第2转换电路中，向第4晶体管(M12)的控制端子(栅极)施加控制第4晶体管(M12)的电流的偏压信号(BP1)，以使第3晶体管(M84)的控制端子和第1电源(VSS)的电位差在规定值(第3晶体管(M84)的阈值电压的绝对值)以上。
在第2转换电路中，由于第3晶体管(M84)中流过由第4晶体管(M12)提供的电流，因此第3晶体管(M84)的控制端子的电位相对于第1电源(VSS)，保持在阈值电压以上。因此，即使在差动信号(IN1、IN2)的IN2连续取同一数据值、差动对(M81、M82)的另一个晶体管(M82)长时间截止时，也可维持正常动作。
并且，在第1转换电路中也可以是如下构造：将第2晶体管(M11)连接在第1晶体管(M83)的第2端子和控制端子连接的连接点、与第2电源(VDD)之间。
并且，在第2转换电路中也可以是如下构造：将第4晶体管(M12)连接在第3晶体管(M84)的第2端子和控制端子连接的连接点、与第2电源(VDD)之间。
在本实施方式中，从第2及第4晶体管(M11、M12)分别提供到第1及第3晶体管(M83、M84)的电流和电流源(M80)的电流相比，可以是非常小的电流值，基本不会增加耗电。
根据本实施方式涉及的数据接收电路，其构造是从第2及第4晶体管(M11、M12)向构成差动对(M81、M82)的负荷电路的晶体管(M83、M84)分别提供电流，从而在差动对(M81、M82)中的一个截止的条件下，即使在较长时间连续接收同一数据值的小振幅差动信号(IN1、IN2)的情况下，也可抑制输出信号(OUT)的占空比恶化，实现可靠性高的动作。因此，向差动对(M81、M82)提供尾电流的电流源(M80)不需要设定为在各种动作环境条件下差动对(M81、M82)两者都均在导通状态下动作的非常大的电流值，可减小至必要的最小限度的电流值。结果可抑制消耗电流的增加，有助于抑制、降低耗电的增大。
根据本实施方式涉及的数据接收电路，图9所示的延迟dt等被消除，可确保与输入信号的占空比对应的输出信号的占空比，提高高速动作的界限值，可应对更高数据传送率的小振幅差动信号。
在本实施方式中，第1转换电路具有第1晶体管(M83)和构成第1电流镜的晶体管(M88)，第1电流镜(M83、M88)输入从差动对(M81、M82)的输出对输出的第1输出电流信号(Ia)，并将其转换为从输出端子(6)流向第1电源(VSS)侧的电流信号(Ic)。
在本实施方式中，第2转换电路具有第3晶体管(M84)和构成第2电流镜的晶体管(M85)，并具有接收该晶体管(M85)的输出电流的第3电流镜(M86、M87)。第2电流镜(M84、M85)及第3电流镜(M86、M87)输入从差动对(M81、M82)的输出对输出的第2输出电流信号(Ib)，并将其转换为从第2电源(VDD)流入到输出端子(6)的电流信号(Id)。
第1电流镜(M83、M88)、第2电流镜(M84、M85)各自的输入端(二极管连接的M83、M84的漏极和栅极的连接点)可直接连接到差动对(M81、M82)的输出对。
此外，在本实施方式中，第1电流镜(M83、M88)及第2电流镜(M84、M85)各自的输入端、与差动对(M81、M82)的输出对之间，也可连接不含有二极管连接的晶体管的转换电路或规定的元件。对于输入了差动对(M81、M82)的输出对的输出电流信号的、最上位的二极管连接的晶体管，具有将其栅极-源极间电压保持控制在规定值(该晶体管的阈值电压Vt的绝对值)以上的电流供给电路是非常重要的。将共射共基/电流镜电路等、晶体管多级纵向层积的电路作为差动对的负荷电路设置时，对于最上位的二极管连接的晶体管，将该栅极-源极间电压保持控制在规定值(阈值电压的绝对值)以上。
通过最上位的二极管连接的晶体管的栅极-源极间电压的控制，下位的二极管连接的晶体管的栅极-源极间电压被自动控制为规定值以上。
图4是表示本发明的其他实施方式的构造的图。参照图4，本实施方式的数据接收电路具有：小振幅的差动信号(IN1、IN2)；电源电压振幅(VDD-VSS)的输出信号(OUT)；差动对(M81、M82)，由电流源(M80)提供电流，由输入对接收差动信号(IN1、IN2)第1及第2转换电路，接收由差动对(M81、M82)的输出对输出的第1及第2输出电流信号，分别输出对应的电流；以及输出端子(6)，将通过第1及第2转换电路转换输出的电流信号结合，输出输出信号(OUT)。
第1转换电路具有：第1晶体管(M83)，第1端子连接到第1电源(VSS)，向与控制端子共同连接的第2端子输入差动对(M81、M82)的上述第1输出电流信号；和第2晶体管(M31)，连接在第1晶体管(M83)的控制端子和第2端子的连接点。
向第2晶体管(M31)的控制端施加控制第2晶体管(M31)的电流的偏压信号(BN3)，以使第1晶体管(M83)的控制端子和第1电源(VSS)之间的电位差在规定值(第1晶体管(M83)的阈值电压的绝对值)以上。
并且，第2转换电路具有第3晶体管(M84)，其第1端子连接到第1电源(VSS)，向与控制端子共同连接的第2端子输入上述差动对(M81、M82)的第2输出电流信号，第2晶体管(M31)连接在第1晶体管(M83)的第2端子和控制端子连接的连接点、与第3晶体管(M84)的第2端子和控制端子连接的连接点之间。
在本实施方式中，二极管连接的第1和第3晶体管(M83、M84)的共同连接的控制端子和第2端子的连接点的各电位根据差动信号(IN1、IN2)，在一个为高电位时，另一个为低电位。
低电位侧的连接点在与第1电源(VSS)的电位差小于阈值电压(Vt)时，通过偏压信号(BN3)从高电位侧的连接点提供电流，因此第1及第3晶体管(M83、M84)的控制端子的电位相对于第1电源(VSS)保持在阈值电压(Vt)以上。
因此，即使在差动信号(IN1、IN2)连续为同一数据值、差动对晶体管(M81、M82)中的一个长时间截止时，也可维持正常动作。
根据本实施方式，高速动作的界限值提高，可应对更高的数据传送率的小振幅差动信号。并且，根据本实施方式，还可降低向差动对(M81、M82)提供电流的电流源(M80)的电流值，降低耗电。以下根据实施例进行说明。
(实施例)
(实施例1)
图1是表示本发明的第1实施例的构造的图。并且，图1所示的构造将本发明适应于如下数据接收电路(接收电路)：将显示装置的高速接口中的高数据传送率的小振幅差动信号放大转换为电源电压振幅的脉冲信号。参照图1，本实施例的数据接收电路具有图12的电路构造中的、电流分别向二极管连接的NMOS晶体管M83、M84流入的电流源晶体管M11、M12。在图1中，对于和图12相同构造的要素标以相同的参照标号。并且，在图1中，各电流镜在输入电流和镜像电流的比、差动对(M81、M82)的输出电流信号Ia、Ib及晶体管M88、M87的电流信号Ic、Id的关系方面，与图12所示的构造相同。
具体而言，参照图1，本实施例的数据接收电路具有：由PMOS晶体管M81、M82构成的差动对(记为差动对(M81、M82))，其栅极连接到接收小振幅的差动信号(IN1、IN2)的输入对(1、2)；和电流源M80，一端连接到高位侧电源VDD，另一端连接到差动对(M81、M82)的共同源极，向差动对(M81、M82)提供电流，差动对(M81、M82)的输出对(PMOS晶体管M81、M82的漏极)、与低位侧电源VSS之间分别连接有二极管连接的NMOS晶体管M83、M84(负荷电路)。
本实施例的数据接收电路具有NMOS晶体管M88，其栅极连接到二极管连接的NMOS晶体管M83的栅极(节点3)、源极连接到低位侧电源VSS、漏极连接到输出端子6。NMOS晶体管M83和M88构成电流镜。
本实施例的数据接收电路具有NMOS晶体管M85，其栅极连接到二极管连接的晶体管M84的栅极(节点4)、源极连接到低位侧电源VSS。NMOS晶体管M84和M85构成电流镜。
并且，本实施例的数据接收电路具有PMOS晶体管M86，其源极连接到高位侧电源VDD、漏极和栅极连接到NMOS晶体管M85的漏极，并且具有PMOS晶体管M87，其栅极连接到二极管连接的晶体管M86的栅极、源极连接到高位侧电源VDD、漏极连接到输出端子6，PMOS晶体管M86和M87构成电流镜。
进一步，本实施例的数据接收电路具有：PMOS晶体管M11，连接在节点3和高位电源VDD之间，其栅极上施加有偏压信号BP1；和PMOS晶体管M12，连接在节点4和高位电源VDD之间，其栅极上施加有偏压信号BP1。PMOS晶体管M11、M12分别形成恒定电流源。
在本实施例中，二极管连接的NMOS晶体管M83、M84通过由电流源M11、M12提供的电流，栅极-源极间电压与差动对(M81、M82)的动作无关(因此，不取决于输入差动信号的值)地保持在阈值电压Vt以上。这样一来，即使在差动对(M81、M82)中的一个长时间连续截止时，NMOS晶体管M83、M84也不会截止，可正常动作。
并且，在本实施例中，电流源M11、M12的电流I1和电流源M80的电流Is相比，可以是非常小的电流，因此耗电基本不会增加。这构成了本发明的特征之一。
此外，通过将接收差动对(M81、M82)的输出对的电流信号的、最上位的二极管连接的NMOS晶体管M83、M84的栅极-源极间电压保持控制在阈值电压Vt以上，从而不仅包括晶体管M83、M84的最上位(此时，配置成最接近VSS)的电流镜(M83、M88)、(M84、M85)，而且包括下位的电流镜(M86、M87)在内的各晶体管的栅极-源极间电压均保持在阈值电压以上。
图8是用于对比说明图1的本实施例的作用效果、与作为比较例的图12的构造的作用效果的图。图8表示与二极管连接的NMOS晶体管M83、M84的漏极-源极间电流(IDS)对应的栅极-源极间电压(VGS)的特性曲线。二极管连接的晶体管M83、M84具有同一特性。在图8中，将差动对(M81、M82)中的一个导通、另一个截止的状态下的、二极管连接的NMOS晶体管M83、M84的动作点A、B、C表示在特性曲线上。
图8的动作点A是连接到差动对(M81、M82)中导通的晶体管的、二极管连接的NMOS晶体管(M83或M84)的动作点。动作点A的漏极-源极间电流接近电流源M80的电流Is。
图8的动作点B是连接到输入短时间内变化的差动信号的差动对(M81、M82)的截止的晶体管的、二极管连接的NMOS晶体管(M83或M84)的动作点。动作点B的栅极-源极间电压(＝Vb)接近阈值电压Vt，漏极-源极间电流是非常小的值。
图8的动作点C是连接到输入长时间保持恒定的差动信号的差动对(M81、M82)的截止的晶体管的、二极管连接的NMOS晶体管(M83或M84)的动作点。在动作点C，栅极-源极间电压(＝Vc)是比阈值电压Vt非常小的值Vc，漏极-源极间电流基本为0。
在图12的数据接收电路中，接收短时间内变化的差动信号时，二极管连接的NMOS晶体管M83和M84在动作点A和B之间变化。但是，当接收长时间恒定的差动信号时，连接到差动对(M81、M82)的截止的晶体管的、二极管连接的晶体管通过截止/漏电流，栅极电容的电荷放电，从动作点B逐渐转移到动作点C。此外，动作点C在上述二极管连接的晶体管、与差动对(M81、M82)的截止的晶体管的各自的截止/漏电流平衡的位置上变为稳定状态。并且，不仅二极管连接的NMOS晶体管M83和M84，而且将差动对(M81、M82)的截止的晶体管的输出电流依次转换的各电流镜的二极管连接的晶体管也在各自的特性曲线上转移到和动作点C相同的动作点。
并且，差动信号从长时间恒定的状态变化时，处于截止状态的二极管连接的晶体管从图8的动作点C向导通状态的动作点A变化。
但是，从图8的动作点C到A的变化和从动作点B到A的变化相比，栅极-源极间电压的电位差较大。因此，从动作点C向A变化时，栅极电容(节点3、4的电容)的充电所需的时间变长。即，这是使输出信号OUT产生延迟、使占空比恶化的原因。
与之相对，在图1所示的本实施例的数据接收电路中，二极管连接的NMOS晶体管M83、M84通过由电流源晶体管M11、M12提供的电流，任何栅极-源极间电压均不会比动作点B低。因此，即使在接收长时间恒定的差动信号(IN1、IN2)时，二极管连接的NMOS晶体管M83、M84的动作点也在图8的A和B之间变化。因此，图1所示的本实施例的数据接收电路可将输出信号的占空比保持在理想值附近。
根据本实施例，通过所述构造，可提高高速动作的界限值，可应对更高的数据传送率的小振幅差动信号。
此外，差动对(M81、M82)均不截止的构造的数据接收电路中，二极管连接的NMOS晶体管M83、M84的动作点变成在图8的动作点A、B之间的范围内位于动作点A、B的内侧的动作点(例如A’、B’)。
并且，在图8中，在动作点A和动作点B的范围内，特性曲线的斜率(＝ΔVGS/ΔIDS)比动作点C和动作点B的范围平缓，相对于晶体管的漏极-源极间电流IDS的变化ΔIDS，栅极-源极间电压VGS的变化ΔVGS较小。
因此，即使在动作点A和动作点B范围内多少产生变动，对占空比的影响也小。
然而，在图12的现有的数据接收电路中，为了防止占空比恶化，可以将差动对(M81、M82)控制为各晶体管总是导通。但是，这样一来也如上所述，必须将电流源M80的电流值设定得非常大，耗电显著增加。
与之相对，在图1所示的本实施例的数据接收电路中，电流源M80的电流值可以是现有的电流值，由偏压BP1规定了电流值的电流源M11和M12的电流值也可以是比电流源M80的电流值小的值，从而和现有构造(电流源M80的电流值大)相比，可抑制耗电增加，同时可进行高速动作。
(实施例2)
接着说明本发明的第2实施例。图2是表示本发明的第2实施例的构造的图。本实施例是图1所示的第1实施例的应用例。
参照图2，本实施例的数据接收电路是在图12的数据接收电路上附加电路90的构造。电路90以外的构造和图12为同一构造，省略其说明。在图2中，对于和图12相同的构成要素标以相同的参照标号。
电路90具有：由NMOS晶体管M91、M92构成的差动对，共同源极连接到电流源M90、栅极分别连接到接收小振幅差动信号(IN1、IN2)的输入端子1、2；二极管连接的PMOS晶体管M93、M95，连接在高位侧电源VDD和差动对晶体管M91、M92的漏极之间；NMOS晶体管M13，源极连接到低位侧电源VSS，栅极接收偏压BN1，漏极连接到PMOS晶体管M93的栅极(节点8)；NMOS晶体管M14，源极连接到低位侧电源VSS，栅极接收偏压BN1，漏极连接到PMOS晶体管M95的栅极(节点7)；PMOS晶体管M94，源极连接到高位侧电源VDD，栅极连接到PMOS晶体管M93的栅极；以及PMOS晶体管M96，源极连接到高位侧电源VDD，栅极连接到PMOS晶体管M95的栅极。PMOS晶体管M94的漏极连接在二极管连接的NMOS晶体管M84的漏极和栅极的连接点。PMOS晶体管M96的漏极连接在二极管连接的NMOS晶体管M83的漏极和栅极的连接点。PMOS晶体管M93、M94构成电流镜。并且，PMOS晶体管M95、M96构成电流镜。
在差动对(M91、M92)的负荷电路(二极管连接的PMOS晶体管M93、M95)上总是提供来自由偏压BN1偏置的电流源M13、M14的电流(吸收电流)，因此即使在差动信号(IN1、IN2)的数据值连续恒定时，二极管连接的PMOS晶体管M93、M95的栅极-源极间电压(栅极电压-VDD)的绝对值也在PMOS晶体管的阈值电压Vt的绝对值以上。这样一来，即使在差动对(M91、M92)中的一个长时间截止时，PMOS晶体管M93、M95也不会截止，可以进行无延迟的动作。并且，从PMOS晶体管M94、M96的漏极向构成差动对(M81、M82)的负荷电路的、二极管连接的NMOS晶体管M84、M83分别提供电流(晶体管M93、M95的镜像电流)。因此，即使在差动信号(IN1、IN2)的数据值连续恒定时，二极管连接的NMOS晶体管M83、M84的栅极-源极间电压(栅极电压-VSS)也在NMOS晶体管的阈值电压Vt以上。
图2所示的本实施例的数据接收电路的构造是，由PMOS差动对(M81、M82)及NMOS差动对(M91、M92)接收差动信号(IN1、IN2)。这样一来，无论差动信号(IN1、IN2)的信号电位为从低位侧电源VSS到高位侧电源VDD的任意电平的信号，均可以接收。另一方面，图12及图1的数据接收电路无法接收PMOS差动对(M81、M82)截止的高位侧电源VDD附近的信号电位的差动信号(IN1、IN2)。
并且，在图2所示的本实施例的数据接收电路中，通过从电流源M13、M14提供的电流，将接收差动对(M91、M92)的输出电流信号的最上位的二极管连接的晶体管M93、M95的栅极-源极间电压保持在阈值电压以上。这样一来，不仅包括晶体管M93、M95的最上位的电流镜(M93、M94)、(M95、M96)，而且包括其下位的电流镜(M83、M88)、(M84、M85)、(M86、M87)的各晶体管的栅极-源极间电压也保持在阈值电压以上。
此外，晶体管M83、M84是接收差动对(M81、M82)的输出电流信号的最上位的二极管连接的晶体管，但相对于差动对(M91、M92)的输出电流信号位于下位，因此晶体管M83、M84的栅极-源极间电压也由电流源M13、M14控制在阈值电压以上。该控制即使在差动对(M91、M92)截止的低位侧电源电压VSS附近的信号电位的差动信号时也进行。
因此，图2所示的本实施例的数据接收电路具有和图1相同的效果，进一步可接收电源电压范围的任意电平信号的小振幅差动信号。
(实施例3)
以下说明本发明的第3实施例。图3是表示本发明的第3实施例的构造的图。在图3中，对于和图1相同的构成要素采用同一参照标号。参照图3，本实施例的数据接收电路改变图1所示的数据接收电路的PMOS晶体管M11、M12的极性，置换为NMOS晶体管M21、M22。
NMOS晶体管M21、M22的栅极上施加偏压信号BN2。NMOS晶体管M21、M22以外的构造和图1相同，省略其说明。
NMOS晶体管M21、M22不是恒定电流源，以源极跟随(Sourcefollower)方式连接。NMOS晶体管M21、M22通过偏压信号BN2，在二极管连接的NMOS晶体管M83或M84的栅极-源极间电压在阈值电压Vt以下时，提供电流，起到将晶体管M83或M84的栅极-源极间电压保持在阈值电压以上的作用。
从NMOS晶体管M21、M22的源极提供到晶体管M83或M84的电流是和晶体管M83或M84的栅极与漏极的连接点、与偏压信号BN2的电位差对应的值的电流，即，是和NMOS晶体管M21、M22各自的栅极-源极间电压对应的值的电流。
如上所述，在图3所示的本实施例的数据接收电路中，进行将二极管连接的NMOS晶体管M83、M84的栅极-源极间电压保持在阈值电压以上的控制。因此，本实施例也具有和图1的第1实施例相同的效果。
(实施例4)
接着说明本发明的第4实施例。图4是表示本发明的第4实施例的构造的图。在图4中，对和图12相同的构成要素使用同一参照标号。参照图4，本实施例的数据接收电路的构造是，在图12的现有的数据接收电路上附加在栅极接收偏压BN3的NMOS晶体管M31。
NMOS晶体管M31连接在二极管连接的NMOS晶体管M83、M84各自的栅极和漏极的连接点(节点3及4)之间，在栅极上施加有偏压信号BN3。晶体管M31以外的构造和图12相同，省略其说明。
NMOS晶体管M31起到以下作用：通过偏压信号BN3的控制，当二极管连接的NMOS晶体管M83、M84中的一个栅极-源极间电压在阈值电压以下时，从二极管连接的NMOS晶体管M83、M84中的另一个栅极和漏极的连接点提供电流，保持在阈值电压以上。
此时的供给电流是和晶体管M83、M84的低电位侧的栅极和漏极的连接点、与偏压信号BN3的电位差对应的电流。
NMOS晶体管M31起到和图3的NMOS晶体管M21、M22相同的作用。但是，相对于图3的源极跟随器构造的NMOS晶体管M21、M22从高位侧电源VDD提供电流，在图4的构造中，NMOS晶体管M31从NMOS晶体管M83和M84中高电位侧的晶体管的栅极和漏极的连接点，向低电位侧的晶体管的漏极提供电流。
因此，在图4所示的本实施例中，不会由于附加NMOS晶体管M31而增加耗电。并且，由偏压信号BN3控制的NMOS晶体管M31的电流从晶体管M83、M84的高电位侧的栅极和漏极的连接点向低电位侧的栅极和漏极的连接点流动，但是当低电位侧的栅极和漏极的连接点在阈值电压Vt以上时，可控制为停止NMOS晶体管M31的电流供给。因此，不会对数据接收电路的动作产生影响。
如上所述，在图4所示的本实施例的数据接收电路中，进行将二极管连接的NOMS晶体管M83、M84的栅极-源极间电压保持在阈值电压以上的控制，具有和图1所示的上述第1实施例相同的效果。
(实施例5)
接着说明本发明的第5实施例。图5是表示本发明的第5实施例的构造的图。参照图5，本实施例的数据接收电路具有：由栅极连接到接收小振幅差动信号(IN1、IN2)的输入对(1、2)的PMOS晶体管M81、M82构成的差动对；和电流源M80，一端连接到高位侧电源VDD、另一端连接到差动对(M81、M82)的共同源极。
差动对(M81、M82)的输出对上连接有接收输出电流信号、进行向对应的输出电流信号转换的转换的转换电路IE1、IE2。在本实施例中，作为直接连接差动对(M81、M82)的输出对的电路，不含有二极管连接的晶体管。转换电路IE1、IE2只要是输入电流并输出对应的电流的电路，则可使用任意的构造。例如转换电路IE1、IE2也可具有：连接在晶体管M81、M82的漏极和电源VSS之间的电流源(未图示)；和晶体管(未图示)，源极连接到电源VSS，栅极连接到晶体管M81、M82的漏极，将漏极电流作为输出电流。
转换电路IE1的输出电流信号通过电流镜(M71、M72)、(M73、M74)转换，晶体管M74的输出电流信号是从输出端子6到低位侧电源VSS的放电电流。
并且，转换电路IE2的输出电流信号通过电流镜(M75、M76)转换，晶体管M76的输出电流信号是从高位侧电源VDD到输出端子6的充电电流。
在构成电流镜(M71、M72)的二极管连接的晶体管M71的栅极和漏极的连接点，连接有源极连接到低位侧电源VSS、栅极上施加有偏压信号BN4的NMOS晶体管M41。并且，在构成电流镜(M75、M76)的二极管连接的晶体管M75的栅极和漏极的连接点，连接有源极连接到低位侧电源VSS、栅极上施加有偏压BN4的NMOS晶体管M42。晶体管M41、M42形成恒定电流源。
在本实施例中，和上述第1至第4实施例不同，二极管连接的晶体管是不与差动对(M81、M82)的输出对直接连接的构造。这种情况下，通过具有电流供给电路(晶体管M41、M42)，将接收差动对(M81、M82)的输出电流信号的最上位的二极管连接的晶体管M71、M75的栅极-源极间电压控制在阈值电压以上，从而可实现和图1同样的作用及效果。
并且，电流供给电路(晶体管M41、M42)也可如图3所示变更为源极跟随器连接构造，或如图4所示变更为连接在晶体管M71、M75的各栅极和漏极的连接点之间、在栅极上接收偏压信号的1个晶体管。
(实施例6)
以下说明本发明的第6实施例。图6是表示本发明的第6实施例的构造的图。参照图6，本实施例的数据接收电路在图1的数据接收电路的输入对(1、2)的前级具有将差动信号的振幅放大的电路50。尤其是当输入的小振幅差动信号的振幅非常小时，和由图1的数据接收电路直接接收该差动信号相比，由图1的数据接收电路接收将输入的小振幅差动信号放大为规定倍数的振幅的差动信号的构造更好。例如，将50mV振幅的差动信号转换为3.2V的电源电压振幅的输出信号时，信号振幅放大为64倍。当用图1的数据接收电路实现64倍的放大率时，需要显著增加晶体管的尺寸或电流。但是，通过由电路50和图1的数据接收电路分担放大率(例如，分别分担8倍的放大率等)，可有效构成各电路。
电路50具有：PMOS差动对(M51、M52)，共同源极连接到电流源M50、在输入对(11、12)接收小振幅差动信号(IN01、IN02)；电流源M50，一端连接到高位侧电源VDD、向差动对(M51、M52)提供电流；以及在差动对(M51、M52)的输出对和低位侧电源VSS之间作为负荷电路的电阻元件R53和R54。差动对(M51、M52)的输出对和电阻元件R53、R54的连接点分别连接到差动对(M81、M82)的输入对(1、2)，输出差动信号(IN1、IN2)。电路50以外的构造和图1相同，省略其说明。并且，在图6中，对于和图1相同的构成元件，标以同一参照标号。
在电路50中，由于负荷电路是电阻元件R53、R54，因此不会如图12所示的电路，产生在负荷电路为二极管连接的晶体管时所产生的占空比的恶化(作为差动信号，同一数据值连续持续时产生的占空比的恶化)。
另一方面，接收从小振幅差动信号(IN01、IN02)以规定倍数放大振幅的差动信号(IN1、IN2)的差动对(M81、M82)即使在通常动作时，一个差动晶体管截止的概率也变高。因此，接收电路50的输出差动信号的电路在图12的构造下，切实地产生占空比的恶化。
因此，在本实施例中，接收电路50的输出差动信号的电路使用参照图1所说明的第1实施例的构造。
通过上述构造，在本实施例(图6)中，不会产生占空比的恶化，通过电路50对差动信号的放大作用，可实现能进行比图1更稳定的高速动作的数据接收电路。
此外，电路50当然也可以是和图6不同构造的具有差动信号的振幅放大作用的电路。
以上，参照图1至图6，说明了本发明的数据接收电路的实施例，在图1至图6中，替换晶体管及电源的极性的构造当然也具有同样的作用及效果。
(实施例7)
图7是表示具有图1至图6所示的上述各实施例的数据接收电路之一的显示装置的数据驱动器的构造的图。图7用框图表示了数据驱动器的主要部分。
参照图7，该数据驱动器具有：数据接收电路41、串行并行转换电路42、锁存地址选择器及锁存器43、电平移动器44、数字模拟转换电路45、输出缓冲器46、以及参照电压生成电路47。
数据接收电路41由图1至图6的数据接收电路构成，该电路以小振幅差动信号接收显示数据。数据接收电路41的输出信号输入到串行并行转换电路42，根据时序控制信号1，转换为降低频率的多相数据信号。锁存地址选择器及锁存器43输入多相数据信号，根据时序控制信号2，确定数据锁存的时序，锁存显示数据，并且以规定的时序将和输出数对应的显示数据通过电平移动器44一起输出到数字模拟转换电路45。数字模拟转换电路45将由参照电压生成电路生成的参照电压，根据显示数据(数字数据)按各输出分别选择，并输出到输出缓冲器46。输出缓冲器46将输入的参照电压放大转换为灰度电压信号，输出到数据线。
此外，一般情况下，数据接收电路41、串行并行转换电路42、锁存地址选择器及锁存器43由逻辑用的低压电路(VDD＝1.5V～3.3V)构成，其他电路模块由模拟用高压电路(VDD2＝5V～20V)构成。
图7所示的数据驱动器可适用参照图1至图6说明的各实施例的数据接收电路。如上所述，图1至图6所示的数据接收电路可通过高速动作接收大容量的显示数据，并且在后级电路中，可进行没有数据取入故障的、可靠性高的动作。进一步，图1至图6所示的数据接收电路可实现低耗电。
将图7所示的数据驱动器用作图10的液晶显示装置的数据驱动器29，可实现高显示质量的液晶显示装置。并且，可实现低耗电。
(实施例8)
图11是表示移动电话等移动用液晶显示装置的构造的图。图11中，显示部31的象素构造和图10的显示部21相同。
显示部31的分辨率和大型液晶显示装置相比较低，栅极驱动器32或数据驱动器33可分别由单一的LSI构成。此外，在图11中，数据驱动器33与显示控制器34一体形成控制器驱动器35。和图10同样地，栅极驱动器32及数据驱动器33由显示控制器34控制。并且，控制器驱动器35中输入和整个画面对应的显示数据。在显示数据朝向控制器驱动器35的信号传送中，也采用信号布线根数较少、可抑制EMI(Electro Magnetic Interference)干扰的、小振幅差动信号传送方式的高速接口。
数据接收电路39被设置在控制器驱动器35的输入部，由数据接收电路39接收的显示数据通过串行并行转换电路(未图示)输入到显示控制器34，与所需的时钟CLK、控制信号等共同提供到数据驱动器33。此外，控制器驱动器35的主要部分的模块构造是：在图7的模块构造的串行并行转换电路42、和锁存地址选择器及锁存器43之间加入显示控制器34的功能模块。并且，在移动用途的驱动器中，也存在具有存储器电路的情况。
近来，在移动用途的液晶显示装置中，高分辨率、多色化也取得进展，因此对可高速处理大容量显示数据的控制器驱动器35的要求也越来越高。显示数据的大容量化下的数据接收电路39的问题点与参照图10及图12说明的大型液晶显示装置的情况相同。
图1至图6所示的各实施例的数据接收电路也适用于图11所示的移动用途的液晶显示装置。
即，通过适用图1至图6所示的各实施例的数据接收电路，控制器驱动器35可接收大容量的显示数据，并且可进行不存在数据取入故障的、可靠性高的动作。并且可实现低耗电。此外，还可实现具有显示质量高、低耗电的液晶显示装置的移动电话等移动电子设备。
以上，根据上述实施例说明了本发明，但本发明不限于上述实施例的构造，在本发明的范围内，当然也包括本领域技术人员可获得的各种变形、修正。

Claims (25)

1.一种数据接收电路，其特征在于，具有：
差动对，由电流源提供电流，在输入对接收差动输入信号；
第1及第2转换电路，分别接收从上述差动对的输出对输出的第1及第2电流信号，将其转换为第3及第4电流信号并输出；以及
将由上述第1及第2转换电路输出的第3及第4电流信号进行结合所获得的输出信号输出到数据接收电路的输出端子的电路，
上述第1及第2转换电路中的一个具有：
第1晶体管，第1端子连接到第1电源，与控制端子共同连接的第2端子上输入有上述差动对的第1输出电流信号；和
第2晶体管，连接到上述第1晶体管的控制端子和第2端子连接的连接点，在控制端子上施加有第1偏压信号，
上述第1偏压信号被设定为如下电压：使输入来自上述第2晶体管的电流的上述第1晶体管的控制端子与上述第1电源的差电压和上述第1晶体管的阈值电压的绝对值相等或大于上述第1晶体管的阈值电压的绝对值。
2.根据权利要求1所述的数据接收电路，其特征在于，
上述输出信号的振幅在上述差动输入信号的振幅以上。
3.根据权利要求1所述的数据接收电路，其特征在于，
上述第2晶体管连接在上述第1晶体管的控制端子和第2端子连接的连接点、与第2电源之间。
4.根据权利要求1所述的数据接收电路，其特征在于，
上述第1晶体管的控制端子和上述第1电源的差电压或差电压的绝对值不取决于上述差动输入信号的值，而是通过来自上述第2晶体管的电流保持在上述第1晶体管的阈值电压或阈值电压的绝对值以上。
5.根据权利要求1所述的数据接收电路，其特征在于，
上述第1及第2转换电路的另一个具有：
第3晶体管，第1端子连接到上述第1电源，与控制端子共同连接的第2端子上输入有上述差动对的第2输出电流信号；和
第4晶体管，连接到上述第3晶体管的控制端子和第2端子连接的连接点，在控制端子上施加有第2偏压信号，
上述第2偏压信号被设定为如下电压：使输入来自上述第4晶体管的电流的上述第3晶体管的控制端子与上述第1电源的差电压和规定值相等或大于规定值。
6.根据权利要求5所述的数据接收电路，其特征在于，
上述第4晶体管连接在上述第3晶体管的控制端子和第2端子连接的连接点、与第2电源之间。
7.根据权利要求5所述的数据接收电路，其特征在于，
上述第3晶体管的控制端子和上述第1电源的差电压或差电压的绝对值不取决于上述差动输入信号的值，而是通过来自上述第4晶体管的电流保持在上述第3晶体管的阈值电压或阈值电压的绝对值以上。
8.根据权利要求1所述的数据接收电路，其特征在于，
上述第1及第2转换电路的另一个还具有：
第3晶体管，第1端子连接到上述第1电源，与控制端子共同连接的第2端子上输入有上述差动对的第2输出信号，
上述第2晶体管连接在上述第1晶体管的控制端子和第2端子连接的连接点、与上述第3晶体管的控制端子和第2端子连接的连接点之间。
9.一种数据接收电路，其特征在于，
具有：差动对，由一端连接到第1电源的电流源驱动，包括在第1及第2输入差动地接收输入信号的第1及第2晶体管；
负荷电路，包括分别连接在上述差动对的第1及第2输出与第2电源之间的、二极管连接的第3及第4晶体管；
利用和分别流过二极管连接的上述第3及第4晶体管的电流对应的电流，对数据接收电路的输出端子进行充电、放电的电路；以及
电流供给电路，输入有偏压信号，向二极管连接的上述第3及第4晶体管分别提供电流，
上述电流供给电路进行控制，以使二极管连接的上述第3及第4晶体管各自的栅极-源极间电压或其绝对值不取决于上述输入信号的值，而是保持在阈值电压或阈值电压的绝对值以上。
10.根据权利要求9所述的数据接收电路，其特征在于，
上述电流供给电路具有第5及第6晶体管，在栅极共同接收上述偏压信号，连接在二极管连接的上述第3及第4晶体管的漏极和栅极连接的连接点、与上述第1电源之间。
11.根据权利要求10所述的数据接收电路，其特征在于，
上述第5及第6晶体管分别构成恒定电流源或源极跟随器电路。
12.根据权利要求9所述的数据接收电路，其特征在于，
上述电流供给电路具有第5晶体管，在栅极上接收上述偏压信号，连接在二极管连接的上述第3晶体管的漏极和栅极的连接点以及二极管连接的上述第4晶体管的漏极和栅极的连接点之间。
13.根据权利要求9至12中任一项所述的数据接收电路，其特征在于，对上述数据接收电路的输出端子进行充电、放电的上述电路具有：
第7晶体管，连接在上述数据接收电路的输出端子与上述第2电源之间，与上述二极管连接的上述第3晶体管构成第1电流镜，将流过上述第3晶体管的电流的镜像电流提供到上述数据接收电路的输出端子；
第8晶体管，其一端连接到上述第2电源，与二极管连接的上述第4晶体管构成第2电流镜；以及
第9及第10晶体管，分别连接在上述第1电源与上述第8晶体管的输出端之间、和上述第1电源与上述数据接收电路的输出端子之间，构成第3电流镜，输入有上述第8晶体管的输出电流，将上述第8晶体管的输出电流的镜像电流提供到上述数据接收电路的输出端子。
14.根据权利要求9所述的数据接收电路，其特征在于，具有：
第2差动对，由一端连接到上述第2电源的电流源驱动，包括在第1及第2输入差动地接收上述输入信号的第5及第6晶体管；
第2负荷电路，包括分别连接在上述第2差动对的第1及第2输出和上述第1电源之间的、二极管连接的第7及第8晶体管；以及
第2电流供给电路，分别向二极管连接的上述第7及第8晶体管提供电流，并进行控制，以使二极管连接的上述第7及第8晶体管的栅极-源极间电压或其绝对值不取决于上述输入信号的值，而是保持在阈值电压或阈值电压的绝对值以上，
上述电流供给电路具有：第9晶体管，连接在二极管连接的上述第4晶体管的漏极和栅极连接的连接点、与上述第1电源之间，与上述第7晶体管构成电流镜；和
第10晶体管，连接在二极管连接的上述第3晶体管的漏极和栅极连接的连接点、与上述第1电源之间，与上述第8晶体管构成电流镜。
15.根据权利要求14所述的数据接收电路，其特征在于，
上述第2电流供给电路具有第11及第12晶体管，在栅极上共同接收输入的偏压信号，连接在二极管连接的上述第7及第8晶体管的漏极和栅极连接的连接点、与上述第2电源之间。
16.根据权利要求9所述的数据接收电路，其特征在于，具有：
第2差动对，由一端连接到第3电源的电流源驱动，由在第1、第2输入差动地接收第2输入信号的第7及第8晶体管对构成；和
第2负荷电路，包括连接在上述第2差动对的第1输出和第2输出与第4电源之间的第1及第2电阻，
上述第2差动对的第1输出与上述第1电阻连接的连接点、和上述第2差动对的第2输出与上述第2电阻连接的连接点的电压，作为差动的上述输入信号，被提供到上述差动对的第1、第2输入。
17.根据权利要求10所述的数据接收电路，其特征在于，
上述第1、第2、第5、第6晶体管是第1导电型，
上述第3、第4晶体管是第2导电型。
18.根据权利要求10所述的数据接收电路，其特征在于，
上述第1、第2晶体管是第1导电型，
上述第3、第4、第5、第6晶体管是第2导电型。
19.根据权利要求13所述的数据接收电路，其特征在于，
上述第1、第2、第9、第10晶体管是第1导电型，
上述第3、第4、第7、第8晶体管是第2导电型。
20.根据权利要求15所述的数据接收电路，其特征在于，
上述第5、第6、第11、第12晶体管是第2导电型，
上述第7、第8、第9、第10晶体管是第1导电型。
21.一种数据接收电路，其特征在于，具有：
差动对，包括在第1及第2输入差动地接收输入信号的第1及第2晶体管；
第1转换电路，输入从上述差动对的第1输出输出的第1电流信号，输出第3电流信号；
第2转换电路，输入从上述差动对的第2输出输出的第2电流信号，输出第4电流信号；
第1电流镜电路，接收上述第1转换电路的第3电流信号，输出上述第3电流信号的镜像电流；
第2电流镜电路，接收上述第2转换电路的第4电流信号，输出上述第4电流信号的镜像电流；
第3电流镜电路，接收上述第1电流镜电路的输出电流，输出上述输出电流的镜像电流；以及
电流供给电路，输入有偏压信号，分别向上述第1电流镜电路的输入侧晶体管和上述第2电流镜电路的输入侧晶体管提供电流，
上述第2电流镜电路的输出端和上述第3电流镜电路的输出端连接的连接点连接到数据接收电路的输出端子。
22.根据权利要求1至12、14至21中任一项所述的数据接收电路，其特征在于，
输入小振幅差动信号，放大转换为电源电压振幅的二值信号。
23.一种数据驱动器，其中，具有权利要求1至22中任一项所述的数据接收电路。
24.一种显示装置，具有单位象素，该单位象素在数据线和扫描线的交叉部上包括象素开关和显示元件，上述数据线的信号通过由上述扫描线导通的象素开关写入到显示元件，上述显示装置中，
作为驱动上述数据线的数据驱动器，具有权利要求23所述的上述数据驱动器。
25.一种显示装置，其特征在于，具有：
多根数据线，在一个方向上彼此平行地延伸；
多根扫描线，在和上述一个方向正交的方向上彼此平行地延伸；以及
多个象素电极，在上述多根数据线和上述多根扫描线的交叉部配置成矩阵状，
并具有多个晶体管，与上述多个象素电极分别对应，漏极及源极中的一个的输入连接到对应的上述象素电极，上述漏极及源极中的另一个的输入连接到的对应的上述数据线，栅极连接到对应的上述扫描线，
具有：
栅极驱动器，将扫描信号分别提供到上述多根扫描线；和
数据驱动器，将和输入数据对应的灰度信号分别提供到上述多根数据线，
上述数据驱动器由权利要求23所述的上述数据驱动器构成。
CN2007101863592A 2006-11-10 2007-11-12 数据接收电路、数据驱动器及显示装置 Expired - Fee Related CN101179258B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006305082 2006-11-10
JP2006-305082 2006-11-10
JP2006305082A JP4237219B2 (ja) 2006-11-10 2006-11-10 データ受信回路とデータドライバ及び表示装置

Publications (2)

Publication Number Publication Date
CN101179258A CN101179258A (zh) 2008-05-14
CN101179258B true CN101179258B (zh) 2012-08-08

Family

ID=39368787

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101863592A Expired - Fee Related CN101179258B (zh) 2006-11-10 2007-11-12 数据接收电路、数据驱动器及显示装置

Country Status (3)

Country Link
US (1) US7936363B2 (zh)
JP (1) JP4237219B2 (zh)
CN (1) CN101179258B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100060621A1 (en) * 2008-09-10 2010-03-11 Himax Technologies Limited Source driver device and display device having the same
JP5287270B2 (ja) * 2009-01-12 2013-09-11 株式会社デンソー レベルシフト回路
JP5385711B2 (ja) * 2009-07-09 2014-01-08 パナソニック株式会社 データ通信回路、送信機器、受信機器、送受信システム
CN101819743B (zh) * 2010-05-04 2012-07-04 硅谷数模半导体（北京）有限公司 显示面板的接口电路及显示面板
JP5993174B2 (ja) 2012-03-26 2016-09-14 ラピスセミコンダクタ株式会社 データ受信回路及びデータ受信方法
JP2014039214A (ja) * 2012-08-20 2014-02-27 Lapis Semiconductor Co Ltd データ受信回路及び半導体装置
TWI470611B (zh) * 2012-08-31 2015-01-21 Au Optronics Corp 電泳顯示系統
CN103138693B (zh) * 2013-01-21 2017-02-08 成都芯源系统有限公司 电压放大系统
US9685129B2 (en) * 2013-04-23 2017-06-20 Sharp Kabushiki Kaisha Liquid crystal display device
US20160037093A1 (en) * 2014-07-31 2016-02-04 Invisage Technologies, Inc. Image sensors with electronic shutter
WO2016029341A1 (en) * 2014-08-25 2016-03-03 Micron Technology, Inc. Apparatuses and methods for voltage buffering
KR102390958B1 (ko) * 2015-06-22 2022-04-27 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
EP3378099A4 (en) 2016-01-15 2019-08-28 Invisage Technologies, Inc. IMAGE SENSORS WITH GLOBAL ELECTRICAL SHUTTER
WO2017214391A1 (en) 2016-06-08 2017-12-14 Invisage Technologies, Inc. Image sensors with electronic shutter
JP6576306B2 (ja) * 2016-06-28 2019-09-18 三菱電機株式会社 電圧電流変換回路および負荷駆動回路
JP7012448B2 (ja) * 2017-03-29 2022-01-28 三菱電機株式会社 情報表示装置
CN108566185B (zh) * 2018-06-07 2022-04-26 河北新华北集成电路有限公司 一种功率管驱动电路及驱动器
CN111489701B (zh) * 2020-05-29 2021-09-14 上海天马有机发光显示技术有限公司 阵列基板及其驱动方法、显示面板和显示装置
CN117097326B (zh) * 2023-10-19 2023-12-22 四川艾瑞维尔科技有限公司 一种兼容lvds与hcsl电平标准的驱动电路
CN118041266A (zh) * 2024-04-12 2024-05-14 北京数字光芯集成电路设计有限公司 一种缓冲放大器电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1183180A (zh) * 1995-05-03 1998-05-27 摩托罗拉公司 低压差分放大器
EP1011196A1 (en) * 1998-12-07 2000-06-21 Nec Corporation Input-circuit, output-circuit, input-output circuit and method of processing input signals
CN1494209A (zh) * 2002-10-31 2004-05-05 夏普株式会社 放大电路和具有该电路的电源装置
CN1677846A (zh) * 2004-03-29 2005-10-05 日本电气株式会社 差动放大器、数字/模拟转换器和显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6480178B1 (en) * 1997-08-05 2002-11-12 Kabushiki Kaisha Toshiba Amplifier circuit and liquid-crystal display unit using the same
JP4095174B2 (ja) * 1997-08-05 2008-06-04 株式会社東芝 液晶ディスプレイ装置
JP3119611B2 (ja) * 1997-11-21 2000-12-25 日本電気アイシーマイコンシステム株式会社 演算増幅器
JP2000101367A (ja) * 1998-09-22 2000-04-07 Nkk Corp Ｌｖｄｓレシーバ回路
JP3888955B2 (ja) * 2002-09-19 2007-03-07 株式会社リコー レシーバ回路
JP4816077B2 (ja) * 2005-12-28 2011-11-16 日本電気株式会社 レベルシフト回路及びそれを用いたドライバ回路
US7873980B2 (en) * 2006-11-02 2011-01-18 Redmere Technology Ltd. High-speed cable with embedded signal format conversion and power control

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1183180A (zh) * 1995-05-03 1998-05-27 摩托罗拉公司 低压差分放大器
EP1011196A1 (en) * 1998-12-07 2000-06-21 Nec Corporation Input-circuit, output-circuit, input-output circuit and method of processing input signals
CN1494209A (zh) * 2002-10-31 2004-05-05 夏普株式会社 放大电路和具有该电路的电源装置
CN1677846A (zh) * 2004-03-29 2005-10-05 日本电气株式会社 差动放大器、数字/模拟转换器和显示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平11-154834A 1999.06.08

Also Published As

Publication number Publication date
US7936363B2 (en) 2011-05-03
JP4237219B2 (ja) 2009-03-11
JP2008124697A (ja) 2008-05-29
CN101179258A (zh) 2008-05-14
US20080111840A1 (en) 2008-05-15

Similar Documents

Publication Publication Date Title
CN101179258B (zh) 数据接收电路、数据驱动器及显示装置
CN101196631B (zh) 电容性负载驱动电路、驱动电容性负载的方法以及驱动液晶显示装置的方法
CN101174397B (zh) 数据驱动器及显示装置
CN100583295C (zh) 移位寄存器及液晶显示装置
CN100524533C (zh) 移位寄存器电路及具备它的图像显示装置
CN100530337C (zh) 移位寄存器电路及具备该电路的图像显示装置
US10255847B2 (en) Level shift circuit and display driver
KR101857808B1 (ko) 스캔구동부와 이를 이용한 유기전계발광표시장치
CN1992526B (zh) 电平移动电路以及使用该电平移动电路的驱动电路
CN101504867B (zh) 电平移位电路及使用该电路的驱动器和显示装置
US10540938B2 (en) Shift-buffer circuit, gate driving circuit, display panel and driving method
CN105118414A (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
US20170032740A1 (en) Source driver including output buffer, display driving circuit, and operating method of source driver
CN101320183A (zh) 图像显示装置及驱动电路
KR20180049375A (ko) 게이트 구동 회로와 이를 이용한 표시장치
CN105261338A (zh) 电压传输电路、电压发送电路、以及电压接收电路
CN102201192B (zh) 电平移位电路、数据驱动器及显示装置
CN101364446A (zh) 移位缓存器
KR20070103157A (ko) 디지털 아날로그 변환기 및 표시 장치의 구동 방법
CN101577102B (zh) 扫描驱动器
CN101320962B (zh) 放大电路、数字模拟变换电路及显示装置
CN1694360B (zh) 电平转换器及采用该转换器的平板显示器
CN108831402B (zh) 显示装置及其驱动方法和电压调整方法
CN106997755B (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN105161062A (zh) 一种液晶显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120808

Termination date: 20161112

CF01 Termination of patent right due to non-payment of annual fee