CN117097326B - 一种兼容lvds与hcsl电平标准的驱动电路 - Google Patents
一种兼容lvds与hcsl电平标准的驱动电路 Download PDFInfo
- Publication number
- CN117097326B CN117097326B CN202311353525.9A CN202311353525A CN117097326B CN 117097326 B CN117097326 B CN 117097326B CN 202311353525 A CN202311353525 A CN 202311353525A CN 117097326 B CN117097326 B CN 117097326B
- Authority
- CN
- China
- Prior art keywords
- field effect
- effect transistor
- type field
- switch
- driving circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 claims description 169
- 238000005070 sampling Methods 0.000 claims description 14
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
本发明属于电子电路技术领域，具体公开一种兼容LVDS与HCSL电平标准的驱动电路，通过相应开关的状态切换可以完成相应的功能配置，实现LVDS模式和HCSL模式的配置，第一复用电路单元D1作为输出驱动电路，第二复用电路单元D2为多功能单元，当配置为LVDS模式时，其可作为共模反馈电路，实时地调整输出共模电压，当配置为HCSL模式时，其可作为预驱动电路，将输入的信号驱动到输出级，并完成信号的幅值转换，从而使输出级工作正常，通过第一差分输出信号端和第二差分输出信号端进行LVDS或HCSL模式的电平输出。本发明可以通过一种电路结构实现LVDS和HCSL两种电平标准输出，有效减小自身负载影响，提升电路性能。
Description
技术领域
本发明属于电子电路技术领域，具体涉及一种兼容LVDS与HCSL电平标准的驱动电路。
背景技术
当信号从芯片内输出到芯片外时，需要经过输出驱动电路将信号电平由芯片内部电压域电平转换为IO电平，从而能与片外接口通信。设计输出驱动电路时，主要考虑的方面有：
1、兼容的信号电平标准范围，即共模电平（VCM）和差模电平（VOD）。不同的电平标准往往定义了不同的VCM和VOD范围，例如，LVDS（Low-Voltage Differential Signaling）电平标准的VCM典型值为1.25V，VOD典型值为0.35V，HCSL（High-C Skew-compensatedLogic）电平标准的VCM典型值为0.4V，VOD典型值为0.3V。
2、输出信号的速度，即信号的带宽。影响带宽的主要因素是容性负载，其中包含芯片内部电路自身的寄生电容负载，往往与工艺和面积相关，此外，信号经过芯片外封装、走线等，也降低了信号带宽。
芯片接口的兼容性和速度通常是矛盾的，兼容更多电平标准意味着需要更多驱动电路，从而造成面积和负载的提升，而这将降低输出信号所能达到的速度。多兼容芯片的传统方案，往往是将各个电平标准的电路进行开设计，即如图1所示，IN_P和 IN_N是芯片内部信号，PAD_P和PAD_N是输出信号，与芯片引脚相接，驱动电路I1和I2分别是两种电平标准所对应的驱动电路，通过控制两个电路的开启和关闭，从而实现不同电平输出。
综上，传统驱动电路设计方案会遇到兼容性与带宽折中的问题，即难以同时兼顾兼容性与带宽，不同驱动电路的并联，将难以避免地增加芯片面积，增加芯片自身负载，从而限制速度的提升。
发明内容
本发明的目的是提供一种兼容LVDS与HCSL电平标准的驱动电路，用以解决现有技术中存在的上述问题。
为了实现上述目的，本发明采用以下技术方案：
本发明提供一种兼容LVDS与HCSL电平标准的驱动电路，包括第一差分输入信号端、第二差分输入信号端、第一差分输出信号端、第二差分输出信号端、第一复用电路单元D1、第二复用电路单元D2、开关S1P、开关S2P、开关S3P、开关S4P、开关S1N、开关S2N、开关S3N、开关S4N、开关S7P、开关S7N、共模电压采样电阻R3和共模电压采样电阻R4；所述第一复用电路单元D1包括N型场效应管N4、N型场效应管N5、N型场效应管N6、P型场效应管P4、P型场效应管P5、P型场效应管P6和开关S8；所述第二复用电路单元D2包括P型场效应管P1、P型场效应管P2、P型场效应管P3、N型场效应管N2、N型场效应管N3、电阻R1、电阻R2、开关S5和开关S6；在第一复用电路单元D1中，所述N型场效应管N5的源极与N型场效应管N6的源极连接，P型场效应管P5的源极与P型场效应管P6的源极连接，N型场效应管N5的漏极与P型场效应管P5的漏极连接，N型场效应管N6的漏极与P型场效应管P6的漏极连接，N型场效应管N4的漏极接入N型场效应管N5与N型场效应管N6的源极共联端，源极接地，栅极连接开关S8的一端，P型场效应管P4的漏极接入P型场效应管P5与P型场效应管P6的源极共联端，栅极用于接入偏置电压；在第二复用电路单元D2中，P型场效应管P2的源极与P型场效应管P3的源极连接，P型场效应管P1的漏极接入P型场效应管P2与P型场效应管P3的源极共联端，栅极用于接入偏置电压，N型场效应管N2的漏极与P型场效应管P2的漏极分别连接在电阻R1的两端，N型场效应管N3的漏极与P型场效应管P3的漏极分别连接在电阻R2的两端，N型场效应管N2的源极和N型场效应管N3的源极均接地，N型场效应管N2的栅极和N型场效应管N3的栅极连接在开关S5的一端，开关S5的另一端用于接入外部电源VCC，开关S6的两端分别连接在N型场效应管N2的栅极和漏极；开关S8的另一端连接在N型场效应管N3的漏极，P型场效应管P5的栅极连接P型场效应管P3的漏极，P型场效应管P6的栅极连接P型场效应管P2的漏极，第一差分输出信号端连接在N型场效应管N5与P型场效应管P5的漏极共联端，第二差分输出信号端连接在N型场效应管N6与P型场效应管P6的漏极共联端，开关S1P、开关S2P和开关S3P的一端连接在第二差分输入信号端，开关S1P的另一端连接N型场效应管N5的栅极，开关S2P的另一端连接在P型场效应管P5的栅极，开关S3P的另一端连接P型场效应管P2的栅极，开关S1N、开关S2N和开关S3N的一端连接在第一差分输入信号端，开关S1N的另一端连接N型场效应管N6的栅极，开关S2N的另一端连接在P型场效应管P6的栅极，开关S3N的另一端连接P型场效应管P3的栅极，开关S4N的一端连接在P型场效应管P3的栅极，另一端用于接入共模参考电压VREF；共模电压采样电阻R3的一端连接在第二差分输出信号端，另一端连接在开关S7P的一端，共模电压采样电阻R4的一端连接在第一差分输出信号端，另一端连接在开关S7N的一端，开关S7P的另一端与开关S7N的另一端连接形成共模电压节点，开关S4P的一端连接在共模电压节点，另一端连接在P型场效应管P2的栅极。
其应用时，通过第一差分输入信号端和第二差分输入信号端接入差分输入信号，通过开关S1P、S2P、S3P、S4P、S1N、S2N、S3N、S4N、S7P、S7N和S8的状态切换可以完成相应的功能配置，实现LVDS模式和HCSL模式的配置，第一复用电路单元D1作为输出驱动电路，第二复用电路单元D2为多功能单元，当配置为LVDS模式时，它可作为共模反馈电路，实时地调整输出共模电压，当配置为HCSL模式时，它可作为预驱动电路，将输入的信号驱动到输出级，并完成信号的幅值转换，即将CMOS信号转换为CML差分信号，从而使输出级工作正常，通过第一差分输出信号端和第二差分输出信号端进行LVDS或HCSL模式的电平输出。
有益效果：本发明可以通过一种电路结构实现LVDS和HCSL两种电平标准输出，通过多功能单元实现预驱动级或共模反馈双重作用。本发明采用完全复用的驱动级电路，可以有效减小自身负载影响，提升电路性能，采用分时复用的电路结构，可以简化外围电路设计，节省面积和走线资源。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为传统的两种电平标准兼容实现示意图；
图2为本发明实施例提供的驱动电路的结构设计图；
图3为本发明实施例提供的驱动电路在LVDS模式时的电路示意图；
图4为本发明实施例提供的驱动电路在HCSL模式时的电路示意图。
具体实施方式
在此需要说明的是，对于这些实施例方式的说明用于帮助理解本发明，但并不构成对本发明的限定。本文公开的特定结构和功能细节仅用于描述本发明的示例实施例。然而，可用很多备选的形式来体现本发明，并且不应当理解为本发明限制在本文阐述的实施例中。
应当理解，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在实施例中的具体含义。
在下面的描述中提供了特定的细节，以便于对示例实施例的完全理解。然而，本领域普通技术人员应当理解可以在没有这些特定细节的情况下实现示例实施例。例如可以在框图中示出系统，以避免用不必要的细节来使得示例不清楚。在其他实施例中，可以不以非必要的细节来示出众所周知的过程、结构和技术，以避免使得实施例不清楚。
实施例：
本实施例提供了一种兼容LVDS与HCSL电平标准的驱动电路，如图2所示，包括第一差分输入信号端、第二差分输入信号端、第一差分输出信号端、第二差分输出信号端、第一复用电路单元D1、第二复用电路单元D2、开关S1P、开关S2P、开关S3P、开关S4P、开关S1N、开关S2N、开关S3N、开关S4N、开关S7P、开关S7N、共模电压采样电阻R3和共模电压采样电阻R4；所述第一复用电路单元D1包括N型场效应管N4、N型场效应管N5、N型场效应管N6、P型场效应管P4、P型场效应管P5、P型场效应管P6和开关S8；所述第二复用电路单元D2包括P型场效应管P1、P型场效应管P2、P型场效应管P3、N型场效应管N2、N型场效应管N3、电阻R1、电阻R2、开关S5和开关S6；在第一复用电路单元D1中，所述N型场效应管N5的源极与N型场效应管N6的源极连接，P型场效应管P5的源极与P型场效应管P6的源极连接，N型场效应管N5的漏极与P型场效应管P5的漏极连接，N型场效应管N6的漏极与P型场效应管P6的漏极连接，N型场效应管N4的漏极接入N型场效应管N5与N型场效应管N6的源极共联端，源极接地，栅极连接开关S8的一端，P型场效应管P4的漏极接入P型场效应管P5与P型场效应管P6的源极共联端，栅极用于接入偏置电压；在第二复用电路单元D2中，P型场效应管P2的源极与P型场效应管P3的源极连接，P型场效应管P1的漏极接入P型场效应管P2与P型场效应管P3的源极共联端，栅极用于接入偏置电压，N型场效应管N2的漏极与P型场效应管P2的漏极分别连接在电阻R1的两端，N型场效应管N3的漏极与P型场效应管P3的漏极分别连接在电阻R2的两端，N型场效应管N2的源极和N型场效应管N3的源极均接地，N型场效应管N2的栅极和N型场效应管N3的栅极连接在开关S5的一端，开关S5的另一端用于接入外部电源VCC，开关S6的两端分别连接在N型场效应管N2的栅极和漏极；开关S8的另一端连接在N型场效应管N3的漏极，P型场效应管P5的栅极连接P型场效应管P3的漏极，P型场效应管P6的栅极连接P型场效应管P2的漏极，第一差分输出信号端连接在N型场效应管N5与P型场效应管P5的漏极共联端，第二差分输出信号端连接在N型场效应管N6与P型场效应管P6的漏极共联端，开关S1P、开关S2P和开关S3P的一端连接在第二差分输入信号端，开关S1P的另一端连接N型场效应管N5的栅极，开关S2P的另一端连接在P型场效应管P5的栅极，开关S3P的另一端连接P型场效应管P2的栅极，开关S1N、开关S2N和开关S3N的一端连接在第一差分输入信号端，开关S1N的另一端连接N型场效应管N6的栅极，开关S2N的另一端连接在P型场效应管P6的栅极，开关S3N的另一端连接P型场效应管P3的栅极，开关S4N的一端连接在P型场效应管P3的栅极，另一端用于接入共模参考电压VREF；共模电压采样电阻R3的一端连接在第二差分输出信号端，另一端连接在开关S7P的一端，共模电压采样电阻R4的一端连接在第一差分输出信号端，另一端连接在开关S7N的一端，开关S7P的另一端与开关S7N的另一端连接形成共模电压节点，开关S4P的一端连接在共模电压节点，另一端连接在P型场效应管P2的栅极。
具体实施时，通过第一差分输入信号端和第二差分输入信号端分别接入差分输入信号IN_N和IN_P，通过开关S1P、S2P、S3P、S4P、S1N、S2N、S3N、S4N、S7P、S7N和S8的状态切换可以完成相应的功能配置，实现LVDS模式和HCSL模式的配置，第一复用电路单元D1作为输出驱动电路，第二复用电路单元D2为多功能单元，当配置为LVDS模式时，它可作为共模反馈电路，实时地调整输出共模电压，当配置为HCSL模式时，它可作为预驱动电路，将输入的信号驱动到输出级，并完成信号的幅值转换，即将CMOS信号转换为CML差分信号，从而使输出级工作正常，通过第一差分输出信号端和第二差分输出信号端进行LVDS或HCSL模式的电平输出，分别输出信号PAD_N和信号PAD_P。在开关S1P与N型场效应管N5的栅极之间并接N型场效应管N1P的漏极，N型场效应管N1P的源极接地；在开关S1N与N型场效应管N6的栅极之间并接N型场效应管N1N的漏极，N型场效应管N1N的源极接地，在开关S8与N型场效应管N4的栅极之间并接N型场效应管N7的漏极，N型场效应管N7的源极接地，使N型场效应管N1P、N1N和N7作为管段器件使用。共模电压采样电阻R3和共模电压采样电阻R4可用来在共模电压节点得到差分输出的共模电压VCM。电压VS1和VS2是第二复用电路单元D2的输入信号，可根据不同模式选择信号来源。EN_N为下拉信号，在HCSL模式下其为高电平，将场效应管N4、N5及N6管关闭。
下面进行详细说明：
当电路配置于LVDS模式时，如图3所示，开关S8、开关S7P、开关S7N、开关S1P、开关S1N、开关S2P和开关S2N闭合，将输入信号IN_P和IN_N送至输出级，作为预驱动（pre-driver）信号。此外，开关S3P和开关S3N断开，开关S4P和开关S4N闭合，将1.25V共模参考电压VREF和实际输出信号的共模电压VCM送到第二复用电路单元D2，该单元将实时调整其输出信号VBN的值，信号VBN通过闭合的S8接到第一复用电路单元D1输出驱动模块的管N4，最终将PAD_P和PAD_N的共模电平稳定在VREF。开关S6闭合，开关S5断开，第二复用电路单元D2构成了运算放大器，其输入分别接共模参考电压VREF和实际共模电压VCM，运放通过输出信号VBN调节驱动电路的管N4，最终使输出差分信号的共模电压保持在VREF，即1.25V。第一复用电路单元D1中P4为电流管，VBP为输入的偏置电压，它决定输出电路的驱动电流。管P5、P6、N5和N6为开关管，用来传输信号到输出端。在LVDS模式下，PAD_P和PAD_N之间将通过100欧姆电阻相接。
当电路配置于HCSL模式时，如图4所示，开关S1P、开关S1N、开关S2P、开关S2N、开关S4P、开关 S4N、开关S7P和开关S7N断开，开关S3P和S3N闭合，将输入信号IN_P和IN_N送至第二复用电路单元D2，该单元进一步将信号转换并驱动为输出信号VP_P和VP_N，然后送至输出级。由于HCSL输出信号的共模电压较低，如果采用CMOS信号的预驱动电路，会造成驱动电路输出时的上拉弱，下拉强，从而满足不了输出翻转点的要求，因为输出翻转点通常需要与共模电压一致。综上，HCSL需要其预驱动电路（pre-driver）的输出信号保持较低共模电压，从而加强驱动电路中管P5和P6的开启能力。在HCSL模式下，第二复用电路单元D2中的开关S5闭合，开关S6断开，管P1、P2、P3、R1、R2、N2和N3构成了将CMOS输入信号（IN_P，IN_N）转换为较低共模电压CML的预驱动电路，其输出信号VP_P和VP_N进而驱动后级第一复用电路单元D1。此时管N2和N3作为开关管，电阻R1和R2作为负载管，管P1作为电流管，管P2和P3作为输入对管接受输入信号IN_P和IN_N，开关S8保持断开。第一复用电路单元D1驱动电路只需要管P4、P5和P6正常工作，管P4决定输出电路的驱动电流，管P5和P6用来传输信号到输出端。管N4、N5和N6通过管N7、N1P和N1N的关断作用处于关断状态。输出PAD_P和PAD_N将分别通过50欧姆电阻接到地线。
基于本实施例的驱动电路设计可以通过一种电路结构实现LVDS和HCSL两种电平标准输出，有效减小自身负载影响，提升电路性能，并且可以简化外围电路设计，节省面积和走线资源。
最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (1)
1.一种兼容LVDS与HCSL电平标准的驱动电路，其特征在于，包括第一差分输入信号端、第二差分输入信号端、第一差分输出信号端、第二差分输出信号端、第一复用电路单元D1、第二复用电路单元D2、开关S1P、开关S2P、开关S3P、开关S4P、开关S1N、开关S2N、开关S3N、开关S4N、开关S7P、开关S7N、共模电压采样电阻R3和共模电压采样电阻R4；所述第一复用电路单元D1包括N型场效应管N4、N型场效应管N5、N型场效应管N6、P型场效应管P4、P型场效应管P5、P型场效应管P6和开关S8；所述第二复用电路单元D2包括P型场效应管P1、P型场效应管P2、P型场效应管P3、N型场效应管N2、N型场效应管N3、电阻R1、电阻R2、开关S5和开关S6；在第一复用电路单元D1中，所述N型场效应管N5的源极与N型场效应管N6的源极连接，P型场效应管P5的源极与P型场效应管P6的源极连接，N型场效应管N5的漏极与P型场效应管P5的漏极连接，N型场效应管N6的漏极与P型场效应管P6的漏极连接，N型场效应管N4的漏极接入N型场效应管N5与N型场效应管N6的源极共联端，源极接地，栅极连接开关S8的一端，P型场效应管P4的漏极接入P型场效应管P5与P型场效应管P6的源极共联端，栅极用于接入偏置电压；在第二复用电路单元D2中，P型场效应管P2的源极与P型场效应管P3的源极连接，P型场效应管P1的漏极接入P型场效应管P2与P型场效应管P3的源极共联端，栅极用于接入偏置电压，N型场效应管N2的漏极与P型场效应管P2的漏极分别连接在电阻R1的两端，N型场效应管N3的漏极与P型场效应管P3的漏极分别连接在电阻R2的两端，N型场效应管N2的源极和N型场效应管N3的源极均接地，N型场效应管N2的栅极和N型场效应管N3的栅极连接在开关S5的一端，开关S5的另一端用于接入外部电源VCC，开关S6的两端分别连接在N型场效应管N2的栅极和漏极；开关S8的另一端连接在N型场效应管N3的漏极，P型场效应管P5的栅极连接P型场效应管P3的漏极，P型场效应管P6的栅极连接P型场效应管P2的漏极，第一差分输出信号端连接在N型场效应管N5与P型场效应管P5的漏极共联端，第二差分输出信号端连接在N型场效应管N6与P型场效应管P6的漏极共联端，开关S1P、开关S2P和开关S3P的一端连接在第二差分输入信号端，开关S1P的另一端连接N型场效应管N5的栅极，开关S2P的另一端连接在P型场效应管P5的栅极，开关S3P的另一端连接P型场效应管P2的栅极，开关S1N、开关S2N和开关S3N的一端连接在第一差分输入信号端，开关S1N的另一端连接N型场效应管N6的栅极，开关S2N的另一端连接在P型场效应管P6的栅极，开关S3N的另一端连接P型场效应管P3的栅极，开关S4N的一端连接在P型场效应管P3的栅极，另一端用于接入共模参考电压VREF；共模电压采样电阻R3的一端连接在第二差分输出信号端，另一端连接在开关S7P的一端，共模电压采样电阻R4的一端连接在第一差分输出信号端，另一端连接在开关S7N的一端，开关S7P的另一端与开关S7N的另一端连接形成共模电压节点，开关S4P的一端连接在共模电压节点，另一端连接在P型场效应管P2的栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311353525.9A CN117097326B (zh) | 2023-10-19 | 2023-10-19 | 一种兼容lvds与hcsl电平标准的驱动电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311353525.9A CN117097326B (zh) | 2023-10-19 | 2023-10-19 | 一种兼容lvds与hcsl电平标准的驱动电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117097326A CN117097326A (zh) | 2023-11-21 |
| CN117097326B true CN117097326B (zh) | 2023-12-22 |
Family
ID=88780125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311353525.9A Active CN117097326B (zh) | 2023-10-19 | 2023-10-19 | 一种兼容lvds与hcsl电平标准的驱动电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117097326B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117691991B (zh) * | 2024-02-04 | 2024-04-09 | 四川艾瑞维尔科技有限公司 | 一种芯片输出驱动电路 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102340295A (zh) * | 2011-05-30 | 2012-02-01 | 东南大学 | 一种宽带有源巴伦电路 |
| CN106294262A (zh) * | 2016-08-22 | 2017-01-04 | 上海集成电路研发中心有限公司 | 一种lvds驱动电路 |
| CN112564689A (zh) * | 2020-12-11 | 2021-03-26 | 上海微阱电子科技有限公司 | 多协议io复用电路 |
| CN113922811A (zh) * | 2021-06-29 | 2022-01-11 | 北京时代民芯科技有限公司 | 一种基于bicmos工艺具有冷备份和短路保护功能的高速驱动电路 |
| CN115397063A (zh) * | 2022-10-27 | 2022-11-25 | 中科(深圳)无线半导体有限公司 | 一种miniLED驱动电路 |
| CN115412040A (zh) * | 2022-06-24 | 2022-11-29 | 上海先积集成电路有限公司 | 一种可自调节的全差分共模反馈电路 |
| CN116208142A (zh) * | 2023-05-05 | 2023-06-02 | 核芯互联科技(青岛)有限公司 | 差分信号驱动电路及选择差分信号驱动电路的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4237219B2 (ja) * | 2006-11-10 | 2009-03-11 | Ｎｅｃエレクトロニクス株式会社 | データ受信回路とデータドライバ及び表示装置 |
-
2023
- 2023-10-19 CN CN202311353525.9A patent/CN117097326B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102340295A (zh) * | 2011-05-30 | 2012-02-01 | 东南大学 | 一种宽带有源巴伦电路 |
| CN106294262A (zh) * | 2016-08-22 | 2017-01-04 | 上海集成电路研发中心有限公司 | 一种lvds驱动电路 |
| CN112564689A (zh) * | 2020-12-11 | 2021-03-26 | 上海微阱电子科技有限公司 | 多协议io复用电路 |
| CN113922811A (zh) * | 2021-06-29 | 2022-01-11 | 北京时代民芯科技有限公司 | 一种基于bicmos工艺具有冷备份和短路保护功能的高速驱动电路 |
| CN115412040A (zh) * | 2022-06-24 | 2022-11-29 | 上海先积集成电路有限公司 | 一种可自调节的全差分共模反馈电路 |
| CN115397063A (zh) * | 2022-10-27 | 2022-11-25 | 中科(深圳)无线半导体有限公司 | 一种miniLED驱动电路 |
| CN116208142A (zh) * | 2023-05-05 | 2023-06-02 | 核芯互联科技(青岛)有限公司 | 差分信号驱动电路及选择差分信号驱动电路的方法 |
Non-Patent Citations (2)
| Title |
|---|
| Design for an IO block array in a tile-based FPGA;Guangxin Ding等;J. Semiconductor(第08期);198-201 * |
| 一种用于LVDS驱动器的PLL时钟倍频器的设计;张涛, 邹雪城, 刘三清, 黄晓敏, 沈绪榜;微电子学(第03期);351-357 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117097326A (zh) | 2023-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7061299B2 (en) | Bidirectional level shifter | |
| US7248075B2 (en) | Level shifter with low leakage current | |
| US20040178828A1 (en) | Circuit for transforming a differential mode signal into a single ended signal with reduced standby current consumption | |
| US8643426B2 (en) | Voltage level shifter | |
| CN117097326B (zh) | 一种兼容lvds与hcsl电平标准的驱动电路 | |
| US8610462B1 (en) | Input-output circuit and method of improving input-output signals | |
| US7973585B2 (en) | Driver circuit | |
| US20110006810A1 (en) | Low-swing cmos input circuit | |
| EP1229648B1 (en) | Output circuit | |
| JP2001144603A (ja) | レベルシフタ回路およびそれを含むデータ出力回路 | |
| CN101547001B (zh) | 具有用于内核电源关闭应用的双电压输入电平转换器 | |
| US20170264297A1 (en) | Input-output receiver | |
| US20030098712A1 (en) | Level conversion circuit for which an operation at power voltage rise time is stabilized | |
| CN116208142B (zh) | 差分信号驱动电路及选择差分信号驱动电路的方法 | |
| CN209823645U (zh) | 基于dmos管的电平转移电路及芯片 | |
| US8212758B2 (en) | Source driver and display utilizing the source driver | |
| WO2023035513A1 (zh) | 一种电平转换电路及芯片 | |
| US20090167369A1 (en) | Lvds output driver | |
| CN114744997A (zh) | 一种电平位移电路及集成电路 | |
| CN202713250U (zh) | 一种比较电路 | |
| CN117691991B (zh) | 一种芯片输出驱动电路 | |
| CN111431522A (zh) | 一种能够兼容输出的mipi驱动电路 | |
| CN117200776B (zh) | 一种提高单向或双向隔离信号的耗尽型开关电路架构 | |
| CN212543759U (zh) | 一种适用于高速dac的电流开关驱动器 | |
| KR950024211A (ko) | 반도체집적회로의 바이씨모오스 레벨변환회로 및 이를 이용한 데이타출력버퍼 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |