CN117200776B - 一种提高单向或双向隔离信号的耗尽型开关电路架构 - Google Patents
一种提高单向或双向隔离信号的耗尽型开关电路架构 Download PDFInfo
- Publication number
- CN117200776B CN117200776B CN202311229422.1A CN202311229422A CN117200776B CN 117200776 B CN117200776 B CN 117200776B CN 202311229422 A CN202311229422 A CN 202311229422A CN 117200776 B CN117200776 B CN 117200776B
- Authority
- CN
- China
- Prior art keywords
- depletion type
- circuit
- tube
- voltage
- depletion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 47
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 15
- 230000002708 enhancing effect Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000006978 adaptation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- WABPQHHGFIMREM-OIOBTWANSA-N lead-204 Chemical compound [204Pb] WABPQHHGFIMREM-OIOBTWANSA-N 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
本发明提供了一种提高单向或双向隔离信号的耗尽型开关电路架构,其中,提高双向隔离信号的耗尽型开关电路架构是由两组提高单向隔离信号的耗尽型开关电路串联组成,提高单向隔离信号的耗尽型开关电路包括:基准电路、低电平选择电路模块、负压电荷泵、第一NMOS管、PMOS管、第二NMOS管、N型耗尽型开关管、高电平选择电路模块,通过低电平选择电路模块和高电平选择电路模块分别对基准电路的基准电压和耗尽型开关电路的信号通路中的电压进行选择,将低电平传输到N型耗尽型开关管的栅极,控制N型耗尽型开关管的关断,通过由第一NMOS管、PMOS管组成的反相器控制第二NMOS管,可以有效的阻挡耗尽型开关管的栅极电压的毛刺电压,隔离能力更强。
Description
技术领域
本发明涉及模拟电路技术和半导体集成电路领域,具体地,涉及一种提高单向或双向隔离信号的耗尽型开关电路架构。
背景技术
耗尽型开关以其不需要供电也能导通的优点,广泛应用于蓝牙降噪耳机中。当有电源供电时,利用负压电荷泵等辅助电路对耗尽型开关管进行关断,从而隔断信号的传输。传统结构中负压电荷泵产生的电压由内部基准产生电路决定,此电压与输入信号无关,隔离负信号的范围很有局限性,受基准电压和负压电荷泵驱动能力的影响较大。
负压电荷泵产生的电压直接连接到开关管的栅极,理论上,当输入端信号大于耗尽型开关管栅端电压减去耗尽型开关管的阈值电压时,信号被隔离;当输入端信号小于耗尽型开关管栅端电压减去耗尽型开关管的阈值电压时,信号导通;耗尽型开关管的阈值电压是和工艺相关,传统结构的缺点是,基准电路的电压一旦固定,隔离能力也会固定,隔离信号的范围具有局限性,负压电荷泵的电压直接连接到开关管的栅极,导致产生的毛刺电压直接通过开关管的寄生电容耦合到输出端,影响隔离度,因此,改善电路结构,减小基准电压以及负压电荷泵电压对隔离负压信号范围的影响十分重要,可以有效的提高耗尽型开关的隔离负压信号的能力以及隔离电压的范围。
发明内容
针对现有技术中存在的问题,本发明提供了一种提高单向或双向隔离信号的耗尽型开关电路架构,具有隔离范围大、隔离能力强的特点。
为实现上述技术目的,本发明采用如下技术方案:一种提高单向隔离信号的耗尽型开关电路架构,包括:基准电路、低电平选择电路模块、负压电荷泵、第一NMOS管、PMOS管、第二NMOS管、N型耗尽型开关管、高电平选择电路模块,所述基准电路的输出端与低电平选择电路模块的输入端连接,所述低电平选择电路模块的输出端与负压电荷泵的输入端连接,所述基准电路的输出端与负压电荷泵的电源端连接,所述负压电荷泵的输出端分别与第一NMOS管、PMOS管、第二NMOS管连接,所述第一NMOS管、PMOS管均与第二NMOS管连接,所述PMOS管与高电平选择电路的输出端连接,所述高电平选择电路的输入端与基准电路连接;所述第二NMOS管与N型耗尽型开关管连接,所述N型耗尽型开关管接入耗尽型开关电路的信号通路中。
进一步地,所述低电平选择电路的输入端、高电平选择电路的输入端、N型耗尽型开关管的漏极均还与耗尽型开关电路的信号输入端IN连接;所述N型耗尽型开关管的源极与耗尽型开关电路的信号输出端OUT连接。
进一步地,所述负压电荷泵的输出端分别与第一NMOS管的栅极、PMOS管的栅极、第一NMOS管的源极、第二NMOS管的源极连接。
进一步地,所述第一NMOS管漏极、PMOS管的漏极均与第二NMOS管的栅极连接。
进一步地,所述PMOS管的源极与高电平选择电路的输出端连接。
进一步地,所述第二NMOS管的漏极分别与N型耗尽型开关管的栅极、体端连接。
进一步地,所述第二NMOS管的漏极与N型耗尽型开关管的栅极之间设有第一电阻R1。
进一步地,本发明还提供了一种提高双向隔离信号的耗尽型开关电路架构,由两组提高单向隔离信号的耗尽型开关电路架构串联组成。
进一步地,两个N型耗尽型开关管的源极连接,一个N型耗尽型开关管的栅极、一个低电平选择电路的输入端、一个高电平选择电路的输入端均与耗尽型开关电路的信号输入端IN连接,另一个N型耗尽型开关管的栅极、另一个低电平选择电路的输入端、另一个高电平选择电路的输入端均与耗尽型开关电路的信号输出端OUT连接。
进一步地,还包括第二电阻R2,两个N型耗尽型开关管的源极均与第二电阻R2的一端连接,所述第二电阻R2的另一端接地。
与现有技术相比,本发明具有如下有益效果:本发明提供了一种提高单向隔离信号的耗尽型开关电路架构,适用于大范围隔离负压和正压信号的电路,对耗尽型开关电路的输入端信号进行采样,和基准电路的基准电压作比较,选择出其中较低的电压,在此电压的基础上再次叠加负压电荷泵,电荷泵输出的电压作为由第一NMOS管和PMOS管组成的反相器的低电平;并将耗尽型开关管的输入端信号进行采样,和基准电路的基准电压作比较,选择出较高的电压,作为由第一NMOS管和PMOS管组成的反相器的高电平,通过反相器控制第二NMOS管,选择出较低电压,将低电平传输到N型耗尽型开关管的栅极,控制N型耗尽型开关管的关断,通过一组反相器控制第二NMOS管,可以有效的阻挡耗尽型开关管的栅极电压的毛刺电压,隔离能力更强。此外,在本发明提高单向隔离信号的耗尽型开关电路架构的基础上,通过两组提高单向隔离信号的耗尽型开关电路架构的串联,得到提高双向隔离信号的耗尽型开关电路架构,实现双端信号的隔离,使得耗尽型开关管隔离的范围更广。
附图说明
图1为实施例1中提高单向隔离信号的耗尽型开关电路架构图;
图2为实施例2中提高单向隔离信号的耗尽型开关电路架构图;
图3为实施例3中提高双向隔离信号的耗尽型开关电路架构图;
图4为实施例4中提高双向隔离信号的耗尽型开关电路架构图;
图5为实施例5中提高双向隔离信号的耗尽型开关电路架构图。
具体实施方式
下面结合附图和实施例对本发明的技术方案作进一步地解释说明。
本发明区别于传统的隔离管开关电路结构,对输入端信号和基准电压再次进行采样选择,当输入端电压低于基准电压时,负压电荷泵的输入端等于输入端电压,负压电荷泵的输出作为反相器的低压部分,输入端电压和基准电压进行采样选择,选择出较高电压作为反相器的高压部分,通过一组反相器控制NMOS管的导通,将低电平传输到耗尽型开关管的栅极,耗尽型开关管关断,信号被隔离;当输入端信号大于基准电压时,耗尽型开关管的栅极电压等于基准电压叠加一个负压电荷泵电压,负压电荷泵的输出为0V,反相器的PMOS管导通,通过一组反相器控制NMOS管的导通,将0V电压传输到开关管的栅端,将低电平传输到耗尽型开关管的栅极,耗尽型开关管关断,信号被隔离,与传统结构相比,本发明隔离范围更大,隔离能力更强。
实施例1
如图1为实施例1中提高单向隔离信号的耗尽型开关电路架构图,该耗尽型开关电路架包括:基准电路21、低电平选择电路模块22、负压电荷泵23、第一NMOS管24、PMOS管25、第二NMOS管26、N型耗尽型开关管27、高电平选择电路模块28,基准电路21的输出端、耗尽型开关电路的信号输入端IN分别与低电平选择电路模块22的输入端连接,低电平选择电路模块22的输出端与负压电荷泵23的输入端连接,基准电路21的输出端与负压电荷泵23的电源端连接,负压电荷泵23的输出端分别与第一NMOS管24、PMOS管25、第二NMOS管26连接,具体地,负压电荷泵23的输出端分别与第一NMOS管24的栅极、PMOS管25的栅极、第一NMOS管24的源极、第二NMOS管26的源极连接;第一NMOS管24、PMOS管25均与第二NMOS管26连接,具体地,第一NMOS管24漏极、PMOS管25的漏极均与第二NMOS管26的栅极连接;PMOS管25与高电平选择电路28的输出端连接,具体地,PMOS管25的源极与高电平选择电路28的输出端连接;高电平选择电路28的输入端分别与基准电路21、耗尽型开关电路的信号输入端IN连接;第二NMOS管26与N型耗尽型开关管27连接,具体地,第二NMOS管26的漏极分别与N型耗尽型开关管27的栅极、体端连接;N型耗尽型开关管27接入耗尽型开关电路信号通路中,具体地,N型耗尽型开关管27的漏极均还与耗尽型开关电路的信号输入端IN连接;N型耗尽型开关管27的源极与耗尽型开关电路的信号输出端OUT连接。
本实施例由基准电路21产生一个基准电压201,将基准电压201与耗尽型开关电路的信号输入端IN电压输入到低电平选择电路22中,通过低电平选择电路22选择出其中较低的电压202,在此基础上叠加负压电荷泵23产生负压203,负压203连接第一NMOS管24和第二NMOS管26的源极;基准电压201与耗尽型开关电路的信号输入端IN电压输入到高电平选择电路28,选择出较高的电压205,较高电压205连接PMOS管25的源极,负压203低于电压205,此时,PMOS管25导通,第一NMOS管24的漏端和PMOS管25的漏端通过导线204连接第二NMOS管26的栅极,控制第二NMOS管26导通,第二NMOS管26的漏极的输出电压206连接N型耗尽型开关管27的栅端,此时,N型耗尽型开关管27的栅端电压206减去耗尽型开关电路的信号输入端IN的电压小于N型耗尽型开关管27的阈值电压,信号被隔离。
通过本实施例提高单向隔离信号的耗尽型开关电路架构适用于单向传输信号的通路中,使得通路的输出端和输入端完全实现了信号的隔离,输出信号对输入信号无影响,抗干扰能力强。
实施例2
如图2为实施例2提高单向隔离信号的耗尽型开关电路架构图,该耗尽型开关电路在实施例电路构架的基础上,增加第一电阻R1,第一电阻R1设置于第二NMOS管26的漏极与N型耗尽型开关管27的栅极之间,第一电阻R1能对N型耗尽型开关管27的栅极电压207进行RC滤波,减小栅极电压的电压毛刺,提高隔离能力,第一电阻R1的大小可以取值为100KΩ。
实施例3
本实施例的耗尽型开关电路架构由两组实施例中的提高单向隔离信号的耗尽型开关电路架构串联组成,如图3为实施例3提高双向隔离信号的耗尽型开关电路架构图,该耗尽型开关电路架包括:第一基准电路31、第二基准电路45、第一低电平选择电路32、第二低电平选择电路44、第一高电平选择电路38、第二高电平选择电路46、第一负压电荷泵33、第二负压电荷泵43、第三NMOS管34、第四NMOS管36、第五NMOS管41、第六NMOS管40、第一PMOS管35、第二PMOS管42、第一N型耗尽型开关管37、第二N型耗尽型开关管39;第一基准电路31的输出端分别与第一低电平选择电路32的输入端、第一负压电荷泵33的电源端连接,第一低电平选择电路32的输入端还与耗尽型开关电路的信号输入端IN连接,第一低电平选择电路32的输出端与第一负压电荷泵33的输入端连接,第一负压电荷泵33的输出端分别与第三NMOS管34的栅极、第三NMOS管34的源极、第一PMOS管35的栅极、第四NMOS管36的源极连接,第三NMOS管34的漏极、第一PMOS管35的漏极均与第四NMOS管36的栅极连接,第一PMOS管35的源极与第一高电平选择电路38的输出端连接,第一高电平选择电路38的输入端分别与第一基准电路31的输出端、耗尽型开关电路的信号输入端IN连接;第四NMOS管36的漏极分别与第一N型耗尽型开关管37的栅极、第一N型耗尽型开关管37的体端连接,第一N型耗尽型开关管37的漏极与耗尽型开关电路的信号输入端IN连接,第一N型耗尽型开关管37的源极与第二N型耗尽型开关管39的源极连接;第二N型耗尽型开关管39的漏极与耗尽型开关电路的信号输出端OUT连接,第二N型耗尽型开关管39的栅极、第二N型耗尽型开关管39的体端分别与第六NMOS管40的漏极连接,第六NMOS管40的栅极分别与第五NMOS管41的漏极、第二PMOS管42的漏极连接,第五NMOS管41的栅极、第五NMOS管41的源极、第二PMOS管42的栅极、第六NMOS管40的源极分别与第二负压电荷泵43的输出端连接,第二电压负荷泵43的输入端与第二低电平选择电路44的输出端连接,第二低电平选择电路44的输入端分别与第二基准电路45的输出端、耗尽型开关电路的信号输出端OUT连接,第二基准电路45的输出端与第二负压电荷泵43的电源端连接;第二PMOS管42的源极与第二高电平选择电路46的输出端连接,第二高电平选择电路46的输入端分别与第二基准电路45的输出端、耗尽型开关电路的信号输出端OUT连接。
本实施中第一N型耗尽型开关管37和第二N型耗尽型开关管39的源端通过导线313相连,由第一基准电路31产生基准电压301,将基准电压301与耗尽型开关电路的信号输入端IN电压输入第一低电平选择电路32中,通过第一低电平选择电路32选择出其中较低的电压302,在此基础上叠加第一负压电荷泵33产生负压303,负压303连接第三NMOS管34和第四NMOS管36的源端;将基准电压301与耗尽型开关电路的信号输入端IN电压输入第一高电平选择电路38中,通过第一高电平选择电路38选择出较高的电压305,较高的电压305连接第一PMOS管35的源端,负压303低于电压305,此时,303的电压减去305的电压大于第一PMOS管35的阈值电压,第一PMOS管35导通,第三NMOS管34的漏端和第一PMOS管35的漏端通过导线304相连,304连接第四NMOS管36的源端,此时,304的电压减去303的电压大于第四NMOS管36的阈值电压,第四NMOS管36导通,将第四NMOS管36的输出电压306作为第一N型耗尽型开关管37的栅端电压,此时第一N型耗尽型开关管37的栅端电压306减去耗尽型开关电路的信号输入端IN电压小于第一N型耗尽型开关管37的阈值电压,信号被隔离。由第二基准电路45产生基准电压311,基准电压311与耗尽型开关电路的信号输出端OUT电压输入第二低电平选择电路44中,通过第二低电平选择电路44选择出其中较低的电压310,在此基础上叠加第二负压电荷泵43产生负压309,负压309连接第六NMOS管40和第五NMOS管41的源极;将第二基准电路45产生的基准电压311与耗尽型开关电路的信号输出端OUT电压输入第二高电平选择电路46中,通过第二高电平选择电路46选择出较高的电压312,较高的电压312连接第二PMOS管42的源端,负压309低于电压312,此时309的电压减去312的电压大于第二PMOS管42的阈值电压,第二PMOS管42导通,第五NMOS管41的漏端和第二PMOS管42的漏极通过导线308连接第六NMOS管40的栅端,此时308的电压减去309的电压大于第六NMOS管40的阈值电压,第六NMOS管40导通,307连接第二N型耗尽型开关管39的栅端,此时,第二N型耗尽型开关管39的栅端电压307减去耗尽型开关电路的信号输出端OUT电压小于第二N型耗尽型开关管39的阈值电压,信号被隔离。
本实施例提高双向隔离信号的耗尽型开关电路架构能够实现信号双向隔离,在保证隔离能力的前提下,提高了耗尽型开关电路的使用灵活性。
实施例4
如图4为实施例4中提高双向隔离信号的耗尽型开关电路架构图,该耗尽型开关电路架构在实施例3的基础上,增加了第三电阻R3、第四电阻R4,第三电阻R3设置于第四NMOS管36的漏极与第一N型耗尽型开关管37的栅极之间,第四电阻R4设置于第六NMOS管40的漏极与第二N型耗尽型开关管39的栅极之间。第三电阻R3、第四电阻R4可以分别对第一N型耗尽型开关管37的栅极电压、第二N型耗尽型开关管39的栅极电压,进行滤波,可以有效减小栅极电压的电压毛刺,提高隔离能力。第三电阻R3、第四电阻R4的大小可以取值为100KΩ。
实施例5
如图5为实施例5中提高双向隔离信号的耗尽型开关电路架构图,该耗尽型开关电路架构在实施例3的基础上,增加了第二电阻R2,第一N型耗尽型开关管37的源极、第二N型耗尽型开关管39的源极分别与第二电阻R2的一端连接,第二电阻R2的另一端接地。第二电阻R2可以将一部分电流接地,对第一N型耗尽型开关管37的漏极和第二N型耗尽型开关管39的漏极间的电压起到一种下拉的作用,第二电阻R2的大小可以取值为100KΩ。
以上仅是本发明的优选实施方式,本发明的保护范围并不仅局限于上述实施例,凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理前提下的若干改进和润饰,应视为本发明的保护范围。
Claims (4)
1.一种提高单向隔离信号的耗尽型开关电路架构,其特征在于,包括:基准电路、低电平选择电路模块、负压电荷泵、第一NMOS管、PMOS管、第二NMOS管、N型耗尽型开关管、高电平选择电路模块,所述基准电路的输出端与低电平选择电路模块的第一输入端连接,所述低电平选择电路模块的输出端与负压电荷泵的输入端连接,所述基准电路的输出端与负压电荷泵的电源端连接,所述负压电荷泵的输出端分别与第一NMOS管的栅极、PMOS管的栅极、第一NMOS管的源极、第二NMOS管的源极连接,所述第一NMOS管漏极、PMOS管的漏极均与第二NMOS管的栅极连接,所述PMOS管的源极与高电平选择电路的输出端连接;所述高电平选择电路的第一输入端与基准电路连接;所述第二NMOS管的漏极分别与N型耗尽型开关管的栅极、体端连接;所述低电平选择电路的第二输入端、高电平选择电路的第二输入端、N型耗尽型开关管的漏极均还与耗尽型开关电路的信号输入端IN连接;所述N型耗尽型开关管的源极与耗尽型开关电路的信号输出端OUT连接。
2.根据权利要求1所述的一种提高单向隔离信号的耗尽型开关电路架构,其特征在于,所述第二NMOS管的漏极与N型耗尽型开关管的栅极之间设有第一电阻R1。
3.一种提高双向隔离信号的耗尽型开关电路架构,其特征在于,由两组权利要求1或2所述的提高单向隔离信号的耗尽型开关电路架构组成,两个N型耗尽型开关管的源极连接,一个耗尽型开关电路架构中的N型耗尽型开关管的漏极、低电平选择电路的第二输入端、高电平选择电路的第二输入端均与耗尽型开关电路的信号输入端IN连接,另一个耗尽型开关电路架构中的N型耗尽型开关管的漏极、低电平选择电路的第二输入端、高电平选择电路的第二输入端均与耗尽型开关电路的信号输出端OUT连接。
4.根据权利要求3所述的一种提高双向隔离信号的耗尽型开关电路架构,其特征在于,还包括第二电阻R2,两个N型耗尽型开关管的源极均与第二电阻R2的一端连接,所述第二电阻R2的另一端接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311229422.1A CN117200776B (zh) | 2023-09-22 | 2023-09-22 | 一种提高单向或双向隔离信号的耗尽型开关电路架构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311229422.1A CN117200776B (zh) | 2023-09-22 | 2023-09-22 | 一种提高单向或双向隔离信号的耗尽型开关电路架构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117200776A CN117200776A (zh) | 2023-12-08 |
CN117200776B true CN117200776B (zh) | 2024-03-08 |
Family
ID=89005055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311229422.1A Active CN117200776B (zh) | 2023-09-22 | 2023-09-22 | 一种提高单向或双向隔离信号的耗尽型开关电路架构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117200776B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010149629A1 (en) * | 2009-06-22 | 2010-12-29 | Epcos Ag | Low-current input buffer |
EP3080845A1 (en) * | 2013-11-15 | 2016-10-19 | Texas Instruments Incorporated | Method and circuitry for controlling a depletion-mode transistor |
CN111404529A (zh) * | 2020-04-03 | 2020-07-10 | 电子科技大学 | 一种耗尽型GaN功率器件的分段直接栅驱动电路 |
CN111478689A (zh) * | 2020-03-31 | 2020-07-31 | 深圳芯能半导体技术有限公司 | 耗尽型晶体管驱动电路及芯片 |
CN113169730A (zh) * | 2018-11-09 | 2021-07-23 | 派赛公司 | 以半桥驱动器配置驱动d型fet |
-
2023
- 2023-09-22 CN CN202311229422.1A patent/CN117200776B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010149629A1 (en) * | 2009-06-22 | 2010-12-29 | Epcos Ag | Low-current input buffer |
EP3080845A1 (en) * | 2013-11-15 | 2016-10-19 | Texas Instruments Incorporated | Method and circuitry for controlling a depletion-mode transistor |
CN113169730A (zh) * | 2018-11-09 | 2021-07-23 | 派赛公司 | 以半桥驱动器配置驱动d型fet |
CN111478689A (zh) * | 2020-03-31 | 2020-07-31 | 深圳芯能半导体技术有限公司 | 耗尽型晶体管驱动电路及芯片 |
CN111404529A (zh) * | 2020-04-03 | 2020-07-10 | 电子科技大学 | 一种耗尽型GaN功率器件的分段直接栅驱动电路 |
Also Published As
Publication number | Publication date |
---|---|
CN117200776A (zh) | 2023-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10340906B2 (en) | Integrated bootstrap high-voltage driver chip and technological structure thereof | |
US8629709B2 (en) | High frequency switch circuit device | |
KR960003375B1 (ko) | 반도체 집적회로 장치의 출력회로 | |
CN109921779B (zh) | 一种半桥电路直通保护电路 | |
CN112994662A (zh) | 信号整形电路及相应的栅极驱动电路 | |
CN107689787B (zh) | 一种用于半桥结构的高压侧栅驱动电路 | |
CN114400996A (zh) | 一种耗尽型功率器件的直驱电路 | |
CN115276626A (zh) | 具有栅极电压钳位保护功能的pmos驱动电路及使能平移电路 | |
CN112165319A (zh) | 一种上桥臂驱动电路、高压集成电路以及功率模块 | |
CN117097326B (zh) | 一种兼容lvds与hcsl电平标准的驱动电路 | |
CN117394844A (zh) | 电平移位电路、驱动电路和半桥电路 | |
CN113114194B (zh) | 氮化镓功率器件栅驱动电路 | |
CN117200776B (zh) | 一种提高单向或双向隔离信号的耗尽型开关电路架构 | |
CN116683899A (zh) | 一种基于氮化镓工艺的高可靠高速电平移位电路 | |
CN113965194B (zh) | 一种具有噪声检测的低延时高压侧驱动电路 | |
CN111010164B (zh) | 一种基于GaAs工艺的输出缓冲电路 | |
CN215449413U (zh) | 一种可应用于多模式的dc-dc过零点检测电路 | |
CN112737552B (zh) | 一种信号传输电路 | |
CN210380809U (zh) | 一种低工作电压的快速下行电平移位电路 | |
CN218549748U (zh) | 一种电平位移电路及电荷泵电路控制信号传输装置 | |
CN114640331B (zh) | 一种抗噪声干扰的高压侧栅驱动电路 | |
CN106094576B (zh) | 基于igbt整形的驱动控制电路 | |
CN220139232U (zh) | 保护电路、电压检测电路、保护系统及芯片 | |
CN221747971U (zh) | 一种高耐压防反灌电路 | |
CN216873068U (zh) | 一种易于集成的D-Mode氮化镓功率管的驱动及电流检测电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |