CN111404529A - 一种耗尽型GaN功率器件的分段直接栅驱动电路 - Google Patents

一种耗尽型GaN功率器件的分段直接栅驱动电路 Download PDF

Info

Publication number
CN111404529A
CN111404529A CN202010257376.6A CN202010257376A CN111404529A CN 111404529 A CN111404529 A CN 111404529A CN 202010257376 A CN202010257376 A CN 202010257376A CN 111404529 A CN111404529 A CN 111404529A
Authority
CN
China
Prior art keywords
voltage
nmos tube
power device
tube
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010257376.6A
Other languages
English (en)
Other versions
CN111404529B (zh
Inventor
明鑫
许齐飞
毛帅
冯旭东
王卓
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010257376.6A priority Critical patent/CN111404529B/zh
Publication of CN111404529A publication Critical patent/CN111404529A/zh
Priority to US17/005,350 priority patent/US10911045B1/en
Application granted granted Critical
Publication of CN111404529B publication Critical patent/CN111404529B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

一种耗尽型GaN功率器件的分段直接栅驱动电路，利用快速充电模块将GaN功率器件栅极电压从负压关断电平充电至GaN功率器件阈值电压；当GaN功率器件栅极电压充电至GaN功率器件阈值电压后，电流镜充电模块先开启小于N个的充电电流镜模块将GaN功率器件栅极电压从GaN功率器件阈值电压充电至GaN功率器件米勒平台电压，再开启N个充电电流镜模块将GaN功率器件栅极电压从GaN功率器件米勒平台电压充电至零电平；随后栅极电压保持模块将GaN功率器件栅极电压钳位在零电平；放电模块利用M条放电通路对GaN功率器件栅极电压进行放电，使得GaN功率器件栅极电压从零电平放电至负压关断电平。通过控制M条放电通路的选通调整GaN功率器件栅极电压的放电速度。

Description

一种耗尽型GaN功率器件的分段直接栅驱动电路
技术领域
本发明属于电子电路技术领域，具体涉及到一种适用于耗尽型GaN功率器件的分段直接栅驱动电路的设计。
背景技术
传统的600V高压电源(或称一次电源)应用主要采用CoolMOS解决方案。但是由于CoolMOS的体二极管会带来反向恢复问题，并且其较大的栅电荷QG和输出电荷QOSS导致硬开关下开关损耗很大，转换效率低，在软开关模式的实现下开关频率也受到限制。与SiMOSFET相比，GaN器件输出电容COSS随漏源电压VDS变化的非线性较小，在同样导通电阻的前提下可以实现更小的输出电荷QOSS和栅电荷QG，并且GaN器件不存在体二极管，故基于GaN的软开关应用能够实现更短的谐振周期和更长的功率输出时间，减小谐振变换器的导通损耗，达到更高的开关频率和功率密度。
目前650V电压等级的GaN功率器件已有商用产品，其主流技术方案采用p-GaN技术和Cascode-drive技术。GaN功率器件的AlGaN/GaN异质结形成的高迁移率2DEG沟道具有天然导通的特性，为了保证功率转换电路的系统安全性，GaN作为功率级器件需要实现常关特性。p-GaN技术是在AlGaN/GaN异质结表面与栅极肖特基金属间插入一层P型GaN(具体材料可以为p-AlGaN、p-GaN或p-InGaN)，如图1中(a-1)所示。p-GaN能够抬升整个异质结的导带，从而耗尽异质结导电沟道中的二维电子气，实现器件从耗尽型到增强型的转变。但是也因此p-GaN存在阈值电压比较小的问题，其Vth典型值为1.5V。在高压应用中(VIN>400V)，开关切换时开关节点的dv/dt最高可达200V/ns，即使采取低压驱动电路设计中的分离充放电路径技术，在高压应用下仍然存在Miller误开启的现象，如图1中(a-2)所示。另外，p-GaN的栅源击穿电压低(<7V)，器件栅极驱动电压的安全工作裕度小，对器件可靠性带来非常大的影响，也因此增大了驱动电路和系统的设计难度。
Cascode-drive方案采用高压耗尽型GaN和低压Si MOSFET串联，利用Si MOSFET的常关特性来实现整个器件的增强型特性，如图1中(b)所示。Cascode-drive本质上是对串联Si MOSFET进行驱动，通过Si MOSFET漏源电压Vds的电压变化来实现对耗尽型GaN的开关控制，因此可以采用传统的Si功率器件驱动电路对Cascode-drive方案进行复用，同时还可以避免p-GaN阈值电压低、栅源耐压低的问题。但是由于每个开关周期仍需要开关Si MOSFET，因此Cascode-drive方案仍然存在Si体二极管带来的反向恢复问题。同时，GaN与Si MOSFET串联结构引入了互联寄生电感，在高速开关状态下容易在串联节点产生电压振荡，造成SiMOSFET与GaN的开关速度不匹配，甚至可能带来Si MOSFET雪崩击穿的可靠性威胁。由于耗尽型GaN器件的开关受Si MOSFET漏源电压Vds的电压控制，无法直接通过驱动电路实现对功率级开关速度的控制，因此Cascode-drive功率级的EMI特性优化是一个难点。另外，如图1中(b)所示，实际Cascode器件的寄生电容包括Si MOSFET和GaN的寄生电容，若因为工艺影响或器件尺寸设计造成电容失配，可能导致关断动作下Cds_Si两端电压通过电荷转移被充电至超过Si MOSFET的雪崩击穿电压，造成Si MOSFET发生雪崩击穿。
发明内容
针对上述传统GaN功率器件的驱动方式存在的开关速度难以控制和可靠性不高的问题，本发明提出一种耗尽型GaN功率器件的分段直接栅驱动电路，通过对耗尽型GaN功率器件进行直接栅驱动控制，并引入分段控制技术，实现了开关速度可控且可靠性高的特点。
本发明的技术方案为：
一种耗尽型GaN功率器件的分段直接栅驱动电路，所述分段直接栅驱动电路的输出信号用于控制所述耗尽型GaN功率器件栅极电压的充电和放电；所述耗尽型GaN功率器件在其栅极电压放电至负压关断电平时关断，在其栅极电压充电至零电平时开启；
所述分段直接栅驱动电路包括快速充电模块、电流镜充电模块、栅极电压保持模块和放电模块，所述快速充电模块用于将所述GaN功率器件的栅极电压从所述负压关断电平充电至所述GaN功率器件的阈值电压，所述快速充电模块包括快速充电单元、阈值设定单元和二选一开关单元，
所述阈值设定单元包括可调电阻、第一电容、第一电流镜单元、第二电流镜单元、第一高压PMOS管、第二高压PMOS管、第五高压PMOS管、第六高压PMOS管、第四高压NMOS管和第五高压NMOS管，
所述第一电流镜单元用于将偏置电流进行镜像得到第一镜像电流和第二镜像电流；
可调电阻一端接地电压，另一端连接第一高压PMOS管的源极；
第二高压PMOS管的源极连接第一高压PMOS管的栅极和漏极，其栅极和漏极互连并连接第五高压PMOS管、第四高压NMOS管和第五高压NMOS管的栅极以及所述第一镜像电流并通过第一电容后连接地电压，地电压的电压值为0V；
所述第二电流镜单元用于将所述第二镜像电流进行镜像得到第三镜像电流；
第六高压PMOS管的栅极连接第五高压PMOS管和第四高压NMOS管的源极以及所述第三镜像电流，其源极连接第五高压NMOS管的源极并作为所述阈值设定单元的输出端，其漏极连接第五高压PMOS管的漏极并连接所述负压关断电平；
第四高压NMOS管和第五高压NMOS管的漏极连接地电压；
所述二选一开关单元包括第四电阻、第七高压PMOS管、第六高压NMOS管和第七高压NMOS管，
第七高压PMOS管的栅极连接第一控制信号，其源极通过第四电阻后连接地电压，其漏极连接第六高压NMOS管的栅极和漏极以及第七高压NMOS管的栅极和漏极；
所述第一控制信号为短脉冲信号，其上升沿由所述分段直接栅驱动电路输入信号的上升沿触发；
第六高压NMOS管的漏极作为所述二选一开关单元的第一选择端连接所述阈值设定单元的输出端，第七高压NMOS管的漏极作为所述二选一开关单元的第二选择端；
所述快速充电单元包括第五电阻和第八高压NMOS管，
第八高压NMOS管的栅极连接所述二选一开关单元的第二选择端和第五电阻的一端，其漏极连接地电压，其源极连接第五电阻的另一端并作为所述快速充电模块的输出端连接所述耗尽型GaN功率器件的栅极；
所述电流镜充电模块包括N个充电电流镜模块，其中N为大于1的正整数，所述N个充电电流镜模块分别用于在各自对应的选通信号的控制下镜像可调电流；每个所述充电电流镜模块在其对应的选通信号有效时将所述可调电流进行镜像，否则输出电流值为零；所述N个充电电流镜模块镜像的电流共同用于对所述GaN功率器件的栅极电压进行充电，当所述快速充电模块将所述GaN功率器件的栅极电压充电至所述GaN功率器件的阈值电压后，先开启小于N个的所述充电电流镜模块将所述GaN功率器件的栅极电压从所述GaN功率器件的阈值电压充电至所述GaN功率器件的米勒平台电压，再开启N个所述充电电流镜模块将所述GaN功率器件的栅极电压从所述GaN功率器件的米勒平台电压充电至零电平；
所述栅极电压保持模块用于，在所述电流镜充电模块将所述GaN功率器件的栅极电压充电至零电平时开始直到所述GaN功率器件的栅极电压开始放电期间，将所述GaN功率器件的栅极电压钳位在零电平；
所述放电模块包括M条放电通路对所述GaN功率器件的栅极电压进行放电，使得所述GaN功率器件的栅极电压从零电平放电至所述负压关断电平，其中M其中为大于1的正整数，通过控制M条放电通路的选通调整所述GaN功率器件栅极电压的放电速度。
具体的，所述可调电阻包括第一PMOS管、第二PMOS管、第一电阻、第二电阻和第三电阻，第一PMOS管的栅极连接第一修调控制信号，其源极连接第一电阻的一端和地电压，其漏极连接第一电阻的另一端；
第二PMOS管的栅极连接第二修调控制信号，其源极连接第二电阻的一端和第一PMOS管的漏极，其漏极连接第二电阻的另一端并通过第三电阻后连接第一高压PMOS管的源极。
具体的，所述栅极电压保持模块包括第十一高压PMOS管和第十电阻，第十一高压PMOS管的栅极连接第三控制信号，其源极连接地电压，其漏极通过第十电阻后连接所述耗尽型GaN功率器件的栅极；所述第三控制信号在所述GaN功率器件的栅极电压充电至零电平时翻低，在所述GaN功率器件的栅极电压开始放电时翻高。
具体的，所述充电电流镜模块包括高带宽电流镜单元、主充电通路、电压钳位保护单元和放电保护开关单元，
所述高带宽电流镜单元包括第一与非门、第一反相器链、第六电阻、第七电阻、第九电阻、第二电容、第八高压PMOS管、第九高压PMOS管、第十高压PMOS管、第九高压NMOS管、第十高压NMOS管、第十五高压NMOS管、第四NMOS管和第五NMOS管，第一反相器链包括奇数个级联的反相器；
第一与非门的第一输入端连接第二控制信号，其第二输入端连接所述充电电流镜模块对应的选通信号，其输出端通过第一反相器链后连接第九高压NMOS管的漏极和第十高压NMOS管的栅极；所述第二控制信号的上升沿与所述分段直接栅驱动电路输入信号的上升沿同步，所述第二控制信号在所述GaN功率器件的栅极电压充电至零电平后翻转为低；
第八高压PMOS管的漏极连接第十高压NMOS管的漏极和第十高压PMOS管的栅极并通过第七电阻后连接电源电压，其栅极连接第九高压PMOS管的栅极和第十高压PMOS管的源极并通过第六电阻后连接电源电压，其源极连接第九高压PMOS管的源极和电源电压；
第五NMOS管的漏极连接第九高压NMOS管的栅极和源极以及第十高压NMOS管的源极，其栅极连接第四NMOS管的栅极和漏极以及所述可调电流并通过第二电容后连接地电平，其源极连接第四NMOS管的源极和地电平；
第九电阻接在第十高压PMOS管的漏极和地电平之间；第九高压PMOS管的漏极连接第十五高压NMOS管的栅极和漏极；
所述主充电通路包括第十六高压NMOS管，第十六高压NMOS管的宽长比远大于第十五高压NMOS管的宽长比；
第十六高压NMOS管的栅极连接第十五高压NMOS管的栅极和漏极，其漏极连接地电平，其源极连接第十五高压NMOS管的源极并作为所述充电电流镜模块的输出端连接所述耗尽型GaN功率器件的栅极；
所述放电保护开关单元包括第二反相器链和第十七高压NMOS管，第二反相器链包括偶数个级联的反相器，其输入端连接第四控制信号，其输出端连接第十七高压NMOS管的栅极；
所述耗尽型GaN功率器件的栅极电压开始充电时所述第四控制信号翻转为低电平，所述耗尽型GaN功率器件的栅极电压开始放电时所述第四控制信号翻转为高电平；
第十七高压NMOS管的漏极连接第十六高压NMOS管的栅极，其源极连接所述负压关断电平；
所述电压钳位保护单元包括第十一高压NMOS管、第十二高压NMOS管、第十三高压NMOS管、第十四高压NMOS管和第八电阻，
第十一高压NMOS管的栅极和源极连接第八电阻的一端、第十四高压NMOS管的源极以及所述充电电流镜模块的输出端，其漏极连接第十二高压NMOS管的栅极和漏极、第十四高压NMOS管的漏极以及第十六高压NMOS管的栅极；
第十三高压NMOS管的栅极和漏极连接第十二高压NMOS管的源极，其源极连接第十四高压NMOS管的栅极和第八电阻的另一端。
具体的，所述放电模块包括放电控制逻辑单元和八条放电通路，所述放电控制逻辑单元用于在所述第四控制信号的使能下产生所述八条放电通路各自对应的选通信号；
所述放电通路包括驱动单元和第十八高压NMOS管，第十八高压NMOS管的漏端耐压能力高于所述快速充电模块、电流镜充电模块和栅极电压保持模块中高压开关管的漏端耐压能力；所述驱动单元包括第二与非门和第三反相器链，第三反相器链包括奇数个级联的反相器；第二与非门的第一输入端连接所述第四控制信号，其第二输入端连接所述放电通路对应的选通信号，其输出端经过第三反相器链后连接第十八高压NMOS管的栅极；第十八高压NMOS管的漏极连接所述耗尽型GaN功率器件的栅极，其源极连接所述负压关断信号。
具体的，所述放电控制逻辑单元根据第四选通控制信号和第五选通控制信号来选通所述八条放电通路，当第四选通控制信号和第五选通控制信号均为低电平时，选通所述八条放电通路中的一条放电通路；当第四选通控制信号为高电平，第五选通控制信号为低电平时，选通所述八条放电通路中的两条放电通路；当第四选通控制信号为低电平，第五选通控制信号为高电平时，选通所述八条放电通路中的四条放电通路；当第四选通控制信号和第五选通控制信号均为高电平时，选通所述八条放电通路；通过控制八条放电通路的选通使得所述GaN功率器件的关断延时与所述GaN功率器件的开启延时匹配。
具体的，所述第一电流源包括第一NMOS管、第二NMOS管、第三NMOS管、第一高压NMOS管、第二高压NMOS管和第三高压NMOS管，
第一高压NMOS管的栅漏短接并连接第二高压NMOS管和第三高压NMOS管的栅极以及所述偏置电流，其源极连接第一NMOS管的栅极和漏极以及第二NMOS管和第三NMOS管的栅极；
第二高压NMOS管的漏极输出所述第一镜像电流，其源极连接第二NMOS管的漏极；
第三高压NMOS管的漏极输出所述第二镜像电流，其源极连接第三NMOS管的漏极；
第一NMOS管、第二NMOS管和第三NMOS管的源极连接所述负压关断电平；
所述第二电流源包括第三PMOS管、第四PMOS管、第三高压PMOS管和第四高压PMOS管，第三高压PMOS管的栅漏短接并连接第四高压PMOS管的栅极和所述第二镜像电流，其源极连接第三PMOS管的栅极和漏极以及第四PMOS管的栅极；
第四PMOS管的源极连接第三PMOS管的源极，其漏极连接第四高压PMOS管的源极；
第四高压PMOS管的漏极输出所述第三镜像电流。
本发明的有益效果为：本发明提出对耗尽型GaN功率器件的分段直接栅驱动，能够直接用于控制耗尽型GaN功率器件，而不需要通过控制Si MOSFET的栅极来进一步控制GaN的开关；通过快速充电模块和电流镜充电模块实现了对GaN功率器件栅极电压进行可控的分段充电，提出了电压钳位保护和放电保护提高了电路的可靠性；放电模块提出通过选通不同数目的放电通路实现了GaN功率器件的关断延时与开启延时匹配。
附图说明
图1为当前主流的高压GaN功率器件技术方案，其中(a-1)为p-GaN结构示意图，(a-2)为p-GaN器件在高dv/dt下存在Miller误开启示意图，(b)为Cascode drive考虑寄生电容电感的结构示意图。
图2为本发明提出的一种耗尽型GaN功率器件的分段直接栅驱动电路在实施例中的功率器件连接方案示意图。
图3为本发明提出的一种耗尽型GaN功率器件的分段直接栅驱动电路的架构框图。
图4为本发明提出的一种耗尽型GaN功率器件的分段直接栅驱动电路在GaN功率器件开启过程中的栅极驱动电压和栅极驱动电流波形图。
图5为本发明提出的一种耗尽型GaN功率器件的分段直接栅驱动电路中快速充电模块的一种电路实现图。
图6为本发明提出的一种耗尽型GaN功率器件的分段直接栅驱动电路中电流镜充电模块的一种电路实现图。
图7为本发明提出的一种耗尽型GaN功率器件的分段直接栅驱动电路中放电模块的一种电路实现图。
图8为本发明提出的一种耗尽型GaN功率器件的分段直接栅驱动电路中关键信号波形图。
具体实施方式
下面结合附图和具体实施例对本发明的技术方案进行详细的描述。
由于耗尽型GaN具有常开特性，其阈值电压(Vth)为负值(典型值为-7～-8V)，开启电压(Von)为0V，因此类似于Cascode-drive技术，如图2所示本发明在耗尽型GaN功率器件的源极串联一个低压Si MOSFET以实现功率级的常关特性，GaN功率器件的栅极连接本发明提出的栅驱动电路，其漏极连接输入信号，其源极连接Si MOSFET的漏极，Si MOSFET的栅极连接驱动Si MOSFET的驱动电路，其源极接地，在Si MOSFET在和GaN功率器件的栅源之间分别设置了齐纳二极管(Zener管)。与传统Cascode-drive技术相比，传统Cascode-drive技术只是通过控制Si MOSFET的栅极来进一步控制GaN的开关，而本发明提出的直接驱动方式是能够直接对GaN功率器件的栅极进行驱动。本实施例为了与传统Cascode-drive技术进行比较，以耗尽型GaN功率器件应用于与低压Si MOSFET串联的场景为例进行说明，但本领域技术人员应当了解本发明提出的GaN功率器件的栅驱动方案不止能够适用于图2所示与SiMOSFET串联的应用场景。
如图2所示，电路在开始建立之前，GaN功率器件处于开启的状态，Si MOSFET则处于关断的状态。当电路开始建立之后，外部的高压加在GaN的漏极。由于GaN处于导通状态，电压同时也加在Si MOSFET的漏极。此时的Si MOSFET处于关断状态，因而横跨在Si MOSFET漏源两端的齐纳二极管(Zener管)被击穿，将Si MOSFET的漏极电压箝位在一个固定值如13V，该值可以根据实际应用进行调整，确保GaN栅极和源极的电压差大于GaN的阈值电压Vth。同时，电路内部用于关断耗尽型GaN的负压电平VNEG通过负压产生电路开始建立。随着负压的逐步建立，GaN的栅源电压增大，在栅源电压达到16V时将横跨在GaN栅源之间的齐纳二极管(Zener管)击穿，此时GaN的源极电位跟随栅极电位降低。当VNEG建立完成，SiMOSFET开启，此时GaN处于完全关断的状态，随后PWM信号送入GaN栅极进行正常的开关工作。正常开关状态下Si MOSFET保持常开，由本发明提出的GaN分段直接栅驱动电路产生的驱动方波直接驱动耗尽型GaN。GaN的关断电平即负压关断电平VNEG为一个低于GaN阈值电压Vth的负电平，由系统中的负压产生电路产生。
由背景知识可知增强型GaN器件存在阈值电压较小的问题，在高压应用中如果采取零压关断正压开启的驱动方式，当器件漏端存在较高的dv/dt时可靠性会受到非常大的影响。耗尽型GaN器件的负压关断零压开启的驱动策略，GaN器件的漏端如果存在较高的压摆率dv/dt，只要确保叠加GaN栅极电压的dv/dt电压尖峰小于GaN器件的阈值电压就可以确保GaN器件不会被误开启，因此本发明采用负压关断的驱动方式相比传统的零压关断具有更优异的可靠性。此外，为了优化GaN开启速度和开启过程中的电磁干扰效应(EMI)，本发明设计耗尽型GaN分段开启策略，通过改变栅极驱动电流强度将GaN开启过程分成多个阶段，在各阶段内优化了GaN开启性能。将本发明提出的耗尽型GaN功率器件的栅驱动电路应用于耗尽型GaN功率器件串联Si MOSFET时，当异常状态(如过温、过流、欠压)发生时，可以直接由MOS驱动电路关断Si MOSFET，通过Si MOSFET反向阻断耗尽型GaN，实现功率级的关断。
下面结合附图详细说明本发明提出的一种耗尽型GaN功率器件的分段直接栅驱动电路的工作过程和工作原理。如图3所示为本发明提出的耗尽型GaN分段直接栅驱动电路的整体架构图，GaN器件的阈值电压一般约为-8V，电路最低电源轨为图2系统中负压产生电路产生的用于关断GaN的负压关断电平VNEG＝-14V。栅驱动电路的输入信号Driver-IN为驱动输入的PWM信号，本实施例中电压幅值为0～5V。本发明提出的分段直接栅驱动电路主体分为四个部分：快速充电通路(Path1)、电流镜充电通路(Path2)、栅极电压保持通路(Path3)、放电通路(Path4)。同时电路中还包括负压电源轨产生电路，用于产生-5V和-9V两个负电压，作为电路中关键模块的电源轨。
快速充电通路(Path1)：
本阶段利用利用快速充电模块将GaN功率器件的栅极电压从负压关断电平充电至GaN功率器件的阈值电压，如图5所示，快速充电模块包括快速充电单元、阈值设定单元和二选一开关单元，阈值设定单元包括可调电阻、第一电容C1、第一电流镜单元、第二电流镜单元、第一高压PMOS管MPH1、第二高压PMOS管MPH2、第五高压PMOS管MPH5、第六高压PMOS管MPH6、第四高压NMOS管MNH4和第五高压NMOS管MNH5，第一电流镜单元用于将偏置电流Ibias进行镜像得到第一镜像电流和第二镜像电流；可调电阻一端接地电压，另一端连接第一高压PMOS管MPH1的源极；第二高压PMOS管MPH2的源极连接第一高压PMOS管MPH1的栅极和漏极，其栅极和漏极互连并连接第五高压PMOS管MPH5、第四高压NMOS管MNH4和第五高压NMOS管MNH5的栅极以及第一镜像电流并通过第一电容C1后连接地电压GND，地电压GND的电压值为0V；第二电流镜单元用于将第二镜像电流进行镜像得到第三镜像电流；第六高压PMOS管MPH6的栅极连接第五高压PMOS管MPH5和第四高压NMOS管MNH4的源极以及第三镜像电流，其源极连接第五高压NMOS管MNH5的源极并作为阈值设定单元的输出端，其漏极连接第五高压PMOS管MPH5的漏极并连接负压关断电平VNEG；第四高压NMOS管MNH4和第五高压NMOS管MNH5的漏极连接地电压GND。二选一开关单元包括第四电阻R4、第七高压PMOS管MPH7、第六高压NMOS管MNH6和第七高压NMOS管MNH7，第七高压PMOS管MPH7的栅极连接第一控制信号Ctr_1，其源极通过第四电阻R4后连接地电压，其漏极连接第六高压NMOS管的栅极和漏极以及第七高压NMOS管的栅极和漏极；第一控制信号为短脉冲信号，其上升沿由分段直接栅驱动电路输入信号的上升沿触发；第六高压NMOS管的漏极作为二选一开关单元的第一选择端连接阈值设定单元的输出端，第七高压NMOS管的漏极作为二选一开关单元的第二选择端。快速充电单元包括第五电阻和第八高压NMOS管，第八高压NMOS管的栅极连接二选一开关单元的第二选择端和第五电阻的一端，其漏极连接地电压，其源极连接第五电阻的另一端并作为快速充电模块的输出端连接耗尽型GaN功率器件的栅极。
其中图5所示给出了一种可调电阻的实现形式，可调电阻包括第一PMOS管MP1、第二PMOS管MP2、第一电阻R1、第二电阻R2和第三电阻R3，第一PMOS管MP1的栅极连接第一修调控制信号Trim1，其源极连接第一电阻R1的一端和地电压GND，其漏极连接第一电阻R1的另一端；第二PMOS管MP2的栅极连接第二修调控制信号Trim2，其源极连接第二电阻R2的一端和第一PMOS管MP1的漏极，其漏极连接第二电阻R2的另一端并通过第三电阻R3后连接第一高压PMOS管MPH1的源极。改变Trim的电阻数量还可以实现更大范围的调整。
如图5所示，第一电流源包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一高压NMOS管MNH1、第二高压NMOS管MNH2和第三高压NMOS管MNH3，第一高压NMOS管MNH1的栅漏短接并连接第二高压NMOS管MNH2和第三高压NMOS管MNH3的栅极以及偏置电流Ibias，其源极连接第一NMOS管MN1的栅极和漏极以及第二NMOS管MN2和第三NMOS管MN3的栅极；第二高压NMOS管MNH2的漏极输出第一镜像电流，其源极连接第二NMOS管MN2的漏极；第三高压NMOS管MNH3的漏极输出第二镜像电流，其源极连接第三NMOS管MN3的漏极；第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3的源极连接负压关断电平VNEG。第二电流源包括第三PMOS管MP3、第四PMOS管MP4、第三高压PMOS管MPH3和第四高压PMOS管MPH4，第三高压PMOS管MPH3的栅漏短接并连接第四高压PMOS管MPH4的栅极和第二镜像电流，其源极连接第三PMOS管MP3栅极和漏极以及第四PMOS管MP4的栅极；第四PMOS管MP4的源极连接第三PMOS管MP3的源极，其漏极连接第四高压PMOS管MPH4的源极；第四高压PMOS管MPH4的漏极输出第三镜像电流。第一电流源用于将偏置电流Ibias进行镜像为后级结构提供偏置，本实施例采用Cascode电流镜结构，也可以替换为其他电流镜结构。
快速充电通路(Path1)的工作原理如下。
本发明采用负压关断电平VNEG＝-14V的负电压直接关断GaN功率器件，关断状态GaN功率器件的栅极电平VNEG＝-14V与阈值电压Vth＝-8V之间6V的电压差可以大大提高器件栅极的dv/dt抗扰能力。但是在器件开启过程，从负压关断电平VNEG充电到阈值电压Vth这段时间是系统所不需要的开启延时，所以应该尽量减小这段充电时间。如图3中快速充电通路(Path1)所示，本发明设计的快速充电模块采用大电流对GaN功率器件栅极充电，该阶段器件沟道还没有形成，器件没有开关动作，不存在驱动强度过高引起的di/dt和dv/dt问题。该阶段栅极驱动电压(阶段①)和驱动电流(阶段I)波形如图4所示。阶段①带来的开启延时t1可以由以下公式计算：
Qgs1＝Cgs1(Vth-VNEG) (1)
Figure BDA0002437886310000101
其中Cgs1为GaN功率器件的栅源寄生电容，Qgs1为栅源电荷，Ig为阶段I栅极驱动电流大小。
快速充电模块包括二选一开关单元、阈值设定单元和快速充电单元，二选一开关单元中第七高压PMOS管MPH7受第一控制信号Ctr_1控制开启，第一控制信号Ctr_1是短脉冲信号，由Driver-IN上升沿触发，其脉宽设计需要大于t1以保证将GaN功率器件的栅极电压充电至阈值电压Vth，如图8所示。栅源短接的第六高压NMOS管MNH6和第七高压NMOS管MNH7构成两个寄生体二极管，分别接阈值设定单元预设的阈值电压VC和快速充电单元中主充电管即第八高压NMOS管MNH8的栅极电压VD，第八高压NMOS管MNH8源极接GaN功率器件的栅极，作为快速充电通路为GaN功率器件的栅极电压充电。二选一开关单元通过比较VC和VD的电压大小来选通电压更低的支路，以此决定快速充电阶段GaN功率器件栅极的终止电压。VC由阈值设定单元确定，表达式如式(3)所示：
VC＝VGND-I·R-Vgs,MPH1-Vgs,MPH2+Vgs,MPH5+Vgs,MPH6 (3)
其中R指的是可调电阻的电阻值，本实施例中通过修调信号控制第一电阻R1、第二电阻R2、第三电阻R3来调整可调电阻，I是流经可调电阻的电流。通过合理的设计，VC的大小近似于可调电阻R上的压降。当VGaN_G<VC时，第七高压NMOS管MNH7体二极管导通，将主充电管即第八高压NMOS管MNH8开启，由主充电管为GaN功率器件的栅极GaN_G提供驱动电流；随着VGaN_G抬升，当D点电压高于C点电压，第六高压NMOS管MNH6体二极管导通，第七高压NMOS管MNH7反向截止。由于此时第三电阻R3上没有电流通过，第八高压NMOS管MNH8栅源寄生电容通过第三电阻R3放电，使其栅源电压Vgs电压逐渐降低至关断，即快速充电通路停止工作。
电压VC决定了快速充电阶段GaN功率器件的栅极最终可以达到的电平VGaN_G1，
VGaN_G1≈VC-Vth,MNH8 (4)
由公式(3)、(4)可知，可以通过修改可调电阻的电阻值改变快速充电阶段结束时的GaN栅极电压。本实施例中通过加入修调(Trim)开关第一PMOS管MP1、第二PMSO管MP2，保证阶段①GaN栅极终止电压的准确性，即VGaN_G1≈Vth_GaN。
电流镜充电通路(Path2)：
快速充电阶段将GaN功率器件的栅源电压充电至GaN功率器件的阈值电压Vth附近。由功率器件开启过程的物理机理可知，在其栅源电压VGS超过阈值电压Vth后，认为器件沟道开始导通，随后VGS会进入米勒平台期(Miller Plateau)并维持在米勒电压Vmiller，最终上升达到GaN功率器件的开启电压Von，如图4中阶段②～④所示。在阶段②和③期间GaN功率器件漏极电流IDS上升、漏源电压VDS下降，高速开关下功率级会产生较高的di/dt和dv/dt，在400V以上的高压应用中更加严重。因此在②～③阶段需要降低驱动电路的充电强度以合理延长②～③阶段的时间，减小功率级的di/dt和dv/dt尖峰。④阶段不存在di/dt和dv/dt影响，因此可以再次增强栅极驱动电流，减小④阶段充电时间。因此本发明提出如图3中的电流镜充电通路(Path2)进行②～③阶段的GaN功率器件栅极电压充电，设计了电流镜充电模块为GaN功率器件栅极提供稳定的小电流充电。如图6所示，电流镜充电模块包括N个充电电流镜模块，其中N为大于1的正整数，本实施例取N为3进行说明，3个充电电流镜模块(即图6中的充电电流镜模块A、B、C)分别用于在各自对应的选通信号(如图6中的L1、L2、L3)的控制下镜像可调电流Ictr；每个充电电流镜模块在其对应的选通信号有效时将可调电流Ictr进行镜像，否则输出电流值为零；3个充电电流镜模块镜像的电流共同用于对GaN功率器件的栅极电压进行充电，当快速充电模块将GaN功率器件的栅极电压充电至GaN功率器件的阈值电压后，先开启小于N个(本实施例可先开启一个或两个)的充电电流镜模块将GaN功率器件的栅极电压从GaN功率器件的阈值电压充电至GaN功率器件的米勒平台电压，再开启3个所述充电电流镜模块将GaN功率器件的栅极电压从GaN功率器件的米勒平台电压充电至零电平(即GaN功率器件的开启电压)。
如图6所示，由一个可调电流源产生一股可调电流Ictr，本实施例在电流镜充电模块内部设计三个相同的电流镜模块镜像可调电流Ictr，一起作为GaN功率器件的栅极驱动电流。电流镜模块可以受开关选通，通过调节可调电流Ictr的大小及开启充电电流镜模块的个数，可以改变电流镜充电模块最终输出的电流大小，从而控制功率级的dv/dt。该阶段GaN功率器件的栅极驱动电压(阶段②～④)和驱动电流(阶段II)波形如图4所示。
如图6所示给出了充电电流镜模块的一种具体实现形式，包括高带宽电流镜单元、主充电通路、电压钳位保护单元和放电保护开关单元，高带宽电流镜单元包括第一与非门NAND1、第一反相器链、第六电阻R6、第七电阻R7、第九电阻R9、第二电容C2、第八高压PMOS管MPH8、第九高压PMOS管MPH9、第十高压PMOS管MPH10、第九高压NMOS管MNH9、第十高压NMOS管MNH10、第十五压NMOS管MNH15、第四NMOS管MN4和第五NMOS管MN5，第一反相器链包括奇数个级联的反相器，如图6所示用3个反相器INV1、INV2、INV3构成第一反相器链；第一与非门NAND1的第一输入端连接第二控制信号Ctr_2，其第二输入端连接充电电流镜模块对应的选通信号(如图6所示，充电电流镜模块B对应的选通信号就是L2)，其输出端通过第一反相器链后连接第九高压NMOS管MNH9的漏极和第十高压NMOS管MNH10的栅极；第八高压PMOS管MPH8的漏极连接第十高压NMOS管MNH10的漏极和第十高压PMOS管MPH10的栅极并通过第七电阻R7后连接电源电压VDD，其栅极连接第九高压PMOS管MPH9的栅极和第十高压PMOS管MPH10的源极并通过第六电阻R6后连接电源电压VDD，其源极连接第九高压PMOS管MPH9的源极和电源电压VDD；第五NMOS管MN5的漏极连接第九高压NMOS管MNH9的栅极和源极以及第十高压NMOS管MNH10的源极，其栅极连接第四NMOS管MN4的栅极和漏极以及可调电流Ictr并通过第二电容C2后连接地电平GND，其源极连接第四NMOS管MN4的源极和地电平GND；第九电阻R9接在第十高压PMOS管MPH10的漏极和地电平GND之间；第九高压PMOS管MPH9的漏极连接第十五压NMOS管MNH15的栅极和漏极。主充电通路包括第十六高压NMOS管MNH16，第十六高压NMOS管的栅极连接第十五压NMOS管MNH15的栅极和漏极，其漏极连接地电平GND，其源极连接第十五压NMOS管MNH15的源极并作为充电电流镜模块的输出端连接耗尽型GaN功率器件的栅极；第十六高压NMOS管MNH16的宽长比远大于第十五压NMOS管MNH15的宽长比，使得主要由通过第十六高压NMOS管MNH16的电流为GaN功率器件的栅极电压充电。放电保护开关单元包括第二反相器链和第十七高压NMOS管MNH17，第二反相器链包括偶数个级联的反相器，其输入端连接第四控制信号Ctr_4，其输出端连接第十七高压NMOS管MNH17的栅极；第十七高压NMOS管MNH17的漏极连接第十六高压NMOS管的栅极，其源极连接负压关断电平如图8所示，耗尽型GaN功率器件的栅极电压开始充电时第四控制信号Ctr_4翻转为低电平，耗尽型GaN功率器件的栅极电压开始放电时第四控制信号Ctr_4翻转为高电平。电压钳位保护单元包括第十一高压NMOS管MNH11、第十二压NMOS管MNH12、第十三压NMOS管MNH13、第十四压NMOS管MNH14和第八电阻R8，二极管接法的第十二压NMOS管MNH12和第十三压NMOS管MNH13的数目还可适当调整；第十一高压NMOS管MNH11的栅极和源极连接第八电阻R8的一端、第十四压NMOS管MNH14的源极以及充电电流镜模块的输出端，其漏极连接第十二压NMOS管MNH12的栅极和漏极、第十四压NMOS管MNH14的漏极以及第十六高压NMOS管的栅极；第十三压NMOS管MNH13的栅极和漏极连接第十二压NMOS管MNH12的源极，其源极连接第十四压NMOS管MNH14的栅极和第八电阻R8的另一端。
本实施例中，电流镜充电模块由三个相同结构的充电电流镜模块A、B、C构成。每个充电电流镜模块受其对应的选通信号L1、L2、L3控制，共同镜像可调电流Ictr，三个模块的镜像电流之和为电流镜充电电路最终的充电电流，即：
IG2(IG3)＝IGA+IGB+IGC (5)
在阶段②和阶段③，可以选择开启一个或两个充电电流镜模块，为GaN功率器件栅极提供小充电电流，在阶段④开启三个充电电流镜模块，为GaN功率器件栅极提供大充电电流。
第二控制信号Ctr_2为整个电流镜充电模块的控制信号，如图8所示，第二控制信号Ctr_2的上升沿与分段直接栅驱动电路输入信号Driver_IN的上升沿同步；如图3所示，GaN功率器件的栅极信号GaN-gate反馈到了Level-down中，再经过逻辑电平的变换后送到电流镜控制逻辑电路中产生第二控制信号Ctr_2的下降沿，因此第二控制信号在GaN功率器件的栅极电压充电至零电平后翻转为低。L1～L3分别为三个充电电流镜模块的选通信号，通过逻辑设计选择开启模块的个数，改变充电电流大小。当Ctr_2和L2同时为高时，充电电流镜模块B开始工作。电路采用高带宽电流镜，以满足电流镜的高速开关切换需求，减小由电流镜启动带来的响应延时。主充电电路为第十六高压NMOS管MNH16，作为最后一级电流镜提供稳定电流给GaN功率器件栅极充电。最终GaN功率器件栅极电压GaN_G可以被充电至地电平GND，此时第十六高压NMOS管MNH16进入深线性区，不再镜像电流，可以实现充电通路的自适应关断。
第四控制信号Ctr_4为放电信号，控制放电模块和充电电流镜模块中的放电保护开关单元。在GaN功率器件栅极充电阶段，第四控制信号Ctr_4＝0，第十七高压NMOS管MNH17关断，主充电通路正常镜像电流；在GaN功率器件栅极放电阶段，第二控制信号Ctr_2＝0将高带宽电流镜镜像通路关断，此时A点即图6中第十六高压NMOS管MNH16的栅极处于高阻态，容易受到噪声串扰，可能导致第十六高压NMOS管MNH16误开启。因此主充电通路需要增加由放电信号控制的开关，保证放电阶段充电通路完全关断。放电阶段第四控制信号Ctr_4＝1，第十七高压NMOS管MNH17开启，将A点拉到负压关断电平VNEG，此时GaN功率器件的栅极信号GaN_G也被放电电路放电至VNEG，所以第十五高压NMOS管MNH15和第十六高压NMOS管MNH16能够始终维持关断，不会存在充电通路误开启的风险。考虑到放电阶段第十七高压NMOS管MNH17将A点电压下拉至VNEG的速度和GaN_G被放电至VNEG的速度不同，可能造成第十五高压NMOS管MNH15在高阻态下存在漏源耐压击穿的风险。因此设计电压钳位保护单元，将第十五高压NMOS管MNH15的最大漏源电压钳位为Vclamp＝Vth,MNH12+Vth,MNH13+Vth,MNH14≈3Vth，防止第十五高压NMOS管MNH15漏源击穿。
电流镜充电阶段最终可将GaN功率器件的栅极充电至0V左右，即耗尽型GaN的开启电压Von。为了减小电流镜支路静态功耗，电路逻辑设计上需要将电流镜充电模块关断，使其不再镜像可调电流Ictr。如图2所示，设计Level-down电路将GaN功率器件栅极-14V～0V的方波转化为-5V～0V的方波。当GaN功率器件的栅极电压低于-5V时，输出电压始终为-5V；当GaN功率器件的栅极电压高于-5V时，输出电压等于GaN功率器件栅极电压并跟随其变化。当GaN功率器件栅极电压达到0V左右时，即第十六高压NMOS管MNH16已经进入深线性区，充电通路关断。此时应当关断控制电流镜充电模块的第二控制信号Ctr_2。因此，第二控制信号Ctr_2的上升沿由输入信号Driver-IN的上升沿确定，下降沿由GaN栅极等于0V时确定。
栅极电压保持通路(Path3)：
电流镜充电阶段结束时GaN功率器件栅极电平为0V左右。在电流镜充电模块关断后到GaN功率器件栅极放电信号到来前这段时间，GaN功率器件栅极没有低阻通路连接至其他电位而为高阻态，高阻节点易受噪声串扰影响，会带来系统可靠性问题。如图3中Path3所示，设计栅极电压保持模块，如图3所示给出了栅极电压保持模块的一种实现形式，包括第十一高压PMOS管MP0和第十电阻，第十一高压PMOS管MP0的栅极连接第三控制信号Ctr_3，其源极连接地电压GND，其漏极通过第十电阻后连接耗尽型GaN功率器件的栅极。第三控制信号在GaN功率器件的栅极电压充电至零电平时翻低，在GaN功率器件的栅极电压开始放电时翻高。本实施例在电流镜充电阶段结束后采用一个保持开关即第十一高压PMOS管MP0将GaN功率器件栅极钳位在0V，为GaN功率器件栅极提供低阻通路，大大降低了串扰噪声的影响。因为此时MP0的漏源电压近似为0V，所以保持开关相当于零电压开关ZVS开启，开关损耗很小。
放电通路(Path4)：
本发明设计了放电模块用于对GaN功率器件的栅极电压进行放电，使得GaN功率器件的栅极电压从零电平放电至负压关断电平。由于本发明中设计的分段直接栅驱动电路会因为栅极驱动强度的改变而引起功率管开启时栅极电压上升斜率的变化，引起功率管开启延时的变化。此时若功率管栅极关断时的放电强度固定，即关断延时固定，则功率级的开关延迟匹配性很差，在进行死区时间设计时存在困难。因此需要针对不同充电强度下的开启延迟选择不同的放电强度，改变关断延时以实现开关延迟的匹配。本发明提出的放电模块包括M条放电通路，其中M其中为大于1的正整数，通过控制M条放电通路的选通调整GaN功率器件栅极电压的放电速度。
如图7所示给出了放电模块的一种实现形式，本实施例中放电模块采用阵列式放电结构，设计8条相同的放电通路。每条放电通路包括驱动单元和放电管即第十八高压NMOS管，本发明所用的高压NMOS管和高压PMOS管都可以采用LDMOS管，但第十八高压NMOS管的漏端耐压能力需要高于快速充电模块、电流镜充电模块和栅极电压保持模块中高压开关管的漏端耐压能力；如快速充电模块、电流镜充电模块和栅极电压保持模块中高压开关管选择漏源电压最高为24V的LDMOS管，放电通路的第十八高压NMOS管选择漏源电压最高为40V的LDMOS管。驱动单元包括第二与非门NAND2和第三反相器链，第三反相器链包括奇数个级联的反相器；第二与非门NAND2的第一输入端连接第四控制信号Ctr_4，其第二输入端连接所述放电通路对应的选通信号，其输出端经过第三反相器链后连接第十八高压NMOS管的栅极；第十八高压NMOS管的漏极连接耗尽型GaN功率器件的栅极，其源极连接所述负压关断信号VNEG。
本实施例中，MNHD_1～MNHD_8分别为8条放电通路的放电管，由反相器链构成的Driver逐级驱动。8条放电通路由放电控制逻辑信号Dis_1至Dis_8控制选通。第四控制信号Ctr_4为所有放电通路的使能信号，与输入信号Driver-IN反相，在GaN功率器件开启过程始终保持为0，关断放电通路，在GaN功率器件关断时保持为1，开启放电通路。由第四选通控制信号L4和第五选通控制信号L5做组合逻辑产生放电控制逻辑信号Dis_1～Dis_8，作为放电通路的选通信号，如图6中的真值表所示。放电电路可以产生1条放电通路/2条放电通路/4条放电通路/8条放电通路总共四种放电强度，从而改变关断延时，实现与功率管开启延时的匹配。
图8给出了本发明分段直接栅驱动的关键信号波形。其中开启快速充电通路的第一控制信号Ctr_1和开启电流镜充电的第二控制信号Ctr_2均与输入信号Driver-IN上升沿同步，但是由于电流镜充电模块中电流镜存在启动时间，因此电流镜充电电流的产生时间与第二控制信号Ctr_2之间存在一段延时(delay)，该延时可以选作快速充电的时间。实际设计中电流镜充电阶段的关断点(第二控制信号Ctr_2下降沿)需要比GaN功率器件栅极达到0V时稍微延后，保证GaN栅极能完全充电至0V。实际设计中放电阶段的开始点(第四控制信号Ctr_4上升沿)需要延后保持开关关断点(第三控制信号Ctr_3上升沿)，保证保持开关MP0完全关断后再开启放电通路，防止地电平GND与负压关断电平VNEG的电源轨之间发生穿通。
综上所述，本发明提出一种耗尽型GaN功率器件的分段直接栅驱动电路，快速充电模块中利用阈值设定单元结合二选一开关单元，使得快速充电模块对GaN功率器件栅极电压充电时，能够在GaN功率器件阈值电压附近停止充电，并且在充电到阈值电压后电路通过二选一开关停止对GaN功率器件栅极充电。电流镜充电模块根据需求调整充电电流镜模块进行充电的数量以控制充电强度，且设计的高带宽电流镜可以快速响应控制信号，还设计了电压钳位保护和放电保护开关使得电路免受dv/dt的影响。栅极电压保持模块中仅用一个管子就实现了电压钳位。放电模块选通多路高压管放电，实现了将放电强度与开启时的斜率匹配。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (7)

1.一种耗尽型GaN功率器件的分段直接栅驱动电路，其特征在于，所述分段直接栅驱动电路的输出信号用于控制所述耗尽型GaN功率器件栅极电压的充电和放电；所述耗尽型GaN功率器件在其栅极电压放电至负压关断电平时关断，在其栅极电压充电至零电平时开启；
所述分段直接栅驱动电路包括快速充电模块、电流镜充电模块、栅极电压保持模块和放电模块，所述快速充电模块用于将所述GaN功率器件的栅极电压从所述负压关断电平充电至所述GaN功率器件的阈值电压，所述快速充电模块包括快速充电单元、阈值设定单元和二选一开关单元，
所述阈值设定单元包括可调电阻、第一电容、第一电流镜单元、第二电流镜单元、第一高压PMOS管、第二高压PMOS管、第五高压PMOS管、第六高压PMOS管、第四高压NMOS管和第五高压NMOS管，
所述第一电流镜单元用于将偏置电流进行镜像得到第一镜像电流和第二镜像电流；
可调电阻一端接地电压，另一端连接第一高压PMOS管的源极；
第二高压PMOS管的源极连接第一高压PMOS管的栅极和漏极，其栅极和漏极互连并连接第五高压PMOS管、第四高压NMOS管和第五高压NMOS管的栅极以及所述第一镜像电流并通过第一电容后连接地电压，地电压的电压值为0V；
所述第二电流镜单元用于将所述第二镜像电流进行镜像得到第三镜像电流；
第六高压PMOS管的栅极连接第五高压PMOS管和第四高压NMOS管的源极以及所述第三镜像电流，其源极连接第五高压NMOS管的源极并作为所述阈值设定单元的输出端，其漏极连接第五高压PMOS管的漏极并连接所述负压关断电平；
第四高压NMOS管和第五高压NMOS管的漏极连接地电压；
所述二选一开关单元包括第四电阻、第七高压PMOS管、第六高压NMOS管和第七高压NMOS管，
第七高压PMOS管的栅极连接第一控制信号，其源极通过第四电阻后连接地电压，其漏极连接第六高压NMOS管的栅极和漏极以及第七高压NMOS管的栅极和漏极；
所述第一控制信号为短脉冲信号，其上升沿由所述分段直接栅驱动电路输入信号的上升沿触发；
第六高压NMOS管的漏极作为所述二选一开关单元的第一选择端连接所述阈值设定单元的输出端，第七高压NMOS管的漏极作为所述二选一开关单元的第二选择端；
所述快速充电单元包括第五电阻和第八高压NMOS管，
第八高压NMOS管的栅极连接所述二选一开关单元的第二选择端和第五电阻的一端，其漏极连接地电压，其源极连接第五电阻的另一端并作为所述快速充电模块的输出端连接所述耗尽型GaN功率器件的栅极；
所述电流镜充电模块包括N个充电电流镜模块，其中N为大于1的正整数，所述N个充电电流镜模块分别用于在各自对应的选通信号的控制下镜像可调电流；每个所述充电电流镜模块在其对应的选通信号有效时将所述可调电流进行镜像，否则输出电流值为零；所述N个充电电流镜模块镜像的电流共同用于对所述GaN功率器件的栅极电压进行充电，当所述快速充电模块将所述GaN功率器件的栅极电压充电至所述GaN功率器件的阈值电压后，先开启小于N个的所述充电电流镜模块将所述GaN功率器件的栅极电压从所述GaN功率器件的阈值电压充电至所述GaN功率器件的米勒平台电压，再开启N个所述充电电流镜模块将所述GaN功率器件的栅极电压从所述GaN功率器件的米勒平台电压充电至零电平；
所述栅极电压保持模块用于，在所述电流镜充电模块将所述GaN功率器件的栅极电压充电至零电平时开始直到所述GaN功率器件的栅极电压开始放电期间，将所述GaN功率器件的栅极电压钳位在零电平；
所述放电模块包括M条放电通路对所述GaN功率器件的栅极电压进行放电，使得所述GaN功率器件的栅极电压从零电平放电至所述负压关断电平，其中M其中为大于1的正整数，通过控制M条放电通路的选通调整所述GaN功率器件栅极电压的放电速度。
2.根据权利要求1所述的耗尽型GaN功率器件的分段直接栅驱动电路，其特征在于，所述可调电阻包括第一PMOS管、第二PMOS管、第一电阻、第二电阻和第三电阻，第一PMOS管的栅极连接第一修调控制信号，其源极连接第一电阻的一端和地电压，其漏极连接第一电阻的另一端；
第二PMOS管的栅极连接第二修调控制信号，其源极连接第二电阻的一端和第一PMOS管的漏极，其漏极连接第二电阻的另一端并通过第三电阻后连接第一高压PMOS管的源极。
3.根据权利要求1任一项所述的耗尽型GaN功率器件的分段直接栅驱动电路，其特征在于，所述栅极电压保持模块包括第十一高压PMOS管和第十电阻，第十一高压PMOS管的栅极连接第三控制信号，其源极连接地电压，其漏极通过第十电阻后连接所述耗尽型GaN功率器件的栅极；所述第三控制信号在所述GaN功率器件的栅极电压充电至零电平时翻低，在所述GaN功率器件的栅极电压开始放电时翻高。
4.根据权利要求1至3任一项所述的耗尽型GaN功率器件的分段直接栅驱动电路，其特征在于，所述充电电流镜模块包括高带宽电流镜单元、主充电通路、电压钳位保护单元和放电保护开关单元，
所述高带宽电流镜单元包括第一与非门、第一反相器链、第六电阻、第七电阻、第九电阻、第二电容、第八高压PMOS管、第九高压PMOS管、第十高压PMOS管、第九高压NMOS管、第十高压NMOS管、第十五高压NMOS管、第四NMOS管和第五NMOS管，第一反相器链包括奇数个级联的反相器；
第一与非门的第一输入端连接第二控制信号，其第二输入端连接所述充电电流镜模块对应的选通信号，其输出端通过第一反相器链后连接第九高压NMOS管的漏极和第十高压NMOS管的栅极；所述第二控制信号的上升沿与所述分段直接栅驱动电路输入信号的上升沿同步，所述第二控制信号在所述GaN功率器件的栅极电压充电至零电平后翻转为低；
第八高压PMOS管的漏极连接第十高压NMOS管的漏极和第十高压PMOS管的栅极并通过第七电阻后连接电源电压，其栅极连接第九高压PMOS管的栅极和第十高压PMOS管的源极并通过第六电阻后连接电源电压，其源极连接第九高压PMOS管的源极和电源电压；
第五NMOS管的漏极连接第九高压NMOS管的栅极和源极以及第十高压NMOS管的源极，其栅极连接第四NMOS管的栅极和漏极以及所述可调电流并通过第二电容后连接地电平，其源极连接第四NMOS管的源极和地电平；
第九电阻接在第十高压PMOS管的漏极和地电平之间；第九高压PMOS管的漏极连接第十五高压NMOS管的栅极和漏极；
所述主充电通路包括第十六高压NMOS管，第十六高压NMOS管的宽长比远大于第十五高压NMOS管的宽长比；
第十六高压NMOS管的栅极连接第十五高压NMOS管的栅极和漏极，其漏极连接地电平，其源极连接第十五高压NMOS管的源极并作为所述充电电流镜模块的输出端连接所述耗尽型GaN功率器件的栅极；
所述放电保护开关单元包括第二反相器链和第十七高压NMOS管，第二反相器链包括偶数个级联的反相器，其输入端连接第四控制信号，其输出端连接第十七高压NMOS管的栅极；
所述耗尽型GaN功率器件的栅极电压开始充电时所述第四控制信号翻转为低电平，所述耗尽型GaN功率器件的栅极电压开始放电时所述第四控制信号翻转为高电平；
第十七高压NMOS管的漏极连接第十六高压NMOS管的栅极，其源极连接所述负压关断电平；
所述电压钳位保护单元包括第十一高压NMOS管、第十二高压NMOS管、第十三高压NMOS管、第十四高压NMOS管和第八电阻，
第十一高压NMOS管的栅极和源极连接第八电阻的一端、第十四高压NMOS管的源极以及所述充电电流镜模块的输出端，其漏极连接第十二高压NMOS管的栅极和漏极、第十四高压NMOS管的漏极以及第十六高压NMOS管的栅极；
第十三高压NMOS管的栅极和漏极连接第十二高压NMOS管的源极，其源极连接第十四高压NMOS管的栅极和第八电阻的另一端。
5.根据权利要求4所述的耗尽型GaN功率器件的分段直接栅驱动电路，其特征在于，所述放电模块包括放电控制逻辑单元和八条放电通路，所述放电控制逻辑单元用于在所述第四控制信号的使能下产生所述八条放电通路各自对应的选通信号；
所述放电通路包括驱动单元和第十八高压NMOS管，第十八高压NMOS管的漏端耐压能力高于所述快速充电模块、电流镜充电模块和栅极电压保持模块中高压开关管的漏端耐压能力；所述驱动单元包括第二与非门和第三反相器链，第三反相器链包括奇数个级联的反相器；第二与非门的第一输入端连接所述第四控制信号，其第二输入端连接所述放电通路对应的选通信号，其输出端经过第三反相器链后连接第十八高压NMOS管的栅极；第十八高压NMOS管的漏极连接所述耗尽型GaN功率器件的栅极，其源极连接所述负压关断信号。
6.根据权利要求5所述的耗尽型GaN功率器件的分段直接栅驱动电路，其特征在于，所述放电控制逻辑单元根据第四选通控制信号和第五选通控制信号来选通所述八条放电通路，当第四选通控制信号和第五选通控制信号均为低电平时，选通所述八条放电通路中的一条放电通路；当第四选通控制信号为高电平，第五选通控制信号为低电平时，选通所述八条放电通路中的两条放电通路；当第四选通控制信号为低电平，第五选通控制信号为高电平时，选通所述八条放电通路中的四条放电通路；当第四选通控制信号和第五选通控制信号均为高电平时，选通所述八条放电通路；通过控制八条放电通路的选通使得所述GaN功率器件的关断延时与所述GaN功率器件的开启延时匹配。
7.根据权利要求1或6所述的耗尽型GaN功率器件的分段直接栅驱动电路，其特征在于，所述第一电流源包括第一NMOS管、第二NMOS管、第三NMOS管、第一高压NMOS管、第二高压NMOS管和第三高压NMOS管，
第一高压NMOS管的栅漏短接并连接第二高压NMOS管和第三高压NMOS管的栅极以及所述偏置电流，其源极连接第一NMOS管的栅极和漏极以及第二NMOS管和第三NMOS管的栅极；
第二高压NMOS管的漏极输出所述第一镜像电流，其源极连接第二NMOS管的漏极；
第三高压NMOS管的漏极输出所述第二镜像电流，其源极连接第三NMOS管的漏极；
第一NMOS管、第二NMOS管和第三NMOS管的源极连接所述负压关断电平；
所述第二电流源包括第三PMOS管、第四PMOS管、第三高压PMOS管和第四高压PMOS管，第三高压PMOS管的栅漏短接并连接第四高压PMOS管的栅极和所述第二镜像电流，其源极连接第三PMOS管的栅极和漏极以及第四PMOS管的栅极；
第四PMOS管的源极连接第三PMOS管的源极，其漏极连接第四高压PMOS管的源极；
第四高压PMOS管的漏极输出所述第三镜像电流。
CN202010257376.6A 2020-04-03 2020-04-03 一种耗尽型GaN功率器件的分段直接栅驱动电路 Active CN111404529B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010257376.6A CN111404529B (zh) 2020-04-03 2020-04-03 一种耗尽型GaN功率器件的分段直接栅驱动电路
US17/005,350 US10911045B1 (en) 2020-04-03 2020-08-28 Segmented direct gate drive circuit of a depletion mode GaN power device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010257376.6A CN111404529B (zh) 2020-04-03 2020-04-03 一种耗尽型GaN功率器件的分段直接栅驱动电路

Publications (2)

Publication Number Publication Date
CN111404529A true CN111404529A (zh) 2020-07-10
CN111404529B CN111404529B (zh) 2023-04-25

Family

ID=71436827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010257376.6A Active CN111404529B (zh) 2020-04-03 2020-04-03 一种耗尽型GaN功率器件的分段直接栅驱动电路

Country Status (2)

Country Link
US (1) US10911045B1 (zh)
CN (1) CN111404529B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112039506A (zh) * 2020-07-28 2020-12-04 西安电子科技大学 一种SiC MOSFET开关器件的驱动集成电路
CN112653446A (zh) * 2020-12-24 2021-04-13 西安翔腾微电子科技有限公司 一种带同步使能和输出电平置位的cmos驱动电路及驱动方法
CN113472184A (zh) * 2021-06-10 2021-10-01 矽力杰半导体技术(杭州)有限公司 驱动方法以及驱动电路
CN113691108A (zh) * 2021-08-12 2021-11-23 广东省大湾区集成电路与系统应用研究院 一种低边nmos的驱动电路
CN113708749A (zh) * 2021-09-30 2021-11-26 深圳市华浩德电子有限公司 一种GaN兼容驱动电路
CN113849025A (zh) * 2021-09-27 2021-12-28 电子科技大学 一种电源轨产生电路
CN114421946A (zh) * 2022-01-19 2022-04-29 科能芯(深圳)半导体有限公司 一种低反向导通压降的耗尽型功率器件的直驱电路
CN114614802A (zh) * 2022-03-03 2022-06-10 电子科技大学 一种具有快速开启功能的GaN驱动器
WO2022227077A1 (zh) * 2021-04-30 2022-11-03 华为技术有限公司 一种驱动电路和驱动系统
CN115333341A (zh) * 2022-10-13 2022-11-11 深圳市微源半导体股份有限公司 驱动电路、变换器及开关电源
CN116404852A (zh) * 2023-06-07 2023-07-07 深圳市微源半导体股份有限公司 驱动控制电路和直流转换电路
CN117200776A (zh) * 2023-09-22 2023-12-08 江苏帝奥微电子股份有限公司 一种提高单向或双向隔离信号的耗尽型开关电路架构
CN117277761A (zh) * 2023-11-23 2023-12-22 厦门腾睿微电子科技有限公司 集成米勒钳位保护电路的驱动装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113225054B (zh) * 2021-03-24 2023-03-14 芜湖威尔芯半导体有限公司 一种全集成Full-NMOS功率管高侧驱动电路
CN113489483A (zh) * 2021-06-30 2021-10-08 华润微集成电路(无锡)有限公司 一种led彩灯灯串数据输出口电平转换驱动电路和方法
CN113641207B (zh) * 2021-08-13 2022-08-30 中国科学院半导体研究所 一种分段电源管理电路、上电电路及芯片
CN114050712B (zh) * 2021-11-22 2024-03-05 伏达半导体(合肥)股份有限公司 栅极驱动装置及方法
CN114553204B (zh) * 2022-02-18 2022-10-04 广东鸿翼芯汽车电子科技有限公司 一种高边n型功率mos的驱动电路及方法
CN114844493B (zh) * 2022-05-20 2023-07-25 湖南炬神电子有限公司 一种双驱动级联器件的延时驱动电路
US20240045461A1 (en) * 2022-08-05 2024-02-08 Semtech Corporation Biasing control for compound semiconductors
CN116073656B (zh) * 2023-02-17 2024-04-09 无锡麟聚半导体科技有限公司 一种电流调节电路及芯片
CN116505888B (zh) * 2023-06-28 2023-09-01 江苏展芯半导体技术有限公司 一种GaN功率放大器的负压保护电路

Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120218009A1 (en) * 2011-02-25 2012-08-30 Fujitsu Semiconductor Limited Control circuit of transistor and method
JP2012235181A (ja) * 2011-04-28 2012-11-29 Fujitsu Semiconductor Ltd 双方向スイッチおよびそれを利用した充放電保護装置
JP2012249399A (ja) * 2011-05-27 2012-12-13 Hitachi Ltd 半導体装置
US20130015501A1 (en) * 2011-07-11 2013-01-17 International Rectifier Corporation Nested Composite Diode
DE102013107379A1 (de) * 2012-07-13 2014-01-16 Infineon Technologies Ag Integriertes Halbleiterbauelement und Brückenschaltung mit dem integrierten Halbleiterbauelement
CN103795385A (zh) * 2014-02-24 2014-05-14 南京航空航天大学 功率管驱动方法、电路及直流固态功率控制器
JP2014166085A (ja) * 2013-02-27 2014-09-08 Aisin Seiki Co Ltd ゲート駆動回路及びモータ駆動回路
US20150021614A1 (en) * 2013-07-19 2015-01-22 Texas Instruments Incorporated Controlled on and off time scheme for monolithic cascoded power transistors
CN104412084A (zh) * 2012-06-29 2015-03-11 西门子能量股份有限公司 可在涡轮发动机的高温环境中操作的电压调节器电路
US20170155322A1 (en) * 2015-11-27 2017-06-01 Silergy Semiconductor Technology (Hangzhou) Ltd Control method and control circuit for switch in switching power supply
US20170237339A1 (en) * 2014-08-01 2017-08-17 Icergi Limited Power factor correction stages in power conversion
US9823678B1 (en) * 2016-06-23 2017-11-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus for low drop out voltage regulation
US20170357278A1 (en) * 2016-06-08 2017-12-14 Infineon Technologies Ag Adaptive control for linear voltage regulator
GB2559423A (en) * 2017-02-07 2018-08-08 Sas Heyday Integrated Circuits An isolated high side driver
JP6425864B1 (ja) * 2017-07-28 2018-11-21 三菱電機株式会社 電力用半導体素子の駆動回路
US20190058468A1 (en) * 2017-08-15 2019-02-21 Fuji Electric Co., Ltd. Semiconductor module
CN208820796U (zh) * 2018-10-22 2019-05-03 京信通信系统（中国）有限公司 基于tdd系统的设备
US10333408B1 (en) * 2018-04-26 2019-06-25 Dialog Semiconductor (Uk) Limited Compensation of level-shift capacitance
CN109951178A (zh) * 2019-04-03 2019-06-28 电子科技大学 一种GaN栅驱动电路的系统保护方法
CN110149042A (zh) * 2019-06-14 2019-08-20 电子科技大学 一种具有分段驱动功能的功率管栅极驱动电路
CN110244813A (zh) * 2019-07-15 2019-09-17 电子科技大学 功率器件的栅驱动电流充电电路和栅驱动控制电路
US20200090859A1 (en) * 2018-09-17 2020-03-19 Infineon Technologies Austria Ag Adaptive control loop gain for switching mode power supply

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7209333B2 (en) * 2004-02-27 2007-04-24 Broadcom Corporation Apparatus and method for over-voltage, under-voltage and over-current stress protection for transceiver input and output circuitry
DE102007002377B4 (de) * 2006-05-22 2011-12-01 Texas Instruments Deutschland Gmbh Integrierte Schaltungsvorrichtung
JP2008211707A (ja) * 2007-02-28 2008-09-11 Nec Electronics Corp 入力回路
US7872519B2 (en) * 2008-04-22 2011-01-18 Seiko Instruments Inc. Voltage divider circuit
WO2016090248A1 (en) * 2014-12-05 2016-06-09 Analog Devices, Inc. High gain load circuit for a differential pair using depletion mode transistors
US10601302B1 (en) * 2019-04-04 2020-03-24 Navitas Semiconductor, Inc. Bootstrap power supply circuit

Patent Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120218009A1 (en) * 2011-02-25 2012-08-30 Fujitsu Semiconductor Limited Control circuit of transistor and method
JP2012235181A (ja) * 2011-04-28 2012-11-29 Fujitsu Semiconductor Ltd 双方向スイッチおよびそれを利用した充放電保護装置
JP2012249399A (ja) * 2011-05-27 2012-12-13 Hitachi Ltd 半導体装置
US20130015501A1 (en) * 2011-07-11 2013-01-17 International Rectifier Corporation Nested Composite Diode
CN104412084A (zh) * 2012-06-29 2015-03-11 西门子能量股份有限公司 可在涡轮发动机的高温环境中操作的电压调节器电路
DE102013107379A1 (de) * 2012-07-13 2014-01-16 Infineon Technologies Ag Integriertes Halbleiterbauelement und Brückenschaltung mit dem integrierten Halbleiterbauelement
JP2014166085A (ja) * 2013-02-27 2014-09-08 Aisin Seiki Co Ltd ゲート駆動回路及びモータ駆動回路
US20150021614A1 (en) * 2013-07-19 2015-01-22 Texas Instruments Incorporated Controlled on and off time scheme for monolithic cascoded power transistors
CN103795385A (zh) * 2014-02-24 2014-05-14 南京航空航天大学 功率管驱动方法、电路及直流固态功率控制器
US20170237339A1 (en) * 2014-08-01 2017-08-17 Icergi Limited Power factor correction stages in power conversion
US20170155322A1 (en) * 2015-11-27 2017-06-01 Silergy Semiconductor Technology (Hangzhou) Ltd Control method and control circuit for switch in switching power supply
US20170357278A1 (en) * 2016-06-08 2017-12-14 Infineon Technologies Ag Adaptive control for linear voltage regulator
US9823678B1 (en) * 2016-06-23 2017-11-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus for low drop out voltage regulation
GB2559423A (en) * 2017-02-07 2018-08-08 Sas Heyday Integrated Circuits An isolated high side driver
JP6425864B1 (ja) * 2017-07-28 2018-11-21 三菱電機株式会社 電力用半導体素子の駆動回路
US20190058468A1 (en) * 2017-08-15 2019-02-21 Fuji Electric Co., Ltd. Semiconductor module
US10333408B1 (en) * 2018-04-26 2019-06-25 Dialog Semiconductor (Uk) Limited Compensation of level-shift capacitance
US20200090859A1 (en) * 2018-09-17 2020-03-19 Infineon Technologies Austria Ag Adaptive control loop gain for switching mode power supply
CN208820796U (zh) * 2018-10-22 2019-05-03 京信通信系统（中国）有限公司 基于tdd系统的设备
CN109951178A (zh) * 2019-04-03 2019-06-28 电子科技大学 一种GaN栅驱动电路的系统保护方法
CN110149042A (zh) * 2019-06-14 2019-08-20 电子科技大学 一种具有分段驱动功能的功率管栅极驱动电路
CN110244813A (zh) * 2019-07-15 2019-09-17 电子科技大学 功率器件的栅驱动电流充电电路和栅驱动控制电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
明鑫等: "增强型GaN功率器件栅驱动技术设计考虑", 《电力电子技术》 *
杜江锋等: "具有场板结构GaN HEMT电场分布解析模型", 《电子科技大学学报》 *
薛舫时: "GaN HFET的性能退化", 《微纳电子技术》 *

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112039506A (zh) * 2020-07-28 2020-12-04 西安电子科技大学 一种SiC MOSFET开关器件的驱动集成电路
CN112039506B (zh) * 2020-07-28 2023-08-08 西安电子科技大学 一种SiC MOSFET开关器件的驱动集成电路
CN112653446A (zh) * 2020-12-24 2021-04-13 西安翔腾微电子科技有限公司 一种带同步使能和输出电平置位的cmos驱动电路及驱动方法
CN112653446B (zh) * 2020-12-24 2024-06-04 西安翔腾微电子科技有限公司 一种带同步使能和输出电平置位的cmos驱动电路及驱动方法
WO2022227077A1 (zh) * 2021-04-30 2022-11-03 华为技术有限公司 一种驱动电路和驱动系统
CN113472184A (zh) * 2021-06-10 2021-10-01 矽力杰半导体技术(杭州)有限公司 驱动方法以及驱动电路
TWI808718B (zh) * 2021-06-10 2023-07-11 大陸商矽力杰半導體技術（杭州）有限公司 用於開關電源的功率電晶體的驅動方法以及驅動電路
CN113472184B (zh) * 2021-06-10 2023-12-15 矽力杰半导体技术(杭州)有限公司 驱动方法以及驱动电路
CN113691108A (zh) * 2021-08-12 2021-11-23 广东省大湾区集成电路与系统应用研究院 一种低边nmos的驱动电路
CN113691108B (zh) * 2021-08-12 2023-11-17 广东省大湾区集成电路与系统应用研究院 一种低边nmos的驱动电路
CN113849025B (zh) * 2021-09-27 2022-10-04 电子科技大学 一种电源轨产生电路
CN113849025A (zh) * 2021-09-27 2021-12-28 电子科技大学 一种电源轨产生电路
CN113708749B (zh) * 2021-09-30 2023-08-29 深圳市华浩德电子有限公司 一种GaN兼容驱动电路
CN113708749A (zh) * 2021-09-30 2021-11-26 深圳市华浩德电子有限公司 一种GaN兼容驱动电路
CN114421946A (zh) * 2022-01-19 2022-04-29 科能芯(深圳)半导体有限公司 一种低反向导通压降的耗尽型功率器件的直驱电路
CN114614802A (zh) * 2022-03-03 2022-06-10 电子科技大学 一种具有快速开启功能的GaN驱动器
CN115333341B (zh) * 2022-10-13 2023-01-10 深圳市微源半导体股份有限公司 驱动电路、变换器及开关电源
CN115333341A (zh) * 2022-10-13 2022-11-11 深圳市微源半导体股份有限公司 驱动电路、变换器及开关电源
CN116404852A (zh) * 2023-06-07 2023-07-07 深圳市微源半导体股份有限公司 驱动控制电路和直流转换电路
CN116404852B (zh) * 2023-06-07 2023-09-01 深圳市微源半导体股份有限公司 驱动控制电路和直流转换电路
CN117200776A (zh) * 2023-09-22 2023-12-08 江苏帝奥微电子股份有限公司 一种提高单向或双向隔离信号的耗尽型开关电路架构
CN117200776B (zh) * 2023-09-22 2024-03-08 江苏帝奥微电子股份有限公司 一种提高单向或双向隔离信号的耗尽型开关电路架构
CN117277761A (zh) * 2023-11-23 2023-12-22 厦门腾睿微电子科技有限公司 集成米勒钳位保护电路的驱动装置
CN117277761B (zh) * 2023-11-23 2024-02-13 厦门腾睿微电子科技有限公司 集成米勒钳位保护电路的驱动装置

Also Published As

Publication number Publication date
US10911045B1 (en) 2021-02-02
CN111404529B (zh) 2023-04-25

Similar Documents

Publication Publication Date Title
CN111404529B (zh) 一种耗尽型GaN功率器件的分段直接栅驱动电路
EP3621202B1 (en) Adaptive multi-level gate driver
US6208185B1 (en) High performance active gate drive for IGBTs
US8816666B2 (en) Semiconductor switching device drive circuit using a limited drive voltage
CN111211762B (zh) 一种高开通性能的SiC MOSFET驱动电路
EP2600527B1 (en) Semiconductor switch and power conversion apparatus
CN112311211B (zh) 一种用于GaN HEMT功率器件的驱动控制芯片
CN104170256A (zh) 具有稳定且极短互锁延迟并兼有切换转变速度增加和驱动功耗减小的用于驱动半桥连接的半导体功率开关的方法和装置
CN106230258B (zh) 功率开关管的驱动方法及电路及电源系统
Yamaguchi et al. Low loss and low noise gate driver for SiC-MOSFET with gate boost circuit
CN108092493B (zh) 一种SiC MOSFET串联电路
Zhou et al. A gate driver of SiC MOSFET with passive triggered auxiliary transistor in a phase-leg configuration
US20240063782A1 (en) Drive circuit and drive system
Dong et al. A gate drive circuit with mid-level voltage for GaN transistors in a 7-MHz isolated resonant converter
JP5761656B2 (ja) ゲートドライブ回路
Mo et al. A low surge voltage and fast speed gate driver for SiC MOSFET with switched capacitor circuit
Zhou et al. Designing a SiC MOSFETs gate driver with high dv/dt immunity and rapid short circuit protection for xEV drivetrain inverter
Li et al. A voltage-injected active gate driver for improving the dynamic performance of SiC MOSFET
US10158350B1 (en) Level shifter circuit for gate driving of gate control device
CN111669034B (zh) 碳化硅与硅混合并联开关管驱动电路
Mazzola et al. Application of a normally off silicon carbide power JFET in a photovoltaic inverter
Rodal et al. An adaptive current source gate driver for SiC MOSFETs with double gate current injection
US6813169B2 (en) Inverter device capable of reducing through current
Zhou et al. A low cost gate driver with dynamic turn-off transient control for HEV/EV traction inverter application
Bi et al. A novel driver circuit on crosstalk suppression in SiC MOSFETs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant