CN113641207B - 一种分段电源管理电路、上电电路及芯片 - Google Patents

一种分段电源管理电路、上电电路及芯片 Download PDF

Info

Publication number
CN113641207B
CN113641207B CN202110932015.1A CN202110932015A CN113641207B CN 113641207 B CN113641207 B CN 113641207B CN 202110932015 A CN202110932015 A CN 202110932015A CN 113641207 B CN113641207 B CN 113641207B
Authority
CN
China
Prior art keywords
voltage
circuit
output end
input end
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110932015.1A
Other languages
English (en)
Other versions
CN113641207A (zh
Inventor
寇玉霞
袁芳
郭玉洁
常育宽
杨沛
张旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Haike Electronic Technology Co ltd
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN202110932015.1A priority Critical patent/CN113641207B/zh
Publication of CN113641207A publication Critical patent/CN113641207A/zh
Application granted granted Critical
Publication of CN113641207B publication Critical patent/CN113641207B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本发明公开了一种分段电源管理电路，可应用于耗尽型GaN分段驱动电路，分段电源管理电路包括：电压预调整电路，负压直流‑直流电路，第一与门，第一低压差线性稳压器，第二与门，第二低压差线性稳压器，第三与门，第一或门，第三低压差线性稳压器，第一非门。其中，负压直流‑直流电路为第一阶段电路供电；第一电压与负电压为第二阶段电路供电；第一电压、第二电压和负电压为第三阶段电路供电；第三电压和负电压为第四阶段电路供电；与门，或门和非门用于内部逻辑信号的产生。该分段电源管理电路在分段驱动电路处于不同阶段时分段供电，与传统供电方式相比，避免了非工作模块的耗电，降低了功耗。

Description

一种分段电源管理电路、上电电路及芯片
技术领域
本发明涉及电源管理及功率驱动领域，具体涉及一种可用于耗尽型GaN分段驱动电路的分段电源管理电路，同时也适用于增强型GaN分段驱动、半桥功率驱动电路。
背景技术
GaN作为第三代宽禁带半导体材料，与第一代的Si和第二代的GaAs等相比，具有禁带宽度大、击穿电场强度高、电子饱和漂移速度高等优势，将其制成功率器件具有导通电阻小、耐压能力高、开关频率高、结—壳热阻低、可承受结温高的优势，更能满足电子技术对高温、高功率、高频的器件要求，在汽车电子，新能源汽车，5G技术等产业有广泛的应用前景。其中GaN器件分为耗尽型GaN和增强型GaN两种，耗尽型GaN相比增强型GaN器件具有更低的导通电阻和更小的结电容，且制作工艺简单，性能更好。
GaN器件具有较小的CISS电容，交叠损耗下降，大大提升了其开关速度，但是高的开关频率会导致较大的di/dt和dv/dt，从而将高频EMI噪声引入会在电路中产生不必要的噪声和故障。增强型GaN器件与传统NMOS驱动方式一致，均为零压关断，正压开启；耗尽型GaN器件阈值电压为负值，需要一个低于阈值电压的电压关闭耗尽型GaN器件，零压开启，控制方式更加复杂
传统分段驱动电路的供电方式存在一定的不足：驱动电路工作时，所有电源在所有时间都是供电，当处于某一阶段某一电路单独工作时，其余的不工作的控制模块及电源模块仍在耗电，造成一定的损耗。
发明内容
本发明提供了一种可用于耗尽型GaN分段驱动电路的分段电源管理电路，在分段驱动电路不同的阶段下，给工作的模块供电，将不工作模块的电源关闭，从源头上解决了不工作模块及其电源的耗电问题，与传统供电系统相比，可有效降低驱动电路功耗。同时结合工艺提出了一种硅片实现方案，对不同电压域的电源以及驱动电路选择不同的衬底，将负压产生电路与其他电路制作在同一芯片上，解决了传统负压产生电路无法单片集成的问题。
在本发明的一些实施例中，提供了一种分段电源管理电路，应用于耗尽型GaN分段驱动电路，包括：
电压预调整电路，包括第一输入端和第一输出端，第一输入端连接外部电源；
负压直流-直流电路，包括第二输入端、第二输出端和第三输出端，第二输入端与第一输出端连接，第二输出端输出负电压；
第一与门，包括第三输入端、第四输入端和第四输出端，第三输入端与第三输出端连接；
第一低压差线性稳压器，包括第五输入端、第五输出端和第六输出端，第五输入端与第四输出端连接，第五输出端输出第一电压；
第二与门，包括第六输入端、第七输入端和第七输出端，第六输入端与第六输出端连接；
第二低压差线性稳压器，包括第八输入端、第八输出端和第九输出端，第八输入端与第七输出端连接，第八输出端输出第二电压；
第三与门，包括第九输入端、第十输入端和第十输出端，第九输入端与第九输出端连接，第十输入端与第三输出端连接；
第一或门，包括第十一输入端、第十二输入端和第十一输出端，第十一输入端与第十输出端连接，
第三低压差线性稳压器，包括第十三输入端、第十二输出端和第十三输出端，第十三输入端与第十一输出端连接，第十二输出端输出第三电压；
第一非门，包括第十四输入端和第十四输出端，第十四输入端分别与第十二输入端、第十三输出端连接，第十四输出端分别与第四输入端、第七输入端连接；
其中，负压直流-直流电路为第一阶段电路供电；第一电压与负电压为第二阶段电路供电；第一电压、第二电压和负电压为第三阶段电路供电；第三电压和负电压为第四阶段电路供电。
在本发明的一些实施例中，上述的分段电源管理电路，第一阶段电路包括快速充电控制电路，第二阶段电路包括可控充电控制电路，第三阶段电路包括保持充电控制电路，第四阶段电路包括放电控制电路。
在本发明的一些实施例中，上述的分段电源管理电路，还包括：
驱动电路；
驱动控制电路，输入端用于接收控制信号，输出端分别与快速充电控制电路、可控充电控制电路、保持充电控制电路、放电阶段控制电路驱动电路的输入端连接。
在本发明的一些实施例中，上述的分段电源管理电路，还包括：
耗尽型GaN；
第一电阻，一端连接耗尽型GaN的栅极；
第一NMOS管，栅极连接快速充电控制电路的输出端，源极连接耗尽型GaN的栅极，漏极连接电源0V；
第二NMOS管，栅极连接可控充电控制电路的输出端，源极连接耗尽型GaN的栅极，漏极连接第一电压；
第三NMOS管，栅极连接保持控制电路的输出端，源极连接第一电阻的另一端，漏极连接电源0V；
第四NMOS管，栅极连接放电控制电路的输出端，源极连接负电压，漏极连接耗尽型GaN的栅极；
第六NMOS管，栅极连接驱动电路的输出端，源极连接电源0V，漏极连接耗尽型GaN的源极。
在本发明的一些实施例中，上述的分段电源管理电路中：
快速充电控制电路的电源接0V，地接负电压；
可控充电控制电路的电源接第一电压，地接负电压；
保持控制电路的电源接0V，地接第二电压；
放电控制电路的电源接第三电压，地接负电压
驱动电路的电源接第一电压，地接负电压。
在本发明的一些实施例中，上述的分段电源管理电路中：
负电压用于对耗尽型GaN的栅极进行快速充电、可控充电以及关断；
第一电压用于对耗尽型GaN的栅极进行可控充电，以及用于控制第六NMOS管的开关；
第二电压用于在耗尽型GaN充电完成后至接收到关断信号的阶段，将耗尽型GaN栅极的电压保持在开启电压；
第三电压用于对耗尽型GaN栅极进行关断。
在本发明的一些实施例中，上述分段电源管理电路中：
负电压的范围包括-14V～-20V；
第一电压为5V；
第二电压为-5V；
第三电压比负电压高5V。
本发明还公开了一种上电电路，包括上述的分段电源管理电路，还包括：
带隙基准电压源，带隙基准电压源的输入端连接第一输出端，带隙基准电压源的输出端连接第五输入端；
第二非门，第二非门的输入端连接第六输出端；
第四与门，第四与门的一个输入端连接第二非门的输出端，第四与门的另一个输入端连接外部控制信号，第四与门的输出端连接第二输入端；
负电压检测电路，负电压检测电路的一个输入端连接第二输出端，负电压检测电路的另一个输入端连接第二非门的输出端，负电压检测电路的输出端分别连接第八输入端和第十三输入端；
与非门，与非门的一个输入端与第九输出端连接，与非门的另一个输入端与第十三输出端连接，与非门输出为结束信号。
本发明还公开了一种芯片，芯片上设置有上述分段电源管理电路。
在本发明的一些实施例中，上述的芯片包括衬底，衬底为P型掺杂衬底，衬底上设置有N阱，N阱区域的地电位为0V，衬底上非N阱区域的地电位为负电压。
通过上述技术方案，本发明通过电压预调整电路、负压直流-直流电路、第一低压差线性稳压器、第二低压差线性稳压器、第三低压差线性稳压器，配合第一与门、第二与门、第三与门、第一或门及非门的逻辑信号控制实现四个阶段的选择性供电，解决了相关技术中非工作模块的耗电的技术问题，降低了电路的功耗。
附图说明
图1示意性示出了本发明实施例的分段电源管理电路的逻辑示意图。
图2示意性示出了本发明实施例的驱动信号示意图。
图3示意性示出了本发明实施例的快速充电电路示意图。
图4示意性示出了本发明实施例的可控充电电路示意图。
图5示意性示出了本发明实施例的保持电路示意图。
图6示意性示出了本发明实施例的放电电路示意图。
图7示意性示出了本发明实施例的分段驱动电路示意图。
图8示意性示出了本发明实施例的分段驱动电路的驱动电路示意图。
图9示意性示出了本发明实施例的电源框图。
图10示意性示出了本发明实施例的上电管理电路示意图。
图11示意性示出了本发明实施例的上电管路电路的VNEG欠压检测电路示意图。
图12示意性示出了本发明实施例的上电信号示意图。
图13示意性示出了本发明实施例的电源硅片实现原理示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本发明实施例的全面理解。然而，明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。此外，在以下说明中，省略了对公知技术的描述，以避免不必要地混淆本发明的概念。
在此使用的术语仅仅是为了描述具体实施例，而并非意在限制本发明。在此使用的术语“包括”表明了特征、步骤、操作的存在，但是并不排除存在或添加一个或多个其他特征。
在此使用的所有术语(包括技术和科学术语)具有本领域技术人员通常所理解的含义，除非另外定义。应注意，这里使用的术语应解释为具有与本说明书的上下文相一致的含义，而不应以理想化或过于刻板的方式来解释，例如，电压预调整电路(pre-regulator)，负压直流-直流电路(负压DCDC电路)；低压差线性稳压器(Low-dropout regulator，LDO)，又称低压降稳压器，是线性直流稳压器的一种，用途同是提供稳定的直流电压电源。相比于一般线性直流稳压器，低压差稳压器能于更小输出输入电压差的情况下工作；与门(ANDgate，AND)，又称“与电路”、逻辑“积”、逻辑“与”电路；或门(OR gate，OR)，又称或电路、逻辑和电路；非门(NOT gate，INV)，又称非电路、反相器、倒相器、逻辑否定电路，简称非门，是逻辑电路的基本单元；与非门(NAND gate，NAND)，是数字电路的一种基本逻辑电路，是与门和非门的叠加，有多个输入和一个输出；低压差线性稳压器的输出端(ok)，与或门的输出端(en)，负电压(VNEG)，阈值电压(Threshold voltage，Vth)，通常将传输特性曲线中输出电流随输入电压改变而急剧变化转折区的中点对应的输入电压称为阈值电压.在描述不同的器件时具有不同的参数。如描述场发射的特性时，电流达到10mA时的电压被称为阈值电压。栅源电压(VGS)，VGS额定电压是栅源两极间可以施加的最大电压。设定该额定电压的主要目的是防止电压过高导致的栅氧化层损伤。实际栅氧化层可承受的电压远高于额定电压，但是会随制造工艺的不同而改变，因此保持VGS在额定电压以内可以保证应用的可靠性。电压(vdd)，电磁干扰效应(Electromagnetic Interference，EMI)，是干扰电缆信号并降低信号完好性的电子噪音，EMI通常由电磁辐射发生源如马达和机器产生；带隙基准电压源(Bandgap voltage reference，简称bandgap)，经典的带隙基准是利用一个具有正温度系数的电压与具有负温度系数的电压之和，二者温度系数相互抵消，实现与温度无关的电压基准。
本发明公开了一种分段电源管理电路，在分段驱动电路不同的阶段下，给工作的模块供电，将不工作模块的电源关闭，从源头上解决了不工作模块及其电源的耗电问题，与传统供电系统相比，可有效降低驱动电路功耗。
同时提出了一种硅片，对不同电压域的电源以及驱动电路选择相同的衬底，将负压产生电路与其他电路制作在同一芯片上，解决了传统负压产生电路无法单片集成的问题。
图1示意性示出了本发明实施例的分段电源管理电路的逻辑示意图。
在本发明的一些实施例中，提供了一种分段电源管理电路，应用于耗尽型GaN分段驱动电路，如图1所示，包括电压预调整电路、负压直流-直流电路、第一与门、第二与门、第三与门、第一低压差线性稳压器、第二低压差线性稳压器、第三低压差线性稳压器、第一或门和第一非门。
在本发明的一些实施例中，电压预调整电路包括第一输入端和第一输出端，第一输入端连接外部电源。目的是输出一个较低的电压(prevdd)至负压直流-直流电路DCDC。
在本发明的一些实施例中，负压直流-直流电路包括第二输入端、第二输出端和第三输出端，第二输入端与第一输出端连接，第二输出端输出负电压，第三输出端输出控制信号(ok1)。
在本发明的一些实施例中，第一与门包括第三输入端、第四输入端和第四输出端，第三输入端与第三输出端连接。第三输入端的控制信号(ok1)与第四输入端的控制信号(ok4_n)通过第一与门后输出使能信号(en1)。
在本发明的一些实施例中，第一低压差线性稳压器包括第五输入端、第五输出端和第六输出端，第五输入端与第四输出端连接，第五输出端输出第一电压。使能信号(en1)通过第五输入端进入第一低压差线性稳压器(LDO1)后输出信号(ok2)。
在本发明的一些实施例中，第二与门包括第六输入端、第七输入端和第七输出端，第六输入端与第六输出端连接。信号(ok2)与第七输入端的控制信号(ok4_n)经过第二与门(AND2)在第七输出端输出控制信号(en2)。
在本发明的一些实施例中，第二低压差线性稳压器包括第八输入端、第八输出端和第九输出端，第八输入端与第七输出端连接，第八输出端输出第二电压。控制信号(en2)通过第八输入端进入第二低压差线性稳压器(LDO2)，在第八输出端输出电压(Vdd2)，第九输出端输出信号(ok3)。
在本发明的一些实施例中，第三与门包括第九输入端、第十输入端和第十输出端，第九输入端与第九输出端连接，第十输入端与第三输出端连接。
在本发明的一些实施例中，第一或门包括第十一输入端、第十二输入端和第十一输出端，第十一输入端与第十输出端连接。信号(ok3)与第三输出端的控制信号(ok1)通过第三与门(AND3)后与第十二输入端的控制信号(ok4)经过第一或门(OR)产生控制信号(en3)。
在本发明的一些实施例中，第三低压差线性稳压器包括第十三输入端、第十二输出端和第十三输出端，第十三输入端与第十一输出端连接，第十二输出端输出第三电压。
在本发明的一些实施例中，第一非门包括第十四输入端和第十四输出端，第十四输入端分别与第十二输入端、第十三输出端连接，第十四输出端分别与第四输入端、第七输入端连接。控制信号(en3)通过第三低压差线性稳压器(LDO3)后在第十二输出端输出Vdd3，在第十三输出端输出信号(ok4)，控制信号从第十四输入端进入非门(INV)后产生控制信号(ok4_n)。
在本发明的一些实施例中，负压直流-直流电路为第一阶段电路供电；第一电压与负电压为第二阶段电路供电；第一电压、第二电压和负电压为第三阶段电路供电；第三电压和负电压为第四阶段电路供电。
在本发明的一些实施例中，如图1所示，本发明实施例的分段电源管理电路的工作过程和工作原理如下：
电源电压(VCC)连接电压预调整电路pre-regulator，经过pre-regulator的转换后，pre-regulator的第一输出端输出一个较低的电压(prevdd)至负压直流-直流电路DCDC，DCDC开始工作，并通过第二输出端输出一个负电压(VNEG)。
通过第三输出端输出一个控制信号(ok1)至第三输入端，与第四输入端的控制信号(ok4_n)经过第一与门(AND1)后从第四输出端输出使能信号(en1)，使能信号en1通过第五输入端进入第一低压差线性稳压器(LDO1)。
在第五输出端输出电压(Vdd1)，在第六输出端输出信号(ok2)，信号ok2与第七输入端的控制信号ok4_n经过第二与门(AND2)在第七输出端输出控制信号(en2)。
控制信号en2通过第八输入端进入第二低压差线性稳压器(LDO2)，在第八输出端输出电压(Vdd2)，第九输出端输出信号(ok3)，信号ok3与第三输出端的控制信号ok1通过第三与门(AND3)后与第十二输入端的控制信号(ok4)经过第一或门(OR)产生控制信号(en3)。
控制信号en3通过第三低压差线性稳压器(LDO3)后在第十二输出端输出Vdd3，在第十三输出端输出信号ok4，控制信号从第十四输入端进入非门(INV)后产生控制信号ok4_n。
图2示意性示出了本发明实施例的驱动信号示意图。
在本发明的一些实施例中，如图2所示，当电源电压为VCC时，电压预调整电路(pre-regulator)输出高电平，DCDC产生负压VNEG，在快速充电阶段(Ⅰ阶段)为快速充电电路D1供电，同时产生高电平ok1，此时ok4为低电平，ok4_n为高电平，ok4_n与ok1相与后产生信号en1为高电平。
在本发明的一些实施例中，分段驱动电路进入可控充电阶段(Ⅱ阶段)，LDO1工作产生Vdd1电压与高电平信号ok2，Vdd1电压与VNEG电压共同为可控充电电路D2供电。
在本发明的一些实施例中，ok2信号与高电平ok4_n相与后产生信号en2为高电平，分段驱动电路进入保持阶段，LDO2工作产生Vdd2电压为保持电路D3供电，同时产生高电平ok3，ok3信号与高电平ok1相与后为高电平，又与低电平信号ok4经过或逻辑产生高电平信号en3。
在本发明的一些实施例中，分段驱动电路进入放电阶段，LDO3工作产生Vdd3电压为放电电路D4供电，同时产生高电平ok4信号经INV产生低电平ok4_n信号使得使能信号en1、en2变为低电平，LDO1与LDO2停止工作，可控充电电路、保持电路无供电电源，基于此，分段驱动电路无多余功耗。
在本发明的一些实施例中，为避免耗尽型GaN导通，需向栅极施加负电压(VNEG)，同时为避免由于dv/dt串扰引起误开启。
在本发明的一些实施例中，关断电压VNEG与阈值电压(Vth)相差较大，由Q＝CU可知，较大的关断电压会增大开启GaN器件所需充电的栅极电荷QG，从而会影响此过程的充电速度。
在本发明的一些实施例中，第一阶段(Ⅰ阶段)采用快速充电电路(D1)驱动开关管(M1)对耗尽型GaN(M5)栅极进行充电，此时栅极电流较大(Ig1)，将GaN栅源电压(VGS)从VNEG快速冲到Vth；第二阶段(Ⅱ阶段)驱动强度过高会引起di/dt和dv/dt效应，并且开关切换过程中高速变化的电流和电压会产生强大的电磁干扰效应(EMI)，可能导致电路产生噪声引起错误。为改善EMI噪声、保证GaN器件的高可靠性工作，采用分段驱动的方式进行驱动，即在栅源电压达到阈值电压前快速充电，尽可能减小开启延时；当达到阈值电压后，可控充电电路在di/dt区和dv/dt区提供稳定的小电流充电，通过改变充电电流实现对dv/dt的可调控制，减小EMI；当达到开启电压后，为减小电路静态功耗，此时需关断可控充电电路，但会引起GaN功率管栅极处于高阻态，易受串扰影响，此时采用保持电路将栅极电位接到开启电压，并为GaN功率管栅极提供低阻通路，降低串扰噪声的影响。
在本发明的一些实施例中，在这一阶段采用可控充电电路(D2)控制充电强度避免瞬间大电流为GaN器件快速充电；第三阶段(Ⅲ阶段)，GaN器件充满至开启电压(Von)，此时无需可控电路对GaN器件栅极进行充电，采用保持电路(D3)将栅极保持在开启电压；第四阶段(Ⅳ阶段)为放电阶段，放电电路(D4)控制开关管(M4)开启，为栅极电荷提供泄放通路。
在本发明的一些实施例中，针对耗尽型GaN分段驱动电路工作原理，本发明的分段电源管理电路主要工作原理为，当处于快速充电阶段时(Ⅰ阶段)，负压DCDC产生VNEG电压为快速充电电路D1供电。
在本发明的一些实施例中，当快速充电电路D1将耗尽型GaN(M5)的栅源电压VGS从VNEG提高至Vth后，分段驱动电路进入可控充电模式(Ⅱ阶段)，低压差线性稳压器LDO1产生Vdd1电压，同VNEG电压为可控充电电路D2供电，同时Vdd1电压为驱动电路D5供电。
在本发明的一些实施例中，当耗尽型GaN(M5)的栅源电压VGS从Vth提高至Von后，分段驱动电路进入保持阶段(Ⅲ阶段)，低压差线性稳压器LDO2电路产生电压Vdd2为保持电路D3供电。
在本发明的一些实施例中，放电阶段(Ⅳ阶段)低压差线性稳压器LDO3产生Vdd3电压，与VNEG电压一同为放电电路D4供电，放电电路工作后低压差线性稳压器LDO3产生的ok4信号为高电平，经反相器后变为低电平，控制低压差线性稳压器LDO1和LDO2停止工作，以Vdd1、Vdd2为电源的可控充电电路D2、保持电路D3以及驱动电路D5停止工作。
在本发明的一些实施例中，该分段电源管理电路与分段驱动电路相配合，当分段驱动电路进入驱动阶段时，电源管理电路产生相应的电压对该驱动电路进行供电，在驱动电路不工作时停止供电，避免了驱动电路在不工作时仍在耗电的可能，有效降低了系统功耗。
图3示意性示出了本发明实施例的快速充电电路示意图，图4示意性示出了本发明实施例的可控充电电路示意图，图5示意性示出了本发明实施例的保持电路示意图，图6示意性示出了本发明实施例的放电电路示意图，本领域技术人员有能力通过图3至图6了解到本发明具体的电路设计，在此不进行过多的赘述。
在本发明的一些实施例中，上述的分段电源管理电路，还包括驱动电路和驱动控制电路。
在本发明的一些实施例中，驱动电路位于主电路和控制电路之间，用来对控制电路的信号进行放大的中间电路(即放大控制电路的信号使其能够驱动功率晶体管)。
在本发明的一些实施例中，驱动控制电路输入端用于接收控制信号，输出端分别与快速充电控制电路、可控充电控制电路、保持充电控制电路、放电阶段控制电路驱动电路的输入端连接。
在本发明的一些实施例中，分段电源管理电路还包括耗尽型GaN、第一电阻、NMOS管。
在本发明的一些实施例中，耗尽型GaN相比于增强型GaN，场效应管的源极和漏极在结构上是对称的，可以互换使用，耗尽型MOS管的栅极电压可正可负。
第一电阻一端连接耗尽型GaN的栅极。第一NMOS管，栅极连接快速充电控制电路的输出端，源极连接耗尽型GaN的栅极，漏极连接电源0V。第二NMOS管，栅极连接可控充电控制电路的输出端，源极连接耗尽型GaN的栅极，漏极连接第一电压。第三NMOS管，栅极连接保持控制电路的输出端，源极连接第一电阻的另一端，漏极连接电源0V。第四NMOS管，栅极连接放电控制电路的输出端，源极连接VNEG，漏极连接耗尽型GaN的栅极。第六NMOS管，栅极连接驱动电路的输出端，源极连接电源0V，漏极连接耗尽型GaN的源极。
图7示意性示出了本发明实施例的分段驱动电路示意图，图8示意性示出了本发明实施例的分段驱动电路的驱动电路示意图。
图9示意性示出了本发明实施例的电源框图。
在本发明的一些实施例中，由于GaN器件负压关断特性，在驱动GaN器件工作过程中需要正向电源电压(Vdd1)和一定的负电源电压，涉及到的负电源电压包括VNEG，Vdd2(0-V0)、Vdd3(VNEG+V0)，如图9所示，为电源电压的产生框图。
在本发明的一些实施例中，第一低压差线性稳压器(LDO1)模块电源为VCC，地为0V，产生Vdd1电压，DCDC模块电源为0V，产生VNEG电压，第二低压差线性稳压器(LDO2)模块电源为0V，地为VNEG，产生Vdd2，Vdd2为相对0V低V0的电压，第三低压差线性稳压器(LDO3)模块电源为0V，地为VNEG，产生Vdd3，Vdd3为相对VNEG高V0的电压。
在本发明的一些实施例中，快速充电控制电路的电源接0V，地接VNEG。可控充电控制电路的电源接第一电压，地接VNEG。保持控制电路的电源接0V，地接第二电压。放电控制电路的电源接第三电压，地接VNEG。驱动电路的电源接第一电压，地接VNEG。
在本发明的一些实施例中，VNEG用于对耗尽型GaN的栅极进行快速充电、可控充电以及关断。
在本发明的一些实施例中，第一电压用于对耗尽型GaN的栅极进行可控充电，以及用于控制第六NMOS管的开关。
在本发明的一些实施例中，第二电压用于在耗尽型GaN充电完成后至接收到关断信号的阶段，将耗尽型GaN栅极的电压保持在开启电压。
在本发明的一些实施例中，第三电压用于对耗尽型GaN栅极进行关断。
在本发明的一些实施例中，VNEG的范围包括-14V～-20V。第一电压为5V。第二电压为-5V。第三电压比VNEG高5V。从驱动方式来讲，耗尽型GaN器件采用了分段驱动方式，其分段驱动电路一般包括快速充电控制电路(D1)、可控充电控制电路(D2)、保持控制电路(D3)、放电控制电路(D4)，驱动电路(D5)，各模块需要的电源电压不同，其中需要VNEG(一般为-14V～-20V)作为快速充电控制电路(D1)、可控充电控制电路(D2)、放电控制电路(D4)的地进行供电，实现对耗尽型GaN栅极进行快速充电、可控充电以及对耗尽型GaN栅极进行关断的功能；Vdd1(一般为5V)，用于可控充电电路(D2)的电源，实现对GaN功率管栅极的可控充电，以及用于驱动电路(D5)的电源，用于控制第六NMOS(M6)的开关；Vdd2(一般为-5V)作为分段驱动中的保持电路的地进行供电，实现在充电完成后至关断信号到来前将GaN功率管栅极电压保持在开启电压的功能；Vdd3(一般为VNEG+5V)作为放电控制电路(D4)的电源进行供电，实现对耗尽型GaN栅极进行关断的功能。
在本发明实施方式的第二方面中，公开了一种上电电路，包括上述分段电源管理电路，还包括：带隙基准电压源、第二非门、第四与门、负电压检测电路、与非门。
在本发明的一些实施例中，带隙基准电压源，带隙基准电压源的输入端连接第一输出端，带隙基准电压源的输出端连接第五输入端。
在本发明的一些实施例中，第二非门，第二非门的输入端连接第六输出端。
在本发明的一些实施例中，第四与门，第四与门的一个输入端连接第二非门的输出端，第四与门的另一个输入端连接外部控制信号，第四与门的输出端连接第二输入端。
在本发明的一些实施例中，负电压检测电路，负电压检测电路的一个输入端连接第二输出端，负电压检测电路的另一个输入端连接第二非门的输出端，负电压检测电路的输出端分别连接第八输入端和第十三输入端。
在本发明的一些实施例中，与非门，与非门的一个输入端与第九输出端连接，与非门的另一个输入端与第十三输出端连接，与非门输出为结束信号。
图10示意性示出了本发明实施例的上电管理电路示意图，图11示意性示出了本发明实施例的上电管路电路的VNEG欠压检测电路示意图，图12示意性示出了本发明实施例的上电信号示意图。
本发明基于的分段驱动电路的上电电路实现方案如图10所示，包括电压预调整电路pre-regulator，带隙基准电压源bandgap，第一低压差线性稳压器LDO1、第二低压差线性稳压器LDO2、第三低压差线性稳压器LDO3、负压DCDC电路、VNEG欠压检测电路(VNEG_UV)以及反相器INV，与门AND和与非门NAND，欠压检测电路如图11所示。
在本发明的一些实施例中，当电源电压(VCC)上升时，电压预调整电路pre-regulatort1(图12)时刻开始产生电压(prevdd)，在prevdd电压使能作用下，带隙基准电压源bandgapt2(图12)时刻开始产生1.2V电压(Vbg_1p2)，第一低压差线性稳压器LDO1以1.2V电压为基准产生Vdd1电压。
在本发明的一些实施例中，当t3(图12)时刻时，产生信号(ldo1_ok_n)表明第一低压差线性稳压器LDO1已工作完成，ldo1_ok_n信号经反相器后得到en_vneg信号，并于外部控制信号(ctr)经过与门得到使能信号(en_dcdc)。
在本发明的一些实施例中，在en_dcdc的使能作用下，DCDC输出电压在t4(图12)时从0V开始下降，下降到t5(图12)时刻时，在en_vneg使能信号作用下，VNEG欠压检测电路(VNEG_UV)对VNEG信号进行检测产生vneg_ok_n信号，表明DCDC模块已产生VNEG电压。
在本发明的一些实施例中，在vneg_ok_n使能信号作用下，第二低压差线性稳压器LDO2产生Vdd2电压及ldo2_ok_n信号，第三低压差线性稳压器LDO3产生Vdd3电压及ldo3_ok_n信号，ldo2_ok_n和ldo3_ok_n经过与非门NAND产生EN信号，表示所有电压源均已工作完成。
图13示意性示出了本发明实施例的电源硅片实现示意图。
在本发明实施方式的第三方面中，提供了一种芯片，芯片上设置有任一项的分段电源管理电路。
本发明基于的分段驱动电路及电源的硅片实现方案如图13所示，芯片的衬底电位(PSUB)为VNEG，驱动电路(D5)、第一低压差线性稳压器LDO1的地电位为0V。
在本发明的一些实施例中，在单独的N阱中，快速充电电路D1，可控充电电路D2，保持电路D3、放电电路D4、负压DCDC、第二低压差线性稳压器LDO2、第三低压差线性稳压器LDO3的地均为VNEG，因此七个模块均位于衬底中。本项目结合具体工艺，创新性地采用芯片衬底作为负压，合理利用传统硅基工艺实现负压输出，相比于传统的buck-boost方式设计困难降低。Buck-boost电路就是传统的升压降压电路，这两种电路经常一起出现在电路设计当中，BUCK电路指输出小于电压的单管不隔离直流变换，BOOST指输出电压高于输入电压的单管不隔离直流变换。
在本发明的一些实施例中，该芯片，包括衬底，衬底为P型掺杂衬底，衬底上设置有N阱，N阱区域的地电位为0V，衬底上非N阱区域的地电位为负电压。从工艺角度来讲，对于传统衬底为0的工艺来说，采用buck-boost的结构实现正压和负压的单片集成非常困难。本方案就能更好的解决此问题。
本发明提供的一种可用于耗尽型GaN分段驱动电路的分段电源管理电路，主要应用于耗尽型GaN分段驱动电路，为驱动电路提供可靠的电源，同时采用分段电源管理的思想，配合分段驱动的方式，可有效降低分段驱动电路的功耗。
至此，已经结合附图对本发明实施例进行了详细描述。需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各零部件的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。
本领域技术人员可以理解，本发明的各个实施例和/或权利要求中记载的特征可以进行多种组合或/或结合，即使这样的组合或结合没有明确记载于本发明中。特别地，在不脱离本发明精神和教导的情况下，本发明的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合。所有这些组合和/或结合均落入本发明的范围。
以上的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种分段电源管理电路，应用于耗尽型GaN分段驱动电路，其特征在于，包括：
电压预调整电路，包括第一输入端和第一输出端，所述第一输入端连接外部电源；
负压直流-直流电路，包括第二输入端、第二输出端和第三输出端，所述第二输入端与所述第一输出端连接，所述第二输出端输出负电压；
第一与门，包括第三输入端、第四输入端和第四输出端，所述第三输入端与所述第三输出端连接；
第一低压差线性稳压器，包括第五输入端、第五输出端和第六输出端，所述第五输入端与所述第四输出端连接，所述第五输出端输出第一电压；
第二与门，包括第六输入端、第七输入端和第七输出端，所述第六输入端与所述第六输出端连接；
第二低压差线性稳压器，包括第八输入端、第八输出端和第九输出端，所述第八输入端与所述第七输出端连接，所述第八输出端输出第二电压；
第三与门，包括第九输入端、第十输入端和第十输出端，所述第九输入端与所述第九输出端连接，所述第十输入端与所述第三输出端连接；
第一或门，包括第十一输入端、第十二输入端和第十一输出端，所述第十一输入端与所述第十输出端连接，所述
第三低压差线性稳压器，包括第十三输入端、第十二输出端和第十三输出端，所述第十三输入端与所述第十一输出端连接，所述第十二输出端输出第三电压；
第一非门，包括第十四输入端和第十四输出端，所述第十四输入端分别与所述第十二输入端、所述第十三输出端连接，所述第十四输出端分别与所述第四输入端、所述第七输入端连接；
其中，所述负压直流-直流电路为第一阶段电路供电；所述第一电压与所述负电压为第二阶段电路供电；所述第一电压、所述第二电压和所述负电压为第三阶段电路供电；所述第三电压和所述负电压为第四阶段电路供电。
2.根据权利要求1所述的分段电源管理电路，其特征在于，所述第一阶段电路包括快速充电控制电路，所述第二阶段电路包括可控充电控制电路，所述第三阶段电路包括保持控制电路，所述第四阶段电路包括放电控制电路。
3.根据权利要求2所述的分段电源管理电路，其特征在于，还包括：
驱动电路；
驱动控制电路，输入端用于接收控制信号，输出端分别与所述快速充电控制电路、所述可控充电控制电路、所述保持控制电路、所述放电控制电路、所述驱动电路的输入端连接。
4.根据权利要求3所述的分段电源管理电路，其特征在于，还包括：
耗尽型GaN；
第一电阻，一端连接所述耗尽型GaN的栅极；
第一NMOS管，栅极连接所述快速充电控制电路的输出端，源极连接所述耗尽型GaN的栅极，漏极连接电源0V；
第二NMOS管，栅极连接所述可控充电控制电路的输出端，源极连接所述耗尽型GaN的栅极，漏极连接所述第一电压；
第三NMOS管，栅极连接所述保持控制电路的输出端，源极连接所述第一电阻的另一端，漏极连接电源0V；
第四NMOS管，栅极连接所述放电控制电路的输出端，源极连接所述负电压，漏极连接所述耗尽型GaN的栅极；
第六NMOS管，栅极连接所述驱动电路的输出端，源极连接电源0V，漏极连接所述耗尽型GaN的源极。
5.根据权利要求4所述的分段电源管理电路，其特征在于，
所述快速充电控制电路的电源接0V，地接所述负电压；
所述可控充电控制电路的电源接所述第一电压，地接所述负电压；
所述保持控制电路的电源接0V，地接所述第二电压；
所述放电控制电路的电源接所述第三电压，地接所述负电压
所述驱动电路的电源接所述第一电压，地接所述负电压。
6.根据权利要求5所述的分段电源管理电路，其特征在于，
所述负电压用于对所述耗尽型GaN的栅极进行快速充电、可控充电以及关断；
所述第一电压用于对所述耗尽型GaN的栅极进行可控充电，以及用于控制第六NMOS管的开关；
所述第二电压用于在所述耗尽型GaN充电完成后至接收到关断信号的阶段，将所述耗尽型GaN栅极的电压保持在开启电压；
所述第三电压用于对所述耗尽型GaN栅极进行关断。
7.根据权利要求6所述分段电源管理电路，其特征在于，
所述负电压的范围包括-14V～-20V；
所述第一电压为5V；
所述第二电压为-5V；
所述第三电压比所述负电压高5V。
8.一种上电电路，其特征在于，包括如权利要求1至7任一项所述的分段电源管理电路，还包括：
带隙基准电压源，所述带隙基准电压源的输入端连接所述第一输出端，所述带隙基准电压源的输出端连接所述第五输入端；
第二非门，所述第二非门的输入端连接所述第六输出端；
第四与门，所述第四与门的一个输入端连接所述第二非门的输出端，所述第四与门的另一个输入端连接外部控制信号，所述第四与门的输出端连接所述第二输入端；
负电压检测电路，所述负电压检测电路的一个输入端连接所述第二输出端，所述负电压检测电路的另一个输入端连接所述第二非门的输出端，所述负电压检测电路的输出端分别连接所述第八输入端和所述第十三输入端；
与非门，所述与非门的一个输入端与所述第九输出端连接，所述与非门的另一个输入端与所述第十三输出端连接，所述与非门输出为结束信号。
9.一种芯片，其特征在于，所述芯片上设置有如权利要求1至7任一项所述的分段电源管理电路。
10.根据权利要求9所述的芯片，所述芯片包括衬底，所述衬底为P型掺杂衬底，所述衬底上设置有N阱，所述N阱区域的地电位为0V，所述衬底上非N阱区域的地电位为所述负电压。
CN202110932015.1A 2021-08-13 2021-08-13 一种分段电源管理电路、上电电路及芯片 Active CN113641207B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110932015.1A CN113641207B (zh) 2021-08-13 2021-08-13 一种分段电源管理电路、上电电路及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110932015.1A CN113641207B (zh) 2021-08-13 2021-08-13 一种分段电源管理电路、上电电路及芯片

Publications (2)

Publication Number Publication Date
CN113641207A CN113641207A (zh) 2021-11-12
CN113641207B true CN113641207B (zh) 2022-08-30

Family

ID=78421638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110932015.1A Active CN113641207B (zh) 2021-08-13 2021-08-13 一种分段电源管理电路、上电电路及芯片

Country Status (1)

Country Link
CN (1) CN113641207B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110149042A (zh) * 2019-06-14 2019-08-20 电子科技大学 一种具有分段驱动功能的功率管栅极驱动电路
CN110504822A (zh) * 2019-08-26 2019-11-26 电子科技大学 适用于半桥栅驱动电路的上功率管分段驱动控制电路
CN111354305A (zh) * 2018-12-21 2020-06-30 三星显示有限公司 显示驱动器和驱动该显示驱动器的方法
US10911045B1 (en) * 2020-04-03 2021-02-02 University Of Electronic Science And Technology Of China Segmented direct gate drive circuit of a depletion mode GaN power device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111354305A (zh) * 2018-12-21 2020-06-30 三星显示有限公司 显示驱动器和驱动该显示驱动器的方法
CN110149042A (zh) * 2019-06-14 2019-08-20 电子科技大学 一种具有分段驱动功能的功率管栅极驱动电路
CN110504822A (zh) * 2019-08-26 2019-11-26 电子科技大学 适用于半桥栅驱动电路的上功率管分段驱动控制电路
US10911045B1 (en) * 2020-04-03 2021-02-02 University Of Electronic Science And Technology Of China Segmented direct gate drive circuit of a depletion mode GaN power device

Also Published As

Publication number Publication date
CN113641207A (zh) 2021-11-12

Similar Documents

Publication Publication Date Title
US6329874B1 (en) Method and apparatus for reducing standby leakage current using a leakage control transistor that receives boosted gate drive during an active mode
JP4528321B2 (ja) スイッチング回路、回路、並びにスイッチング回路及び駆動パルス生成回路を含む回路
TWI413351B (zh) 用於將金屬氧化半導體電晶體之閘極驅動至非導電狀態之電路
US8237422B2 (en) Efficient switch cascode architecture for switching devices
US8432144B2 (en) Regulator circuit
EP2241009B1 (en) Low-swing cmos input circuit
US20230122458A1 (en) Low dropout linear regulator and control circuit thereof
JP5211889B2 (ja) 半導体集積回路
CN110419015B (zh) 用于使用浮动带隙参考和温度补偿进行负输出电压有源箝位的方法和设备
CN106873697A (zh) 一种用于低压差线性稳压器的快速响应电路及方法
US10103261B1 (en) Transient-insensitive level shifter
Trescases et al. GaN power ICs: Reviewing strengths, gaps, and future directions
CN107846759B (zh) 一种led驱动芯片
US8729927B2 (en) Cascode drive circuitry
CN109194126B (zh) 一种电源切换电路
CN109921779B (zh) 一种半桥电路直通保护电路
US10971925B2 (en) Control method of susceptible inrush currents passing through a load switch, and corresponding electronic circuit
CN113641207B (zh) 一种分段电源管理电路、上电电路及芯片
US8283947B1 (en) High voltage tolerant bus holder circuit and method of operating the circuit
CN110333750A (zh) 一种高压偏置电路的启动电路
US20190214905A1 (en) Circuits for three-level buck regulators
CN113885644A (zh) 用于ldo防倒灌的衬底切换电路
US11606030B1 (en) Driver for driving a p-type power switch
CN117240278B (zh) 一种功率开关控制电路和电子设备
CN215934724U (zh) 一种同步升压dc-dc转换器的真关断电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231215

Address after: Room 1503, Building D, Science and Technology Innovation Center, No. 28 Shuangfu Road, Haining Economic Development Zone, Haining City, Jiaxing City, Zhejiang Province, 314400

Patentee after: Zhejiang Haike Electronic Technology Co.,Ltd.

Address before: 100083 No. 35, Qinghua East Road, Beijing, Haidian District

Patentee before: INSTITUTE OF SEMICONDUCTORS, CHINESE ACADEMY OF SCIENCES