CN113691108A - 一种低边nmos的驱动电路 - Google Patents

Abstract

本发明提供一种低边NMOS的驱动电路，驱动放电模块和驱动充电模块结合，低边NMOS的开关控制信号和低边NMOS的开关阶段，动态调节低边NMOS的栅极电流，以使在低边NMOS处于非米勒平台阶段时，以预设电流进行充电或放电；进而实现低边NMOS为低阻驱动，减小了开关延迟，以及提高了该低边NMOS的抗干扰性。

Description

一种低边NMOS的驱动电路

技术领域

本发明属于电力电子技术领域，更具体的说，尤其涉及一种低边NMOS的驱动电路。

背景技术

如图1所示，在电源和参考地之间依次串联有负载和低边NMOS；该低边NMOS的控制端与驱动电路相连；该低边NMOS用于驱动阻性、感性负载。在实际应用中，为减少低边NMOS导致的电磁干扰，需要控制开关点的压摆率，也即ΔV/Δt，ΔV为电压差，Δt为变化时间。

如图2所示，其示出了低边NMOS开启阶段的米勒平台效应，可以看到漏极的电压变化发生在栅极电压高于阈值电压Vth的一个平台阶段，如图2所示的t3阶段。

如图1所示的驱动电路会导致两个问题。首先在图2中t1和t2阶段，对栅极的驱动电流不够，当开启信号来时，t1和t2阶段的延时会影响到低边NMOS开启的开启速度；其次当米勒平台结束时如图2所示的t3之后阶段，对栅极的驱动电流不够，低边NMOS没有完全开启，导致电阻增大，低边NMOS的功耗增加；也即，低边NMOS在非米勒平台的其他阶段，其栅极驱动为电流驱动，即为非低阻驱动，容易受到外部干扰导致栅极电压的波动，影响低边NMOS开关的性能。

发明内容

有鉴于此，本发明的目的在于提供一种低边NMOS的驱动电路，用于调整低边NMOS的栅极电流，以实现低阻驱动，提高NMOS的开关性能。

本发明提供一种低边NMOS的驱动电路，包括：驱动放电模块和驱动电模块；

所述驱动放电模块，用于对所述低边NMOS的栅极进行放电以及调整放电电流；

所述驱动充电模块，用于对所述低边NMOS的栅极进行充电以及调整充电电流；

所述驱动放电模块和所述驱动充电模块，依据所述低边NMOS的开关控制信号和所述低边NMOS的开关阶段，动态调节所述低边NMOS的栅极电流，以使在所述低边NMOS处于非米勒平台阶段的其他阶段时，以预设电流进行充电或放电。

可选的，所述低边NMOS的开关阶段是由所述驱动电路通过检测所述低边NMOS的漏极电压和栅极电压来确定的。

可选的，所述驱动放电模块的第一端和所述驱动充电模块的第一端均与所述外部电源相连；

所述驱动放电模块的第二端连接所述低边NMOS的漏极；

所述驱动放电模块的第三端和所述驱动充电模块的第二端均连接所述低边NMOS的栅极；

所述驱动放电模块的第四端和所述驱动充电模块的第四端均连接所述低边NMOS的源极；

所述驱动放电模块的第五端与所述驱动充电模块的第三端相连；

所述驱动充电模块的控制端和所述驱动放电模块的控制端分别通过非门接收所述低边NMOS的开关控制信号。

可选的，在所述NMOS的开关控制信号为第一信号时，所述驱动充电模块对所述低边NMOS的栅极进行充电；

在所述低边NMOS的开关控制信号为第二信号时，所述驱动放电模块对所述低边NMOS的栅极进行放电。

可选的，所述第一信号为高电平，所述第二信号为低电平。

可选的，所述驱动放电模块包括：放电模块和放电电流调整模块；

所述放电模块，用于对所述低边NMOS的栅极进行放电；

所述放电电流调整模块，用于调整所述低边NMOS的栅极的放电电流。

可选的，所述放电模块包括：第四开关管和第三开关管；所述放电电流调整模块包括：第一开关管、第二开关管、第五开关管、第一电流源和第二电流源；其中：

所述第二开关管的第一端、所述第五开关管的第一端和所述第三开关管的控制端相连，连接点分别与所述驱动放电模块的第五端相连，以及，通过所述第一电流源连接所述驱动放电模块的第一端；

所述第二开关管的第二端与所述第一开关管的第一端相连；

所述第一开关管的控制端与所述第五开关管的第二端相连；

所述第二开关管的控制端与所述第四开关管的第一端相连，连接点作为所述驱动放电模块的第三端；

所述第五开关管的控制端连接所述驱动放电模块的第二端；

所述第四开关管的第二端与所述第三开关管的第一端相连；

所述第三开关管的第二端和所述第一开关管的第二端均连接驱动放电模块的第四端；

所述第一开关管的控制端还通过所述第二电流源连接所述驱动放电模块的第四端；

所述第四开关管的控制端作为所述驱动放电模块的控制端。

可选的，所述驱动放电模块，还包括：第六开关管；

所述第六开关管设置于所述第五开关管的控制端与所述驱动放电模块的第二端之间；

所述第六开关管的控制端连接所述驱动放电模块的第一端。

可选的，所述第五开关管为N沟道耗尽型MOS管；

所述第一开关管、第二开关管、第三开关管和第四开关管均为N沟道增强型MOS管。

可选的，设置所述第五开关管的宽长比，以使所述第五开关管的电流小于所述第一电流源的电流。

可选的，所述第一电流源的电流大于所述第二电流源的电流。

可选的，所述驱动充电模块，包括：充电模块和充电电流调整模块；

所述充电模块，用于对所述低边NMOS的栅极进行充电；

所述充电电流调整模块，用于调整所述低边NMOS的栅极的充电电流。

可选的，所述充电模块包括：第九开关管、第十开关管；所述充电电流调整模块包括：第七开关管、第八开关管和第三电流源；

所述第七开关管的第一端与所述第九开关管的第一端相连，连接点作为所述驱动充电模块的第一端；

所述第七开关管的第二端与所述第八开关管的第一端相连；

所述第八开关管的第二端分别与所述第七开关管的控制端和所述第九开关管的控制端相连，连接点通过所述第三电流源连接所述驱动充电模块的第四端；

所述第八开关管的控制端作为所述驱动充电模块的第三端；

所述第九开关管的第二端与所述第十开关管的第一端相连；

所述第十开关管的第二端作为所述驱动充电模块的第二端；

所述第十开关管的控制端作为所述驱动充电模块的控制端。

可选的，所述第七开关管、所述第八开关管、所述第九开关管、所述第十开关管均为P沟道增强型MOS管。

从上述技术方案可知，本发明提供的一种低边NMOS的驱动电路，驱动放电模块和驱动充电模块结合，低边NMOS的开关控制信号和低边NMOS的开关阶段，动态调节低边NMOS的栅极电流，以使在低边NMOS处于非米勒平台阶段时，以预设电流进行充电或放电；进而实现低边NMOS为低阻驱动，减小了开关延迟，以及提高了该低边NMOS的抗干扰性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术提供的一种低边NMOS的驱动电路的示意图；

图2是现有技术提供的低边NMOS开启阶段的米勒平台效应时序图；

图3是本发明实施例提供的一种低边NMOS的驱动电路的示意图；

图4是本发明实施例提供的一种低边NMOS的米勒平台效应时序图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本发明实施例提供一种低边NMOS的驱动电路，用于解决现有技术中，低边NMOS在非米勒平台的其他阶段，其栅极驱动为电流驱动，即为非低阻驱动，容易受到外部干扰导致栅极电压的波动，影响低边NMOS开关的性能的问题。

该低边NMOS的驱动电路，参见图3，包括：驱动放电模块10和驱动充电模块20。

驱动放电模块10，用于对低边NMOS M0的栅极GATE进行放电以及调整放电电流。

具体的，该驱动放电模块10被触发时，该驱动放电模块10导通，该驱动放电模块10对该低边NMOS M0进行放电；同时，还可以依据低边NMOS M0的开关阶段调整放电电流。

驱动充电模块20，用于对低边NMOS M0的栅极GATE进行充电以及调整充电电流。

具体的，该驱动充电模块20被触发时，该驱动充电模块20导通，该驱动充电模块20对该低边NMOS M0进行充电；同时，还可以低边NMOS M0的开关阶段调整充电电流。

驱动放电模块10和驱动充电模块20依据低边NMOS M0的开关控制信号CMD和低边NMOS M0的开关阶段，动态调节低边NMOS M0的栅极电流IGate，以使在低边NMOS M0处于非米勒平台阶段的其他阶段时，以预设电流进行充电或放电。

低边NMOS M0的开关阶段包括：米勒平台阶段、处于米勒平台阶段之前的第一阶段，以及处于米勒平台之后的第二阶段。

也即，非米勒平台阶段的其他阶段包括上述第一阶段和第二阶段。

需要说明的是，在低边NMOS M0的开关控制信号CMD控制低边NMOS M0关闭时，驱动放电模块10对低边NMOS M0的栅极GATE进行放电；并且在低边NMOS M0的处于米勒平台之前或之后的阶段时，驱动放电模块10调整低边NMOS M0的栅极GATE放电电流为第一预设放电电流；在低边NMOS M0的处于米勒平台阶段时，驱动放电模块10调整低边NMOS M0的栅极GATE放电电流为第二预设放电电流；其中，第一预设放电电流大于第二预设放电电流。

在低边NMOS M0的开关控制信号CMD控制低边NMOS M0开启时，驱动充电模块20对低边NMOS M0的栅极GATE进行充电；并且在低边NMOS M0的处于米勒平台之前或之后的阶段时，驱动充电模块20调整低边NMOS M0的栅极GATE充电电流为第一预设充电电流；在低边NMOS M0的处于米勒平台阶段时，驱动充电模块20调整低边NMOS M0的栅极GATE充电电流为第二预设充电电流；其中，第一预设充电电流大于第二预设充电电流。

在实际应用中，驱动电路可以通过检测低边NMOS M0的漏极DRAIN电压和栅极电压来确定低边NMOS M0的开关阶段。如低边NMOS M0的漏极DRAIN电压为第一电压值，栅极电压为第二电压值时，低边NMOS M0的开关阶段为米勒平台阶段，否则为非米勒平台阶段的其他阶段。其具体过程，此处不做具体限定，视实际情况而定即可，均在本申请的保护范围内。

在本实施例中，驱动放电模块10和驱动充电模块20结合，低边NMOS M0的开关控制信号CMD和低边NMOS M0的开关阶段，动态调节低边NMOS M0的栅极电流IGate，以使在低边NMOS M0处于非米勒平台阶段时，以预设电流进行充电或放电；进而实现低边NMOS M0为低阻驱动，减小了开关延迟，以及提高了该低边NMOS M0的抗干扰性。

在实际应用中，驱动放电模块10和驱动充电模块20的具体连接关系可以是：

该驱动放电模块10的第一端和该驱动充电模块20的第一端均与外部电源相连；该驱动放电模块10的第二端连接低边NMOS M0的漏极DRAIN；驱动放电模块10的第三端和驱动充电模块20的第二端均连接低边NMOS M0的栅极GATE；驱动放电模块10的第四端和驱动充电模块20的第四端均连接低边NMOS M0的源极SOURCE；驱动放电模块10的第五端与驱动充电模块20的第三端相连；驱动充电模块20的控制端和驱动放电模块10的控制端分别通过非门接收低边NMOS M0的开关控制信号CMD。

需要说明的是，驱动充电模块20的控制端和驱动放电模块10的控制端分别通过各自对应的非门接收各自对应低边NMOS M0的开关控制信号CMD，也可以是驱动充电模块20的控制端和驱动放电模块10的控制端均通过同一非门接收同一低边NMOS M0的开关控制信号CMD，此处不做具体限定，视实际情况而定即可，均在本申请的保护范围内。

下面以驱动充电模块20的控制端和驱动放电模块10的控制端均通过同一非门接收同一低边NMOS M0的开关控制信号CMD为例进行说明：

在低边NMOS M0的开关控制信号CMD为第一信号时，驱动充电模块20对低边NMOSM0的栅极GATE进行充电；在低边NMOS M0的开关控制信号CMD为第二信号时，驱动放电模块10对低边NMOS M0的栅极GATE进行放电。

其中，第一信号为高电平，第二信号为低电平。

在上述任一实施例中，驱动放电模块10包括：放电模块和放电电流调整模块；

放电模块，用于对低边NMOS M0的栅极GATE进行放电。

放电电流调整模块，用于调整低边NMOS M0的栅极GATE的放电电流。也即调整放电模块的放电电流。

放电模块包括：第四开关管MN4和第三开关管MN3；放电电流调整模块包括：第一开关管MN1、第二开关管MN2、第五开关管MN5、第一电流源Ipu和第二电流源Ipd；其中：

第二开关管MN2的第一端、第五开关管MN5的第一端和第三开关管MN3的控制端相连，连接点分别与驱动放电模块10的第五端相连，以及，通过第一电流源Ipu连接驱动放电模块10的第一端。

具体的，第二开关管MN2的第一端、第五开关管MN5的第一端和第三开关管MN3的控制端相连，将该连接点命名为LSG点；该LSG点与驱动放电模块10的第五端相连；也即，该LSG点与驱动充电模块20的第三端相连。该LSG点还与第一电流源Ipu的第一端相连，该第一电流源Ipu的第二端与驱动放电模块的第一端相连，也即连接至外部电源。

第二开关管MN2的第二端与第一开关管MN1的第一端相连；第一开关管MN1的控制端与第五开关管MN5的第二端相连。

第二开关管MN2的控制端与第四开关管MN4的第一端相连，连接点作为驱动放电模块10的第三端、与低边NMOS M0的栅极GATE相连。

第五开关管MN5的控制端连接驱动放电模块10的第二端，也即连接低边NMOS M0的漏极DRAIN。

第四开关管MN4的第二端与第三开关管MN3的第一端相连；第三开关管MN3的第二端和第一开关管MN1的第二端均连接驱动放电模块10的第四端，也即，第三开关管MN3的第二端和第一开关管MN1的第二端均连接低边NMOS M0的源极SOURCE。

第一开关管MN1的控制端还通过第二电流源Ipd连接驱动放电模块10的第四端；也即，第一开关管MN1的控制端与第二电流源Ipd的第一端相连，第二电流源Ipd的第二端与低边NMOS M0的源极SOURCE相连。

第四开关管MN4的控制端作为驱动放电模块10的控制端、用于接收并依据控制信号执行通断动作。

在实际应用中，第五开关管MN5可以为N沟道耗尽型MOS管，以实现检测低边NMOSM0的漏极DRAIN电压是否为零；具体的，第五开关管MN5的第一端为N沟道耗尽型MOS管的漏极，第五开关管MN5的第二端为N沟道耗尽型MOS管的源极，第五开关管MN5的控制端为N沟道耗尽型MOS管的栅极。

第一开关管MN1、第二开关管MN2、第三开关管MN3和第四开关管MN4均为N沟道增强型MOS管，以实现驱动放电模块10能完全关闭、也即停止放电。具体的，第一开关管MN1、第二开关管MN2、第三开关管MN3和第四开关管MN4的第一端为N沟道增强型MOS管的漏极，其第二端为N沟道增强型MOS管的源极，其控制端为N沟道增强型MOS管的栅极。

在实际应用中，设置第五开关管MN5的宽长比，以使第五开关管MN5的电流小于第一电流源Ipu的电流。

第一电流源Ipu的电流大于第二电流源Ipd的电流。

在实际应用中，该驱动放电模块10还包括：第六开关管M1。

第六开关管M1设置于第五开关管MN5的控制端与驱动放电模块10的第二端之间；具体的，第六开关管M1的第一端与第五开关管MN5的控制端相连，第六开关管M1的第二端与驱动放电模块10的第二端相连，也即第六开关管M1的第二端连接低边NMOS M0的漏极DRAIN。

第六开关管M1的控制端连接驱动放电模块10的第一端。

该第六开关管M1为高压DMOS；其主要是为了保护第五开关管MN5，以避免因低边NMOS M0的漏极DRAIN电压过高而损坏的问题。

在本实施例中，通过第五开关管MN5能够实现自主检测低边NMOS M0的开关阶段和开关状态，在其工作在米勒平台时控制栅极充放电电流，米勒平台之前或之后以大电流充放电进行充放电、以优化开关性能。

在实际应用中，驱动充电模块20，包括：充电模块和充电电流调整模块。

充电模块，用于对低边NMOS M0的栅极GATE进行充电。

充电电流调整模块，用于调整低边NMOS M0的栅极GATE的充电电流。也即调整充电模块的充电电流。

在实际应中，充电模块包括：第九开关管MP3、第十开关管MP4；充电电流调整模块包括：第七开关管MP1、第八开关管MP2、第九开关管MP3、第十开关管MP4和第三电流源ISRon。

第七开关管MP1的第一端与第九开关管MP3的第一端相连，连接点作为驱动充电模块20的第一端，连接外部电源。

第七开关管MP1的第二端与第八开关管MP2的第一端相连；第八开关管MP2的第二端分别与第七开关管MP1的控制端和第九开关管MP3的控制端相连，连接点通过第三电流源ISRon连接驱动充电模块20的第四端。

具体的，第八开关管MP2的第二端、第七开关管MP1的控制端和第九开关管MP3的控制端之间的连接点命名为HSG点。该HSG点与第三电流源ISRon的第一端相连，该第三电流源ISRon的第二端与驱动充电模块20的第四端相连，也即与低边NMOS M0的源极SOURCE相连。

第八开关管MP2的控制端作为驱动充电模块20的第三端、与驱动放电模块10的第五端相连。

第九开关管MP3的第二端与第十开关管MP4的第一端相连；第十开关管MP4的第二端作为驱动充电模块20的第二端、与低边NMOS M0的栅极GATE相连。

第十开关管MP4的控制端作为驱动充电模块20的控制端、用于通过非门接收所述低边NMOS M0的开关控制信号CMD，并依据该控制信号执行相应通断动作。

在实际应用中，第七开关管MP1、第八开关管MP2、第九开关管MP3、第十开关管MP4均为P沟道增强型MOS管。也就是说，第七开关管MP1、第八开关管MP2、第九开关管MP3、第十开关管MP4的第一端为P沟道增强型MOS管的源极，其第二端为P沟道增强型MOS管的漏极，其控制端为P沟道增强型MOS管的栅极。

下面针对本申请提供的驱动电路的工作原理进行说明，如下：

在初始状态下，开关控制信号CMD为高电平时，第十开关管MP4通过开关控制信号CMD的非门开启，同时，第三电流源ISRon的电流把第九开关管MP3的栅极，也即HSG点电平拉到地，第九开关管MP3处于完全导通状态。低边NMOS M0的栅极GATE被上拉至为高电平VCC，该低边NMOS M0开启，低边NMOS M0的漏极电压VDrain为低电平；相应的，第五开关管MN5的栅极为低电平。这时低边NMOS M0的栅极GATE是低阻驱动，可以防止受到干扰。

因为，第五开关管MN5为N型耗尽型MOS管，在其栅极电压为0V，其源极NG电压为其阈值电压；也即该第五开关管MN5常闭。而耗尽型MOS管的阈值电压小于增强型MOS管的阈值电压，即VNG<Vth_MN1，Vth_MN1为第一开关管MN1的阈值电压，该第一开关管MN1关闭。还值得说明的是，该NG电压跟随第五开关管MN5的栅极电压，一般来说，该NG电压等于第五开关管MN5的栅极电压减去自身的阈值电压。

在实际应用中，通过设计第五开关管MN5的宽长比，使得IMN5<Ipu，LSG点被拉高至接近VCC的电平，第八开关管MP2关闭。IMN5为第五开关管MN5的电流。

下面，分别对图4所示的时序图进行说明。

1、开关控制信号CMD从1变化为0时，各个开关管的工作状态如下：

(1)开关控制信号CMD从1变化为0时，也即从开始到T1的阶段。

当开关控制信号CMD从高电平变为低电平时，第十开关管MP4关闭，第四开关管MN4开启。并且前一状态下的第三开关管MN3的栅极被上拉至接近VCC的电平，第三开关管MN3处于完全导通状态，此时，低边NMOS M0的栅极GATE被Imax拉低，Imax为流经第三开关管MN3的电流，该Imax取决于第三开关管MN3的宽长比。

(2)T1到T2阶段为压摆率控制阶段：此时为低边NMOS M0的米勒平台区域。

当低边NMOS M0的栅极GATE被拉到米勒平台区域区域时，低边NMOS M0的漏极电压VDrain开始抬升，第五开关管MN5的栅极电压跟随抬升，第五开关管MN5的源极NG也随之抬升，当NG电压大于第一开关管MN1的阈值电压时；第一开关管MN1开启，此时第二开关管MN2的栅极电压为低边NMOS M0的栅极电压VGate，第二开关管MN2也处于开启状态，此时，第一开关管MN1的电流为Ipu-Ipd。第一开关管MN1与第三开关管MN3此时形成一路电流镜，电流镜的电流比取决于第一开关管MN1和第三开关管MN3的宽长比IMN1＝kIMN3。阶段第三开关管MN3的电流可控，也即通过预先设置宽长比来控制低边NMOS M0的压摆率。

(3)米勒平台结束之后的阶段。

也即，T2之后开关控制信号CMD一直为低电平阶段，在T2时间点后，低边NMOS M0的米勒平台结束。

当低边NMOS M0的栅极GATE拉低到低于第二开关管MN2的阈值电压时，第二开关管MN2关闭，第二开关管MN2的通路被切断；又因为Ipu>Ipd，所以第三开关管MN3的栅极LSG被拉到接近于VCC的电平，第三开关管MN3处于完全导通状态。低边NMOS M0的栅极GATE被快速拉低，此时低边NMOS M0将完全截止，低边NMOS M0的栅极GATE是低阻驱动，可以防止受到干扰。

2、开关控制信号CMD从0变化为1时，各个开关管的工作状态如下：

(1)开关控制信号CMD从0变化为1，即T3阶段。

当低边NMOS M0的栅极电压VGate低于第二开关管MN2的阈值电压，LSG被拉到接近于VCC的电平，第九开关管MP3的栅极电平HSG拉到地。第十开关管MP4通过开关控制信号CMD的非门开启，第九开关管MP3处于完全导通状态，把低边NMOS M0的栅极电压VGate快速冲高以加快开启速度。

(2)T3到T4的阶段为压摆率控制阶段，此时为低边NMOS M0的米勒平台区域。

当低边NMOS M0的栅极电压高于第二开关管MN2的阈值电压后，第二开关管MN2导通，LSG点被拉低到低边NMOS M0的栅源压差VGS附近，第八开关管MP2开启，第七开关管MP1也开启，第九开关管MP3与第七开关管MP1形成电流镜结构，电流镜的电流比取决于第九开关管MP3和第七开关管MP1的宽长比IMP1＝kIMP3。阶段第九开关管MP3的电流可控，也即通过预先设置宽长比来控制低边NMOS M0的压摆率。

(3)米勒平台结束之后的阶段。

也即，T4后到开关控制信号CMD一直为高电平阶段。

当低边NMOS M0的漏极电压VDrain低于第一开关管MN1的阈值电压时，第一开关管MN1关闭，LSG被拉高至接近VCC的电平，第八开关管MP2关闭，第三电流源ISRon的电流把第九开关管MP3的栅极电平HSG拉到地，第三开关管MN3处于完全导通状态，此时低边NMOS M0的栅极电压VGate被快速拉高至VCC电压，低边NMOS M0进入完全导通状态以降低其导通电阻。此后低边NMOS M0的栅极GATE是低阻驱动，可以防止受到干扰。

本说明书中的各个实施例中记载的特征可以相互替换或者组合，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统或系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的系统及系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (14)

1.一种低边NMOS的驱动电路，其特征在于，包括：驱动放电模块和驱动充电模块；

所述驱动放电模块，用于对所述低边NMOS的栅极进行放电以及调整放电电流；

所述驱动充电模块，用于对所述低边NMOS的栅极进行充电以及调整充电电流；

所述驱动放电模块和所述驱动充电模块，依据所述低边NMOS的开关控制信号和所述低边NMOS的开关阶段，动态调节所述低边NMOS的栅极电流，以使在所述低边NMOS处于非米勒平台阶段的其他阶段时，以预设电流进行充电或放电。

2.根据权利要求1所述的低边NMOS的驱动电路，其特征在于，所述低边NMOS的开关阶段是由所述驱动电路通过检测所述低边NMOS的漏极电压和栅极电压来确定的。

3.根据权利要求2所述的低边NMOS的驱动电路，其特征在于，所述驱动放电模块的第一端和所述驱动充电模块的第一端均与所述外部电源相连；

所述驱动放电模块的第二端连接所述低边NMOS的漏极；

所述驱动放电模块的第三端和所述驱动充电模块的第二端均连接所述低边NMOS的栅极；

所述驱动放电模块的第四端和所述驱动充电模块的第四端均连接所述低边NMOS的源极；

所述驱动放电模块的第五端与所述驱动充电模块的第三端相连；

所述驱动充电模块的控制端和所述驱动放电模块的控制端分别通过非门接收所述低边NMOS的开关控制信号。

4.根据权利要求3所述的低边NMOS的驱动电路，其特征在于，在所述NMOS的开关控制信号为第一信号时，所述驱动充电模块对所述低边NMOS的栅极进行充电；

在所述低边NMOS的开关控制信号为第二信号时，所述驱动放电模块对所述低边NMOS的栅极进行放电。

5.根据权利要求4所述的低边NMOS的驱动电路，其特征在于，所述第一信号为高电平，所述第二信号为低电平。

6.根据权利要求1-5任一项所述的低边NMOS的驱动电路，其特征在于，所述驱动放电模块包括：放电模块和放电电流调整模块；

所述放电模块，用于对所述低边NMOS的栅极进行放电；

所述放电电流调整模块，用于调整所述低边NMOS的栅极的放电电流。

7.根据权利要求6所述的低边NMOS的驱动电路，其特征在于，所述放电模块包括：第四开关管和第三开关管；所述放电电流调整模块包括：第一开关管、第二开关管、第五开关管、第一电流源和第二电流源；其中：

所述第二开关管的第一端、所述第五开关管的第一端和所述第三开关管的控制端相连，连接点分别与所述驱动放电模块的第五端相连，以及，通过所述第一电流源连接所述驱动放电模块的第一端；

所述第二开关管的第二端与所述第一开关管的第一端相连；

所述第一开关管的控制端与所述第五开关管的第二端相连；

所述第二开关管的控制端与所述第四开关管的第一端相连，连接点作为所述驱动放电模块的第三端；

所述第五开关管的控制端连接所述驱动放电模块的第二端；

所述第四开关管的第二端与所述第三开关管的第一端相连；

所述第三开关管的第二端和所述第一开关管的第二端均连接驱动放电模块的第四端；

所述第一开关管的控制端还通过所述第二电流源连接所述驱动放电模块的第四端；

所述第四开关管的控制端作为所述驱动放电模块的控制端。

8.根据权利要求7所述的低边NMOS的驱动电路，其特征在于，所述驱动放电模块，还包括：第六开关管；

所述第六开关管设置于所述第五开关管的控制端与所述驱动放电模块的第二端之间；

所述第六开关管的控制端连接所述驱动放电模块的第一端。

9.根据权利要求7所述的低边NMOS的驱动电路，其特征在于，所述第五开关管为N沟道耗尽型MOS管；

所述第一开关管、第二开关管、第三开关管和第四开关管均为N沟道增强型MOS管。

10.根据权利要求7所述的低边NMOS的驱动电路，其特征在于，设置所述第五开关管的宽长比，以使所述第五开关管的电流小于所述第一电流源的电流。

11.根据权利要求7所述的低边NMOS的驱动电路，其特征在于，所述第一电流源的电流大于所述第二电流源的电流。

12.根据权利要求1-5任一项所述的低边NMOS的驱动电路，其特征在于，所述驱动充电模块，包括：充电模块和充电电流调整模块；

所述充电模块，用于对所述低边NMOS的栅极进行充电；

所述充电电流调整模块，用于调整所述低边NMOS的栅极的充电电流。

13.根据权利要求12所述的低边NMOS的驱动电路，其特征在于，所述充电模块包括：第九开关管、第十开关管；所述充电电流调整模块包括：第七开关管、第八开关管和第三电流源；

所述第七开关管的第一端与所述第九开关管的第一端相连，连接点作为所述驱动充电模块的第一端；

所述第七开关管的第二端与所述第八开关管的第一端相连；

所述第八开关管的第二端分别与所述第七开关管的控制端和所述第九开关管的控制端相连，连接点通过所述第三电流源连接所述驱动充电模块的第四端；

所述第八开关管的控制端作为所述驱动充电模块的第三端；

所述第九开关管的第二端与所述第十开关管的第一端相连；

所述第十开关管的第二端作为所述驱动充电模块的第二端；

所述第十开关管的控制端作为所述驱动充电模块的控制端。

14.根据权利要求13所述的低边NMOS的驱动电路，其特征在于，所述第七开关管、所述第八开关管、所述第九开关管、所述第十开关管均为P沟道增强型MOS管。

Images