CN114499474A - 低边驱动电路、芯片及电子设备 - Google Patents
低边驱动电路、芯片及电子设备 Download PDFInfo
- Publication number
- CN114499474A CN114499474A CN202210390238.4A CN202210390238A CN114499474A CN 114499474 A CN114499474 A CN 114499474A CN 202210390238 A CN202210390238 A CN 202210390238A CN 114499474 A CN114499474 A CN 114499474A
- Authority
- CN
- China
- Prior art keywords
- switch
- pull
- clamping
- gate circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 39
- 230000002441 reversible effect Effects 0.000 claims description 17
- 230000001939 inductive effect Effects 0.000 claims description 14
- 230000036961 partial effect Effects 0.000 claims description 7
- 230000002829 reductive effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 description 2
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 description 2
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 description 2
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 description 2
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 description 2
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 2
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 101150070189 CIN3 gene Proteins 0.000 description 1
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
Landscapes
- Electronic Switches (AREA)
Abstract
本申请提出一种低边驱动电路、芯片及电子设备，该低边驱动电路包括第一开关、逻辑控制模块、电流源模块及第二开关；第一开关的源极和第二开关的源极均接地，第一开关的栅极分别与第二开关的漏极和电流源模块连接，第二开关的栅极与逻辑控制模块连接；逻辑控制模块分别与第二开关和电流源模块连接，根据输入的控制信号，控制电流源模块导通，进行压摆率控制；以及控制第二开关导通，将第一开关断开。本申请不仅能够实现普通压摆率控制模式，还能实现快速关断模式。
Description
技术领域
本申请涉及电路技术领域，具体涉及一种低边驱动电路、芯片及电子设备。
背景技术
低边驱动（LSD）是指负载通过开关接地的驱动方式，一般比较容易实现，电路结构比较简单（由MOS管加几个电阻、电容组成），适用电路简化和成本控制的情况。主要应用于动力总成相关的驱动，如电机、继电器等，广泛运用于汽车电子、航天航空领域。
现有的低边驱动电路，大多结构简单，虽然易于实现，但功能也相对单一，通常仅能实现固定的压摆率（指输入为阶跃信号时闭环放大器的输出电压时间变化率的平均值）。
发明内容
本申请提出一种低边驱动电路、芯片及电子设备，不仅能够实现普通压摆率控制模式，还能实现快速关断模式。
本申请第一方面实施例提出了一种低边驱动电路，包括第一开关、逻辑控制模块、电流源模块及第二开关；
所述第一开关的源极和所述第二开关的源极均接地，所述第一开关的栅极分别与所述第二开关的漏极和所述电流源模块连接，所述第二开关的栅极与所述逻辑控制模块连接；
所述逻辑控制模块分别与所述第二开关和所述电流源模块连接，根据输入的控制信号，控制所述电流源模块导通，进行压摆率控制；以及控制所述第二开关导通，将所述第一开关断开。
在本申请一些实施例中，所述逻辑控制模块包括第一逻辑控制模块和第二逻辑控制模块，所述第一逻辑控制模块分别与所述第二逻辑控制模块和所述电流源模块连接，所述第二逻辑控制模块与所述第二开关连接；
所述第一逻辑控制模块根据输入的控制信号，控制所述电流源模块导通；以及控制所述第二逻辑控制模块输出高电平，使所述第二开关导通，将所述第一开关断开。
在本申请一些实施例中，所述电流源模块包括上拉电流镜、上拉开关、下拉电流镜以及下拉开关，且所述上拉开关和所述下拉开关分别与所述第一逻辑控制模块连接；
所述第一逻辑控制模块输出第一结果，控制所述上拉开关导通，使所述第一开关的栅极电流增大；所述第一逻辑控制模块输出第二结果，控制所述下拉开关导通，使所述第一开关的栅极电流减小。
在本申请一些实施例中，所述第一逻辑控制模块包括第一逻辑门电路，所述第一逻辑门电路根据输入的控制信号输出低电平或高电平，并在输出低电平时，控制所述上拉开关导通，调节所述上拉电流镜，进行上拉压摆率控制；在输出高电平时，控制所述下拉开关导通，调节所述下拉电流镜，进行下拉压摆率控制。
在本申请一些实施例中，所述第一逻辑门电路包括第一比较器、第一非门电路、第二非门电路、与门电路及或门电路；
所述第一比较器的正向输入端接入预设参考电压，负向输入端接入所述第一开关的漏极电压，输出端分别连接所述第二非门电路的输入端和所述与门电路的输入端；
所述第一非门电路的输入端接入所述控制信号，输出端与所述上拉开关连接；
所述与门电路的输入端还连接所述第一非门电路的输出端，所述与门电路的输出端与所述下拉开关连接；
所述或门电路的输入端分别与所述第二非门电路的输出端和所述第一非门电路的输出端连接，所述或门电路的输出端与所述上拉开关连接。
在本申请一些实施例中，所述第二逻辑控制模块包括第二比较器、或非门电路及三极管，所述第二比较器的正向输入端连接所述电流模块，反向输入端连接所述三极管的集电极；所述三极管的发射极接地，所述三极管的基极与所述三极管的集电极连接；所述或非门电路的输入端分别连接所述括第二比较器的输出端和所述控制信号，输出端连接第二开关的栅极。
在本申请一些实施例中，还包括钳位模块，所述钳位模块的一端与所述第一开关的漏极连接，另一端与所述第一开关的栅极连接；在所述第一开关连接感性负载时，所述钳位模块将所述第一开关的漏极电压钳位在设定电压值。
在本申请一些实施例中，所述钳位模块包括第一钳位开关和稳压管，所述第一钳位开关的源极与所述第一开关的漏极连接，所述第一钳位开关的漏极和栅极分别连接所述稳压管，在所述第一开关连接的感性负载的反向电流作用下所述第一钳位开关导通；所述稳压管分别与所述第一开关的栅极和所述第一钳位开关的栅极连接，在所述第一钳位开关导通时，将所述第一开关的漏极电压钳位在所述设定电压值。
在本申请一些实施例中，所述钳位模块还包括钳位电阻和第二钳位开关，所述钳位电阻分别与所述稳压管连接和第二钳位开关连接；所述第二钳位开关的源极与所述第一开关的栅极连接，所述第二钳位开关的栅极与所述钳位电阻连接，所述第二钳位开关的漏极与第一钳位开关的漏极连接；在所述第一开关连接的感性负载的反向电流作用下，所述钳位电阻的分压增大，使所述第二钳位开关导通，将电流导入所述第一开关的栅极。
在本申请一些实施例中，还包括过流检测模块，所述过流检测模块与所述第一开关的漏极连接，用于对所述第一开关的漏极电流进行检测，并在所述第一开关的漏极大于或等于预设阈值时输出过流信号。
在本申请一些实施例中，所述过流检测模块包括第一检测电阻、第二检测电阻及第三比较器；所述第一检测电阻的一端连接供电电压，另一端接地；第二检测电阻的一端连接所述第一开关的漏极，另一端接地；
所述第一检测电阻接入所述第三比较器的正向输入端，所述第二检测电阻分别接入所述第三比较器的反向输入端，所述第三比较器在所述第二检测电阻的电压大于所述第一检测电阻的电压时输出所述过流信号。
本申请第二方面的实施例提供了一种芯片，所述芯片上集成有如第一方面所述的低边驱动电路。
本申请第三方面的实施例提供了一种电子设备，所述电子设备应用第二方面所述的芯片。
本申请实施例中提供的技术方案，至少具有如下技术效果或优点：
本申请实施例低边驱动电路，设置有用于进行低边驱动控制的第一开关，与第一开关栅极连接的电流源模块，以及与电流源模块连接的逻辑控制模块，该逻辑模块输入控制信号，并根据控制信号的具体状态进行相应的输出控制电流源模块导通或断开，在电流源模块导通时，可调节电流源模块的电流大小，实现该低边驱动电路的压摆率控制模式。该低边驱动电路还设置有第二开关导通，该第二开关导通的源极接地，漏极与第一开关的栅极连接，当逻辑控制模块输出高电平使第二开关导通时，第二开关的漏极电压为接地电压（由于其源极接地），可快速拉低第一开关的栅极电压，使第一开关断开，实现该低边驱动电路的快速关断模式。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1示出了本申请实施例提出的一种低边驱动电路的框架结构示意图；
图2示出了本申请实施例提出的一种低边驱动电路的具体结构示意图；
图3示出了本申请实施例提出的低边驱动电路的局部结构示意图；
图4示出了本申请实施例提出的低边驱动电路的另一局部结构示意图；
图5示出了本申请实施例提出的低边驱动电路的第一开关的电压电流变化示意图；
图6示出了本申请实施例提出的低边驱动电路钳位模块的局部结构示意图；
图7示出了本申请实施例提出的低边驱动电路过流检测模块的局部结构示意图。
具体实施方式
下面将参照附图更详细地描述本申请的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请的范围完整的传达给本领域的技术人员。
需要注意的是，除非另有说明，本申请使用的技术术语或者科学术语应当为本申请所属领域技术人员所理解的通常意义。
下面结合附图来描述根据本申请实施例提出的一种低边驱动电路、芯片及电子设备。
请参照图1，为本申请实施例提供的一种低边驱动电路，如图1所示，该低边驱动电路包括第一开关、逻辑控制模块、电流源模块及第二开关。
第一开关的源极和第二开关的源极均接地，第一开关的栅极分别与第二开关的漏极和电流源模块连接，第二开关的栅极与逻辑控制模块连接。逻辑控制模块分别与第二开关和电流源模块连接，根据输入的控制信号，控制电流源模块导通，进行压摆率控制；以及控制第二开关导通，将第一开关断开。
其中，控制信号（command）可以为高电平或低电平，逻辑控制模块根据控制信号的具体状态（高电平或低电平）进行相应的输出（高电平或低电平），以控制电流源模块和第二开关导通。
需要说明的是，第一开关和第二开关均可以为单个开关元件，也可以为开关组件，本实施例对此不作具体限定。例如，第一开关和第二开关可以均包括MOS管，第一开关用于实现该电路的低边驱动，第二开关用于实现第一开关的快速关断，该第一开关还可以包括与MOS管并联的二极管，MOS管接地，实现该电路的低边驱动，流至第一开关的反向电流可经过二极管流出，从而对第一开关的MOS管进行保护。
本实施例提供的低边驱动电路，设置有用于进行低边驱动控制的第一开关，与第一开关栅极连接的电流源模块，以及与电流源模块连接的逻辑控制模块，该逻辑模块输入控制信号，并根据控制信号的具体状态进行相应的输出控制电流源模块导通或断开，在电流源模块导通时，可调节电流源模块的电流大小，实现该低边驱动电路的压摆率控制模式。该低边驱动电路还设置有第二开关导通，该第二开关导通的源极接地，漏极与第一开关的栅极连接，当逻辑控制模块输出高电平使第二开关导通时，第二开关的漏极电压为接地电压（由于其源极接地），可快速拉低第一开关的栅极电压，使第一开关断开，实现该低边驱动电路的快速关断模式。
其中，逻辑控制模块可以包括第一逻辑控制模块和第二逻辑控制模块，第一逻辑控制模块分别与第二逻辑控制模块和电流源模块连接，第二逻辑控制模块与第二开关连接；第一逻辑控制模块根据输入的控制信号，控制电流源模块导通；以及控制第二逻辑控制模块输出高电平，使第二开关导通，将第一开关断开。
当command信号为高电平时，第一逻辑控制模块可控制电流源模块导通，使电流源模块的电流流向第一开关的栅极，使第一开关的栅极电压按一定斜率上升或下降，从而实现该低边驱动电路的压摆率控制。
当command信号为低电平时，电流源模块为断开状态，第一逻辑控制模块的输出信号（高电平或低电平）输入到第二逻辑控制模块，使第二逻辑控制模块输出高电平，第二开关导通，由于第二开关的源极接地，第二开关导通时其漏极电压也为接地电压，且第二开关的漏极与第一开关的栅极连接，可快速拉低第一开关的栅极电压，使第一开关断开，实现该低边驱动电路的快速关断模式。
上述电流源模块可以包括上拉电流镜、上拉开关、下拉电流镜以及下拉开关，且上拉开关和下拉开关分别与第一逻辑控制模块连接。第一逻辑控制模块输出第一结果，控制上拉开关导通，使第一开关的栅极电流增大；第一逻辑控制模块输出第二结果，控制下拉开关导通，使第一开关的栅极电流减小。
上述第一逻辑控制模块可以包括第一逻辑门电路，第一逻辑门电路根据输入的控制信号输出低电平或高电平，并在输出低电平时，控制上拉开关导通，调节上拉电流镜，进行上拉压摆率控制；在输出高电平时，控制下拉开关导通，调节下拉电流镜，进行下拉压摆率控制。
如图2和图3所示，上拉电流镜包括第一上拉电流Ion1和第二上拉电流Ion2，上拉开关包括第一上拉开关SP1和第二上拉开关SP2，第一上拉开关SP1控制第一上拉电流Ion1，第二上拉开关SP2控制第二上拉电流Ion2。下拉电流镜包括第一下拉电流Ioff1和第二下拉电流Ioff2，下拉开关包括第一下拉开关SN1和第二下拉开关SN2，第一下拉开关SN1控制第一下拉电流Ioff1，第二下拉开关SN2控制第二下拉电流Ioff2。
具体地，第一上拉开关SP1、第二上拉开关SP2、第一下拉开关SN1和第二下拉开关SN2的结构一致。均如图4所示，包括源漏极交叉共源连接的NMOS管和PMOS管，即NMOS管的源极和PMOS管的漏极共源，NMOS管的漏极和PMOS管的源极共源，且NMOS管的栅极和PMOS管的栅极之间通过非门电路连接，且NMOS管的栅极连接输入信号。当第一上拉开关SP1或第二上拉开关SP2接入低电平时，其中的NMOS管和PMOS管均导通，并在开关内部形成电流回路，可平衡电荷注入。
需要说明的是，上述低电平时进行上拉压摆率控制，高电平时进行下拉压摆率控制，只是本实施例的一种实施方式，本实施例并不以此为限，例如，也可以在高电平时进行上拉压摆率控制，低电平时进行下拉压摆率控制。
另外，上述包括两个上拉开关和两个下拉开关的方案，也只是本实施例的一种实施方式，本实施例并不以此为限，只要能进行电流源模块的通断，实现压摆率控制即可。例如，也可以设置两个共源共栅的MOS管，可同时导通或断开该两个MOS管。
于本实施例一具体实施方式中，该第一逻辑门电路包括第一比较器、第一非门电路、第二非门电路、与门电路及或门电路。第一比较器的正向输入端接入预设参考电压，负向输入端接入第一开关的漏极电压，输出端分别连接第二非门电路的输入端和与门电路的输入端。第一非门电路的输入端接入控制信号，输出端与上拉开关连接。与门电路的输入端还连接第一非门电路的输出端，与门电路的输出端与下拉开关连接。或门电路的输入端分别与第二非门电路的输出端和第一非门电路的输出端连接，或门电路的输出端与上拉开关连接。
第二逻辑控制模块包括第二比较器、或非门电路及三极管，第二比较器的正向输入端连接电流模块，反向输入端连接三极管的集电极；三极管的发射极接地，三极管的基极与三极管的集电极连接；或非门电路的输入端分别连接括第二比较器的输出端和控制信号，输出端连接第二开关的栅极。
如图2和图3所示，当command信号为高电平时，根据逻辑门电路的逻辑原理，第一非门电路INV4（输入端接入该控制信号）输出低电平，将第二上拉开关SP2导通（第二下拉开关SN2断开），第二上拉电流Ion2向第一开关的栅极注入电流，如图5所示，第一开关的栅极电流（IGAE）等于Ion2，使第一开关的栅极电压（GATE）不断上升，相应地，第一开关的漏极电压Drain以一定的斜率下降不断下降。当第一开关的漏极电压Drain低于第一比较器C1正向输入端的参考电压VREF时，第一比较器C1输出高电平，使第二非门电路INV3输出低电平，或门电路OR1的两个输入端均为低电平，则也输出低电平，将第一上拉开关SP1导通，控制第二上拉电流源Ion2的电流也流向第一开关的栅极，此时上拉电流源Ion1与Ion2同时给第一开关的栅极充电，加快第一开关的栅极电压上升速度及第一开关的漏极电压Drain的下降速度，当第一开关的栅极电压达到电流源模块的供电电压VCC时，第一开关的漏极电压Drain为零。
此时，由于与门电路输入端与第一非门电路连接的输出端和第一比较器的输出端连接，故至少一个输入端（第一非门电路连接的输出端）为低电平，所以输出低电平，使第一下拉开关断开。
当command信号由高电平变为低电平时，第一非门电路输出高电平，控制第二上拉开关断开（第二下拉开关SN2导通）。或门电路至少有一个输入端我高电平，所以输出高电平，第一上拉开关SP1也断开，使上拉电流源Ion1与Ion2电流不再给第一开关的栅极充电。如图5所示，此时由于第一开关的漏极电压Drain仍为低电平，所以第一比较器C1输出的电压为高电平，与门电路AND1输出的也是高电平，第一下拉开关SN1也导通，Ioff1与Ioff2同时抽取第一开关的栅极电流，使第一开关的栅极电压GATE快速下降，第一开关的漏极电压Drain以较快的斜率上升，当第一开关的漏极电压高于VREF时，第一比较器C1输出低电平，然后与门电路AND1输出低电平，控制SN1关断，此时只有Ioff2仍在抽取第一开关的栅极电流，第一开关的漏极电压较慢的斜率上升，直到第一开关的栅极电压低于三极管Q1的VBE，比较器C2输出低电平，NOR1输出高电平控制MN3导通将第一开关的栅极电压强拉到地达到完全关闭第一开关的作用。
需要说明的是，本实施例中设置两个逻辑控制模块，即第一逻辑控制模块和第二逻辑控制模块，可在控制信号处于不同状态时，便于实现上述两种模式（压摆率控制模式和快速关断模式），但仅为本实施例的较佳实施方式，本实施例并不以此为限。
于本实施例另一具体实施方式中，如图2所示，该低边驱动电路还可以包括钳位模块，钳位模块的一端与第一开关的漏极连接，另一端与第一开关的栅极连接；在第一开关连接感性负载时，钳位模块将第一开关的漏极电压钳位在设定电压值。
本实施例在第一开关连接感性负载时，第一开关的关闭会使感性负载产生反向电流，通过设置钳位模块，可以将第一开关的漏极电压钳位在设定电压值，可起到保护第一开关的作用。
具体地，如图6所示，钳位模块包括第一钳位开关和稳压管，第一钳位开关的源极与第一开关的漏极连接，第一钳位开关的漏极和栅极分别连接稳压管，在第一开关连接的感性负载的反向电流作用下第一钳位开关导通；稳压管分别与第一开关的栅极和第一钳位开关的栅极连接，在第一钳位开关导通时，将第一开关的漏极电压钳位在设定电压值。
进一步地，钳位模块还包括钳位电阻和第二钳位开关，钳位电阻分别与稳压管连接和第二钳位开关连接，第二钳位开关的源极与第一开关的栅极连接，第二钳位开关的栅极与钳位电阻连接，第二钳位开关的漏极与第一钳位开关的漏极连接；在第一开关连接的感性负载的反向电流作用下，钳位电阻的分压增大，使第二钳位开关导通，将电流导入第一开关的栅极。
如图6所示，在功率MOS管第一开关的漏极接感性负载时，第一开关的关闭会使感性负载产生反向电流。反向电流产生的时候它的部分电流会经过第一钳位开关M0，然后使第一钳位开关M0导通，电流会接着流经稳压管（如图6中的齐纳管Z0和齐纳管Z1-Zn，n表示任意整数，根据钳位电压设置），当反向电流大于一定值之后，第一开关的漏极电压VDRAIN会被Z1、Z2及...Zn钳位在设定的电压值，再接下来感性负载产生反向电流的部分电流会使电阻R3的电压VR3上升、电阻R4的电压VR4上升，从而使第二钳位开关M1导通，导通后第二钳位开关M1会使第一开关栅极电压上升，这样第一开关会导通一段时间将大部分的反向电流释放到地去，起到了保护第一开关的作用。
在第一开关将反向电流释放到地之后，第一开关的栅极电压会逐渐下降，直到低于三极管Q1的基极与发射极之间的电压VBE之后，第二比较器C2会输出低电平，此时因为控制信号command是处于低电平的状态,所以NOR1输出的电平会是高电平，然后控制第二开关导通将第一开关栅极电压强拉到地，以达到重新关闭功率MOS管第一开关的目的。
于本实施例另一具体实施方式中，如图2所示，还包括过流检测模块，过流检测模块与第一开关的漏极连接，用于对第一开关的漏极电流进行检测，并在第一开关的漏极大于或等于预设阈值时输出过流信号。
具体地，过流检测模块包括第一检测电阻、第二检测电阻及第三比较器；第一检测电阻的一端连接供电电压，另一端接地；第二检测电阻的一端连接第一开关的漏极，另一端接地；第一检测电阻接入第三比较器的正向输入端，第二检测电阻分别接入第三比较器的反向输入端，第三比较器在第二检测电阻的电压大于第一检测电阻的电压时输出过流信号。
如图7所示，在功率MOS管第一开关正常工作时，M3是第一开关的镜像管，它们的漏极电流比例是M3的宽长比M3_W/L与M0的宽长比第一开关_W/L的比值，如果第一开关漏极电流上升，M3的漏极电流也会以第一开关电流上升的斜率上升，结果会导致电阻R2上的电压VR2上升，当VR2的值超过电阻R1的电压VR1时C3则会输出过流信号。
基于上述低边驱动电路相同的构思，本实施例还提供一种芯片，芯片上集成有如上述任一实施方式的低边驱动电路。
本实施例提供的芯片，基于上述低边驱动电路相同的构思，故至少能够实现上述低边驱动电路能够实现的有益效果，在此不再赘述。
基于上述低边驱动电路相同的构思，本实施例还提供一种电子设备，电子设备应用上述的芯片。
本实施例提供的电子设备，基于上述低边驱动电路相同的构思，故至少能够实现上述低边驱动电路能够实现的有益效果，在此不再赘述。
应该注意的是上述实施例对本申请进行说明而不是对本申请进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本申请可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
以上，仅为本申请较佳的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。
Claims (13)
1.一种低边驱动电路，其特征在于，包括第一开关、逻辑控制模块、电流源模块及第二开关；
所述第一开关的源极和所述第二开关的源极均接地，所述第一开关的栅极分别与所述第二开关的漏极和所述电流源模块连接，所述第二开关的栅极与所述逻辑控制模块连接；
所述逻辑控制模块分别与所述第二开关和所述电流源模块连接，根据输入的控制信号，控制所述电流源模块导通，进行压摆率控制；以及控制所述第二开关导通，将所述第一开关断开。
2.根据权利要求1所述的低边驱动电路，其特征在于，所述逻辑控制模块包括第一逻辑控制模块和第二逻辑控制模块，所述第一逻辑控制模块分别与所述第二逻辑控制模块和所述电流源模块连接，所述第二逻辑控制模块与所述第二开关连接；
所述第一逻辑控制模块根据输入的控制信号，控制所述电流源模块导通；以及控制所述第二逻辑控制模块输出高电平，使所述第二开关导通，将所述第一开关断开 。
3.根据权利要求2所述的低边驱动电路，其特征在于，所述电流源模块包括上拉电流镜、上拉开关、下拉电流镜以及下拉开关，且所述上拉开关和所述下拉开关分别与所述第一逻辑控制模块连接；
所述第一逻辑控制模块输出第一结果，控制所述上拉开关导通，使所述第一开关的栅极电流增大；所述第一逻辑控制模块输出第二结果，控制所述下拉开关导通，使所述第一开关的栅极电流减小。
4.根据权利要求3所述的低边驱动电路，其特征在于，所述第一逻辑控制模块包括第一逻辑门电路，所述第一逻辑门电路根据输入的控制信号输出低电平或高电平，并在输出低电平时，控制所述上拉开关导通，调节所述上拉电流镜，进行上拉压摆率控制；在输出高电平时，控制所述下拉开关导通，调节所述下拉电流镜，进行下拉压摆率控制。
5.根据权利要求4所述的低边驱动电路，其特征在于，所述第一逻辑门电路包括第一比较器、第一非门电路、第二非门电路、与门电路及或门电路；
所述第一比较器的正向输入端接入预设参考电压，负向输入端接入所述第一开关的漏极电压，输出端分别连接所述第二非门电路的输入端和所述与门电路的输入端；
所述第一非门电路的输入端接入所述控制信号，输出端与所述上拉开关连接；
所述与门电路的输入端还连接所述第一非门电路的输出端，所述与门电路的输出端与所述下拉开关连接；
所述或门电路的输入端分别与所述第二非门电路的输出端和所述第一非门电路的输出端连接，所述或门电路的输出端与所述上拉开关连接。
6.根据权利要求3所述的低边驱动电路，其特征在于，所述第二逻辑控制模块包括第二比较器、或非门电路及三极管，所述第二比较器的正向输入端连接所述电流模块，反向输入端连接所述三极管的集电极；所述三极管的发射极接地，所述三极管的基极与所述三极管的集电极连接；
所述或非门电路的输入端分别连接所述括第二比较器的输出端和所述控制信号，输出端连接第二开关的栅极。
7.根据权利要求1所述的低边驱动电路，其特征在于，还包括钳位模块，所述钳位模块的一端与所述第一开关的漏极连接，另一端与所述第一开关的栅极连接；在所述第一开关连接感性负载时，所述钳位模块将所述第一开关的漏极电压钳位在设定电压值。
8.根据权利要求7所述的低边驱动电路，其特征在于，所述钳位模块包括第一钳位开关和稳压管，所述第一钳位开关的源极与所述第一开关的漏极连接，所述第一钳位开关的漏极和栅极分别连接所述稳压管，在所述第一开关连接的感性负载的反向电流作用下所述第一钳位开关导通；所述稳压管分别与所述第一开关的栅极和所述第一钳位开关的栅极连接，在所述第一钳位开关导通时，将所述第一开关的漏极电压钳位在所述设定电压值。
9.根据权利要求8所述的低边驱动电路，其特征在于，所述钳位模块还包括钳位电阻和第二钳位开关，所述钳位电阻分别与所述稳压管连接和第二钳位开关连接；所述第二钳位开关的源极与所述第一开关的栅极连接，所述第二钳位开关的栅极与所述钳位电阻连接，所述第二钳位开关的漏极与所述第一钳位开关的漏极连接；在所述第一开关连接的感性负载的反向电流作用下，所述钳位电阻的分压增大，使所述第二钳位开关导通，将电流导入所述第一开关的栅极。
10.根据权利要求1所述的低边驱动电路，其特征在于，还包括过流检测模块，所述过流检测模块与所述第一开关的漏极连接，用于对所述第一开关的漏极电流进行检测，并在所述第一开关的漏极大于或等于预设阈值时输出过流信号。
11.根据权利要求10所述的低边驱动电路，其特征在于，所述过流检测模块包括第一检测电阻、第二检测电阻及第三比较器；所述第一检测电阻的一端连接供电电压，另一端接地；第二检测电阻的一端连接所述第一开关的漏极，另一端接地；
所述第一检测电阻接入所述第三比较器的正向输入端，所述第二检测电阻分别接入所述第三比较器的反向输入端，所述第三比较器在所述第二检测电阻的电压大于所述第一检测电阻的电压时输出所述过流信号。
12.一种芯片，其特征在于，所述芯片上集成有如权利要求1-11任一项所述的低边驱动电路。
13.一种电子设备，其特征在于，所述电子设备应用权利要求12所述的芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210390238.4A CN114499474A (zh) | 2022-04-14 | 2022-04-14 | 低边驱动电路、芯片及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210390238.4A CN114499474A (zh) | 2022-04-14 | 2022-04-14 | 低边驱动电路、芯片及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114499474A true CN114499474A (zh) | 2022-05-13 |
Family
ID=81488228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210390238.4A Pending CN114499474A (zh) | 2022-04-14 | 2022-04-14 | 低边驱动电路、芯片及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114499474A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115800978A (zh) * | 2022-11-07 | 2023-03-14 | 广东鸿翼芯汽车电子科技有限公司 | 用于低边nmos管的驱动电路以及电子设备 |
| CN117477916A (zh) * | 2023-12-21 | 2024-01-30 | 拓尔微电子股份有限公司 | 一种低边驱动电路以及电机驱动电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170257092A1 (en) * | 2016-03-07 | 2017-09-07 | Stmicroelectronics S.R.L. | Gate driver circuit for a half bridge or full bridge output driver stage and corresponding method for driving a half bridge or full bridge output driver stage |
| CN112398462A (zh) * | 2020-12-01 | 2021-02-23 | 广东澳鸿科技有限公司 | 一种车载氧气浓度传感器的低边驱动电路 |
| CN113691108A (zh) * | 2021-08-12 | 2021-11-23 | 广东省大湾区集成电路与系统应用研究院 | 一种低边nmos的驱动电路 |
| CN113875155A (zh) * | 2019-12-03 | 2021-12-31 | 富士电机株式会社 | 比较电路、半导体装置 |
-
2022
- 2022-04-14 CN CN202210390238.4A patent/CN114499474A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170257092A1 (en) * | 2016-03-07 | 2017-09-07 | Stmicroelectronics S.R.L. | Gate driver circuit for a half bridge or full bridge output driver stage and corresponding method for driving a half bridge or full bridge output driver stage |
| CN113875155A (zh) * | 2019-12-03 | 2021-12-31 | 富士电机株式会社 | 比较电路、半导体装置 |
| CN112398462A (zh) * | 2020-12-01 | 2021-02-23 | 广东澳鸿科技有限公司 | 一种车载氧气浓度传感器的低边驱动电路 |
| CN113691108A (zh) * | 2021-08-12 | 2021-11-23 | 广东省大湾区集成电路与系统应用研究院 | 一种低边nmos的驱动电路 |
Non-Patent Citations (1)
| Title |
|---|
| 上海电器科学研究所: "《实用电子元器件手册》", 28 February 1998 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115800978A (zh) * | 2022-11-07 | 2023-03-14 | 广东鸿翼芯汽车电子科技有限公司 | 用于低边nmos管的驱动电路以及电子设备 |
| CN117477916A (zh) * | 2023-12-21 | 2024-01-30 | 拓尔微电子股份有限公司 | 一种低边驱动电路以及电机驱动电路 |
| CN117477916B (zh) * | 2023-12-21 | 2024-03-12 | 拓尔微电子股份有限公司 | 一种低边驱动电路以及电机驱动电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114499474A (zh) | 低边驱动电路、芯片及电子设备 | |
| KR100392799B1 (ko) | 제어된셧다운제공회로및프리드라이버회로동작방법 | |
| JP3633522B2 (ja) | 負荷駆動回路 | |
| TW201107920A (en) | Voltage regulator | |
| CA1322023C (en) | Power transistor drive circuit with improved short circuit protection | |
| KR20120016615A (ko) | 음전압 생성 | |
| US9660636B2 (en) | Drive device | |
| US9024660B2 (en) | Driving circuit with zero current shutdown and a driving method thereof | |
| KR100189594B1 (ko) | 전압 클램프 회로와 클램프 해제 회로를 갖는 bicmos 푸쉬-풀 형 논리 장치 | |
| CN107209524A (zh) | 线性电源和使用其的电子装置 | |
| EP4006687A1 (en) | Voltage regulator | |
| US7667519B2 (en) | Biasing circuit for pass transistor for voltage level translator circuit | |
| US6891708B2 (en) | Reduced current and power consumption structure of drive circuit | |
| US20230246640A1 (en) | Wide voltage gate driver using low gate oxide transistors | |
| US8283947B1 (en) | High voltage tolerant bus holder circuit and method of operating the circuit | |
| CN213367748U (zh) | 一种车载氧气浓度传感器的低边驱动电路 | |
| US5406130A (en) | Current driver with shutdown circuit | |
| CN112398462A (zh) | 一种车载氧气浓度传感器的低边驱动电路 | |
| US20190288501A1 (en) | Semiconductor integrated circuit | |
| CN115864343B (zh) | 一种限流电路 | |
| US11171477B2 (en) | Turn off circuit for protection switch | |
| CN115864337B (zh) | 一种过流保护电路及方法 | |
| CN117394689B (zh) | 一种自适应宽工作电压范围的供电单元及其控制方法 | |
| JP5392239B2 (ja) | 負荷駆動装置 | |
| KR100452176B1 (ko) | 전류원-숏회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220513 |