CN116404852B - 驱动控制电路和直流转换电路 - Google Patents

驱动控制电路和直流转换电路 Download PDF

Info

Publication number
CN116404852B
CN116404852B CN202310667956.6A CN202310667956A CN116404852B CN 116404852 B CN116404852 B CN 116404852B CN 202310667956 A CN202310667956 A CN 202310667956A CN 116404852 B CN116404852 B CN 116404852B
Authority
CN
China
Prior art keywords
switching tube
electronic switching
circuit
signal
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310667956.6A
Other languages
English (en)
Other versions
CN116404852A (zh
Inventor
游剑
李海波
陈柬仲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Weiyuan Semiconductor Co ltd
Original Assignee
Shenzhen Weiyuan Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Weiyuan Semiconductor Co ltd filed Critical Shenzhen Weiyuan Semiconductor Co ltd
Priority to CN202310667956.6A priority Critical patent/CN116404852B/zh
Publication of CN116404852A publication Critical patent/CN116404852A/zh
Application granted granted Critical
Publication of CN116404852B publication Critical patent/CN116404852B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本申请提出一种驱动控制电路和直流转换电路，其中，驱动控制电路包括充电电路、放电电路、第一电压采样电路、第一逻辑电路和第二逻辑电路，在控制功率开关管的开关切换的初段时，充电电路或者放电电路在电平信号驱动下对功率开关管的控制端电压进行充放电，增强初段的充放电能力，以及在开关切换的末段时，充电电路或者放电电路在逻辑信号的驱动下对功率开关管的控制端电压进行充放电，增强末段的充放电能力，从而提高开关切换的初段和末段的电流驱动能力，减小功率开关管的控制端的充放电时间，从而提高开关切换中段的时间，减小电磁干扰，并且减小功率开关管的交叠损耗，提高变换器的效率。

Description

驱动控制电路和直流转换电路
技术领域
本申请属于直流转换电路技术领域，尤其涉及一种驱动控制电路和直流转换电路。
背景技术
DC-DC（直流转换）电路，用于实现直流电源至直流电源之间的升降压转换，直流转换电路广泛应用于各种电子系统中，但由于内部开关切换时会产生电磁干扰，往往会影响周围电子系统的工作，例如汽车电子系统的电源芯片的电磁干扰对车内收音机以及通信设备等产生干扰。为了减小电源的体积，开关电源的工作频率在往更高频的方向发展，随着驱动的能力要求越来越高，高速的开关切换带来了更高的电磁干扰问题。
发明内容
本申请的目的在于提供一种驱动控制电路，旨在降低传统的直流转换电路存在的电磁干扰问题。
本申请实施例的第一方面提出了一种驱动控制电路，用于驱动控制升降压变换器，所述驱动控制电路包括：
充电电路，用于与所述升降压变换器的功率开关管的控制端连接，受前端模块输出的逻辑控制信号中的第一电平信号或者第一逻辑信号触发对所述功率开关管的控制端进行上拉充电；
放电电路，用于与所述功率开关管的控制端连接，受所述逻辑控制信号中的第二电平信号或者第二逻辑信号触发对所述功率开关管的控制端进行下拉放电，所述第一电平信号与所述第二电平信号为相反电平信号；
第一电压采样电路，用于与所述功率开关管的输出端连接，所述第一电压采样电路，用于检测到所述功率开关管的输出端电压下降至第一预设电压时，触发输出第一采样信号，以及检测到所述功率开关管的输出端电压上升至第二预设电压时，触发输出第二采样信号，所述第一预设电压小于所述第二预设电压；
第一逻辑电路，用于分别与所述前端模块、所述第一电压采样电路和所述充电电路连接，受所述第一采样信号和所述第一电平信号触发输出所述第一逻辑信号；
第二逻辑电路，用于分别与所述前端模块、所述第一电压采样电路和所述放电电路连接，受所述第二采样信号和所述第二电平信号触发输出所述第二逻辑信号。
可选地，所述充电电路包括第一电子开关管、第二电子开关管、第三电子开关管和第四电子开关管；
所述第一电子开关管的第一端、所述第二电子开关管的第一端和所述第四电子开关管的第一端共接并与正电源端连接，所述第一电子开关管的第二端和所述第三电子开关管的第二端、所述第三电子开关管的控制端和所述第四电子开关管的第二端共接并用于连接所述功率开关管的控制端，所述第二电子开关管的第二端与所述第三电子开关管的第一端连接，所述第一电子开关管的控制端和所述第二电子开关管的控制端共接并与所述前端模块连接，所述第四电子开关管的控制端与所述第一逻辑电路的输出端连接。
可选地，所述放电电路包括第五电子开关管和第六电子开关管；
所述第五电子开关管的第一端和所述第六电子开关管的第一端共接并与所述功率开关管的控制端连接，所述第五电子开关管的第二端和所述第六电子开关管的第二端接地，所述第五电子开关管的控制端与所述前端模块连接，所述第六电子开关管的控制端与所述第二逻辑电路的输出端连接。
可选地，所述放电电路还包括：
第七电子开关管，所述第七电子开关管串接于所述功率开关管的控制端和地之间，所述第七电子开关管，受第三采样信号触发关断；
第二电压采样电路，与所述功率开关管的控制端和所述第七电子开关管的控制端连接，用于检测到所述功率开关管的控制端电压下降至第三预设电压时，触发输出第三采样信号，以使所述第七电子开关管在所述功率开关管的输出端电压在上升前对所述功率开关管的控制端进行下拉放电；
其中，所述第七电子开关管的导通电阻小于所述第五电子开关管的导通电阻。
可选地，所述第二电压采样电路包括第一电流源、第八电子开关管、第九电子开关管、第十电子开关管、第一反相器、第一或非门和D触发器；
所述第一电流源的输出端、所述第八电子开关管的第一端、所述第八电子开关管的控制端和所述第九电子开关管的控制端连接，所述第八电子开关管的第二端和所述第九电子开关管的第二端接地，所述第九电子开关管的第一端、所述第十电子开关管的第二端和所述第一或非门的第一输入端共接，所述第十电子开关管的控制端与所述功率开关管的控制端连接，所述第十电子开关管的第一端与正电源端连接，所述第一反相器的输入端与所述前端模块连接，所述第一反相器的输出端与所述第一或非门的第二输入端连接，所述第一或非门的输出端与所述D触发器的时钟信号端连接，所述D触发器的数据输入端与所述前端模块连接，所述D触发器的输出端构成所述第二电压采样电路的信号输出端。
可选地，所述第一电压采样电路包括：
降压检测电路，分别与所述功率开关管的输出端和所述升降压变换器的电源输出端连接，所述降压检测电路，在所述功率开关管的输出端电压下降至所述第一预设电压时，输出负电位的降压检测信号；
电平转换电路，与所述降压检测电路连接，用于将所述降压检测电路进行正负电位转换，并输出正电位的降压检测信号；
第一电位偏置电路，与所述电平转换电路连接，用于对所述正电位的降压检测信号进行电位偏置，并输出基准电位为地电位的所述第一采样信号；
升压检测电路，分别与所述功率开关管的输出端、所述升降压变换器的电源输出端和正电源端连接，所述升压检测电路，在所述功率开关管的输出端电压上升至所述第二预设电压时，输出正电位的升压检测信号；
第二电位偏置电路，与所述升压检测电路连接，用于对所述正电位的升压检测信号进行电位偏置，并输出基准电位为地电位的所述第二采样信号。
可选地，所述降压检测电路包括第二电流源、第十一电子开关管、第十二电子开关管、第一电阻、第二电阻、第三电阻、第四电阻、第一电容和第一钳位二极管；
所述第二电流源的输出端、所述第一钳位二极管的阴极、所述第一电阻的第一端、所述第一电容的第一端、所述第十一电子开关管的控制端和所述第十二电子开关管的控制端共接，所述第一钳位二极管的阳极、所述第一电阻的第二端、所述第一电容的第二端、所述第二电阻的第二端和所述第三电阻的第二端共接并与所述升降压变换器的电源输出端连接，所述第十一电子开关管的第一端与所述第四电阻的第一端连接，所述第四电阻的第二端与正电源端连接，所述第十一电子开关管的第二端与所述第二电阻的第一端共接构成所述降压检测电路的电源输出端，所述第十二电子开关管的第一端与所述功率开关管的输出端连接，所述第十二电子开关管的第二端与所述第三电阻的第一端共接构成所述降压检测电路的信号输出端。
可选地，所述电平转换电路包括第二反相器、第三反相器、第十三电子开关管、第十四电子开关管、第十五电子开关管、第十六电子开关管、第十七电子开关管和第十八电子开关管；
所述第二反相器的输入端构成所述电平转换电路的信号输入端，所述第二反相器的输出端、所述第三反相器的输入端和所述第十四电子开关管的控制端连接，所述第三反相器的输出端与所述第十三电子开关管的控制端连接，所述第十三电子开关管的第二端和所述第十三电子开关管的第二端共接并与所述升降压变换器的输出端连接，所述第十三电子开关管的第一端和所述第十五电子开关管的第二端连接，所述第十四电子开关管的第一端和所述第十六电子开关管的第二端连接，所述第十五电子开关管的控制端和所述第十六电子开关管的控制端共接并输入浮动地电压，所述第十五电子开关管的第一端、所述第十七电子开关管的第二端和所述第十八电子开关管的控制端共接，所述第十六电子开关管的第一端、所述第十八电子开关管的第二端和所述第十七电子开关管的控制端共接构成所述电平转换电路的信号输出端，所述第十七电子开关管的第一端和所述第十八电子开关管的第一端共接并与所述正电源端连接。
可选地，所述第一电位偏置电路包括第四反相器、第五反相器、第六反相器、第十九电子开关管、第二十电子开关管、第二十一电子开关管和第二十二电子开关管；
所述第四反相器的输入端构成所述第一电位偏置电路的信号输入端，所述第四反相器的输出端、所述第五反相器的输入端和所述第二十电子开关管的控制端连接，所述第五反相器的输出端与所述第十九电子开关管的控制端连接，所述第十九电子开关管的第一端和所述第二十电子开关管的第一端共接并与正电源端连接，所述第十九电子开关管的第二端、所述第二十一电子开关管的第一端和所述第二十二电子开关管的控制端共接，所述第二十电子开关管的第二端、所述第二十二电子开关管的第一端、所述第二十一电子开关管的控制端和所述第六反相器的输入端共接，所述第二十一电子开关管的第二端和所述第二十二电子开关管的第二端接地，所述第六反相器的输出端构成所述第一电位偏置电路的信号输出端。
可选地，所述升压检测电路包括第三电流源、第二十三电子开关管、第二十四电子开关管、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第二电容和第二钳位二极管；
所述第三电流源的输出端、所述第二钳位二极管的阳极、所述第五电阻的第一端、所述第二电容的第一端、所述第二十三电子开关管的控制端和所述第二十四电子开关管的控制端共接，所述第二钳位二极管的阴极、所述第五电阻的第二端、所述第二电容的第二端、所述第六电阻的第二端和所述第七电阻的第二端共接并与所述正电源端连接，所述第二十三电子开关管的第二端与所述第八电阻的第一端连接，所述第八电阻的第二端与所述升降压变换器的输出端连接，所述第二十三电子开关管的第一端与所述第六电阻的第一端共接构成所述升压检测电路的电源输出端，所述第二十四电子开关管的第一端与所述第七电阻的第二端共接构成所述升压检测电路的信号输出端，所述第二十四电子开关管的第二端与所述第九电阻的第一端连接，所述第九电阻的第二端与所述功率开关管的输出端连接。
可选地，所述第二电位偏置电路包括第七反相器、第八反相器、第九反相器、第二十五电子开关管、第二十六电子开关管、第二十七电子开关管和第二十八电子开关管；
所述第七反相器的输入端构成所述第二电位偏置电路的信号输入端，所述第七反相器的输出端、所述第八反相器的输入端和所述第二十六电子开关管的控制端连接，所述第八反相器的输出端与所述第二十五电子开关管的控制端连接，所述第二十五电子开关管的第一端和所述第二十六电子开关管的第一端共接并与正电源端连接，所述第二十五电子开关管的第二端、所述第二十七电子开关管的第一端和所述第二十八电子开关管的控制端共接，所述第二十六电子开关管的第二端、所述第二十八电子开关管的第一端、所述第二十七电子开关管的控制端和所述第九反相器的输入端共接，所述第二十七电子开关管的第二端和所述第二十八电子开关管的第二端接地，所述第九反相器的输出端构成所述第二电位偏置电路的信号输出端。
可选地，所述第一逻辑电路包括第二或非门、第三或非门和第十反相器；
所述第二或非门的第一输入端与所述第一电压采样电路的第一信号输出端连接并用于输入所述第一采样信号，所述第二或非门的第二输入端、所述第三或非门的输出端和所述第十反相器的输入端共接，所述第二或非门的输出端和所述第三或非门的第一输入端连接，所述第三或非门的第二输入端与所述前端模块连接并用于输入所述第一电平信号，所述第十反相器的输出端构成所述第一逻辑电路的信号输出端。
可选地，所述第二逻辑电路包括第一与非门、第二与非门和第十一反相器；
所述第一与非门的第一输入端与所述第一电压采样电路的第二信号输出端连接并用于输入所述第二采样信号，所述第一与非门的第二输入端、所述第二与非门的输出端和所述第十一反相器的输入端共接，所述第一与非门的输出端和所述第二与非门的第一输入端连接，所述第二与非门的第二输入端与所述前端模块连接并用于输入所述第二电平信号，所述第十一反相器的输出端构成所述第二逻辑电路的信号输出端。
可选地，所述驱动控制电路还包括：
防交叠导通电路，所述防交叠导通电路的信号输入端分别与所述前端模块的信号输出端、所述第一逻辑电路的信号输出端和所述第二逻辑电路的信号输出端连接，所述防交叠导通电路的输出端分别与所述充电电路的控制端和所述放电电路的控制端连接；
所述防交叠导通电路，用于对所述逻辑控制信号、所述第一电平信号和所述第二电平信号进行逻辑运算，并输出错位的高低电平信号至所述充电电路和所述放电电路，以错位充电和放电。
可选地，所述防交叠导通电路包括第四或非门、第三与非门、第十二反相器和第十三反相器；
所述第四或非门的第一输入端和所述第三与非门的第一输入端分别与所述前端模块的信号输出端连接，所述第四或非门的第二输入端与所述第二逻辑电路的信号输出端连接，所述第三与非门的第二输入端与所述第一逻辑电路的信号输出端连接，所述第四或非门的输出端与所述第十二反相器的输入端连接，所述第十二反相器的输出端与所述第一电子开关管的控制端、所述第二电子开关管的控制端和所述第一逻辑电路的第二信号输入端连接，所述第三与非门的输出端与所述第十三反相器的输入端连接，所述第十三反相器的输出端与所述第五电子开关管和所述第二逻辑电路的第二信号输入端连接。
本申请实施例的第二方面提出了一种直流转换电路，包括升降压变换器和如上所述的驱动控制电路，所述驱动控制电路与所述升降压变换器电连接。
本申请实施例与现有技术相比存在的有益效果是：上述的驱动控制电路包括充电电路、放电电路、第一电压采样电路、第一逻辑电路和第二逻辑电路，在控制功率开关管的开关切换的初段时，充电电路或者放电电路在电平信号驱动下对功率开关管的控制端电压进行充放电，增强初段的充放电能力，以及在开关切换的末段时，充电电路或者放电电路在逻辑信号的驱动下对功率开关管的控制端电压进行充放电，增强末段的充放电能力，从而提高开关切换的初段和末段的电流驱动能力，减小功率开关管的控制端的充放电时间，从而提高开关切换中段的时间，减小电磁干扰，并且减小功率开关管的交叠损耗，提高变换器的效率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的直流转换电路的结构示意图；
图2为本申请实施例提供的功率开关管的端口电压变化示意图；
图3为本申请实施例提供的驱动控制电路的第一种结构示意图；
图4为本申请实施例提供的驱动控制电路的信号变化示意图；
图5为本申请实施例提供的驱动控制电路的第一种电路示意图；
图6为本申请实施例提供的驱动控制电路的第二种电路示意图；
图7为图6所示的驱动控制电路中第二电压采样电路的电路示意图；
图8为本申请实施例提供的驱动控制电路的第二种结构示意图；
图9为本申请实施例提供的驱动控制电路的第三种电路示意图；
图10为本申请实施例提供的驱动控制电路的信号波形示意图；
图11为图8所示的驱动控制电路中第一电压采样电路的结构示意图；
图12为图11所示的第一电压采样电路中降压检测电路、电平转换电路和第一电位偏置电路的电路示意图；
图13为图11所示的第一电压采样电路中升压检测电路和第二电位偏置电路的电路示意图。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
本申请实施例的第一方面提出了一种驱动控制电路100，用于驱动控制升降压变换器200，升降压变换器200用于产生负压，负压用于提供给对应参考源、系统等。
其中，如图1所示，升降压变换器200包括功率开关管M0、电感L0、输出电容C0和二极管D0，功率开关管M0为PMOS管，PMOS管的源极构成升降压变换器200的电源输入端连接，PMOS管的栅极与驱动控制电路100的信号端连接，PMOS管的漏极、电感L0的第一端和二极管D0的阳极连接，电感L0的第二端和输出电容C0的第二端接地，二极管D0的阳极与输出电容C0的第一端构成升降压变换器200的电源输出端。
驱动控制电路100输出驱动控制信号VGATE至功率开关管M0的控制端，即输出至PMOS管的栅极，驱动控制信号VGATE为对应占空比的脉宽调制信号，当脉宽调制信号为低电平电压时，功率开关管M0导通，功率开关管M0的输出端电压LX即PMOS管的漏极电压接近等于输入电压（正压），输入电压对电感L0充电，此时输出电容C0维持VOUT（负压）的负载电流要求。
当脉宽调制信号为高电平电压时，功率开关管M0关断，电感L0通过二极管D0的回路给负载和输出电容C0提供能量，此时，功率开关管M0的输出端电压LX被二极管D0钳位至比输出电压低一个二极管D0的压降，此时，功率开关管M0的输出端电压LX为负压。
由于PMOS管充放电存在密勒效应，其中，密勒效应指的是，在共源组态中，栅极与漏极之间的覆盖电容Cdg是密勒电容，Cdg正好跨接在输入端(栅极)与输出端(漏极)之间，故密勒效应使得等效输入电容增大，导致频率特性降低。
其中，驱动控制信号VGATE与功率开关管M0的输出端电压LX的波形变化如图2所示，当驱动控制信号VGATE的电压为低（VGL）时，功率开关管M0导通，功率开关管M0的输出端电压LX等于VIN-VSW，VSW为功率开关管M0的导通压降。
随着驱动控制信号VGATE的电压升高，到达密勒平台后功率开关管M0的输出端电压LX开始下降，下降的时间为Tcross，当功率开关管M0的输出端电压LX下降到VOUT-VD后，VD为二极管D0的压降，驱动控制信号VGATE的电压继续上升，最终达到VGH（等于VIN），LX上升的过程类似，不再赘述。
从图2可以看出驱动控制信号VGATE的上升阶段可以分为三个阶段，包括驱动控制信号VGATE初始上升阶段的第一阶段、驱动控制信号VGATE电压基本保持稳定的第二阶段和驱动控制信号VGATE继续上升阶段的第三阶段。
下降过程相反，则包括驱动控制信号VGATE的初始下降阶段的第四阶段、驱动控制信号VGATE电压基本保持稳定的第五阶段和驱动控制信号VGATE继续下降阶段的第六阶段。
由于最终的电磁干扰的发射水平取决于功率开关管M0的输出端电压LX下降和上升的时间，即Tcross，其中，Tcross越大，电磁干扰越弱，Tcross越小，电磁干扰越强，该区间对应于对M0的密勒电容进行充放电，通过控制Tcross的时间从而可以控制电磁干扰的发射水平。
为了实现对Tcross的改变，降低电磁干扰，本实施例中，如图3所示，驱动控制电路100包括：
充电电路110，用于与升降压变换器200的功率开关管M0的控制端连接，受前端模块300输出的逻辑控制信号PDRV中的第一电平信号或者第一逻辑信号触发对功率开关管M0的控制端进行上拉充电；
放电电路120，用于与功率开关管M0的控制端连接，受逻辑控制信号PDRV中的第二电平信号或者第二逻辑信号触发对功率开关管M0的控制端进行下拉放电，第一电平信号与第二电平信号为相反电平信号；
第一电压采样电路130，用于与功率开关管M0的输出端连接，第一电压采样电路130，用于检测到功率开关管M0的输出端电压LX下降至第一预设电压时，触发输出第一采样信号LX_FALL，以及检测到功率开关管M0的输出端电压LX上升至第二预设电压时，触发输出第二采样信号LX_RISE，第一预设电压小于第二预设电压；
第一逻辑电路140，用于分别与前端模块300、第一电压采样电路130和充电电路110连接，受第一采样信号LX_FALL和第一电平信号触发输出第一逻辑信号；
第二逻辑电路150，用于分别与前端模块300、第一电压采样电路130和放电电路120连接，受第二采样信号LX_RISE和第二电平信号触发输出第二逻辑信号。
本实施例中，前端模块300可为控制器、信号源等模块，前端模块300可设置于驱动控制电路100内部或者外部，输出的逻辑控制信号PDRV的占空比与最终输出至功率开关管M0的驱动控制信号VGATE的占空比相同或者互补，周期时间相同，幅值不同，驱动控制电路100用于对逻辑控制信号PDRV进行幅值、电平正负变换等，例如如图4所示，将幅值区间0~1V的逻辑控制信号PDRV升压至0~5V的驱动控制信号VGATE，占空比互补，在逻辑控制信号PDRV切换输出低电平的第一电平信号时，驱动控制信号VGATE通过驱动控制电路100转换输出为高电平的VGH，以及在逻辑控制信号PDRV切换输出高电平的第二电平信号时，驱动控制信号VGATE通过驱动控制电路100转换输出为低电平的VGL。
在控制功率开关管M0由导通阶段切换至关断的第一阶段时，逻辑控制信号PDRV输出为第一电平信号，此时，充电电路110触发上拉充电，并对功率开关管M0的控制端进行充电，驱动控制信号VGATE的电压由低电压VGL逐步上升，当上升至接近功率开关管M0的阈值电压附近时，此时，驱动控制信号VGATE的电压进入保持稳定的第二阶段，即外部PMOS管开始进入密勒平台期，此时，功率开关管M0的输出端电压LX开始下降，当第一电压采样电路130检测到功率开关管M0的输出端电压LX下降至第一预设电压时，即下降至VOUT-VD时，第一电压采样电路130输出第一采样信号LX_FALL至第一逻辑电路140，第一逻辑电路140对第一采样信号LX_FALL和对输入的第一电平信号进行逻辑运算，并输出第一逻辑信号至充电电路110，充电电路110再次进行上拉充电，驱动控制信号VGATE的电压再次上升，并在逻辑控制信号PDRV切换输出为第二电平信号时，充电电路110停止充电，驱动控制信号VGATE的电压上升至高电压VGH，VGH驱动功率开关管M0关断。
在控制功率开关管M0由关断阶段切换至导通阶段的第四阶段时，逻辑控制信号PDRV输出为第二电平信号，此时，放电电路120触发下拉放电，并对功率开关管M0的控制端进行放电，驱动控制信号VGATE的电压由高电压VGH逐步下降，当下降至接近功率开关管M0的阈值电压附近时，此时，驱动控制信号VGATE的电压进入保持稳定的第五阶段，即外部PMOS管开始进入密勒平台期，此时，功率开关管M0的输出端电压LX开始上升，当第一电压采样电路130检测到功率开关管M0的输出端电压LX上升至第二预设电压时，即上升至VIN-VSW时，第一电压采样电路130输出第二采样信号LX_RISE至第二逻辑电路150，第二逻辑电路150对第二采样信号LX_RISE和对输入的第二电平信号进行逻辑运算，并输出第二逻辑信号至放电电路120，放电电路120再次进行下拉放电，驱动控制信号VGATE的电压再次下降，并在逻辑控制信号PDRV切换输出为第一电平信号时，放电电路120停止放电，驱动控制信号VGATE的电压下降至低电压VGL，VGL驱动功率开关管M0导通。
本实施例中，通过在驱动控制信号VGATE的两个电压上升阶段采用上拉充电，以及在驱动控制信号VGATE的两个电压下降阶段采用下拉放电，提高开关切换的初段和末段的电流驱动能力，减小功率开关管M0的控制端的充放电时间，在驱动控制信号VGATE的开关切换时间不变的情况下，通过减小充放电的时间，提高了开关中密勒平台期的时间，进而达到减小电磁干扰的目的，并且通过减小驱动控制信号VGATE的充放电时间，减小了功率开关管M0的交叠损耗，提高升降压变换器200的效率。
其中，充电电路110可采用对应的上拉电路、电流源等结构，放电电路120可采用对应的下拉电路、开关电路等，如图5所示，可选地，充电电路110包括第一电子开关管Q1、第二电子开关管Q2、第三电子开关管Q3和第四电子开关管Q4；
第一电子开关管Q1的第一端、第二电子开关管Q2的第一端和第四电子开关管Q4的第一端共接并与正电源端VDD连接，第一电子开关管Q1的第二端和第三电子开关管Q3的第二端、第三电子开关管Q3的控制端和第四电子开关管Q4的第二端共接并用于连接功率开关管M0的控制端，第二电子开关管Q2的第二端与第三电子开关管Q3的第一端连接，第一电子开关管Q1的控制端和第二电子开关管Q2的控制端共接并与前端模块300连接，第四电子开关管Q4的控制端与第一逻辑电路140的输出端连接。
放电电路120包括第五电子开关管Q5和第六电子开关管Q6；
第五电子开关管Q5的第一端和第六电子开关管Q6的第一端共接并与功率开关管M0的控制端连接，第五电子开关管Q5的第二端和第六电子开关管Q6的第二端接地，第五电子开关管Q5的控制端与前端模块300连接，第六电子开关管Q6的控制端与第二逻辑电路150的输出端连接。
本实施例中，在控制功率开关管M0由导通阶段切换至关断的第一阶段时，逻辑控制信号PDRV输出为第一电平信号，此时，第一电子开关管Q1、第二电子开关管Q2导通，第三电子开关管Q3为二极管D0接法，当逻辑控制信号PDRV的电压较小时，第三电子开关管Q3导通，此时，由于第一电压采样电路130未检测到功率开关管M0的输出端电压LX变化，未输出第一采样信号LX_FALL，第一逻辑电路140无第一逻辑信号输出，第四电子开关管Q4保持关断状态，第一电子开关管Q1、第二电子开关管Q2和第三电子开关管Q3构成第一阶段的充电单元触发上拉充电，并对功率开关管M0的控制端进行充电。
驱动控制信号VGATE的电压由低电压VGL逐步上升，随着驱动控制信号VGATE升高，第三电子开关管Q3的电流逐渐减小，当上升至接近功率开关管M0的阈值电压附近时，第一电子开关管Q1完成主要充电工作，此时，驱动控制信号VGATE的电压进入保持稳定的第二阶段，即外部PMOS管开始进入密勒平台期，此时，功率开关管M0的输出端电压LX开始下降，当第一电压采样电路130检测到功率开关管M0的输出端电压LX下降至第一预设电压时，即下降至VOUT-VD时，第一电压采样电路130输出第一采样信号LX_FALL至第一逻辑电路140，第一逻辑电路140对第一采样信号LX_FALL和对输入的第一电平信号进行逻辑运算，并输出第一逻辑信号至第四电子开关管Q4，第四电子开关管Q4再次进行上拉充电，驱动控制信号VGATE的电压再次上升，并在逻辑控制信号PDRV切换输出为第二电平信号时，第一电子开关管Q1、第二电子开关管Q2关断，第一逻辑电路140在未接收到第一电平信号时，输出关断信号至第四功率开关管M0，第四电子开关管Q4关断，停止充电，驱动控制信号VGATE的电压上升至高电压VGH，VGH驱动功率开关管M0关断。
其中，第二电子开关管Q2的电流驱动能力和第四电子开关管Q4的电流驱动能力大于第一电子开关管Q1的电流驱动能力，即第二电子开关管Q2的导通内阻和第四电子开关管Q4的导通内阻小于第一电子开关管Q1的导通内阻，在第一阶段和第三阶段，第二电子开关管Q2和第四电子开关管Q4可实现快速充电，降低充电的第一阶段和第三阶段的充电时间，从而达到提高驱动控制信号VGATE电压上升时的密勒平台期的时间，减小功率开关管M0关断时的电磁干扰。
在控制功率开关管M0由关断阶段切换至导通阶段的第四阶段时，逻辑控制信号PDRV输出为第二电平信号，此时，第五电子开关管Q5触发导通，并进行下拉放电，并对功率开关管M0的控制端进行放电，降低放电的第四阶段时间，驱动控制信号VGATE的电压由高电压VGH逐步下降，当下降至接近功率开关管M0的阈值电压附近时，此时，驱动控制信号VGATE的电压进入保持稳定的第五阶段，即外部PMOS管开始进入密勒平台期，此时，功率开关管M0的输出端电压LX开始上升，当第一电压采样电路130检测到功率开关管M0的输出端电压LX上升至第二预设电压时，即上升至VIN-VSW时，第一电压采样电路130输出第二采样信号LX_RISE至第二逻辑电路150，第二逻辑电路150对第二采样信号LX_RISE和对输入的第二电平信号进行逻辑运算，并输出第二逻辑信号至放电电路120，第六电子开关管Q6触发导通，第六电子开关管Q6和第五电子开关管Q5进行下拉放电，驱动控制信号VGATE的电压再次下降，并在逻辑控制信号PDRV切换输出为第一电平信号时，第五电子开关管Q5关断，第二逻辑电路150未接收到第二电平信号时，触发输出关断信号至第六电子开关管Q6，第六电子开关管Q6关断，并停止放电，驱动控制信号VGATE的电压下降至低电压VGL，VGL驱动功率开关管M0导通。
其中，第六电子开关管Q6的电流驱动能力大于第五电子开关管Q5的电流驱动能力，即第六电子开关管Q6的导通内阻小于第五电子开关管Q5的导通内阻，在放电的第六阶段，第六电子开关管Q6可实现快速放电，进一步降低放电的第六阶段的放电时间，从而达到提高驱动控制信号VGATE电压下降时的密勒平台期的时间，减小功率开关管M0关断时的电磁干扰。
第一电子开关管Q1、第二电子开关管Q2、第三电子开关管Q3、第四电子开关管Q4、第五电子开关管Q5和第六电子开关管Q6可采用对应的功率开关，可选地，第一电子开关管Q1至第四电子开关管Q4为PMOS管，PMOS管的源极、栅极和漏极分别构成第一电子开关管Q1至第四电子开关管Q4中对应电子开关管的第一端、控制端和第二端，第五电子开关管Q5和第六电子开关管Q6为NMOS管，NMOS管的漏极、栅极和源极分别构成第五电子开关管Q5和第六电子开关管Q6中对应电子开关管的第一端、控制端和第二端。
对应地，第一电平信号为低电平信号，第二电平信号为高电平信号，第一逻辑信号为低电平信号，第二逻辑信号为高电平信号。
第一逻辑电路140和第二逻辑电路150可采用对应的逻辑门电路，其中，第一采样信号LX_FALL为高电平，第二采样信号LX_RISE为低电平，对应于第一采样信号LX_FALL和第二采样信号LX_RISE，可选地，如图5所示，第一逻辑电路140包括第二或非门NOR2、第三或非门NOR3和第十反相器INVA10；
第二或非门NOR2的第一输入端与第一电压采样电路130的第一信号输出端连接并用于输入第一采样信号LX_FALL，第二或非门NOR2的第二输入端、第三或非门NOR3的输出端和第十反相器INVA10的输入端共接，第二或非门NOR2的输出端和第三或非门NOR3的第一输入端连接，第三或非门NOR3的第二输入端与前端模块300连接并用于输入第一电平信号，第十反相器INVA10的输出端构成第一逻辑电路140的信号输出端。
第二逻辑电路150包括第一与非门NAND1、第二与非门NAND2和第十一反相器INVA11；
第一与非门NAND1的第一输入端与第一电压采样电路130的第二信号输出端连接并用于输入第二采样信号LX_RISE，第一与非门NAND1的第二输入端、第二与非门NAND2的输出端和第十一反相器INVA11的输入端共接，第一与非门NAND1的输出端和第二与非门NAND2的第一输入端连接，第二与非门NAND2的第二输入端与前端模块300连接并用于输入第二电平信号，第十一反相器INVA11的输出端构成第二逻辑电路150的信号输出端。
本实施例中，在功率开关管M0由导通切换至关断时，逻辑控制信号PDRV初始切换为低电平，第一电压采样电路130输出至第二或非门NOR2为低电平，第二或非门NOR2输出高电平，第三或非门NOR3输出低电平，第十反相器INVA10输出高电平，第四电子开关管Q4保持关断状态，由第一电子开关管Q1、第二电子开关管Q2和第三电子开关管Q3完成充电的第一阶段的上拉充电工作。
在检测到功率开关管M0的输出端电压LX下降至第一预设电压时，第一电压采样电路130输出高电平至第二或非门NOR2，第二或非门NOR2输出低电平，第三或非门NOR3输出高电平，第十反相器INVA10输出低电平，第四电子开关管Q4触发导通状态，由第四电子开关管Q4完成充电的第三阶段的上拉充电工作。
同时，在功率开关管M0由关断切换至导通时，逻辑控制信号PDRV初始切换为高电平，第一电压采样电路130输出至第二与非门NAND2为高电平，第二与非门NAND2输出低电平，第一与非门NAND1输出高电平，第十一反相器INVA11输出低电平，第六电子开关管Q6保持关断状态，由第五电子开关管Q5完成第四阶段的下拉放电工作。
在检测到功率开关管M0的输出端电压LX上升至第二预设电压时，第一电压采样电路130输出低电平至第二与非门NAND2，第二与非门NAND2输出高电平，第一与非门NAND1输出低电平，第十一反相器INVA11输出高电平，第六电子开关管Q6触发导通，由第六电子开关管Q6完成第六阶段的下拉放电工作。
为了进一步提高驱动控制信号VGATE在电压下降阶段的第四阶段的放电效率，降低放电时间，本实施例中，如图6所示，可选地，放电电路120还包括：
第七电子开关管Q7，第七电子开关管Q7串接于功率开关管M0的控制端和地之间，第七电子开关管Q7，受第三采样信号触发关断；
第二电压采样电路121，与功率开关管M0的控制端和第七电子开关管Q7的控制端连接，用于检测到功率开关管M0的控制端电压下降至第三预设电压时，触发输出第三采样信号，以使第七电子开关管Q7在功率开关管M0的输出端电压LX在上升前对功率开关管M0的控制端进行下拉放电；
其中，第七电子开关管Q7的导通电阻小于第五电子开关管Q5的导通电阻。
本实施例中，在控制功率开关管M0由关断阶段切换至导通阶段的第四阶段时，逻辑控制信号PDRV输出为第二电平信号，此时，第五电子开关管Q5触发导通，同时，第二电压采样电路121输出开启信号至第七电子开关管Q7，第七电子开关管Q7触发导通，第五电子开关管Q5和第七电子开关管Q7同时导通并进行下拉放电，并对功率开关管M0的控制端进行放电，且由于第七电子开关管Q7的导通电阻小于第五电子开关管Q5的导通电阻，因此，第七电子开关管Q7相比第五电子开关管Q5具有更强的下拉能力，进一步降低放电的第四阶段时间，驱动控制信号VGATE的电压由高电压VGH逐步下降，当驱动控制信号VGATE的电压下降至接近第三预设电压时，第二电压采样电路121输出第三采样信号，并触发第七电子开关管Q7关断，此时，驱动控制信号VGATE的电压进入保持稳定的第五阶段，即外部PMOS管开始进入密勒平台期，此时，只有第五电子开关管Q5继续放电，功率开关管M0的输出端电压LX开始上升，当第一电压采样电路130检测到功率开关管M0的输出端电压LX上升至第二预设电压时，即上升至VIN-VSW时，第一电压采样电路130输出第二采样信号LX_RISE至第二逻辑电路150，第二逻辑电路150对第二采样信号LX_RISE和对输入的第二电平信号进行逻辑运算，并输出第二逻辑信号至放电电路120，第六电子开关管Q6触发导通，第六电子开关管Q6和第五电子开关管Q5进行下拉放电，驱动控制信号VGATE的电压再次下降，并在逻辑控制信号PDRV切换输出为第一电平信号时，第五电子开关管Q5关断，第二逻辑电路150未接收到第二电平信号时，触发输出关断信号至第六电子开关管Q6，第六电子开关管Q6关断，并停止放电，驱动控制信号VGATE的电压下降至低电压VGL，VGL驱动功率开关管M0导通。
其中，对应于第七电子开关管Q7的导通方式，可选地，第七电子开关管Q7为NMOS管，NMOS管的漏极、栅极和源极分别构成第七电子开关管Q7的第一端、控制端和第二端，第三采样信号为低电平信号。
对应于第二电压采样电路121的工作方式，可选择对应逻辑开关、切换开关等，可选地，如图7所示，第二电压采样电路121包括第一电流源IBIAS1、第八电子开关管Q8、第九电子开关管Q9、第十电子开关管Q10、第一反相器INVA1、第一或非门NOR1和D触发器U1；
第一电流源IBIAS1的输出端、第八电子开关管Q8的第一端、第八电子开关管Q8的控制端和第九电子开关管Q9的控制端连接，第八电子开关管Q8的第二端和第九电子开关管Q9的第二端接地，第九电子开关管Q9的第一端、第十电子开关管Q10的第二端和第一或非门NOR1的第一输入端共接，第十电子开关管Q10的控制端与功率开关管M0的控制端连接，第十电子开关管Q10的第一端与正电源端VDD连接，第一反相器INVA1的输入端与前端模块300连接，第一反相器INVA1的输出端与第一或非门NOR1的第二输入端连接，第一或非门NOR1的输出端与D触发器U1的时钟信号端连接，D触发器U1的数据输入端与前端模块300连接，D触发器U1的输出端构成第二电压采样电路121的信号输出端。
本实施例中，第八电子开关管Q8和第九电子开关管Q9组成电流镜，GN1为输出至第五电子开关管Q5的控制信号，第一电流源IBIAS1通过电流镜与第十电子开关管Q10的电流进行比较，当逻辑控制信号PDRV为第二电平信号时，即驱动控制电路100进行第四阶段的放电工作时，此时，驱动控制信号VGATE的电压较高，且GN1初始切换为高电平时，第十电子开关管Q10的输出端电压为低电平，第一或非门NOR1输出高电平信号，D触发器U1正常工作，当检测到GN1由低电平切换至高电平时，D触发器U1输出高电平，此时，触发第七电子开关管Q7导通，并进行下拉放电，当驱动控制信号VGATE的电压下降使得第十电子开关管Q10导通，第十电子开关管Q10的输出端电压翻转为高电平，此时，第一或非门NOR1输出低电平，复位D触发器U1的输出，D触发器U1输出低电平，第七电子开关管Q7关断，停止下拉放电，具体波形参考图10。
对应于第二电压采样电路121的输出和切换状态，可选地，第八电子开关管Q8和第九电子开关管Q9为NMOS管，NMOS管的漏极、栅极和源极构成第八电子开关管Q8或者第九电子开关管Q9的第一端、控制端和第二端。
由于第一电子开关管Q1、第二电子开关管Q2、第三电子开关管Q3、第四电子开关管Q4、第五电子开关管Q5、第六电子开关管Q6和第七电子开关管Q7具有同一节点，即对应连接至功率开关管M0的控制端，在逻辑控制信号PDRV切换时，存在高低电平同时存在的情况，导致上下管直通，存在损坏电路的风险。
为了解决此问题，如图8所示，可选地，驱动控制电路100还包括：
防交叠导通电路160，防交叠导通电路160的信号输入端分别与前端模块300的信号输出端、第一逻辑电路140的信号输出端和第二逻辑电路150的信号输出端连接，防交叠导通电路160的输出端分别与充电电路110的控制端和放电电路120的控制端连接；
防交叠导通电路160，用于对逻辑控制信号PDRV、第一电平信号和第二电平信号进行逻辑运算，并输出错位的高低电平信号至充电电路110和放电电路120，以错位充电和放电。
本实施例中，在功率开关管M0由导通状态切换至关断状态时，在功率开关管M0的控制端电压充电的第一阶段时，第一逻辑电路140输出高电平信号，第二逻辑电路150输出低电平信号，逻辑控制信号PDRV为低电平信号，此时，防交叠导通电路160输出低电平信号至第一电子开关管Q1和第二电子开关管Q2，同时，逻辑输出低电平信号至第五电子开关管Q5，第一电子开关管Q1和第二电子开关管Q2切换为导通状态，同时，第五电子开关管Q5保持关断状态，同时，低电平信号输出至第一逻辑电路140，高电平信号输出至第二逻辑电路150，使得第一逻辑电路140的输出继续维持为高电平，以及使得第二逻辑电路150的输出继续维持为低电平，从而防止连接在功率开关管M0的控制端的各电子开关管上下直通。
在功率开关管M0的控制端电压充电的第三阶段时，第一逻辑电路140切换输出低电平信号，逻辑控制信号PDRV为低电平信号，此时，防交叠导通电路160输出低电平信号至第一电子开关管Q1和第二电子开关管Q2，同时，逻辑输出低电平信号至第五电子开关管Q5，第一电子开关管Q1和第二电子开关管Q2切换为导通状态，同时，第五电子开关管Q5保持关断状态，低电平信号继续输出至第一逻辑电路140，高电平信号输出至第二逻辑电路150，第一逻辑电路140的输出继续维持为低电平，第四电子开关管Q4导通，并进行上拉充电，以及使得第二逻辑电路150的输出继续维持为低电平，第六电子开关管Q6维持关断状态，从而防止连接在功率开关管M0的控制端的各电子开关管上下直通。
同理，在功率开关管M0由关断状态切换至导通状态时，在功率开关管M0的控制端电压初始放电的第四阶段时，第一逻辑电路140输出高电平信号，第二逻辑电路150输出低电平信号，逻辑控制信号PDRV为高电平信号，此时，防交叠导通电路160输出高电平信号至第一电子开关管Q1和第二电子开关管Q2，同时，逻辑输出高电平信号至第五电子开关管Q5，第一电子开关管Q1和第二电子开关维持关断状态，第五电子开关管Q5切换为导通状态，同时，高电平信号输出至第一逻辑电路140，低电平信号输出至第二逻辑电路150，使得第一逻辑电路140的输出继续维持为高电平，以及使得第二逻辑电路150的输出继续维持为低电平，从而防止连接在功率开关管M0的控制端的各电子开关管上下直通。
在功率开关管M0的控制端电压放电的第六阶段时，第一逻辑电路140维持输出高电平信号，第二逻辑电路150切换输出为高电平，逻辑控制信号PDRV为高电平信号，此时，防交叠导通电路160输出高电平信号至第一电子开关管Q1和第二电子开关管Q2，同时，逻辑输出高电平信号至第五电子开关管Q5，第一电子开关管Q1和第二电子开关管Q2维持关断状态，同时，第五电子开关管Q5保持导通状态，高电平信号继续输出至第一逻辑电路140，低电平信号输出至第二逻辑电路150，第一逻辑电路140的输出继续维持为高电平，第四电子开关管Q4维持关断状态，以及使得第二逻辑电路150的输出继续维持为高电平，第六电子开关管Q6维持导通状态，从而防止连接在功率开关管M0的控制端的各电子开关管上下直通。
对应于防交叠导通电路160的导通方式，防交叠导通电路160可采用对应的逻辑电路、电平转换电路132等结构，可选地，如图9所示，防交叠导通电路160包括第四或非门NOR4、第三与非门NAND3、第十二反相器INVA12和第十三反相器INVA13；
第四或非门NOR4的第一输入端和第三与非门NAND3的第一输入端分别与前端模块300的信号输出端连接，第四或非门NOR4的第二输入端与第二逻辑电路150的信号输出端连接，第三与非门NAND3的第二输入端与第一逻辑电路140的信号输出端连接，第四或非门NOR4的输出端与第十二反相器INVA12的输入端连接，第十二反相器INVA12的输出端与第一电子开关管Q1的控制端、第二电子开关管Q2的控制端和第一逻辑电路140的第二信号输入端连接，第三与非门NAND3的输出端与第十三反相器INVA13的输入端连接，第十三反相器INVA13的输出端与第五电子开关管Q5和第二逻辑电路150的第二信号输入端连接。
本实施例中，参考图10所示，其中，GP1为防交叠导通电路160输出至第一电子开关管Q1的电平信号，GP3为第一逻辑电路140输出至第四电子开关管Q4的电平信号，GN1为防交叠导通电路160输出至第五电子开关管Q5的电平信号，GN2为第二电压采样电路121输出至第七电子开关管Q7的电平信号，GN3为第二逻辑电路150输出至第六电子开关管Q6的电平信号。
在功率开关管M0由导通状态切换至关断状态时，在功率开关管M0的控制端电压初始充电的第一阶段时，第十反相器INVA10输出高电平信号，第十一反相器INVA11输出低电平信号，逻辑控制信号PDRV为低电平信号，此时，第四或非门NOR4输出高电平信号，第十二反相器INVA12输出低电平信号至第一电子开关管Q1和第二电子开关管Q2，同时，第四或非门NOR4输出高电平，第十三反相器INVA13输出低电平信号至第五电子开关管Q5，第一电子开关管Q1和第二电子开关管Q2切换为导通状态，同时，第五电子开关管Q5保持关断状态，同时，低电平信号输出至第三或非门NOR3，高电平信号输出至第一与非门NAND1，使得第十反相器INVA10的输出继续维持为高电平，以及使得第十一反相器INVA11输出继续维持为低电平，第四电子开关管Q4和第六电子开关管Q6维持关断状态，从而防止连接在功率开关管M0的控制端的各电子开关管上下直通。
在功率开关管M0的控制端电压充电的第三阶段时，第十反相器INVA10切换输出低电平信号，逻辑控制信号PDRV为低电平信号，此时，第十二反相器INVA12输出低电平信号至第一电子开关管Q1和第二电子开关管Q2，同时，第十三反相器INVA13输出低电平信号至第五电子开关管Q5，第一电子开关管Q1和第二电子开关管Q2维持导通状态，同时，第五电子开关管Q5保持关断状态，低电平信号继续输出至第三或非门NOR3，高电平信号输出至第一与非门NAND1，第十反相器INVA10的输出切换为低电平，第四电子开关管Q4导通，并进行上拉充电，以及使得第十一反相器INVA11的输出继续维持为低电平，第六电子开关管Q6维持关断状态，从而防止连接在功率开关管M0的控制端的各电子开关管上下直通。
同理，在功率开关管M0由关断状态切换至导通状态时，在功率开关管M0的控制端电压初始放电的第四阶段时，第十反相器INVA10输出高电平信号，第十一反相器INVA11输出低电平信号，逻辑控制信号PDRV为高电平信号，此时，第十二反相器INVA12输出高电平信号至第一电子开关管Q1和第二电子开关管Q2，同时，第十三反相器INVA13输出高电平信号至第五电子开关管Q5，第一电子开关管Q1和第二电子开关维持关断状态，第五电子开关管Q5切换为导通状态，同时，高电平信号输出至第三或非门NOR3，低电平信号输出至第一与非门NAND1，使得第十反相器INVA10的输出继续维持为高电平，以及使得第十一反相器INVA11输出继续维持为低电平，从而防止连接在功率开关管M0的控制端的各电子开关管上下直通。
在功率开关管M0的控制端电压放电的第六阶段时，第十反相器INVA10维持输出高电平信号，第十一反相器INVA11切换输出为高电平，逻辑控制信号PDRV为高电平信号，此时，第十二反相器INVA12输出高电平信号至第一电子开关管Q1和第二电子开关管Q2，同时，第十三反相器INVA13输出高电平信号至第五电子开关管Q5，第一电子开关管Q1和第二电子开关管Q2维持关断状态，同时，第五电子开关管Q5保持导通状态，高电平信号继续输出至第三或非门NOR3，低电平信号输出至第一与非门NAND1，第十反相器INVA10的输出继续维持为高电平，第四电子开关管Q4维持关断状态，以及使得第十一反相器INVA11的输出继续维持为高电平，第六电子开关管Q6维持导通状态，从而防止连接在功率开关管M0的控制端的各电子开关管上下直通。
第一电压采样电路130完成功率开关管M0的输出端电压LX的上升检测和下降检测，其可采用对应的电阻采样电路或者逻辑电路等结构，其中，由于功率开关管M0的输出端电压LX存在负压，而输出至第一逻辑电路140和第二逻辑电路150的采样信号为正电平，因此，需要对应的电平转换电路132，如图11所示，可选地，第一电压采样电路130包括：
降压检测电路131，分别与功率开关管M0的输出端和升降压变换器200的电源输出端连接，降压检测电路131，在功率开关管M0的输出端电压LX下降至第一预设电压时，输出负电位的降压检测信号；
电平转换电路132，与降压检测电路131连接，用于将降压检测电路131进行正负电位转换，并输出正电位的降压检测信号；
第一电位偏置电路133，与电平转换电路132连接，用于对正电位的降压检测信号进行电位偏置，并输出基准电位为地电位的第一采样信号LX_FALL；
升压检测电路134，分别与功率开关管M0的输出端、升降压变换器200的电源输出端和正电源端VDD连接，升压检测电路134，在功率开关管M0的输出端电压LX上升至第二预设电压时，输出正电位的升压检测信号；
第二电位偏置电路135，与升压检测电路134连接，用于对正电位的升压检测信号进行电位偏置，并输出基准电位为地电位的第二采样信号LX_RISE。
本实施例中，在功率开关管M0由导通切换至关断状态时，功率开关管M0的输出端电压LX由正压切换至负压，降压检测电路131在检测到负压时，即第一预设电压时触发输出对应电平信号的负压检测信号，其中，负压检测信号为负电位，为了输出和第一采样信号LX_FALL同电位和同一基准电位的电平信号，负压检测信号先通过电平转换电路132进行正负电位转换，将负电位的降压检测信号转换为正电位的降压检测信号，正电位的降压检测信号再经过第一电位偏置电路133进行电位偏置，并输出基准电位为地电位的第一采样信号LX_FALL，使得输出至第一逻辑电路140的第一采样信号LX_FALL与GP1、GN1、PDRV等信号具有相同的基准电位。
同时，在功率开关管M0由关断切换至导通状态时，功率开关管M0的输出端电压LX由负压切换至正压，升压检测电路134用于对正压的第二预设电压进行检测，无需进行正负电平转换，升压检测电路134直接输出正电位的升压检测信号，同时，正电位的升压检测信号再经过第二电位偏置电路135进行电位偏置，并输出基准电位为地电位的第二采样信号LX_RISE，使得输出至第二逻辑电路150的第二采样信号LX_RISE与GP1、GN1、PDRV等信号具有相同的基准电位，保证各信号与各电子开关管以正确的电位触发导通或者关断状态，提高检测和控制的可靠性。
其中，降压检测电路131可采用对应的电阻采样电路、逻辑开关等，电平转换电路132可采用对应的反相电路、逻辑电路等结构，第一电位偏置电路133可采用具有地电位的转换电路，具体结构不限，可选地，为了提高检测速度和降低功耗，如图12所示，降压检测电路131包括第二电流源IBIAS2、第十一电子开关管Q11、第十二电子开关管Q12、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一电容C1和第一钳位二极管Z1；
第二电流源IBIAS2的输出端、第一钳位二极管Z1的阴极、第一电阻R1的第一端、第一电容C1的第一端、第十一电子开关管Q11的控制端和第十二电子开关管Q12的控制端共接，第一钳位二极管Z1的阳极、第一电阻R1的第二端、第一电容C1的第二端、第二电阻R2的第二端和第三电阻R3的第二端共接并与升降压变换器200的电源输出端连接，第十一电子开关管Q11的第一端与第四电阻R4的第一端连接，第四电阻R4的第二端与正电源端VDD连接，第十一电子开关管Q11的第二端与第二电阻R2的第一端共接构成降压检测电路131的电源输出端，第十二电子开关管Q12的第一端与功率开关管M0的输出端连接，第十二电子开关管Q12的第二端与第三电阻R3的第一端共接构成降压检测电路131的信号输出端。
电平转换电路132包括第二反相器INVA2、第三反相器INVA3、第十三电子开关管Q13、第十四电子开关管Q14、第十五电子开关管Q15、第十六电子开关管Q16、第十七电子开关管Q17和第十八电子开关管Q18；
第二反相器INVA2的输入端构成电平转换电路132的信号输入端，第二反相器INVA2的输出端、第三反相器INVA3的输入端和第十四电子开关管Q14的控制端连接，第三反相器INVA3的输出端与第十三电子开关管Q13的控制端连接，第十三电子开关管Q13的第二端和第十三电子开关管Q13的第二端共接并与升降压变换器200的输出端连接，第十三电子开关管Q13的第一端和第十五电子开关管Q15的第二端连接，第十四电子开关管Q14的第一端和第十六电子开关管Q16的第二端连接，第十五电子开关管Q15的控制端和第十六电子开关管Q16的控制端共接并输入浮动地电压，第十五电子开关管Q15的第一端、第十七电子开关管Q17的第二端和第十八电子开关管Q18的控制端共接，第十六电子开关管Q16的第一端、第十八电子开关管Q18的第二端和第十七电子开关管Q17的控制端共接构成电平转换电路132的信号输出端，第十七电子开关管Q17的第一端和第十八电子开关管Q18的第一端共接并与正电源端VDD连接。
第一电位偏置电路133包括第四反相器INVA4、第五反相器INVA5、第六反相器INVA6、第十九电子开关管Q19、第二十电子开关管Q20、第二十一电子开关管Q21和第二十二电子开关管Q22；
第四反相器INVA4的输入端构成第一电位偏置电路133的信号输入端，第四反相器INVA4的输出端、第五反相器INVA5的输入端和第二十电子开关管Q20的控制端连接，第五反相器INVA5的输出端与第十九电子开关管Q19的控制端连接，第十九电子开关管Q19的第一端和第二十电子开关管Q20的第一端共接并与正电源端VDD连接，第十九电子开关管Q19的第二端、第二十一电子开关管Q21的第一端和第二十二电子开关管Q22的控制端共接，第二十电子开关管Q20的第二端、第二十二电子开关管Q22的第一端、第二十一电子开关管Q21的控制端和第六反相器INVA6的输入端共接，第二十一电子开关管Q21的第二端和第二十二电子开关管Q22的第二端接地，第六反相器INVA6的输出端构成第一电位偏置电路133的信号输出端。
本实施例中，第二电流源IBIAS2流过第一电阻R1产生基于升降压变换器200的输出端电压VOUT（负压）的偏置电压，偏置电压提供给第十一电子开关管Q11和第十二电子开关管Q12作为控制端电压，第十一电子开关管Q11和第十二电子开关管Q12触发导通，第十一电子开关管Q11输出基于升降压变换器200的输出端电压VOUT的浮动电源电压，该电压提供给基于升降压变换器200的输出端电压VOUT工作的低压器件，如第二反相器INVA2、第三反相器INVA3等。
在功率开关管M0的输出端电压LX开始下降时，第三电阻R3的第一端的电压大于第二反相器INVA2的阈值电压，第二反相器INVA2不翻转，第二反相器INVA2输出高电平，第十三电子开关管Q13导通，同时，第十五电子开关管Q15和第十八电子开关管Q18触发导通，第十八电子开关管Q18输出高电平，第四反相器INVA4输出低电平，第五反相器INVA5输出高电平，第二十电子开关管Q20导通，第十九电子开关管Q19关断，第六反相器INVA6输出低电平的第一电压采样信号。
以及在功率开关管M0的输出端电压LX下降至第一预设电压时，第三电阻R3的第一端的电压小于第二反相器INVA2的阈值电压，第二反相器INVA2翻转，第二反相器INVA2输出低电平，第十四电子开关管Q14导通，同时，第十六电子开关管Q16和第十七电子开关管Q17触发导通，第十八电子开关管Q18输出低电平，第四反相器INVA4输出高电平，第五反相器INVA5输出低电平，第十九电子开关管Q19导通，第二十电子开关管Q20关断，第六反相器INVA6输出高电平的第一电压采样信号。
其中，对应于各信号的电平状态以及各电子开关管的通断方式，可选地，第十一电子开关管Q11、第十二电子开关管Q12、第十五电子开关管Q15、第十六电子开关管Q16、第十七电子开关管Q17、第十八电子开关管Q18、第十九电子开关管Q19和第二十电子开关管Q20为PMOS管，PMOS管的源极、栅极和漏极构成对应电子开关管的第一端、控制端和第二端。
第十三电子开关管Q13、第十四电子开关管Q14、第二十一电子开关管Q21和第二十二电子开关管Q22为NMOS管，NMOS管的漏极、栅极和源极构成对应电子开关管的第一端、控制端和第二端。
升压检测电路134可采用对应的电阻分压采样电路、互感器、逻辑电路等，第二电位偏置电路135可采用具有地电位的转换电路，具体结构不限，为了提高检测速度和降低功耗，如图13所示，可选地，升压检测电路134包括第三电流源IBIAS3、第二十三电子开关管Q23、第二十四电子开关管Q24、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第二电容C2和第二钳位二极管Z2；
第三电流源IBIAS3的输出端、第二钳位二极管Z2的阳极、第五电阻R5的第一端、第二电容C2的第一端、第二十三电子开关管Q23的控制端和第二十四电子开关管Q24的控制端共接，第二钳位二极管Z2的阴极、第五电阻R5的第二端、第二电容C2的第二端、第六电阻R6的第二端和第七电阻R7的第二端共接并与正电源端VDD连接，第二十三电子开关管Q23的第二端与第八电阻R8的第一端连接，第八电阻R8的第二端与升降压变换器200的输出端连接，第二十三电子开关管Q23的第一端与第六电阻R6的第一端共接构成升压检测电路134的电源输出端，第二十四电子开关管Q24的第一端与第七电阻R7的第二端共接构成升压检测电路134的信号输出端，第二十四电子开关管Q24的第二端与第九电阻R9的第一端连接，第九电阻R9的第二端与功率开关管M0的输出端连接。
第二电位偏置电路135包括第七反相器INVA7、第八反相器INVA8、第九反相器INVA9、第二十五电子开关管Q25、第二十六电子开关管Q26、第二十七电子开关管Q27和第二十八电子开关管Q28；
第七反相器INVA7的输入端构成第二电位偏置电路135的信号输入端，第七反相器INVA7的输出端、第八反相器INVA8的输入端和第二十六电子开关管Q26的控制端连接，第八反相器INVA8的输出端与第二十五电子开关管Q25的控制端连接，第二十五电子开关管Q25的第一端和第二十六电子开关管Q26的第一端共接并与正电源端VDD连接，第二十五电子开关管Q25的第二端、第二十七电子开关管Q27的第一端和第二十八电子开关管Q28的控制端共接，第二十六电子开关管Q26的第二端、第二十八电子开关管Q28的第一端、第二十七电子开关管Q27的控制端和第九反相器INVA9的输入端共接，第二十七电子开关管Q27的第二端和第二十八电子开关管Q28的第二端接地，第九反相器INVA9的输出端构成第二电位偏置电路135的信号输出端。
本实施例中，第三电流源IBIAS3流过第五电阻R5产生基于正电源端VDD的偏置电压提供给第二十三电子开关管Q23和第二十四电子开关管Q24作为控制端电压，第二十三电子开关管Q23用于产生基于正电源端VDD的浮动地电压VDD_M，该电压提供给基于VDD_ M工作的电压器件，如第七反相器INVA7、第八反相器INVA8等。
在功率开关管M0的输出端电压LX开始上升时，第七电阻R7的第二端的电压小于第七反相器INVA7的阈值电压，第七反相器INVA7不翻转，第七反相器INVA7输出高电平，第二十五电子开关管Q25导通，第二十八电子开关管Q28导通，第二十八电子开关管Q28输出低电平，第九反相器INVA9输出高电平的第二电压采样信号。
以及在功率开关管M0的输出端电压LX上升至第二预设电压时，第七电阻R7的第一端的电压大于第七反相器INVA7的阈值电压，第七反相器INVA7翻转，第七反相器INVA7输低电平，第二十六电子开关管Q26导通，第二十七电子开关管Q27导通，第九反相器INVA9输出低电平的第二电压采样信号。
其中，对应于各信号的电平状态以及各电子开关管的通断方式，可选地，第二十三电子开关管Q23、第二十四电子开关管Q24、第二十五电子开关管Q25、第二十六电子开关管Q26为PMOS管，PMOS管的源极、栅极和漏极构成对应电子开关管的第一端、控制端和第二端。
第二十七电子开关管Q27、第二十八电子开关管Q28为NMOS管，NMOS管的漏极、栅极和源极构成对应电子开关管的第一端、控制端和第二端。
由于第一电压采样电路130使用反相器检测，并完成了不同电压域的转换，降低了整体电路的功耗。
同时第一电压采样电路130提高了电压检测速度，在降压检测方向和升压检测方向使用了电平转换、偏置电路实现了快速响应，例如检测降压，当功率开关管M0的输出端电压LX下降时，第二反相器INVA2先翻转然后导通第十四电子开关管Q14，由由于第十四电子开关管Q14的下拉能力强于第十八电子开关管Q18的上拉能力，因此可以快速将第四反相器INVA4的输入拉低，并触发关断第二十电子开关管Q20，导通第十九电子开关管Q19，同样第十九电子开关管Q19的上拉能力远强于第二十一电子开关管Q21的下拉能力，因此第二十一电子开关管Q21的栅极可以快速拉高，然后通过第六反相器INVA6输出高电平。
LX_RISE的检测同理，不再赘述。
本申请实施例与现有技术相比存在的有益效果是：上述的驱动控制电路100包括充电电路110、放电电路120、第一电压采样电路130、第一逻辑电路140和第二逻辑电路150，在控制功率开关管M0的开关切换的初段时，充电电路110或者放电电路120在电平信号驱动下对功率开关管M0的控制端电压进行充放电，增强初段的充放电能力，以及在开关切换的末段时，充电电路110或者放电电路120在逻辑信号的驱动下对功率开关管M0的控制端电压进行充放电，增强末段的充放电能力，从而提高开关切换的初段和末段的电流驱动能力，减小功率开关管M0的控制端的充放电时间，从而提高开关切换中段的时间，减小电磁干扰，并且减小功率开关管M0的交叠损耗，提高变换器的效率。
本申请还提出一种直流转换电路，该直流转换电路包括升降压变换器200和驱动控制电路100，该驱动控制电路100的具体结构参照上述实施例，由于本直流转换电路采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。其中，驱动控制电路100与升降压变换器200电连接。
本实施例中，驱动控制电路100的信号端与升降压变换器200的控制端连接，并输出驱动控制信号VGATE控制升降压变换器200进行升降压变换，并输出低电平，同时，驱动控制电路100对升降压变换器200的对应电压进行检测，并调节驱动控制信号VGATE的充放电，从而提高开关切换的初段和末段的电流驱动能力，减小功率开关管M0的控制端的充放电时间，从而提高开关切换中段的时间，减小电磁干扰，并且减小功率开关管M0的交叠损耗，提高变换器的效率。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (15)

1.一种驱动控制电路，其特征在于，用于驱动控制升降压变换器，所述驱动控制电路包括：
充电电路，用于与所述升降压变换器的功率开关管的控制端连接，受前端模块输出的逻辑控制信号中的第一电平信号或者第一逻辑信号触发对所述功率开关管的控制端进行上拉充电；
放电电路，用于与所述功率开关管的控制端连接，受所述逻辑控制信号中的第二电平信号或者第二逻辑信号触发对所述功率开关管的控制端进行下拉放电，所述第一电平信号与所述第二电平信号为相反电平信号；
第一电压采样电路，用于与所述功率开关管的输出端连接，所述第一电压采样电路，用于检测到所述功率开关管的输出端电压下降至第一预设电压时，触发输出第一采样信号，以及检测到所述功率开关管的输出端电压上升至第二预设电压时，触发输出第二采样信号，所述第一预设电压小于所述第二预设电压；
第一逻辑电路，用于分别与所述前端模块、所述第一电压采样电路和所述充电电路连接，受所述第一采样信号和所述第一电平信号触发输出所述第一逻辑信号；
第二逻辑电路，用于分别与所述前端模块、所述第一电压采样电路和所述放电电路连接，受所述第二采样信号和所述第二电平信号触发输出所述第二逻辑信号；
所述第一电压采样电路包括：
降压检测电路，分别与所述功率开关管的输出端和所述升降压变换器的电源输出端连接，所述降压检测电路，在所述功率开关管的输出端电压下降至所述第一预设电压时，输出负电位的降压检测信号；
电平转换电路，与所述降压检测电路连接，用于将所述降压检测电路进行正负电位转换，并输出正电位的降压检测信号；
第一电位偏置电路，与所述电平转换电路连接，用于对所述正电位的降压检测信号进行电位偏置，并输出基准电位为地电位的所述第一采样信号；
升压检测电路，分别与所述功率开关管的输出端、所述升降压变换器的电源输出端和正电源端连接，所述升压检测电路，在所述功率开关管的输出端电压上升至所述第二预设电压时，输出正电位的升压检测信号；
第二电位偏置电路，与所述升压检测电路连接，用于对所述正电位的升压检测信号进行电位偏置，并输出基准电位为地电位的所述第二采样信号。
2.如权利要求1所述的驱动控制电路，其特征在于，所述充电电路包括第一电子开关管、第二电子开关管、第三电子开关管和第四电子开关管；
所述第一电子开关管的第一端、所述第二电子开关管的第一端和所述第四电子开关管的第一端共接并与正电源端连接，所述第一电子开关管的第二端和所述第三电子开关管的第二端、所述第三电子开关管的控制端和所述第四电子开关管的第二端共接并用于连接所述功率开关管的控制端，所述第二电子开关管的第二端与所述第三电子开关管的第一端连接，所述第一电子开关管的控制端和所述第二电子开关管的控制端共接并与所述前端模块连接，所述第四电子开关管的控制端与所述第一逻辑电路的输出端连接。
3.如权利要求2所述的驱动控制电路，其特征在于，所述放电电路包括第五电子开关管和第六电子开关管；
所述第五电子开关管的第一端和所述第六电子开关管的第一端共接并与所述功率开关管的控制端连接，所述第五电子开关管的第二端和所述第六电子开关管的第二端接地，所述第五电子开关管的控制端与所述前端模块连接，所述第六电子开关管的控制端与所述第二逻辑电路的输出端连接。
4.如权利要求3所述的驱动控制电路，其特征在于，所述放电电路还包括：
第七电子开关管，所述第七电子开关管串接于所述功率开关管的控制端和地之间，所述第七电子开关管，受第三采样信号触发关断；
第二电压采样电路，与所述功率开关管的控制端和所述第七电子开关管的控制端连接，用于检测到所述功率开关管的控制端电压下降至第三预设电压时，触发输出第三采样信号，以使所述第七电子开关管在所述功率开关管的输出端电压在上升前对所述功率开关管的控制端进行下拉放电；
其中，所述第七电子开关管的导通电阻小于所述第五电子开关管的导通电阻。
5.如权利要求4所述的驱动控制电路，其特征在于，所述第二电压采样电路包括第一电流源、第八电子开关管、第九电子开关管、第十电子开关管、第一反相器、第一或非门和D触发器；
所述第一电流源的输出端、所述第八电子开关管的第一端、所述第八电子开关管的控制端和所述第九电子开关管的控制端连接，所述第八电子开关管的第二端和所述第九电子开关管的第二端接地，所述第九电子开关管的第一端、所述第十电子开关管的第二端和所述第一或非门的第一输入端共接，所述第十电子开关管的控制端与所述功率开关管的控制端连接，所述第十电子开关管的第一端与正电源端连接，所述第一反相器的输入端与所述前端模块连接，所述第一反相器的输出端与所述第一或非门的第二输入端连接，所述第一或非门的输出端与所述D触发器的时钟信号端连接，所述D触发器的数据输入端与所述前端模块连接，所述D触发器的输出端构成所述第二电压采样电路的信号输出端。
6.如权利要求1所述的驱动控制电路，其特征在于，所述降压检测电路包括第二电流源、第十一电子开关管、第十二电子开关管、第一电阻、第二电阻、第三电阻、第四电阻、第一电容和第一钳位二极管；
所述第二电流源的输出端、所述第一钳位二极管的阴极、所述第一电阻的第一端、所述第一电容的第一端、所述第十一电子开关管的控制端和所述第十二电子开关管的控制端共接，所述第一钳位二极管的阳极、所述第一电阻的第二端、所述第一电容的第二端、所述第二电阻的第二端和所述第三电阻的第二端共接并与所述升降压变换器的电源输出端连接，所述第十一电子开关管的第一端与所述第四电阻的第一端连接，所述第四电阻的第二端与正电源端连接，所述第十一电子开关管的第二端与所述第二电阻的第一端共接构成所述降压检测电路的电源输出端，所述第十二电子开关管的第一端与所述功率开关管的输出端连接，所述第十二电子开关管的第二端与所述第三电阻的第一端共接构成所述降压检测电路的信号输出端。
7.如权利要求1所述的驱动控制电路，其特征在于，所述电平转换电路包括第二反相器、第三反相器、第十三电子开关管、第十四电子开关管、第十五电子开关管、第十六电子开关管、第十七电子开关管和第十八电子开关管；
所述第二反相器的输入端构成所述电平转换电路的信号输入端，所述第二反相器的输出端、所述第三反相器的输入端和所述第十四电子开关管的控制端连接，所述第三反相器的输出端与所述第十三电子开关管的控制端连接，所述第十三电子开关管的第二端和所述第十三电子开关管的第二端共接并与所述升降压变换器的输出端连接，所述第十三电子开关管的第一端和所述第十五电子开关管的第二端连接，所述第十四电子开关管的第一端和所述第十六电子开关管的第二端连接，所述第十五电子开关管的控制端和所述第十六电子开关管的控制端共接并输入浮动地电压，所述第十五电子开关管的第一端、所述第十七电子开关管的第二端和所述第十八电子开关管的控制端共接，所述第十六电子开关管的第一端、所述第十八电子开关管的第二端和所述第十七电子开关管的控制端共接构成所述电平转换电路的信号输出端，所述第十七电子开关管的第一端和所述第十八电子开关管的第一端共接并与所述正电源端连接。
8.如权利要求1所述的驱动控制电路，其特征在于，所述第一电位偏置电路包括第四反相器、第五反相器、第六反相器、第十九电子开关管、第二十电子开关管、第二十一电子开关管和第二十二电子开关管；
所述第四反相器的输入端构成所述第一电位偏置电路的信号输入端，所述第四反相器的输出端、所述第五反相器的输入端和所述第二十电子开关管的控制端连接，所述第五反相器的输出端与所述第十九电子开关管的控制端连接，所述第十九电子开关管的第一端和所述第二十电子开关管的第一端共接并与正电源端连接，所述第十九电子开关管的第二端、所述第二十一电子开关管的第一端和所述第二十二电子开关管的控制端共接，所述第二十电子开关管的第二端、所述第二十二电子开关管的第一端、所述第二十一电子开关管的控制端和所述第六反相器的输入端共接，所述第二十一电子开关管的第二端和所述第二十二电子开关管的第二端接地，所述第六反相器的输出端构成所述第一电位偏置电路的信号输出端。
9.如权利要求1所述的驱动控制电路，其特征在于，所述升压检测电路包括第三电流源、第二十三电子开关管、第二十四电子开关管、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第二电容和第二钳位二极管；
所述第三电流源的输出端、所述第二钳位二极管的阳极、所述第五电阻的第一端、所述第二电容的第一端、所述第二十三电子开关管的控制端和所述第二十四电子开关管的控制端共接，所述第二钳位二极管的阴极、所述第五电阻的第二端、所述第二电容的第二端、所述第六电阻的第二端和所述第七电阻的第二端共接并与所述正电源端连接，所述第二十三电子开关管的第二端与所述第八电阻的第一端连接，所述第八电阻的第二端与所述升降压变换器的输出端连接，所述第二十三电子开关管的第一端与所述第六电阻的第一端共接构成所述升压检测电路的电源输出端，所述第二十四电子开关管的第一端与所述第七电阻的第二端共接构成所述升压检测电路的信号输出端，所述第二十四电子开关管的第二端与所述第九电阻的第一端连接，所述第九电阻的第二端与所述功率开关管的输出端连接。
10.如权利要求1所述的驱动控制电路，其特征在于，所述第二电位偏置电路包括第七反相器、第八反相器、第九反相器、第二十五电子开关管、第二十六电子开关管、第二十七电子开关管和第二十八电子开关管；
所述第七反相器的输入端构成所述第二电位偏置电路的信号输入端，所述第七反相器的输出端、所述第八反相器的输入端和所述第二十六电子开关管的控制端连接，所述第八反相器的输出端与所述第二十五电子开关管的控制端连接，所述第二十五电子开关管的第一端和所述第二十六电子开关管的第一端共接并与正电源端连接，所述第二十五电子开关管的第二端、所述第二十七电子开关管的第一端和所述第二十八电子开关管的控制端共接，所述第二十六电子开关管的第二端、所述第二十八电子开关管的第一端、所述第二十七电子开关管的控制端和所述第九反相器的输入端共接，所述第二十七电子开关管的第二端和所述第二十八电子开关管的第二端接地，所述第九反相器的输出端构成所述第二电位偏置电路的信号输出端。
11.如权利要求1所述的驱动控制电路，其特征在于，所述第一逻辑电路包括第二或非门、第三或非门和第十反相器；
所述第二或非门的第一输入端与所述第一电压采样电路的第一信号输出端连接并用于输入所述第一采样信号，所述第二或非门的第二输入端、所述第三或非门的输出端和所述第十反相器的输入端共接，所述第二或非门的输出端和所述第三或非门的第一输入端连接，所述第三或非门的第二输入端与所述前端模块连接并用于输入所述第一电平信号，所述第十反相器的输出端构成所述第一逻辑电路的信号输出端。
12.如权利要求1所述的驱动控制电路，其特征在于，所述第二逻辑电路包括第一与非门、第二与非门和第十一反相器；
所述第一与非门的第一输入端与所述第一电压采样电路的第二信号输出端连接并用于输入所述第二采样信号，所述第一与非门的第二输入端、所述第二与非门的输出端和所述第十一反相器的输入端共接，所述第一与非门的输出端和所述第二与非门的第一输入端连接，所述第二与非门的第二输入端与所述前端模块连接并用于输入所述第二电平信号，所述第十一反相器的输出端构成所述第二逻辑电路的信号输出端。
13.如权利要求3所述的驱动控制电路，其特征在于，所述驱动控制电路还包括：
防交叠导通电路，所述防交叠导通电路的信号输入端分别与所述前端模块的信号输出端、所述第一逻辑电路的信号输出端和所述第二逻辑电路的信号输出端连接，所述防交叠导通电路的输出端分别与所述充电电路的控制端和所述放电电路的控制端连接；
所述防交叠导通电路，用于对所述逻辑控制信号、所述第一电平信号和所述第二电平信号进行逻辑运算，并输出错位的高低电平信号至所述充电电路和所述放电电路，以错位充电和放电。
14.如权利要求13所述的驱动控制电路，其特征在于，所述防交叠导通电路包括第四或非门、第三与非门、第十二反相器和第十三反相器；
所述第四或非门的第一输入端和所述第三与非门的第一输入端分别与所述前端模块的信号输出端连接，所述第四或非门的第二输入端与所述第二逻辑电路的信号输出端连接，所述第三与非门的第二输入端与所述第一逻辑电路的信号输出端连接，所述第四或非门的输出端与所述第十二反相器的输入端连接，所述第十二反相器的输出端与所述第一电子开关管的控制端、所述第二电子开关管的控制端和所述第一逻辑电路的第二信号输入端连接，所述第三与非门的输出端与所述第十三反相器的输入端连接，所述第十三反相器的输出端与所述第五电子开关管和所述第二逻辑电路的第二信号输入端连接。
15.一种直流转换电路，其特征在于，包括升降压变换器和如权利要求1~14任一项所述的驱动控制电路，所述驱动控制电路与所述升降压变换器电连接。
CN202310667956.6A 2023-06-07 2023-06-07 驱动控制电路和直流转换电路 Active CN116404852B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310667956.6A CN116404852B (zh) 2023-06-07 2023-06-07 驱动控制电路和直流转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310667956.6A CN116404852B (zh) 2023-06-07 2023-06-07 驱动控制电路和直流转换电路

Publications (2)

Publication Number Publication Date
CN116404852A CN116404852A (zh) 2023-07-07
CN116404852B true CN116404852B (zh) 2023-09-01

Family

ID=87014568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310667956.6A Active CN116404852B (zh) 2023-06-07 2023-06-07 驱动控制电路和直流转换电路

Country Status (1)

Country Link
CN (1) CN116404852B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012050184A (ja) * 2010-08-24 2012-03-08 Ykem Giken Co Ltd 電源装置
CN204231712U (zh) * 2014-11-21 2015-03-25 上海莱托思电子科技有限公司 一种利用充放电原理的降压线性led恒流驱动电路
CN105529909A (zh) * 2014-09-30 2016-04-27 华润矽威科技（上海）有限公司 功率管栅驱动电路及分段驱动方法
CN105976786A (zh) * 2016-07-21 2016-09-28 京东方科技集团股份有限公司 栅极驱动单元及其驱动方法、栅极驱动电路和显示装置
CN111404529A (zh) * 2020-04-03 2020-07-10 电子科技大学 一种耗尽型GaN功率器件的分段直接栅驱动电路
CN114257070A (zh) * 2020-09-23 2022-03-29 圣邦微电子（北京）股份有限公司 热插拔保护装置
CN115333341A (zh) * 2022-10-13 2022-11-11 深圳市微源半导体股份有限公司 驱动电路、变换器及开关电源

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012050184A (ja) * 2010-08-24 2012-03-08 Ykem Giken Co Ltd 電源装置
CN105529909A (zh) * 2014-09-30 2016-04-27 华润矽威科技（上海）有限公司 功率管栅驱动电路及分段驱动方法
CN204231712U (zh) * 2014-11-21 2015-03-25 上海莱托思电子科技有限公司 一种利用充放电原理的降压线性led恒流驱动电路
CN105976786A (zh) * 2016-07-21 2016-09-28 京东方科技集团股份有限公司 栅极驱动单元及其驱动方法、栅极驱动电路和显示装置
CN111404529A (zh) * 2020-04-03 2020-07-10 电子科技大学 一种耗尽型GaN功率器件的分段直接栅驱动电路
CN114257070A (zh) * 2020-09-23 2022-03-29 圣邦微电子（北京）股份有限公司 热插拔保护装置
CN115333341A (zh) * 2022-10-13 2022-11-11 深圳市微源半导体股份有限公司 驱动电路、变换器及开关电源

Also Published As

Publication number Publication date
CN116404852A (zh) 2023-07-07

Similar Documents

Publication Publication Date Title
CN104467369B (zh) 用于开关驱动器的系统和方法
US8836300B2 (en) Step-down switching regulator
US8558586B1 (en) Circuit arrangement for driving transistors in bridge circuits
US9335772B2 (en) Last gasp hold-up circuit using adaptive constant on time control
US9356516B2 (en) Driving apparatus and electric power converter
CN101714819B (zh) 输出电压控制装置、输出电压控制方法和电子设备
JP6471895B2 (ja) 駆動装置、電力変換装置
CN101926079A (zh) 自激振荡调节的低波纹电荷泵和方法
US8907641B2 (en) Circuit and method for short circuit protection
JP6416447B1 (ja) 半導体素子の駆動方法および駆動装置、ならびに、電力変換装置
US11569726B2 (en) Hybrid gate driver
CN111555595A (zh) 一种开启速率可控的GaN功率管栅驱动电路
US11496050B2 (en) Gate driver for DC-DC converters
CN116404852B (zh) 驱动控制电路和直流转换电路
US10931278B2 (en) Driving circuit of switching transistor
CN101399022B (zh) 栅极驱动装置及方法
US20230208277A1 (en) Zero current detection
CN117081390A (zh) 直流转换电路和直流转换装置
US20220407406A1 (en) High speed driver for high frequency dcdc converter
WO2019173272A1 (en) Level shifter circuit
CN104485819A (zh) 一种升压电路
CN103516181A (zh) 控制电路以及同步整流控制电路
US7898319B2 (en) Efficiency improvement in charge pump system for low power application
KR101926630B1 (ko) 데드 타임 최적화 제어장치 및 그 방법
EP4037186B1 (en) Gate drive circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant