CN105529909A - 功率管栅驱动电路及分段驱动方法 - Google Patents

Abstract

本发明提供一种功率管栅驱动电路及分段驱动方法，该电路包括：预驱动级，用于控制驱动信号的上升时间及下降时间，以初步开启或关断绝缘栅功率开关器件；输出电压比较单元，用于将所述预驱动级输出的驱动信号电压与设定阈值比较后，输出开关控制信号；三态补偿驱动级，用于在所述开关控制信号的使能作用及所述输出电压比较单元输出的开关控制信号作用下对驱动输出端口补偿性充电或放电，加速驱动输出端口上拉或下拉，以充分开启或关断绝缘栅功率开关器件。该驱动电路结构简单，不需要电阻和电容器件，减小了版图面积，具有栅极充放电速度受容性负载变化影响小、效率高、安全可靠等优点。所述分段驱动方法可有效且可靠地降低EMI。

Description

功率管栅驱动电路及分段驱动方法

技术领域

本发明集成电路及其控制方法领域，特别是涉及一种功率管栅驱动电路及分段驱动方法。

背景技术

在集成电路设计领域，特别是电源管理系统设计中，栅极驱动损耗成为制约系统效率进一步提高的一大因素，通过控制绝缘栅功率器件开关方式可有效降低EMI。尤其是在电源管理集成电路系统中，经常选用绝缘栅功率器件作为功率开关，而绝缘栅功率开关器件栅驱动模块单元是必不可少的。高效率，低成本，低EMI设计是此类栅驱动单元设计的关键。现有栅驱动电路中往往设置一定的开关死区时间实现高效率，改善栅极充放电效果降低开关EMI。图1所示为已知的解决方案，电路中各元器件的连接关系如图1所示。

图1中的电路的工作原理为：信号CT1和信号CT2为互不交叠信号，信号CT1端口输入窄高电平信号，第三PMOS管MP3镜像第二PMOS管MP2的电流，将A点拉高，进而开通第五NMOS管MN5，关断第四PMOS管MP4，对驱动信号DRV节点负载电容放电，由于电容C1的延迟作用，B点随后被拉高，开通第四NOMS管MN4，关断第五PMOS管MP5，第四NMOS管MN4加速驱动信号DRV节点放电，实现分段拉低驱动信号DRV。第一反相器INV1和第一PMOS管MP1、第一NMOS管MN1构成锁存器，锁存A节点的高电平信号；同理，当信号CT2端口输入窄高电平，通过第三NMOS管MN3将A点拉低，B节点延迟一段时间后拉低，最终实现将驱动信号DRV的拉高。

图1的电路方案可以实现分段拉低或拉高DRV节点电压，实现降低EMI的效果，但其存在以下问题：

1)穿通电流损耗，在B节点由高拉低期间，第四PMOS管MP4、第五PMOS管MP5和第四NMO管MN4存在同时导通情况，会有较大的穿通电流，造成一定的效率损失；

2)采用电容实现延迟，增大了芯片面积；

3)EMI降低效果一致性差。为得到合理的系统效率和EMI效果，需严格控制功率管栅极信号的上升时间和下降时间，其主要方法是控制驱动级输出阻抗，不宜太大，也不宜太小。通过反相器对电容的充放电实现延迟，经MOS管的线性区导通电阻，对DRV端口负载充放电。在DRV端口容性负载变化的情况下，功率管栅极电压上升时间和下降时间变动范围大，并不能得到一致性较好的分段充放电和EMI效果。

综上所述，图1中的电路采用了电阻，电容等器件实现延迟效果，占用的芯片面积大，而且由于电容负载的变化范围大，降低EMI效果的一致性较差。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种功率管栅驱动电路及分段驱动方法，用于解决现有技术中采用电阻，电容等器件实现延迟效果，占用的芯片面积大，而且由于电容负载的变化范围大，降低EMI效果的一致性较差的问题。

为实现上述目的及其他相关目的，本发明提供一种功率管栅驱动电路，用于驱动绝缘栅功率开关器件，包括：

预驱动级，用于接收开关控制信号及输出驱动信号，并控制所述驱动信号的上升时间及下降时间，以初步开启或关断绝缘栅功率开关器件；

输出电压比较单元，用于将所述预驱动级输出的驱动信号电压与设定阈值比较后，输出控制三态补偿驱动级开关的信号；以及

三态补偿驱动级，用于在所述开关控制信号的使能作用及所述输出电压比较单元输出的开关控制信号作用下对驱动输出端口补偿性充电或放电，加速驱动输出端口上拉或下拉，以充分开启或关断绝缘栅功率开关器件。

作为本发明的功率管栅驱动电路的一种优选方案，所述预驱动级具有第一输入端、第二输入端、第一输出端和第二输出端，其中，所述第一输入端作为功率管栅驱动电路的开关控制信号输入端，所述第二输入端连接供电电源，所述第一输出端作为功率管栅驱动电路的驱动信号输出端，所述第二输出端连接电源地。

进一步地，所述预驱动级包括一个上拉电流源、一个下拉电流沉、及一个推挽级；所述上拉电流源和下拉电流沉均包括有控制端、第一输入端、第一输出端和第二输出端；所述推挽级包括有第一输入端、第二输入端、第一输出端和第二输出端；其中：所述上拉电流源和下拉电流沉的控制端相连，作为预驱动级的第一输入端；所述上拉电流源、下拉电流沉的第二输入端与推挽级的第二输入端相连，作为预驱动级第二输入端；所述上拉电流源第一输出端、下拉电流沉第一输出端和推挽级的第一输入端相连；所述上拉电流源第二输出端、下拉电流沉第二输出端和推挽级的第二输出端连接，作为预驱动级第二输出端。

优选地，所述推挽级包括一个NMOS管和一个PMOS管；其中，所述NMOS管和PMOS管的栅极连接，作为推挽级第一输入端；所述NMOS管和PMOS管的源极连接，作为推挽级第一输出端；所述NMOS管的漏极作为推挽级第二输入端，PMOS管的漏极作为推挽级第二输出端。

进一步地，所述预驱动级在功率管栅驱动电路的开关控制信号作用下，开通上拉电流源，关断下拉电流沉，对推挽级第一输入端节点电容充电，拉升推挽级第一输出端节点电压，开通绝缘栅功率开关管；或关断上拉电流源，开通下拉电流沉，对推挽级第一输入端节点电容放电，拉低推挽级第一输出端节点电压，关断绝缘栅功率开关管。

作为本发明的功率管栅驱动电路的一种优选方案，所述输出电压比较单元具有第一输入端、第二输入端、第三输入端、第一输出端和第二输出端；其中，所述第一输入端与一基准电压相连，第二输入端与所述预驱动级的第一输出端相连，第三输入端连接至电源，第一输出端与所述三态补偿驱动级的第二输出端相连，第二输出端连接至电源地。优选地，所述输出电压比较单元包括一个迟滞比较器。

作为本发明的功率管栅驱动电路的一种优选方案，所述输出电压比较单元具有第一输入端、第二输入端、第一输出端和第二输出端；其中，所述设定阈值由所述输出电压比较单元内部产生，第一输入端与所述预驱动级的第一输出端相连，第二输入端连接至电源，第一输出端与所述三态补偿驱动级的第二输出端相连，第二输出端连接至电源地。优选地，所述输出电压比较单元包括一个施密特触发器。

作为本发明的功率管栅驱动电路的一种优选方案，所述设定阈值包括上升阈值和下降阈值，所述下降阈值为输出电压比较单元的滞回电压值；其中，驱动输出端电压高于上升阈值，输出电压比较单元输出为低，控制三态补偿输出级输出为高；驱动输出端电压低于下降阈值，输出电压比较单元输出为高，控制三态补偿输出级输出为低。

优选地，所述上升阈值高于应用中绝缘栅功率开关器件的米勒平台电压，所述下降阈值低于应用中绝缘栅功率开关器件的米勒平台电压。

作为本发明的功率管栅驱动电路的一种优选方案，所述三态补偿驱动级具有第一输入端、第二输入端、第三输入端、第一输出端和第二输出端；其中，所述第一输入端与所述预驱动级的第一输入端相连，第二输入端与所述输出电压比较单元的第一输出端相连，第三输入端连接至电源，第一输出端与所述预驱动级的第一输出端相连，第二输出端连接至电源地。

作为本发明的功率管栅驱动电路的一种优选方案，所述三态补偿驱动级包括输出高，输出低和高阻三种状态；其中，栅驱动开关控制信号使能允许三态补偿驱动级输出高，且输出电压比较单元输出为低时，三态补偿驱动级输出为高；栅驱动开关控制信号使能允许三态补偿驱动级输出低，且输出电压比较单元输出为高时，三态补偿驱动级输出为低。

作为本发明的功率管栅驱动电路的一种优选方案，所述三态补偿驱动级包括一个三态门。

本发明还提供一种包括上述任意一项方案所述功率管栅驱动电路的功率开关单元，其中，所述功率开关单元还包括：绝缘栅功率开关器件，且所述功率管栅驱动电路与所述绝缘栅功率开关器件集成在一起。

优选地，基于所述功率管栅驱动电路的输出电压比较单元的基准电压、上升阈值和下降阈值设定所述绝缘栅功率开关器件的栅极电压的上升和下降的分段驱动点；基于所述预驱动级的上拉电流源和下拉电流沉及所述输出电压比较单元的基准电压控制绝缘栅功率开关器件的栅极电压的上升时间和下降时间。

本发明还提供一种功率管栅分段驱动方法，包括步骤：

通过预驱动级接收开关控制信号及输出驱动信号，并控制所述驱动信号的上升时间及下降时间，以初步开启或关断绝缘栅功率开关器件；

通过输出电压比较单元将所述预驱动级输出的驱动信号电压与设定阈值比较后，输出开关控制信号；

通过三态补偿驱动级在所述开关控制信号的使能作用及所述输出电压比较单元输出的开关控制信号作用下对驱动输出端口补偿性充电或放电，加速驱动输出端口上拉或下拉，以充分开启或关断绝缘栅功率开关器件。

作为本发明的功率管栅分段驱动方法的一种优选方案，其中，将所述预驱动级的推挽结构与三态补偿驱动级的三态逻辑进行组合，获得不需设置死区时间即可构成无穿通电流出现的功率驱动级。

作为本发明的功率管栅分段驱动方法的一种优选方案，其中，通过所述输出电压比较单元的基准电压、上升阈值和下降阈值检测栅极电压的上升和下降的分段驱动点，避免所述分段驱动点落在米勒电容充放电时间内。

作为本发明的功率管栅分段驱动方法的一种优选方案，其中，通过所述预驱动级的上拉电流源和下拉电流沉及所述输出电压比较单元的基准电压控制栅极电压的上升时间和下降时间，降低对所驱动的容性负载变化的敏感度。

如上所述，本发明提出一种功率管栅驱动电路及分段驱动方法。本发明的驱动电路可规避驱动电路末级驱动支路出现大的穿通电流，减小栅驱动电路的损耗，提高系统效率，且安全可靠；结构简单、所需器件类型较少、不需要电阻和电容器件，减小了其版图面积和成本；栅极充放电速度受负载变化影响小，功率管栅极电压上升时间和下降时间相对稳定，适用于容性负载范围宽的场合；利用功率驱动级的输入节点电容得到所需的栅极上升时间和下降时间，在较小的芯片面积下，实现降低EMI效果。该电路和功率开关器件集成构成的功率开关单元在应用时无需额外设计驱动电路，极大降低功率开关应用设计的复杂性。

附图说明

图1显示为现有技术中的一种功率管栅驱动电路的结构示意图。

图2显示为本发明的功率管栅驱动电路的结构示意图。

图3显示为本发明的功率开关单元的结构示意图。

图4显示为本发明的功率管栅驱动电路一种具体实施电路的结构示意图。

图5显示为本发明的功率管栅驱动电路的时效控制示意图。

图6显示为本发明的功率开关单元的仿真效果图。

元件标号说明

SW开关控制信号

DRV驱动信号

VREF设定阈值

I0上拉电流源

I1下拉电流沉

MN0推挽级的NMOS管

MP0推挽级的PMOS管

VDD电源

GND电源地

COUT电压比较单元的输出信号

Vhys电压比较单元的滞回电压

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图2至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图2所示，本实施例提供一种功率管栅驱动电路，用于驱动绝缘栅功率开关器件，包括：

预驱动级，用于接收开关控制信号SW及输出驱动信号DRV，并控制所述驱动信号DRV的上升时间及下降时间，以初步开启或关断绝缘栅功率开关器件；

输出电压比较单元，用于将所述预驱动级输出的驱动信号DRV电压与设定阈值比较后，输出控制三态补偿驱动级开关的信号；以及

三态补偿驱动级，用于在所述开关控制信号SW的使能作用及所述输出电压比较单元输出的开关控制信号作用下对驱动输出端口补偿性充电或放电，加速驱动输出端口上拉或下拉，以充分开启或关断绝缘栅功率开关器件。

如图2所示，所述预驱动级具有第一输入端、第二输入端、第一输出端和第二输出端，其中，所述第一输入端作为功率管栅驱动电路的开关控制信号SW输入端，所述第二输入端连接供电电源，所述第一输出端作为功率管栅驱动电路的驱动信号DRV输出端，所述第二输出端连接电源地。

具体地，所述预驱动级包括一个上拉电流源I0、一个下拉电流沉I1、及一个推挽级；所述上拉电流源I0和下拉电流沉I1均包括有控制端、第一输入端、第一输出端和第二输出端；所述推挽级包括有第一输入端、第二输入端、第一输出端和第二输出端；其中：所述上拉电流源I0和下拉电流沉I1的控制端相连，作为预驱动级的第一输入端；所述上拉电流源I0、下拉电流沉I1的第二输入端与推挽级的第二输入端相连，作为预驱动级第二输入端；所述上拉电流源I0第一输出端、下拉电流沉I1第一输出端和推挽级的第一输入端相连；所述上拉电流源I0第二输出端、下拉电流沉I1第二输出端和推挽级的第二输出端连接，作为预驱动级第二输出端。所述推挽级包括一个NMOS管MN0和一个PMOS管PM0；其中，所述NMOS管NM0和PMOS管PM0的栅极连接，作为推挽级第一输入端；所述NMOS管MN0和PMOS管PM0的源极连接，作为推挽级第一输出端；所述NMOS管MN0的漏极作为推挽级第二输入端，PMOS管PM0的漏极作为推挽级第二输出端。

所述预驱动级的工作原理为：所述预驱动级在功率管栅驱动电路的开关控制信号SW作用下，开通上拉电流源I0，关断下拉电流沉I1，对推挽级第一输入端节点电容充电，逐渐拉升推挽级第一输出端节点电压，开通绝缘栅功率开关管；或关断上拉电流源I0，开通下拉电流沉I1，对推挽级第一输入端节点电容放电，逐渐拉低推挽级第一输出端节点电压，关断绝缘栅功率开关管。

在推挽级输出电阻足够小的情况下，通过上拉电流源I0和下拉电流沉I1对推挽级输入节点电容充放电，可设定功率管的栅极信号上升时间和下降时间，相对于利用控制驱动级输出阻抗对范围较宽的负载电容充放电时间的实现方式更为可靠，上升时间和下降时间变化范围较小。另外，由于所述推挽级的NMOS管MN0和PMOS管PM0不会同时导通，在功率开关器件开关过程中，推挽级不会出现穿通电流。

如图2所示，所述输出电压比较单元具有第一输入端、第二输入端、第三输入端、第一输出端和第二输出端；其中，所述第一输入端与一个基准电压相连，第二输入端与所述预驱动级的第一输出端相连，第三输入端连接至电源，第一输出端与所述三态补偿驱动级的第二输出端相连，第二输出端连接至电源地。作为示例，所述输出电压比较单元包括一迟滞比较器，所述迟滞比较器的正相输入端、负相输入端、电源输入端、比较输出端、电源地输出端分别为输出电压比较单元的第一输入端、第二输入端、第三输入端、第一输出端和第二输出端。

需要说明的是，在其它的实施例中，所述输出电压比较单元可以只具有第一输入端、第二输入端、第一输出端和第二输出端；其中，所述设定阈值由所述输出电压比较单元内部产生，第一输入端与所述预驱动级的第一输出端相连，第二输入端连接至电源，第一输出端与所述三态补偿驱动级的第二输出端相连，第二输出端连接至电源地。作为示例，所述输出电压比较单元包括一个施密特触发器，所述施密特触发器的输入端，电源端、输出端和电源地端分别为电压比较单元的第一输入端、第二输入端、第一输出端和第二输出端。

作为示例，所述输出电压比较单元的设定阈值包括上升阈值和下降阈值，所述下降阈值为输出电压比较单元的滞回电压值；其中，驱动输出端电压高于上升阈值，输出电压比较单元输出为低，控制三态补偿输出级输出为高；驱动输出端电压低于下降阈值，输出电压比较单元输出为高，控制三态补偿输出级输出为低。

所述输出电压比较单元的工作原理为：所述输出电压比较单元的上升阈值由VREF设定，在应用中宜高于绝缘栅功率开关器件的米勒平台电压；下降阈值由滞回电压Vhys设定，在应用中宜低于绝缘栅功率开关器件的米勒平台电压。因此，补偿充电和放电过程不会出现在米勒电容充电期间，确保减小di/dt，提高降低EMI的可靠性。当DRV电压上升，V(DRV)>VREF，输出电压比较单元输出逻辑为低；当DRV电压下降，V(DRV)<Vhys，输出电压比较单元输出逻辑为高。比较结果作为所述三态补偿驱动级由高阻态转向高电平输出态或低电平输出态开关控制信号。

如图2所示，所述三态补偿驱动级具有第一输入端、第二输入端、第三输入端、第一输出端和第二输出端；其中，所述第一输入端与所述预驱动级的第一输入端相连，第二输入端与所述输出电压比较单元的第一输出端相连，第三输入端连接至电源，第一输出端与所述预驱动级的第一输出端相连，第二输出端连接至电源地。所述三态补偿驱动级包括输出高，输出低和高阻三种状态；其中，栅驱动开关控制信号SW使能允许三态补偿驱动级输出高，且输出电压比较单元输出为低时，三态补偿驱动级输出为高；栅驱动开关控制信号SW使能允许三态补偿驱动级输出低，且输出电压比较单元输出为高时，三态补偿驱动级输出为低。

所述三态补偿驱动级的工作原理为：当开关控制信号SW使能允许三态补偿驱动级输出为高，输出电压比较单元输出逻辑为低时，三态补偿驱动级对DRV端口充电，将DRV端口充分拉高；当开关控制信号SW使能允许三态补偿驱动级输出为低，输出电压比较单元输出逻辑为高时，三态补偿驱动级对DRV端口放电，将DRV端口充分拉低；其他逻辑状态下，均为高阻态。三态补偿驱动级的输出以高阻态——高电平——高阻态——低电平形式变化，不存在高电平和低电平之间直接切换过程，因此不会出现穿通电流。故而，由推挽级和三态补偿驱动级构成的DRV端口驱动级不存在穿通电流，极大程度上减小了驱动电路的功耗，且不需传统的死区时间产生电路，减小了驱动电路设计难度和面积。

作为示例，所述三态补偿驱动级包括一个三态门。所述三态门的控制端、输入端、电源端、输出端和电源地端分别为三态补偿驱动级的第一输入端、第二输入端、第三输入端、第一输出端和第二输出端。

如图3所示，本实施例还提供一种集成所述功率管栅驱动电路的功率开关单元，其中，所述功率开关单元还包括：绝缘栅功率开关器件，且所述功率管栅驱动电路与所述绝缘栅功率开关器件集成在一起，构成由低电压VDD供电，上拉电流源I0和下拉电流沉I1的偏置电流、参考电压源VREF和开关控制信号SW控制的功率开关单元。低压供电电源VDD需满足绝缘栅功率器件栅极开关电压要求，上拉电流源I0和下拉电流沉I1的偏置电流大小设定功率开关单元开关时间，参考电压源VREF设定功率器件栅极信号分段点，开关控制信号SW控制功率开关单元开关。所述功率开关单元集成了功率器件栅极驱动电路，极大降低了传统绝缘栅功率器件驱动控制设计难度。

具体地，所述功率开关单元可以基于所述功率管栅驱动电路的输出电压比较单元的基准电压、上升阈值和下降阈值设定所述绝缘栅功率开关器件的栅极电压的上升和下降的分段驱动点；基于所述预驱动级的上拉电流源I0和下拉电流沉I1及所述输出电压比较单元的基准电压控制绝缘栅功率开关器件的栅极电压的上升时间和下降时间。所述功率开关单元集成了功率器件栅极驱动电路，极大降低了传统绝缘栅功率器件驱动控制设计难度。

本实施例还提供一种功率管栅分段驱动方法，包括步骤：

通过预驱动级接收开关控制信号SW及输出驱动信号DRV，并控制所述驱动信号DRV的上升时间及下降时间，以初步开启或关断绝缘栅功率开关器件；

通过输出电压比较单元将所述预驱动级输出的驱动信号DRV电压与设定阈值比较后，输出开关控制信号；

通过三态补偿驱动级在所述开关控制信号SW的使能作用及所述输出电压比较单元输出的开关控制信号作用下对驱动输出端口补偿性充电或放电，加速驱动输出端口上拉或下拉，以充分开启或关断绝缘栅功率开关器件。

其中，本实施例将所述预驱动级的推挽结构与三态补偿驱动级的三态逻辑进行组合，获得不需设置死区时间即可构成无穿通电流出现的功率驱动级；通过所述输出电压比较单元的基准电压、上升阈值和下降阈值检测栅极电压的上升和下降的分段驱动点，避免所述分段驱动点落在米勒电容充放电时间内；通过所述预驱动级的上拉电流源I0和下拉电流沉I1及所述输出电压比较单元的基准电压控制栅极电压的上升时间和下降时间，降低对所驱动的容性负载变化的敏感度。

本实施例的栅驱动电路工作原理和分段驱动方法为：在DRV为低，开关控制信号SW使能允许三态补偿驱动级输出为高时，上拉电流源I0开通，下拉电流沉I1关断，DRV电压受上拉电流源I0对推挽级输入端充电而逐渐上升，当V(DRV)>VREF，输出电压比较单元输出低电平逻辑开关控制信号，控制三态补偿驱动级，快速对DRV端口负载补偿性充电，加速DRV端口电压上升；在DRV为高，开关控制信号SW使能允许三态补偿驱动级输出为低时，上拉电流源I0关断，下拉电流沉I1开通，DRV电压受下拉电流沉I1对推挽级输入端放电而逐渐下降，当V(DRV)<Vhys，输出电压比较单元输出高电平逻辑开关控制信号，控制所述三态补偿驱动级，快速对DRV端口负载补偿性放电，加速DRV端口电压下降。

设定推挽级第一输入端节点电容为Cin，推挽级的NMOS管的栅源电容和栅漏电容分别为Cngs和Cngd，PMOS管的栅源电容和栅漏电容分别为Cpgs和Cpgd，DRV端口负载电容为CL，则有：

$\mathrm{Cin}=\mathrm{Cngd}+\mathrm{Cpgd}+\frac{(\mathrm{Cngs}+\mathrm{Cpgs})\&times;\mathrm{CL}}{\mathrm{Cngs}+\mathrm{Cpgs}+\mathrm{CL}}$

$\mathrm{Cngd}+\mathrm{Cpgd}+\frac{1}{2}(\mathrm{Cngs}+\mathrm{Cpgs})<\mathrm{Cin}<\mathrm{Cngd}+\mathrm{Cpgd}+\mathrm{Cngs}+\mathrm{Cpgs}---\left(1\right)$

通常作为CL主要来源部分的绝缘栅功率开关器件的输入电容达到数十皮法，甚至纳法量级，远大于推挽级第一输入端节点电容Cin。则有：

Cin≤Cngd+Cpgd+Cngs+Cpgs＜＜CL(2)

由(1)和(2)式可知，Cin在量级和范围上都较在应用中的CL要小。

通过上拉电流源I0和下拉电流沉I1对Cin充电或放电，设定功率管栅极信号的上升时间和下降时间，必须满足以下两个条件：

条件一：

在DRV被拉高期间，推挽级在有效工作的DRV输出范围0～VREF+Vgsn内，其输出阻抗为Ropp_n，三态驱动级在有效工作的DRV输出范围VREF+Vgsn～VDD内，其输出阻抗为Rott_p，满足

$\mathrm{Rott}\_p*\mathrm{CL}<<\mathrm{Ropp}\_n*\mathrm{CL}<\frac{\mathrm{VREF}+\mathrm{Vgsn}}{I0}\mathrm{Cin}\&ap;t_r---\left(3\right)$

条件二：

在DRV被拉低期间，推挽级在有效工作的DRV输出范围Vhys+Vgsp～VDD内，其输出阻抗为Ropp_p，三态驱动级在有效工作的DRV输出范围0～Vhys+Vgsp内，其输出阻抗为Rott_n，满足

$\mathrm{Rott}\_n*\mathrm{CL}<<\mathrm{Ropp}\_p*\mathrm{CL}<\frac{\mathrm{VDD}-\mathrm{Vhys}-\mathrm{Vgsp}}{I1}\mathrm{Cin}=t_f---\left(4\right)$

其中，Vgsn和Vgsp分别为推挽级NMOS管和PMOS管的栅源电压。

从(3)和(4)式可知，在不同输入电容的绝缘栅功率开关器件下，上拉电流源I0和下拉电流沉I1对Cin充电或放电，功率管栅极信号的上升时间tr和下降时间tf变化范围较为集中。依此，dv/dt，di/dt值范围也较为集中，不同输入电容绝缘栅功率开关器件的选用范围更宽。

在工艺参数已知的情况下，通过设定VREF、上拉电流源I0和下拉电流沉I1即可设定功率开关单元上升时间t_r和下降时间t_f。

图4显示为本发明的功率管栅驱动电路的一个优选的实施方案，所述功率管栅驱动电路实施案例具体连接关系如图4所示：

所述预驱动级的上拉受控电流源由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四NMOS管MN4和第二电流源I2构成。所述下拉受控电流沉由第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四PMOS管MP4和第一电流源I3构成。所述推挽级由第五NMOS管MN5和第五PMOS管MP5构成。MP1、MP2和MP3的源极与MN5管的漏极连接到电源VDD，MP1、MP4、MN1和MN4的栅极连接到预驱动级输入端SW；MP1的漏极、MP2的漏极和栅极、MP3的栅极和MN4的漏极连接在一起；MN4管的源极连接至电流源I2的正向端，I2的负相端连接至地；MP3的漏极、MN3的漏极、MN5管和MP5管的栅极连接在一起；MN1、MN2、MN3和MP4管的漏极与MN2和MN3管的栅极连接在一起；MP4管的源极与I3的负相端连接，I3的正相端与电源VDD连接；MN1、MN2和MN3的源极与MP5管的漏极连接到地；MN5管源极和MP5管的源极连接至预驱动级输出端DRV。

所述输出电压比较单元由第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第七NMOS管MN7、第八NMOS管MN8和第九NMOS管MN9构成，为一施密特触发器。MP7、MP8、MN7和MN8管的栅极连接至预驱动级的输出端DRV；MP7漏极和MP9、MP8的源极连接在一起；MP8和MN8管的漏极、MP9和MN9的栅极连接在一起；MN8和MN9的源极与MN7的漏极连接在一起；MP9的漏极和MN7的源极连接至地；MP7的源极和MN9的漏极连接至电源VDD。

所述三态补偿驱动级由第六PMOS管MP6、第十PMOS管MP10、第十一PMOS管MP11、第六NMOS管MN6、第十NMOS管MN10和第十一NMOS管MN11构成。MP6和MN6的栅极与开关控制信号SW连接在一起；MP6和MN6的漏极、MP10和MN10的栅极连接在一起；MP11和MN11的栅极与所述输出电压比较单元的第二输出端相连；MP11和MN11的漏极与预驱动级的输出端DRV连接在一起；MP10的漏极和MP11的源极连接在一起；MN11的源极和MN10的漏极连接在一起；MP6和MP10的源极连接到电源VDD；MN6和MN10的源极连接到地。

上述功率管栅驱动电路的动作关系如图5所示，在T1时刻，开关控制信号SW翻转为高，开启MN1和MN4管，关断MP1和MP4管，MP3管镜像MP2管中流过的I2电流，对MN5和MP5管的栅极充电，MP4管将I1流到MN2管的通道断开，并在MN1对MN2和MN3栅极快速放电作用下，关断MN3管，停止对MN5和MP5管的栅极放电。T1至T2时间内，MN5和MP5的栅极电压从零电位逐渐升高，T2时刻，开启MN5管，并对DRV端口负载电容充电。在开关控制信号SW翻转为高时，同时还开启MN6管，关断MP6管，将MP10和MN10的栅极拉低，开启MP10管，关断MN10管。T3时刻，DRV电压信号上升至MP7、MP8、MP9、MN7、MN8和MN9构成的施密特触发器上升阈值，施密特触发器输出低电平信号，开启MP11管，关断MN11管，三态补偿驱动级开始对DRV端口快速补偿充电，直到T4时刻，DRV信号被充分拉高至VDD为止。

在T5时刻，开关控制信号SW翻转为低，开启MP1和MP4管，关断MN1和MN4管，MN3管镜像MN2管中流过的电流I1，对MN5和MP5管的栅极放电，MN4管将I2流到MP2管的通道断开，并在MP1对MP2和MP3栅极快速放电作用下，关断MP3管，停止对MN5和MP5管的栅极充电。T5至T6时间内，MN5和MP5的栅极电压从VDD逐渐降低，T6时刻，开启MP5管，并对DRV端口负载电容放电。在开关控制信号SW翻转为低时，同时还开启MP6管，关断MN6管，将MP10和MN10的栅极拉高，开启MN10管，关断MP10管。T7时刻，DRV电压信号下降至所述施密特触发器下降阈值，施密特触发器输出高电平信号，开启MN11管，关断MP11管，三态补偿驱动级开始对DRV端口快速补偿放电，直到T8时刻，DRV信号被充分拉低至GND为止。

图6显示为本发明上述实施方案的功率管栅驱动电路驱动功率MOS管的效果图，由图6可以看出，在图5的T2和T3、T6和T7时间内，存在对米勒电容充放电形成的米勒平台电压，其中，COUT为输出电压比较单元输出信号。

如上所述，本实施例提供一种功率管栅驱动电路及分段驱动方法，所述功率管栅驱动电路用于驱动绝缘栅功率开关器件，包括：预驱动级，用于接收开关控制信号SW及输出驱动信号DRV，并控制所述驱动信号DRV的上升时间及下降时间，以初步开启或关断绝缘栅功率开关器件；输出电压比较单元，用于将所述预驱动级输出的驱动信号DRV电压与设定阈值比较后，输出开关控制信号；以及三态补偿驱动级，用于在所述开关控制信号SW的使能作用及所述输出电压比较单元输出的开关控制信号作用下对驱动输出端口补偿性充电或放电，加速驱动输出端口上拉或下拉，以充分开启或关断绝缘栅功率开关器件。本发明的驱动电路可规避驱动电路末级驱动支路出现大的穿通电流，减小栅驱动电路的损耗，提高系统效率，且安全可靠；结构简单、所需器件类型较少、不需要电阻和电容器件，减小了其版图面积和成本；栅极充放电速度受负载变化影响小，功率管栅极电压上升时间和下降时间相对稳定，适用容性负载范围宽；利用功率驱动级的输入节点电容得到所需的栅极上升时间和下降时间，在较小的芯片面积下，实现降低EMI效果。该电路和功率开关器件集成构成的功率开关单元在应用时无需额外设计驱动电路，极大降低功率开关应用设计的复杂性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (17)

1.一种功率管栅驱动电路，用于驱动绝缘栅功率开关器件，其特征在于，包括：

预驱动级，用于接收开关控制信号及输出驱动信号，并控制所述驱动信号的上升时间及下降时间，以初步开启或关断绝缘栅功率开关器件；

输出电压比较单元，用于将所述预驱动级输出的驱动信号电压与设定阈值比较后，输出控制三态补偿驱动级开关的信号；以及

三态补偿驱动级，用于在所述开关控制信号的使能作用及所述输出电压比较单元输出的开关控制信号作用下对驱动输出端口补偿性充电或放电，加速驱动输出端口上拉或下拉，以充分开启或关断绝缘栅功率开关器件。

2.根据权利要求1所述的功率管栅驱动电路，其特征在于：所述预驱动级具有第一输入端、第二输入端、第一输出端和第二输出端，其中，所述第一输入端作为功率管栅驱动电路的开关控制信号输入端，所述第二输入端连接供电电源，所述第一输出端作为功率管栅驱动电路的驱动信号输出端，所述第二输出端连接电源地。

3.根据权利要求2所述的功率管栅驱动电路，其特征在于：所述预驱动级包括一个上拉电流源、一个下拉电流沉及一个推挽级；所述上拉电流源和下拉电流沉均包括有控制端、第一输入端、第一输出端和第二输出端；所述推挽级包括有第一输入端、第二输入端、第一输出端和第二输出端；其中：

所述上拉电流源和下拉电流沉的控制端相连，作为预驱动级的第一输入端；

所述上拉电流源、下拉电流沉的第二输入端与推挽级的第二输入端相连，作为预驱动级第二输入端；

所述上拉电流源第一输出端、下拉电流沉第一输出端和推挽级的第一输入端相连；

所述上拉电流源第二输出端、下拉电流沉第二输出端和推挽级的第二输出端连接，作为预驱动级第二输出端。

4.根据权利要求3所述的功率管栅驱动电路，其特征在于：所述推挽级包括一个NMOS管和一个PMOS管；其中，所述NMOS管和PMOS管的栅极连接，作为推挽级第一输入端；所述NMOS管和PMOS管的源极连接，作为推挽级第一输出端；所述NMOS管的漏极作为推挽级第二输入端，PMOS管的漏极作为推挽级第二输出端。

5.根据权利要求3或4所述的功率管栅驱动电路，其特征在于：其特征在于，所述预驱动级在功率管栅驱动电路的开关控制信号作用下，开通上拉电流源，关断下拉电流沉，对推挽级第一输入端节点电容充电，拉升推挽级第一输出端节点电压，开通绝缘栅功率开关管；或关断上拉电流源，开通下拉电流沉，对推挽级第一输入端节点电容放电，拉低推挽级第一输出端节点电压，关断绝缘栅功率开关管。

6.根据权利要求1所述的功率管栅驱动电路，其特征在于：所述输出电压比较单元具有第一输入端、第二输入端、第三输入端、第一输出端和第二输出端；其中，所述第一输入端与一个基准电压相连，第二输入端与所述预驱动级的第一输出端相连，第三输入端连接至电源，第一输出端与所述三态补偿驱动级的第二输出端相连，第二输出端连接至电源地。

7.根据权利要求6所述的功率管栅驱动电路，其特征在于：所述输出电压比较单元包括一个迟滞比较器。

8.根据权利要求1所述的功率管栅驱动电路，其特征在于：所述输出电压比较单元具有第一输入端、第二输入端、第一输出端和第二输出端；其中，所述设定阈值由所述输出电压比较单元内部产生，第一输入端与所述预驱动级的第一输出端相连，第二输入端连接至电源，第一输出端与所述三态补偿驱动级的第二输出端相连，第二输出端连接至电源地。

9.根据权利要求8所述的功率管栅驱动电路，其特征在于：所述输出电压比较单元包括一个施密特触发器。

10.根据权利要求1所述的功率管栅驱动电路，其特征在于：所述设定阈值包括上升阈值和下降阈值，所述下降阈值为输出电压比较单元的滞回电压值；其中，驱动输出端电压高于上升阈值，输出电压比较单元输出为低，控制三态补偿输出级输出为高；驱动输出端电压低于下降阈值，输出电压比较单元输出为高，控制三态补偿输出级输出为低。

11.根据权利要求10所述的功率管栅驱动电路，其特征在于：所述上升阈值高于应用中绝缘栅功率开关器件的米勒平台电压，所述下降阈值低于应用中绝缘栅功率开关器件的米勒平台电压。

12.根据权利要求1所述的功率管栅驱动电路，其特征在于：所述三态补偿驱动级具有第一输入端、第二输入端、第三输入端、第一输出端和第二输出端；其中，所述第一输入端与所述预驱动级的第一输入端相连，第二输入端与所述输出电压比较单元的第一输出端相连，第三输入端连接至电源，第一输出端与所述预驱动级的第一输出端相连，第二输出端连接至电源地。

13.根据权利要求1所述的功率管栅驱动电路，其特征在于：所述三态补偿驱动级包括输出高，输出低和高阻三种状态；其中，栅驱动开关控制信号使能允许三态补偿驱动级输出高，且输出电压比较单元输出为低时，三态补偿驱动级输出为高；栅驱动开关控制信号使能允许三态补偿驱动级输出低，且输出电压比较单元输出为高时，三态补偿驱动级输出为低。

14.一种功率管栅分段驱动方法，其特征在于，包括步骤：

通过预驱动级接收开关控制信号及输出驱动信号，并控制所述驱动信号的上升时间及下降时间，以初步开启或关断绝缘栅功率开关器件；

通过输出电压比较单元将所述预驱动级输出的驱动信号电压与设定阈值比较后，输出控制三态补偿驱动级开关的信号；

通过三态补偿驱动级在所述开关控制信号的使能作用及所述输出电压比较单元输出的开关控制信号作用下对驱动输出端口补偿性充电或放电，加速驱动输出端口上拉或下拉，以充分开启或关断绝缘栅功率开关器件。

15.根据权利要求14所述的功率管栅分段驱动方法，其特征在于：

将所述预驱动级的推挽结构与三态补偿驱动级的三态逻辑进行组合，获得不需设置死区时间即可构成无穿通电流出现的功率驱动级。

16.根据权利要求14所述的功率管栅分段驱动方法，其特征在于：

通过所述输出电压比较单元的基准电压、上升阈值和下降阈值检测栅极电压的上升和下降的分段驱动点，避免所述分段驱动点落在米勒电容充放电时间内。

17.根据权利要求14所述的功率管栅分段驱动方法，其特征在于：

通过所述预驱动级的上拉电流源和下拉电流沉及所述输出电压比较单元的基准电压控制栅极电压的上升时间和下降时间，降低对所驱动的容性负载变化的敏感度。