CN110308759A - 一种新型电平移位器电路 - Google Patents

Abstract

本发明公开了一种新型电平移位器电路，包括输入反相器、输出反相器、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管；其中，第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管构成虚拟电流镜；第四PMOS管、第五PMOS管、第三NMOS管、第四NMOS管构成辅助电流镜；优点是虚拟电流镜能够将输出反相器输入端充电到高压区电压幅值，消除输出反相器输入端上的电压降问题，减少输出反相器上存在的静态功耗；辅助电流镜能够辅助输出反相器输入端电荷泄放到地电位；实验证明，在SMIC 40nm工艺下，在低压输入信号为0.3V，高压输出信号为1.1V时，本发明电平移位器能够相比传统电流镜结构降低89倍静态功耗。

Description

一种新型电平移位器电路

技术领域

本发明涉及一种新型电平移位器电路。

背景技术

在SoC设计中，通常可以看到系统中含有两个或者多个电压域。为了确保在复杂的电压域划分下系统工作的可靠性，需要一款鲁棒性极高，电压转化范围广泛的电平移位器(Level shifter)，并负责将多个电压域之间的信号进行转化。当低压区电平处在亚阈值范围(<0.4V)时，将亚阈值信号转化到标准的工作电压将会遇到许多挑战。

根据电平移位器采用的拓扑结构，电平移位器可以分为差分互补结构和电流镜结构。其中，差分互补结构在输入低压信号处在亚阈值电平范围时将会出现转化失效的问题。目前，电流镜结构电平移位器因为能够成功将亚阈值信号转化到高电平信号，已受到业界广泛关注。传统的基于电流镜结构的电平移位器的示意图如图1所示。该结构包含低压区反相器I1，输出端反相器I2、I3，NMOS管MN1和MN2，PMOS管MP1、MP2和MP3。图中，低压区电压VDDL和高压区电压VDDH分属于两个不同的电压域。传统电平移位器结构中，输入信号IN为低压区信号，其最高电平幅度为VDDL。输入信号IN经过反相器I1之后得到IN的互补信号INL，INL具有和IN相反的逻辑值。连接关系上，MN1、MN2、MP1、MP2和MP3构成电流镜结构。MN1和MP3、MP1所在的支路称为电流镜的源电流支路，而MN2和MP2所在支路称为电流镜的镜像电流支路。当源电流支路存在源电流时，电流镜的镜像电流支路将产生镜像电流，而当源电流支路没有源电流时，镜像电流支路也将失去镜像电流。其中，源电流支路的MP3将额外起到截断待机电流，降低待机功耗的目的。传统电流镜结构的电平移位器具体工作方式如下：

当输入信号IN为逻辑0时，MN1截止，电流镜的源电流被截断，因此镜像电流也被截断。此时，IN的互补信号INL为逻辑1。由于不存在镜像电流通过MP2对节点A进行充电，节点A将会受到MN2的泄放作用，而逐步泄放到地电位。随后，再经过I2和I3所在两级反相器输出后，将得到处在地电位的输出信号Z；当输入信号IN为逻辑1时，MN1导通，源电流和镜像电流都存在。由于IN的互补输入信号INL为逻辑0，MN2截止，镜像电流将完成对A点的充电。最终，节点A的电平将通过两级反相器输出到高电压输出Z上，且输出Z的电平幅值和高压区电压VDDH一致。

注意到在MP1和MN1中间插入的MP3，其作用在于：当输入信号IN为逻辑1时，经由MP2的镜像电流将会对节点A进行充电。当A点电位被充电到足够高时，MP3将会关断，从而截断电流镜源电流。然而，MP3的引入却带来额外的问题。在节点A的电位逐步提升的过程中，MP3逐步关断，电流镜的源电流也会逐步减少，导致流经MP2的镜像电流也在下降。最终导致MP2对A点的充电电流在A点电位还没有到达高压电压的幅值VDDH时就已经停止。换言之，节点A无法充电到理想的VDDH，并存在一定的电压降。当节点A上出现电压降时，与其相连的输出反相器I2上将会出现较大的泄漏电流，使得电路的静态功耗增加。文献Zhou J,AnUltra-Low Voltage Level Shifter Using Revised Wilson Current Mirror for Fastand Energy-Efficient Wide-Range Voltage Conversion from Sub-Threshold to I/OVoltage[J].IEEE Transactions on Circuits and Systems I:Regular Papers,2015,62(3):697-706，证明在180nm工艺尺寸下，节点A上存在0.3V左右的电压降，如图2所示。

因节点A上存在电压降，与节点A相连的输出反相器I2的静态功耗在不同工艺尺寸下均表现出几十甚至几百纳瓦级别的量级，这对于低功耗的设计需求来说是非常庞大的。鉴此，设计一种可以低功耗的电平移位器具有重要意义。

发明内容

本发明所要解决的技术问题是提供一种可以大大降低传统电流镜结构的电平移位器的静态功耗的新型电平移位器电路。

本发明解决上述技术问题所采用的技术方案为：

一种新型电平移位器电路，包括：低压输入信号端，输入信号将连接到该低压输入信号端；高压输出信号端，电压提升后的输出信号从该端口输出；存在两个供电电压，分别是低压区电压和高压区电压，其中低压区电压的电压值小于高压区供电的电压值；输入反相器，具有输入端和输出端，其中所述低压输入信号端和所述输入反相器的输入端连接，所述输入反相器由低压区电压进行供电；输出反相器，具有输入端和输出端，其中所述高压输出信号端和所述输出反相器的输出端连接，所述输出反相器由高压区电压供电；第一NMOS管，第二NMOS管，第三NMOS管，第四NMOS管，第一PMOS管，第二PMOS管，第三PMOS管，第四PMOS管，第五PMOS管；

所述第一NMOS管的栅极和输入反相器的输出端相连，所述第一NMOS管、所述第二NMOS管和所述第四NMOS管的源极均接地，所述第一PMOS管、所述第四PMOS管和所述第五PMOS管的源极和所述高压区电压相连；所述第二NMOS管的栅极和所述第四NMOS管的栅极与所述低压输入信号端相连；所述第一NMOS管的漏极、所述第二PMOS管的栅极、所述第二PMOS管的漏极、所述第三PMOS管的栅极和所述第四PMOS管的漏极相连；所述第一PMOS管的漏极和所述第二PMOS管的源极相连；所述第三PMOS管的漏极、所述第一PMOS管的栅极、所述第二NMOS管的漏极、所述第三NMOS管的栅极和所述输出反相器的输入端相连；所述第四PMOS管的栅极、所述第五PMOS管的栅极、所述第五PMOS管的漏极和所述第三NMOS管的漏极相连；所述第一PMOS管、所述第二PMOS管、所述第三PMOS管、所述第一NMOS管和所述第二NMOS管构成虚拟电流镜；所述第四PMOS管、所述第五PMOS管、所述第三NMOS管、所述第四NMOS管构成辅助电流镜；

所述虚拟电流镜特征在于，在所述低压输入信号为逻辑0时，所述虚拟电流镜能够将所述输出反相器的输入端充电到具有和所述高压区电压相同的幅值，避免在所述输出反相器的输入端上出现电压降现象；同时，在所述低压输入信号为逻辑0时，所述第一PMOS管的漏极电位以及所述第三PMOS的栅极电位都将逐步降低。并在所述输出反相器的输入端充电到具有和高压区电压相同的幅值时，通过所述第一PMOS管和所述第二NMOS管截断所述虚拟电流镜的静态电流；

所述辅助电流镜特征在于，在所述低压输入信号为逻辑1时，能够对所述第三PMOS管的栅极进行充电，截断所述第三PMOS管对所述输出反相器输入端的充电电流，从而辅助所述第二NMOS管完成对所述输出反相器的输入端的电荷泄放；同时，当且仅当所述输入低压信号为逻辑1，且所述输出反相器的输入端为逻辑1时，才将对所述第三PMOS管的栅极进行充电；当所述第二NMOS管完成对所述输出反相器的输入端的放电工作后，通过所述第三NMOS管，截断所述辅助电流镜的静态电流，停止对所述第三PMOS管的栅极的充电；

与现有技术相比，本发明的优点在于在原有电流镜结构电平移位器的基础上，修改原电流镜结构(图1)中，反馈控制MP3晶体管的连接关系，从而修正在传统电流镜结构中节点A上存在的电压降问题。使用时，所述输入信号连接到所述低压输入信号端。当所述低压输入信号为逻辑0时，所述输入反相器输出逻辑1，所述第一NMOS管、所述第一PMOS管和所述第二PMOS管将在所述第三PMOS管上产生镜像电流，并对所述输出反相器的输入端进行充电。当所述输出反相器的输入端电位逐渐升高时，所述第一PMOS管将逐渐关断，导致所述第一PMOS管的漏极电位下降，并降低所述第三PMOS管的镜像电流。然而，注意到所述第三晶体管的栅极正在通过所述第一NMOS管进行电荷泄放。因此，所述第三PMOS管的栅极电位下降，并逐步导通所述第三PMOS管，维持对所述输出反相器输入端的充电电流。最终，所述输出反相器的输入端电位将逐步升高，并且能达到和所述高压区电压相同的幅值，所述输出反相器输出逻辑1，并成功消除传统电流镜结构中存在的电压降问题；当所述输出反相器的输入端电位达到所述高压区电压幅值时，所述第三PMOS管的栅极电压将处在地电位，并且所述第一PMOS管将处在截断状态，达到消除所述虚拟电流镜的静态电流的目的。

当所述输入信号为逻辑1时，所述输入反相器输出逻辑0，所述第一NMOS管处在截断状态；此时输出反相器输入端电位处在所述高压区电压幅值(逻辑1)，所述辅助电流镜将在所述第五PMOS管，所述第三NMOS管和所述第四NMOS管上产生所述辅助电流镜的源电流，并在所述第四PMOS管上产生所述辅助电流镜的镜像电流。该镜像电流将对所述第三PMOS管的栅极进行充电，由于所述第一NMOS管处在截断状态，所述第三PMOS管的栅极将被充电到高压区电压幅值，并因此关断所述第三PMOS管；同时，由于所述第二NMOS管处在导通状态，能够对所述输出反相器的输入端进行电荷泄放；最终，所述输出反相器的输入端电荷被泄放到零，所述输出反相器输出逻辑0；当所述输出反相器的输入端电荷泄放为零后，所述第三NMOS管处在截断状态，所述辅助电流镜的源电流和镜像电流也将处在截断状态，达到消除所述辅助电流镜的静态电流的目的。

采用SMIC 40nm CMOS工艺，将本发明的新型电平移位器电路与现有的传统电流镜结构电平移位器电路分别进行版图定制和比较，结果表明，本发明的电平移位器电路在输入信号幅值为0.3V，输出信号幅值为1.1V时，静态功耗比传统结构降低89倍。

附图说明

图1为现有的电流镜结构电平移位器的原理框图；

图2为现有的电流镜结构电平移位器内部节点A上的电压降示意图；

图3为使用本发明的新型电平移位器的实施示意图；

图4为使用本发明的新型电平移位器的仿真波形图。

具体实施方式

以下结合附图实施例对本发明作进一步详细描述。

在下文阐述的实施实例中，PMOS管和NMOS管均采用，但不仅限于，标准阈值电压MOS器件。

图3是体现本发明的新型电平移位器的原理图，包括输入反相器I1，输出反相器I2，第一PMOS管MP1，第二PMOS管MP2，第三PMOS管MP3，第四PMOS管MP4，第五PMOS管MP5，第一NMOS管MN1，第二NMOS管MN2，第三NMOS管MN3，第四NMMOS管MN4；输入反相器I1的输入端和低压输入信号IN相连，输入反相器的互补输出信号标记为INL；输出反相器I2的输入端标记为A，输出反相器I2的输出端和高压输出信号Z相连；输入反相器I1的供电电压连接低压区电压VDDL，输出反相器I2的供电电压连接高压区电压VDDH。

第一NMOS管MN1的栅极和输入反相器的输出端INL相连，第一NMOS管MN1、第二NMOS管MN2和第四NMOS管MN4的源极均接地，第一PMOS管MP1、第四PMOS管MP4和第五PMOS管MP5的源极和高压区电压VDDH相连，第二NMOS管MN2的栅极和第四NMOS管MN4的栅极与低压输入信号IN相连，第一NMOS管MN1的漏极、第二PMOS管MP2的栅极、第二PMOS管MP2的源极、第三PMOS管MP3的栅极和第四PMOS管MP4的漏极相连(标记为“B”)，第一PMOS管MP1的漏极和第二PMOS管MP2的源极相连(标记为“AO”)，第三PMOS管MP3的漏极、第一PMOS管MP1的栅极、第二NMOS管MN2的漏极、第三NMOS管MN3的栅极和输出反相器I2的输入端相连(标记为“A”)，所述第四PMOS管MP4的栅极、第五PMOS管MP5的栅极、第五PMOS管MP5的漏极和第三NMOS管MN3的漏极相连(标记为“BL”)；第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第一NMOS管MN1和第二NMOS管MN2构成虚拟电流镜，第四PMOS管MP4、第五PMOS管MP5、第三NMOS管MN3、第四NMOS管MN4构成辅助电流镜。

图4是图3所示实施实例在低压输入信号IN和低压区电压VDDL的幅值为0.3V，高压输出信号Z和高压区电压VDDH的幅值为1.1V时，本发明将输入信号IN转化到输出信号Z时的仿真图形，图中详细标注输入信号IN，输出信号Z以及在上述实施实例原理图中的内部节点的电压幅值。具体的，这些内部节点包括，内部节点A，内部节点B，内部节点AO和内部节点BL。

当低压输入信号为逻辑0时，输出反相器输出INL为逻辑1，第一NMOS管MN1、第一PMOS管MP1和第二PMOS管MP2将在第三PMOS管MP3上产生镜像电流，并对输出反相器I2的输入端(即内部节点A)进行充电。当输出反相器I2的输入端电位逐渐升高时，第一PMOS管MP1将逐渐关断，导致第一PMOS管MP1的漏极(即内部节点AO)电位下降，并降低第三PMOS管MP3的镜像电流。然而，注意到第三PMOS管MP3的栅极(即内部节点B)正在通过第一NMOS管MN1进行电荷泄放。因此，第三PMOS的MP3栅极电位继续下降，并逐步导通第三PMOS管MP3，维持对输出反相器I2输入端的充电电流。最终，输出反相器I2的输入端电位将逐步升高，并且能达到和所述高压区电压VDDH相同的幅值，输出反相器I2输出逻辑1，并成功消除传统电流镜结构中存在的电压降问题；当输出反相器I2的输入端电位达到所述高压区电压VDDH幅值时，第三PMOS管MP3的栅极电压将处在地电位，并且第一PMOS管MP1将处在截断状态，达到消除虚拟电流镜的静态电流的目的。

当低压输入信号IN为逻辑1时，输入反相器I1输出逻辑0，第一NMOS管MN1处在截断状态；此时输出反相器I2输入端电位处在所述高压区电压VDDH幅值(逻辑1)，辅助电流镜将在第五PMOS管MP5，第三NMOS管MN3和第四NMOS管MN4上产生辅助电流镜的源电流，并在第四PMOS管MP4上产生辅助电流镜的镜像电流。该镜像电流将对第三PMOS管MP3的栅极进行充电，由于第一NMOS管MN1处在截断状态，第三PMOS管MP3的栅极将被充电到高压区电压VDDH幅值，并因此关断所述第三PMOS管MP3；同时，由于第二NMOS管MN2处在导通状态，能够对输出反相器I2的输入端进行电荷泄放；最终，输出反相器I2的输入端电荷被泄放到零，输出反相器输出逻辑0；当输出反相器I2的输入端电荷泄放为零后，第三NMOS管MN3处在截断状态，所述辅助电流镜的源电流和镜像电流也将处在截断状态，达到消除所述辅助电流镜的静态电流的目的。

Claims (12)

1.一种新型电平移位器电路，包括：

低压输入信号端，输入信号将连接到该低压输入信号端；高压输出信号端，电压提升后的输出信号从该端口输出；

存在两个供电电压，分别是低压区电压和高压区电压，其中低压区电压的电压值小于高压区供电的电压值；

输入反相器，具有输入端和输出端，其中所述低压输入信号端和所述输入反相器的输入端连接，所述输入反相器由低压区电压进行供电；

输出反相器，具有输入端和输出端，其中所述高压输出信号端和所述输出反相器的输出端连接，所述输出反相器由高压区电压供电；

第一NMOS管，第二NMOS管，第三NMOS管，第四NMOS管，第一PMOS管，第二PMOS管，第三PMOS管，第四PMOS管，第五PMOS管。

2.如权利要求1所述的新型电平移位器电路，其特征在于，所述第一NMOS管的栅极和输入反相器的输出端相连，所述第一NMOS管、所述第二NMOS管和所述第四NMOS管的源极均接地，所述第一PMOS管、所述第四PMOS管和所述第五PMOS管的源极和所述高压区电压相连。

3.如权利要求1所述的新型电平移位器电路，其特征在于，所述第二NMOS管的栅极和所述第四NMOS管的栅极与所述低压输入信号端相连。

4.如权利要求1所述的新型电平移位器电路，其特征在于，所述第一NMOS管的漏极、所述第二PMOS管的栅极、所述第二PMOS管的漏极、所述第三PMOS管的栅极和所述第四PMOS管的漏极相连。

5.如权利要求1所述的新型电平移位器电路，其特征在于，所述第一PMOS管的漏极和所述第二PMOS管的源极相连。

6.如权利要求1所述的新型电平移位器电路，其特征在于，所述第三PMOS管的漏极、所述第一PMOS管的栅极、所述第二NMOS管的漏极、所述第三NMOS管的栅极和所述输出反相器的输入端相连。

7.如权利要求1所述的新型电平移位器电路，其特征在于，所述第四PMOS管的栅极、所述第五PMOS管的栅极、所述第五PMOS管的漏极和所述第三NMOS管的漏极相连。

8.如权利要求1所述的新型电平移位器电路，其特征在于，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管、所述第一NMOS管和所述第二NMOS管构成虚拟电流镜；所述第四PMOS管、所述第五PMOS管、所述第三NMOS管、所述第四NMOS管构成辅助电流镜。

9.如权利要求8所述的新型电平移位器电路，其特征在于，所述虚拟电流镜特征在于，在所述低压输入信号为逻辑0时，所述虚拟电流镜能够将所述输出反相器的输入端充电到具有和所述高压区电压相同的幅值，避免在所述输出反相器的输入端上出现电压降现象。

10.如权利要求8所述的新型电平移位器电路，其特征在于，所述虚拟电流镜特征在于，在所述低压输入信号为逻辑0时，所述第一PMOS管的漏极电位以及所述第三PMOS的栅极电位都将逐步降低。并在所述输出反相器的输入端充电到具有和高压区电压相同的幅值时，通过所述第一PMOS管和所述第二NMOS管截断所述虚拟电流镜的静态电流。

11.如权利要求8所述的新型电平移位器电路，其特征在于，所述辅助电流镜特征在于，在所述低压输入信号为逻辑1时，能够对所述第三PMOS管的栅极进行充电，截断所述第三PMOS管对所述输出反相器输入端的充电电流，从而辅助所述第二NMOS管完成对所述输出反相器的输入端的电荷泄放。

12.如权利要求11所述的新型电平移位器电路，其特征在于，所述辅助电流镜特征在于，当且仅当所述输入低压信号为逻辑1，且所述输出反相器的输入端为逻辑1时，才将对所述第三PMOS管的栅极进行充电；当所述第二NMOS管完成对所述输出反相器的输入端的放电工作后，通过所述第三NMOS管，截断所述辅助电流镜的静态电流，停止对所述第三PMOS管的栅极的充电。