CN104410403A - 双电压亚阈值电平转换器 - Google Patents

Abstract

本发明属于集成电路技术领域，具体为一种亚阈值电平转换器。其结构包括一个输入反相器，一个电平转换电路，一个输出反相器。其中输入反相器用于产生两个互补的差分输入信号；电平转换电路用于实现输入信号从低电压到高电压的电平转换，输出反相器用于产生全摆幅的高压输出信号。本发明结构简单，能够有效的实现一个信号从亚阈值电压到高电压的电平转换。

Description

双电压亚阈值电平转换器

技术领域

本发明属于集成电路技术领域，具体涉及一种电平转换器(Level Shifter)。

背景技术

多电压阈(Multi-supply voltage domain)技术在片上芯片系统(System on chip, SoC)及多核计算结构中得到越来越广泛的应用。它通常将芯片划分成多个独立的电压阈或电压岛，每个电压阈下的模块根据其时序的要求工作在恰当的电源电压下。通常，对于时序关键的电压阈，它工作在高的电源电压下(VDDH)，以满足芯片对速度性能的要求；对于非关键的电压阈，它则工作在低的电源电压(VDDL)甚至亚阈值电源电压下，以降低芯片的功耗消耗和能量消耗。

电平转换器是多电压系统中一个必不可少的电路，它为各个不同的电压阈提供交互界面，保证信号在各个电压阈之间的传输。正常情况下，信号从高压阈转换到低压阈，普通的缓冲器(buffer)便可实现。但是，如果信号是从低压阈转换到高压阈，尤其是从亚阈值电压阈转换到高压阈，则需要更为复杂的电路。

传统的电平转换器如图1所示，它由一对交叉耦合的PMOS管，一对下拉NMOS管及提供差分输入的低压反相器构成。当输入IN从“0”跳变到VDDL时，M1管将节点OUTB电压下拉至“0”，再通过交叉耦合的PMOS对将输出OUT预充为高电平VDDH。由于低电压区工作的NMOS管提供的下拉电流，比高电压区工作的PMOS提供的上拉电流小几个数量级，导致上拉网络与下拉网络的竟争异常激烈，从而使得传统的电平转换器无法实现亚阈值信号的转换，并且产生很大的短路功耗。

2009年，B. Zhai 在杂志“IEEE Transaction on Very Large Scale Integration”中发表“Energy-efficient subthreshold processor design”，提出了一种多电源线的方法，实现了信号从0.2V到1.2V的转换。但是这种方法需要多个中间电源压，这会带来更多的功耗消耗，并且会增加芯片后端设计的复杂度。2010年，S. Lukemeier 在杂志“I EEE Transaction on Circuits and Systems II: Express Briefs ”中发表“A subthreshold to above-threshold level shifter comprising a Wilson current mirror ”，提出了一种采用威尔逊电流镜的电平转换电路，实现了输入信号从0.1V到1.0V的电平转换。但是，这种采用电流镜的方法消耗了大量的功耗。2012年，Y. Osaki在“IEEE journal of Solid-State Circuits(JSSC)”杂志上发表“A low-power level shifter with logic error correction for extremely low-voltage digital CMOS LSIs”，提出了一种带纠错功能的电平转换电路，实现了信号从0.23V到3V的电平转换，但是它是以牺牲芯片面积和速度性能为代价。针对这些问题，本发明提出了一种亚阈值电平转换器，它能有效的实现信号从亚阈值电压到正常工作电压的电平转换，并且它具有更快的速度，更低的能量消耗和更小的面积。

发明内容

本发明的目的在于提供一种速度快、能耗低、面积小的亚阈值电平转换器。

本发明提供的亚阈值电平转换器，包括：

一个输入反相器；它的电源电压由低电压阈电源提供，并且它的输入与整个电平转换器的输入相连。

一个电平转换电路；它包括两个反相器、一个PMOS交叉耦合对和两个电源开关PMOS管。其中，第一个反相器的输入与上一级输入反相器的输出相连，供电电源端则与交叉耦合对的第一个PMOS管的漏极相连；第二个反要器的输入与上一级输入反相器的输入相连，供电电源端则与交叉耦合对的第二个PMOS管的漏极相连；交叉耦合对的第一个PMOS管的栅极与第二个反相器的输出相连，而源极则与第一个电源开关管的漏极相连；交叉耦合对的第二个PMOS管的栅极与第一个反相器的输出相连，而源极则与第二个电源开关管的漏极相连；第一个电源开关管的栅极与第一个反相器的输出相连，而源极则与高电压阈电源相连；第二个电源开关管的栅极与第二个反相器的输出相连，而源极也与高电压阈电源相连。第一个反相器，交叉耦合对的第一个PMOS管和第一个电源开关管构成第一个电源反馈环；第二个反相器，交叉耦合对的第二个PMOS管和第二个电源开关管构成第二个电源反馈环。两个电源反馈环通过PMOS交叉耦合对相互作用，两个反相器的下拉NMOS管则分别作为两个反馈环的下拉网络。

一个输出反相器，它的电源电压由高电压阈电源提供，并用它的输入与电平转换电平的第二个反相器输出相连，它的输出则是整个电路的输出。

本发明提供的电平转换器，结构简单，能够有效的实现信号从亚阈值电压到正常工作电压的电平转换，并且它具有更快的速度，更低的能量消耗和更小的面积。

附图说明

图1是传统的电平转换电路。

图2是本发明的电路示意图。

图3是本发明进行操作时的波形示意图。

具体实施方式

本发明描述了一种亚阈值电平转换器，以下阐述本发明的设计思想及实例。

图2所示为本发明实现的亚阈值电平转换器的电路结构。NMOS管M1与PMOS管M2构成输入反相器。输入反相器的输入是IN，输出为INB，并且输入反相器的电源电压与低电压阈电源VDDL相连。NMOS管M3、M4和PMOS管M5、M6、M7、M8、M9、M10构成电路主体部分的电平转换电路。其中，M3和M5构成第一个反相器，它的输入与输入反相器的输出INB相连，输出则与结点NL相连，并且它的电源电压端与PMOS管M6的漏极相连；M4和M8构成第二个反相器，它的输入与输入反相器的输入IN相连，输出则与结点NR相连，并且它的电源电压端与PMOS管M9的漏极相连。

同时，PMOS管M6的栅极与结点NR相连，而源极则与PMOS管M7的漏极相连；PMOS管M9的栅极与结点NL相连，而源极则与PMOS管M10的漏极相连。即，M6与M9交叉耦合。而PMOS管M7与M10则是电平转换电路的两个电源开关管。其中，M7的栅极与结点NL相连，源极则与高电压阈电源VDDH相接；M10的栅极与结点NR相连，源极也同样与高电压阈电源VDDH相接。如此，PMOS管M5、M6、M7构成电平转换电路的第一个电源反馈环，而PMOS管M8、M9、M10则构成电平转换电路的第二个电源反馈环。两个电源反馈环通过交叉耦合的M6、M9相互作用，NMOS管M3、M4则分别是它们的下拉网络。

PMOS管M12与NMOS管M11则构成整个电路的输出反相器，它的输入与结点NR相连，而它的输出则与整个电路的输出相连，并且它的电源电压则由与电压阈电源VDDH相连。

图3所示为本发明实现的亚阈值电平转换器的波形操作示意图。当电路处于保持状态时，输入IN为“0”，INB为VDDL。此时，结点NL 会被下拉至“0”，而结点NR则通过第二个电源反馈环预充至一个中间电平(大约0.7倍的VDDH)。当输入IN从“0”跳变为VDDL时，INB则跳变为“0”。此时，NMOS管M3完全关断，PMOS管M5完全打开，而NMOS管M4和PMOS管M8则分别处于弱打开与弱关断状态。由于此时结点NR为一个高电平，而结点NL为“0”，则电源开关管M10与交叉耦合管M6被关断，电源开关管M7与交叉耦合管M9被打开，所以NR会被下拉管M4速度拉至于一个低电平。当结点NR的电压小于M10和M6的阈值电压时，M10和M6被开启。结点NR会通过第二个电源反馈环进行自行充电，而另一边，结点NL也会通过第一个电源反馈进行自行充电。当结点NL的电压大于M7和M9的阈值电压时，M7和M9被关断。因此，两个电源反馈环都被切断，则结点NR会被下拉管M4完全下拉至“0”,而结点NL则会处于一个中间电压值，这个电压值由通过M7与M3的亚阈值电流来决定，通常，它大约为VDDH的0.7倍。最后，下拉至“0”的结点NR通过输出反相器将输出OUT上拉为高电平VDDH。

当IN从VDDL跳变为“0”时，整个电路开始进入保持状态，此时，NMOS管M4完全关断，PMOS管M8完全打开，而NMOS管M3和PMOS管M5则分别处于弱打开与弱关断状态。由于此时结点NL为一个高电平，而结点NR为“0”，则电源开关管M7与交叉耦合管M9被关断，电源开关管M10与交叉耦合管M6被打开，所以NL会被下拉管M3速度拉至于一个低电平。当结点NL的电压小于M7和M9的阈值电压时，M7和M9被开启。结点NL会通过第一个电源反馈环进行自行充电，而另一边，结点NR也会通过第二个电源反馈进行自行充电。当结点NR的电压大于M10和M6的阈值电压时，M10和M6被关断。因此，两个电源反馈环都被切断，则结点NL会被下拉管M3完全下拉至“0”,而结点NR则会处于一个中间电压值，这个电压值由通过M10与M4的亚阈值电流来决定，通常，它也大约为VDDH的0.7倍。最后，上拉至高电平的结点NR通过输出反相器将输出OUT下拉为“0”。

Claims (3)

1. 一种亚阈值电平转换器，其特征在于包括：一个输入反相器、一个电平转换电路、一个输出反相器；

所述输入反相器，它的电源电压由低电压阈电源提供，并且它的输入与整个电平转换器的输入相连； 

所述电平转换电路，它包括：两个反相器、一个PMOS交叉耦合对和两个电源开关PMOS管；其中，第一个反相器的输入与上一级输入反相器的输出相连，电源端与交叉耦合对的第一个PMOS管的漏极相连；第二个反相器的输入与上一级输入反相器的输入相连，供电电源端与交叉耦合对的第二个PMOS管的漏极相连；交叉耦合对的第一个PMOS管的栅极与第二个反相器的输出相连，源极与第一个电源开关管的漏极相连；交叉耦合对的第二个PMOS管的栅极与第一个反相器的输出相连，源极与第二个电源开关管的漏极相连；第一个电源开关管的栅极与第一个反相器的输出相连，源极与高电压阈电源相连；第二个电源开关管的栅极与第二个反相器的输出相连，源极与高电压阈电源相连；第一个反相器、交叉耦合对的第一个PMOS管和第一个电源开关管构成第一个电源反馈环；第二个反相器、交叉耦合对的第二个PMOS管和第二个电源开关管构成第二个电源反馈环；两个电源反馈环通过PMOS交叉耦合对相互作用，两个反相器的下拉NMOS管分别作为两个反馈环的下拉网络；

所述输出反相器，它的电源电压由高电压阈电源提供，并用它的输入与电平转换电平的第二个反相器输出相连，它的输出则是整个电路的输出。

2. 根据权利要求1所述的亚阈值电平转换器，其特征在于：输入反相器的电源电压与低电压阈电源相连，电平转换电路与输出反相器的电源电压与高电压阈电源相连。

3. 根据权利要求1所述的亚阈值电平转换器，其特征在于：当输入从“0”跳变为一个低电压电平“1”时，输出产生一个高电压电平“1”；当输入跳回到“0”时，输出同样产生一个正常的“0”值。