CN106452076A - 电压控制方法、三分段驱动器以及驱动电路 - Google Patents

电压控制方法、三分段驱动器以及驱动电路 Download PDF

Info

Publication number
CN106452076A
CN106452076A CN201610856404.XA CN201610856404A CN106452076A CN 106452076 A CN106452076 A CN 106452076A CN 201610856404 A CN201610856404 A CN 201610856404A CN 106452076 A CN106452076 A CN 106452076A
Authority
CN
China
Prior art keywords
segment drivers
phase inverter
mos pipe
outfan
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610856404.XA
Other languages
English (en)
Other versions
CN106452076B (zh
Inventor
徐光煜
郑欣
陈友福
罗建军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI CHIPSTAR MICROELECTRONICS Ltd
Original Assignee
SHANGHAI CHIPSTAR MICROELECTRONICS Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI CHIPSTAR MICROELECTRONICS Ltd filed Critical SHANGHAI CHIPSTAR MICROELECTRONICS Ltd
Priority to CN201610856404.XA priority Critical patent/CN106452076B/zh
Publication of CN106452076A publication Critical patent/CN106452076A/zh
Application granted granted Critical
Publication of CN106452076B publication Critical patent/CN106452076B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0012—Control circuits using digital or numerical techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明涉及电子电路技术领域，公开了一种电压控制方法、三分段驱动器以及驱动电路。本发明中，电压控制方法，用于控制开关电源的高压MOS管的栅源电压，该电压控制方法包括：在电源电压至所述高压MOS管的开启电压VTH之间，采用强驱动，驱动高压MOS管从线性区导通状态进入饱和区导通状态；在VTH至亚阈值电压VTH‑之间，采用弱驱动，减缓高压MOS管中电流的变化率；其中，VTH‑比VTH的值小；在VTH‑至最低电势之间，采用强驱动，驱动高压MOS管完全截止。这样，可在兼顾过电压和EMC指标的同时，可以提高开关速度和减小死区时间，显著提升开关电源的效率。

Description

电压控制方法、三分段驱动器以及驱动电路
技术领域
本发明涉及电子电路技术领域，特别涉及一种电压控制方法、三分段驱动器以及驱动电路。
背景技术
随着电子产品的功能的增加以及对性能的更高追求，电源的功率越来越大，工作电压范围越来越宽，对电源的续航能力和封装形成更高的挑战，因此对电源的转换效率就有更高的要求，而影响电源效率的因素除了开关管和续流管的导通阻抗、电感的DCR(直流电阻)和电容的ESR(等效串联电阻)外，开关速度、死区时间等因素也很关键，而这些主要取决于驱动电路的设计。现有的驱动(DRIVER)电路采用强管驱动以提高开关的切换速度，减小死区时间，但开关的切换速度过快，意味着引线寄生电感中流过的电流变化速率增加，既带来了应用中电磁兼容(EMC)方面的问题，同时功率管漏源端还会出现严重的过电压现象，存在功率管被击穿的风险，特别是大电流应用的场合。
以降压DC-DC(BUCK)电源为例，一种典型的高压DC-DC降压电源结构如图1，MH为高压开关管(具体为HVNMOS)，ML为高压续流管(具体为HVNMOS)，高压开关管与高压续流管的开启电压为VTH，CH和CL分别为MH和ML的栅-漏寄生电容，LH和LL分别为MH和ML引线的寄生电感，MH管驱动端为HDRV，ML管驱动端为LDRV，SW为开关信号，VDD为恒定电源，输出电压值为Vdd，VIN为外部电源，PWM为脉冲宽度调制信号，D为二极管，DRIVE为驱动器，BOOT为自举升压电源，VOUT为开关电源输出端。对于ML管驱动电路的电源只需要内部低压LDO电源VDD即可，而对于MH管，为了减小MH管导通时的线性区导通阻抗，MH管在导通时栅源电压差需始终保持在恒定值，一般也设定在Vdd，由于MH管源端是与SW端相连，而开关信号是在0与VIN之间变换的，这就需要对MH管的栅极增加自举升压电路(Bootstrap Circuit)，此电路由外围自举电容CBOOT、隔离充电二极管D和电源VDD构成。
一个较为普遍的高压驱动电路结构如图2所示，PWM为输入脉宽调制信号，通过反相器I28、反相器I29、MPB(P沟道MOS管B)、MNB(N沟道MOS管B)控制ML管的开关，通过与非门I24、L-HLSHIFT3(第三低-高电平转换器)、反相器I25、I26、MPA、MNA控制MH管的开关，反相器I27、H-LLSHIFT3(第三高-低电平转换器)、或非门I28和反相器I30、与非门I24构成非交叠(non-overlap)结构，产生死区。
MH管和ML管的开关由MPA、MNA和MPB、MNB构成的反相器驱动，为了提高开关的速度，唯一可行的方法是增加反相器的驱动能力，但同时也使通过功率管的电流变化速率增加，导致功率管漏源端产生很强的过电压，严重时甚至使功率管发生击穿。因此功率管的开关速度无法得到有效提高。
发明内容
本发明实施方式的目的在于提供一种电压控制方法、三分段驱动器以及驱动电路，可在兼顾过电压和EMC指标的同时，提高开关速度和减小死区时间，显著提升开关电源的效率。
为解决上述技术问题，本发明的实施方式提供了一种电压控制方法，用于控制开关电源的高压MOS管的栅源电压，所述电压控制方法包括：
在电源电压至所述高压MOS管的开启电压VTH之间，采用强驱动，驱动所述高压MOS管从线性区导通状态进入饱和区导通状态
在所述VTH至亚阈值电压VTH-之间，采用弱驱动，减缓所述高压MOS管中电流的变化率；其中，所述VTH-比所述VTH的值小；
在所述VTH-至最低电势之间，采用强驱动，驱动所述高压MOS管完全截止。
本发明的实施方式还提供了一种三分段驱动器，用于驱动开关电源的高压MOS管；所述三分段驱动器包括：第一P沟道MOS管(MP11)、第二P沟道MOS管(MP12)、第三P沟道MOS管(MP13)、第一N沟道MOS管(MN11)、第二N沟道MOS管(MN12)、第三N沟道MOS管(MN13)与第四N沟道MOS管(MN14)；
所述第一P沟道MOS管(MP11)的源极连接于电源端，栅极连接于所述三分段驱动器的第一控制端，漏极与所述第二P沟道MOS管(MP12)的源极连接，所述第二P沟道MOS管(MP12)的漏极连接于所述三分段驱动器的驱动端，栅极连接于所述三分段驱动器的第二控制端；所述第三P沟道MOS管(MP13)的源极连接于所述电源端，栅极连接于所述第二控制端，漏极连接于所述驱动端；
所述第二N沟道MOS管(MN12)的漏极连接于所述驱动端，栅极连接于所述第二控制端，源极连接于所述第一N沟道MOS管(MN11)的漏极；所述第一N沟道MOS管(MN11)的栅极为所述三分段驱动器的第三控制端，源极连接于所述三分段驱动器的最低电势点；所述第三N沟道MOS管(MN13)的漏极连接于所述第二N沟道MOS管(MN12)的源极，栅极为所述三分段驱动器的第四控制端，源极连接于所述最低电势点；所述第四N沟道MOS管(MN14)的漏极连接于所述驱动端，栅极连接于所述第二控制端，源极连接于所述最低电势点。
本发明的实施方式还提供了一种驱动电路，用于驱动开关电源的高压开关管(MH)与高压续流管(ML)，所述驱动电路包括：第一三分段驱动器(301)、第二三分段驱动器(302)与非交叠单元(303)；
所述第一三分段驱动器(301)经所述非交叠单元(303)与所述第二三分段驱动器(302)连接；所述非交叠单元(303)用于产生死区；
所述第一三分段驱动器(301)，用于驱动所述高压开关管(MH)；其中，在所述第一三分段驱动器(301)的电源电压至所述高压开关管(MH)的开启电压VTH之间，采用强驱动，驱动所述高压开关管(MH)从线性区导通状态进入饱和区导通状态；在所述VTH至亚阈值电压VTH-之间，采用弱驱动，减缓所述高压开关管(MH)中电流的变化率；其中，所述VTH-比所述VTH的值小；在所述VTH-至所述第一三分段驱动器(301)的最低电势之间，采用强驱动，驱动所述高压开关管(MH)完全截止；
所述第二三分段驱动器(302)，用于驱动所述高压续流管(ML)；其中，在所述第二三分段驱动器(302)的电源电压至所述高压续流管(ML)的开启电压VTH之间，采用强驱动，驱动所述高压续流管(ML)从线性区导通状态进入饱和区导通状态；在所述VTH至亚阈值电压VTH-之间，采用弱驱动，减缓所述高压续流管(ML)中电流的变化率；其中，所述VTH-比所述VTH的值小；在所述VTH-至所述第二三分段驱动器(302)的最低电势之间，采用强驱动，驱动所述高压续流管(ML)完全截止。
本发明实施方式相对于现有技术而言，根据MOS管(高压开关管与高压续流管)的开关过程分别经历线性区、饱和区、亚阈值区和截止区四个工作区间的特点，将MOS管栅-源电压分三段控制，首先，在电源电压至MOS管的开启电压VTH之间，采用强驱动，驱动MOS管从线性区导通状态迅速进入饱和区导通状态；在VTH至亚阈值电压VTH-之间，采用弱驱动，减缓MOS管中电流的变化率；在VTH-至MOS管的驱动器的最低电势之间，采用强驱动，驱动MOS管完全截止；这样，可在兼顾过电压和EMC指标的同时，提高开关速度和减小死区时间，显著提升开关电源的效率。
附图说明
图1是现有技术中的高压DC-DC降压电源结构示意图；
图2是现有技术中的高压驱动电路结构示意图；
图3是本发明第一实施方式的驱动电路结构示意图；
图4是本发明第一实施方式中的驱动电路的每个工作周期的状态示意图；
图5是本发明第一实施方式中的电平转换器的主电路结构示意图；
图6是本发明第一实施方式中的电平转换器的高电平脉冲产生电路结构示意图；
图7是本发明第一实施方式中的电平转换器的工作过程和各关键节点电压波形图；
图8是本发明第二实施方式的驱动电路结构示意图；
图9是本发明第三实施方式的电压控制方法的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。
本发明的第一实施方式涉及一种驱动电路，用于驱动开关电源的高压开关管MH与高压续流管ML，该驱动电路具体结构如图3所示，包括：第一三分段驱动器301、第二三分段驱动器302与非交叠单元303。
第一三分段驱动器301经非交叠单元303与第二三分段驱动器302连接；非交叠单元303用于产生死区。
第一三分段驱动器301，用于驱动高压开关管MH；其中，在第一三分段驱动器301的电源电压至高压开关管MH的开启电压VTH之间，采用强驱动，驱动高压开关管MH从线性区导通状态迅速进入饱和区导通状态；在VTH至亚阈值电压VTH-之间，采用弱驱动，减缓高压开关管MH中电流的变化率；其中，VTH-比VTH的值小；在VTH-至第一三分段驱动器301的最低电势之间，采用强驱动，驱动高压开关管MH完全截止。
第二三分段驱动器302，用于驱动高压续流管ML；其中，在第二三分段驱动器302的电源电压至高压续流管ML的开启电压VTH之间，采用强驱动，驱动高压续流管ML从线性区导通状态迅速进入饱和区导通状态；在VTH至亚阈值电压VTH-之间，采用弱驱动，减缓高压续流管ML中电流的变化率；其中，VTH-比VTH的值小；在VTH-至第二三分段驱动器302的最低电势之间，采用强驱动，驱动高压续流管ML完全截止。
本发明实施方式相对于现有技术而言，根据MOS管(高压开关管与高压续流管)(高压开关管与高压续流管)的开关过程分别经历线性区、饱和区、亚阈值区和截止区四个工作区间的特点，将MOS管栅-源电压分三段控制，首先，在电源电压至MOS管的开启电压VTH之间，采用强驱动，驱动MOS管从线性区导通状态迅速进入饱和区导通状态；在VTH至亚阈值电压VTH-之间，采用弱驱动，减缓MOS管中电流的变化率；在VTH-至MOS管的驱动器的最低电势之间，采用强驱动，驱动MOS管完全截止；这样，可在兼顾过电压和EMC指标的同时，可以提高开关速度和减小死区时间，显著提升开关电源的效率。
具体地说，第一三分段驱动器(301)包括：第一P沟道MOS管(MP11)、第二P沟道MOS管MP12、第三P沟道MOS管MP13、第一N沟道MOS管MN11、第二N沟道MOS管MN12、第三N沟道MOS管MN13与第四N沟道MOS管MN14。
第一P沟道MOS管MP11的源极连接于第一三分段驱动器301的电源端，栅极连接于第一三分段驱动器301的第一控制端，漏极与第二P沟道MOS管MP12的源极连接，第二P沟道MOS管MP12的漏极连接于第一三分段驱动器301的驱动端HDRV，栅极连接于第一三分段驱动器301的第二控制端；第三P沟道MOS管MP13的源极连接于第一三分段驱动器301的电源端，栅极连接于第一三分段驱动器301的第二控制端，漏极连接于第一三分段驱动器301的驱动端HDRV。
第二N沟道MOS管MN12的漏极连接于第一三分段驱动器301的的驱动端，栅极连接于第一三分段驱动器301的第二控制端，源极连接于第一N沟道MOS管MN11的漏极；第一N沟道MOS管MN11的栅极为第一三分段驱动器301的第三控制端，源极连接于第一三分段驱动器301的最低电势点；第三N沟道MOS管MN13的漏极连接于第二N沟道MOS管MN12的源极，栅极为第一三分段驱动器301的第四控制端，源极连接于第一三分段驱动器301的最低电势点；第四N沟道MOS管MN14的漏极连接于第一三分段驱动器301的驱动端HDRV，栅极连接于第一三分段驱动器301的第二控制端，源极连接于第一三分段驱动器301的最低电势点。其中，第一三分段驱动器301的电源为自举升压电源BOOT，第一三分段驱动器301的最低电势点为开关电源的驱动电路的开关端。
第二三分段驱动器302包括：第四P沟道MOS管MP14、第五P沟道MOS管MP15、第六P沟道MOS管MP16、第五N沟道MOS管MN17、第六N沟道MOS管MN18、第七N沟道MOS管MN19与第八N沟道MOS管MN20。
第四P沟道MOS管MP14的源极连接于第二三分段驱动器302的电源端，栅极连接于第二三分段驱动器302的第一控制端，漏极与第五P沟道MOS管MP15的源极连接，第五P沟道MOS管MP15的漏极连接于第二三分段驱动器302的驱动端LDRV，栅极连接于第二三分段驱动器302的第二控制端；第六P沟道MOS管MP16的源极连接于第二三分段驱动器302的电源端，栅极连接于第二三分段驱动器302的第二控制端，漏极连接于第二三分段驱动器302的驱动端LDRV。
第六N沟道MOS管MN18的漏极连接于第二三分段驱动器302的的驱动端，栅极连接于第二三分段驱动器302的第二控制端，源极连接于第五N沟道MOS管MN17的漏极；第五N沟道MOS管MN17的栅极为第二三分段驱动器302的第三控制端，源极连接于第二三分段驱动器302的最低电势点；第七N沟道MOS管MN19的漏极连接于第六N沟道MOS管MN18的源极，栅极为第二三分段驱动器302的第四控制端，源极连接于第二三分段驱动器302的最低电势点；第八N沟道MOS管MN20的漏极连接于第二三分段驱动器302的驱动端LDRV，栅极连接于第二三分段驱动器302的第二控制端，源极连接于第二三分段驱动器302的最低电势点。其中，第二三分段驱动器302的电源为恒压电源VDD，第二三分段驱动器302的最低电势点为地端。
非交叠单元303包括：第一反相器I9、第二反相器I15、第三反相器I22、第四反相器I23、第五反相器I5、第六反相器I6、第七反相器I16、第八反相器I17、第一高低电平转换器H-LLSHIFT2、第一或非门I14、第一与非门I4与第一低高电平转换器L-HLSHIFT2。
第一反相器I9的输入端连接于第一三分段驱动器301的第一控制端，输出端连接于第一高低电平转换器H-LLSHIFT2的输入端，第一高低电平转换器H-LLSHIFT2的输出端连接于第一或非门I14的第一输入端，第一或非门I14的第二输入端连接于第一与非门I4的第一输入端，第一或非门I14的输出端连接于第二反相器I15的输入端，第二反相器I15的输出端连接于第七反相器I16的输出端，第七反相器I16的输出端连接于第八反相器I17的输入端，第八反相器I17的输出端同时连接于第二三分段驱动器302的第二控制端、第二三分段驱动器302的第三控制端。
第一与非门I4的第二输入端连接于第四反相器I23的输出端，第四反相器I23的输入端连接于第三反相器I22的输出端，第三反相器I22的输入端连接于第二三分段驱动器302的第三控制端。
第一与非门I4的输出端连接于第一低高电平转换器L-HLSHIFT2的输入端，第一低高电平转换器L-HLSHIFT2的输出端连接于第五反相器I5的输入端，第一低高电平转换器L-HLSHIFT2的输出端还连接于第一三分段驱动器301的第三控制端；第五反相器I5的输出端连接于第六反相器I6的输入端，第六反相器I6的输出端连接于第一三分段驱动器301的第二控制端。
驱动电路还包括第一比较器304、第二比较器305、第一缓冲器306、第二缓冲器307、第三缓冲器308、第四缓冲器309与第九反相器I3、第一单管比较器310与第二单管比较器311。
第一比较器304、第一缓冲器306、第九反相器I3依次串联至第一三分段驱动器301)的第一控制端；第一缓冲器306)与第九反相器I3)的连接节点还连接至第一三分段驱动器301的第四控制端。
第二缓冲器307的第一输入端连接于第一低高电平转换器L-HLSHIFT2的输出端，第一输出端连接于第一反相器I9的输入端，第二输出端连接于第一三分段驱动器301的第三控制端，第二输入端连接于第一单管比较器310；第一单管比较器310连接于第一三分段驱动器301的电源端与第一三分段驱动器301的最低电势点之间，第一单管比较器310还连接于第一三分段驱动器301的驱动端HDRV。
第二比较器305、第三缓冲器308依次串联至第二三分段驱动器302的第一控制端。
第四缓冲器309的第一输入端连接于第二反相器I15的输出端，第一输出端连接于第三反相器I22的输入端，第四缓冲器309的第二输出端连接于第二三分段驱动器302的第三控制端，第二输入端连接于第二单管比较器311；第二单管比较器311连接于第二三分段驱动器302的电源端与第二三分段驱动器302的最低电势点之间，第二单管比较器311还连接于第二三分段驱动器302的驱动端LDRV。
第一比较器304，用于检测SW从高向低跳变的信号，判断MH管从线性区到饱和区的转换；第一缓冲器306用于将第一比较器的输出信号转换到与HDRV相一致的驱动电平；第一单管比较器310用于检测HDRV的电压，判断MH管从亚阈值区到截止区的转换；第二缓冲器307用于传递第一单管比较器的输出信号，控制MN11管的关断；第二比较器305用于检测SW从低向高跳变的信号，判断ML管从饱和区到线性区的转换；第二单管比较器311用于判断ML管从截止区到亚阈值区的转换；第三缓冲器308用于将第二比较器的输出信号转换到与LDRV相一致的驱动电平；第四缓冲器309用于传递第二单管比较器的输出信号，控制MN17管的关断。
具体地，第一比较器304包括：第一电阻R4与第七P沟道MOS管MP10。第一电阻R4一端连接于外部电源VIN，另一端连接于第七P沟道MOS管MP10的源极，第七P沟道MOS管MP10的漏极连接于第一三分段驱动器301的最低电势点，栅极输入预设电压信号VCLAMP；其中，预设电压信号VCLAMP等于外部电源VIN的电压信号与恒定电源VDD的电压信号之差。
第一缓冲器306包括：第十反相器I1、第十一反相器I2、第二高低电平转换器H-LLSHIFT1、第二低高电平转换器L-HLSHIFT1，第十反相器I1的输入端连接于第一电阻R4与第七P沟道MOS管MP10的连接节点，输出端连接于第十一反相器I2的输入端，第十一反相器I2的输出端连接于第二高低电平转换器H-LLSHIFT1的输入端，第二高低电平转换器H-LLSHIFT1的输出端连接于第二低高电平转换器L-HLSHIFT1的输入端，第二低高电平转换器L-HLSHIFT1的输出端连接于第九反相器I3的输入端。
第二缓冲器307包括：第二与非门I10、第十二反相器I7、第十三反相器I8与第十四反相器I11；第二与非门I10的第一输入端连接于第二缓冲器307的第一输入端，第二输入端连接于第二缓冲器307的第一输出端，输出端连接于第十四反相器I11的输入端，第十四反相器I11的输出端连接于第二缓冲器307的第二输出端，第十二反相器I7的输入端连接于第二缓冲器307的第二输入端，输出端连接于第十三反相器I8的输入端，第十三反相器I8的输出端连接于第二缓冲器307的第一输出端。
第一单管比较器310包括：第二电阻R5与第九N沟道MOS管MN15；第二电阻R5一端连接于第一三分段驱动器301的电源端，另一端连接于第九N沟道MOS管MN15的漏极，第九N沟道MOS管MN15的源极连接于第一三分段驱动器301的最低电势点，漏极连接于第一三分段驱动器301的驱动端HDRV；第二电阻R5与第九N沟道MOS管MN15的连接节点连接于第二缓冲器307的第二输入端。
第二比较器305包括：第十N沟道MOS管MN16与第三电阻R6；第十N沟道MOS管MN16的漏极连接于第一三分段驱动器301的最低电势点，源极连接于第三电阻R6的一端，栅极连接于恒定电源VDD；第三电阻R6的另一端连接于第二三分段驱动器302的最低电势点。
第三缓冲器308包括：第十五反相器I12与第十六反相器I13；第十五反相器I12的输入端连接于第十N沟道MOS管MN16与第三电阻R6的连接节点，输出端连接于第十六反相器I13的输入端，第十六反相器I13的输出端连接于第二三分段驱动器302的第一控制端。
第四缓冲器309包括：第三与非门I20、第十七反相器I21、第十八反相器I18与第十九反相器I19；第三与非门I20的第一输入端连接于第四缓冲器309的第一输入端，第二输入端连接于第四缓冲器309的第一输出端，输出端连接于第十七反相器I21的输入端，第十七反相器I21的输出端连接于第四缓冲器309的第二输出端，第十八反相器I18的输入端连接于第四缓冲器309的第二输入端，输出端连接于第十九反相器I19的输入端，第十九反相器I19的输出端连接于第四缓冲器309的第一输出端。
第二单管比较器311包括：第十一N沟道MOS管MN21与第四电阻R7。
第四电阻R7一端连接于恒定电源VDD，另一端连接于第十一N沟道MOS管MN21的漏极；第十一N沟道MOS管MN21的源极连接于第二三分段驱动器302的最低电势点，栅极连接于第二三分段驱动器302的驱动端LDRV；第十一N沟道MOS管MN21与第四电阻R7的连接节点连接于第四缓冲器309的第二输入端。
在工作时，R4、MP10检测SW的高电平电压，通过反相器I1、反相器I2、高-低电平转换器H-LLSHIFT1、低-高电平转换器L-HLSHIT1、反相器I3来控制MP11、MN13的关断，以迅速让功率管在线性区与饱和区之间切换，其中，VCLAMP＝VIN-Vdd。
R6、MN16检测SW的低电平电压，通过反相器I12、反相器I13控制MP14、MN19的关断，以迅速让高压开关管MH在线性区与饱和区之间切换。R5、MN15构成的单管比较器检测HDRV的电压，当HDRV-SW电压达到VTH-时通过反相器I7、反相器I8、与非门I10、反相器I11控制MN11的关断，R7、MN21构成的单管比较器检测LDRV的电压，当LDRV电压达到VTH-时通过反相器I18、反相器I19、与非门I20、反相器I21控制MN17的关断。
该驱动电路的每个工作周期由四个连续的状态组成，具体请参见图4：第一状态：当PWM＝0时，SW＝GND＝0,对于MH管驱动部分，MP11、MP12、MP13、MN13截止，MN11、MN12和MN14导通，HDRV＝SW，V1＝VBOOT，MH管截止；对于ML管驱动部分，MP14、MP15、MP16、MN19导通，MN18、MN20、MN17截止，LDRV＝VDD，V2＝GND，ML管导通，此时电源系统处在续流状态。
第二状态：当PWM从“0”跳变到“1”时，SW还处在SW＝GND状态，对于ML管驱动部分的电路，MP15、MP16截止，MN18、MN19、MN20三管同时导通，使LDRV电压从VDD快速下降。当LDRV下降到VTH-时，MN21管截止，V2电压从GND跳变到VDD，通过I18、I19、I20、I21使MN17导通，LDRV迅速强拉到GND，ML管截止，但由于电感的续流作用，通过ML衬底二极管从GND抽取电流，使得SW跌到GND以下。同时V2通过I22、I23、I4、L-HLSHIFT2、I5、I6使MN12、MN14截止，MP12、MP13导通，HDRV电压上升，当HDRV达到功率管MH的开启电压VTH时，流过MH管中的电流从零逐渐增加，当SW从GND逐渐过渡到VIN时，MP10、R4组成的比较器翻转，使MP11导通，HDRV的驱动能力增强，上升速度加快，使MH管迅速进入完全导通状态。
第三状态：此时，PWM＝1，SW＝VIN，对于ML管驱动部分，M17、M18、M20导通，MN19、MP14、MP15、MP16截止，LDRV＝GND，V2＝VDD；对于MH管驱动部分，MP11、MP12、MP13、MN13导通，MN11、MN12、MN14截止，HDRV＝VBOOT，v1＝SW。此时开关电源处在充电状态。
第四状态：当PWM从“1”跳变到“0”时，SW处在SW＝VIN状态，对于MH管驱动部分的电路，MP12、MP13、MN11截止，MN12、MN13、MN14三管同时导通，使HDRV-SW电压从BOOT-SW快速下降到MH的开启电压VTH，MH管进入临界导通状态，电流逐渐减小，SW开始下降；当SW降到接近地电压时，SW通过R4、MP10、I1、I2、H-LLSHIFT1、L-HLSHIFT1使MN13截止，减缓了HDRV的关断速度，降低了MH管的电流变化速率，即减小了MH管漏端的过电压；当HDRV-SW下降到VTH-时，MN15管截止，v1电压从SW开关信号跳变到BOOT，通过I7、I8、I10、I11使MN11导通，HDRV迅速强拉到SW，MH管完全截止，但由于电感的续流作用，通过ML衬底二极管从GND抽取电流，使得SW跌到GND以下。同时通过I9、H-LLSHIFT2、I14、I15、I16、I17使MN18、MN20截止，MP15、MP16管导通，LDRV电压快速上升到VDD，ML进入完全导通状态。
进一步地，在本实施方式中，电平转换器包括2条快速充放电通道601，可以加速电平的瞬态转换速度，同时不增加静态的功耗。下面以低-高电平转换器L-H LSHIFT电路结构为例，进行介绍。如图5～6所示，图5为主电路，图6为在信号输入端增加的两个高电平脉冲产生电路。本实施方式中的电平转换器主电路包括：MP17～24、MN22～31、电容CP1、CP2、电流源I，VO1、VO2分别是第一输出端、第二输出端，INN、INP、IPO、INO分别是MN24、MN25、MN22、MN23的输入端；两个高电平脉冲产生电路由反相器I26、I27、I28、I30，或非门I29、I31和电阻R8、R9，电容C1、C2组成，IN为信号输入端。当输入端IN的PWM信号每次发生跳变时，附加NMOS管MN22或MN23产生短时高电平窄脉冲，对CP1或CP2快速充放电。
电平转换器的具体工作过程和各关键结点电压波形如图7所示，其中，Vthp为P沟道MOS管的开启电压；当输入IN端为低电平逻辑信号时，MN24闭合，MN25截止，此时VO1＝VBOOT-VGSP1，VGSP1为MP17的栅源电压，VO2＝VBOOT，通过比较器后，VOUT＝SW；当IN从“0”跳变到“1”时，IPO端维持为“0”，INO产生一个宽度为T的高电平脉冲，当此脉冲由“0”跳变到“1”时，VO2到地之间形成MN27与MN23构成的通路，对CP2快速充电，同时由于MP19和MP20的镜像作用，MP19形成同样的电流对CP1快速放电，使得VO1端电压升高，当VO1>VO2时，比较器翻转，VOUT＝VBOOT。当此脉冲由“1”调变到“0”时，VO1＝VBOOT，VOUT＝VBOOT-VGSP2，其中，VGSP2为MP24的栅源电压，VOUT＝VBOOT不变，脉冲宽度t由R8与C1的乘积决定。当IN处于稳定的“0”或“1”状态时，此快速充放电回路关闭，通过一较小的尾电流I维持确定的电平即可。
本发明的第二实施方式涉及一种驱动电路。第二实施方式在第一实施方式的基础上作了进一步改进，在本发明第二实施方式中，对第一比较器304与第一缓冲器306进行了简化，具体如图8所示，实现简单。
具体地说，在本实施方式中，第一比较器304包括P沟道MOS管MP25、P沟道MOS管MP10与电阻R4，MP10源极连接于外部电源VIN，栅极输出开关信号SW，漏极连接于MP25的漏极，MP25的栅极连基于恒定电源VDD，源极连基于R4一端，R4另一端接地。
第一缓冲器306包括依次串联的第十反相器I1与第二低高电平转换器L-HLSHIFT1。
本发明第三实施方式涉及一种电压控制方法，用于控制开关电源的高压MOS管的栅源电压，该电压控制方法，具体如图9所示，包括如下步骤：
步骤901，在电源电压至高压MOS管的开启电压VTH之间，采用强驱动，驱动所述高压MOS管从线性区导通状态迅速进入饱和区导通状态。
步骤902，在VTH至亚阈值电压VTH-之间，采用弱驱动，减缓高压MOS管中电流的变化率；其中，VTH-比VTH的值小。
步骤903，在VTH-至最低电势之间，采用强驱动，驱动高压MOS管完全截止。
本发明实施方式相对于现有技术而言，根据MOS管(高压开关管与高压续流管)的开关过程分别经历线性区、饱和区、亚阈值区和截止区四个工作区间的特点，将MOS管栅-源电压分三段控制，首先，在电源电压至MOS管的开启电压VTH之间，采用强驱动，驱动MOS管从线性区导通状态迅速进入饱和区导通状态；在VTH至亚阈值电压VTH-之间，采用弱驱动，减缓MOS管中电流的变化率；在VTH-至MOS管的驱动器的最低电势之间，采用强驱动，驱动MOS管完全截止；这样，可在兼顾过电压和EMC指标的同时，可以提高开关速度和减小死区时间，显著提升开关电源的效率。
其中，高压MOS管可以为开关电源的高压开关管，电源电压为外部电源VIN的输出电压，最低电势为所述开关电源的驱动电路的开关端的电势；或者，高压MOS管也可以为高压续流管，电源电压为恒定电源VDD的输出电压，所述最低电势为零电势。
不难发现，本实施方式为与第一实施方式相对应的方法实施例，本实施方式可与第一实施方式互相配合实施。第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式中。
上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包含相同的逻辑关系，都在本专利的保护范围内；对算法中或者流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其算法和流程的核心设计都在该专利的保护范围内。
本发明第四实施方式涉及一种三分段驱动器，如图3所示，该三分段驱动器可以是第一三分段驱动器301或者第二三分段驱动器302，下面以第一三分段驱动器301为例对本实施方式中的三分段驱动器进行介绍。本实施方式中的三分段驱动器包括：第一P沟道MOS管MP11、第二P沟道MOS管MP12、第三P沟道MOS管MP13、第一N沟道MOS管MN11、第二N沟道MOS管MN12、第三N沟道MOS管MN13与第四N沟道MOS管MN14。
第一P沟道MOS管MP11的源极连接于电源端，栅极连接于三分段驱动器的第一控制端，漏极与第二P沟道MOS管MP12的源极连接，第二P沟道MOS管MP12的漏极连接于三分段驱动器的驱动端，栅极连接于三分段驱动器的第二控制端；第三P沟道MOS管MP13的源极连接于电源端，栅极连接于第二控制端，漏极连接于驱动端。
第二N沟道MOS管MN12的漏极连接于驱动端，栅极连接于第二控制端，源极连接于第一N沟道MOS管MN11的漏极；第一N沟道MOS管MN11的栅极为三分段驱动器的第三控制端，源极连接于三分段驱动器的最低电势点；第三N沟道MOS管MN13的漏极连接于第二N沟道MOS管MN12的源极，栅极为三分段驱动器的第四控制端，源极连接于最低电势点；第四N沟道MOS管MN14的漏极连接于驱动端，栅极连接于第二控制端，源极连接于最低电势点。
高压MOS管可以为开关电源的高压开关管；电源为自举升压电源BOOT，最低电势点为开关电源的驱动电路的开关端；或者，高压MOS管可以为开关电源的高压续流管；电源为恒压电源VDD，最低电势点为地端。
不难发现，本实施方式为与第一实施方式相对应的装置实施例，本实施方式可与第一实施方式互相配合实施。第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式中。
值得一提的是，本实施方式中所涉及到的各模块均为逻辑模块，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本发明的创新部分，本实施方式中并没有将与解决本发明所提出的技术问题关系不太密切的单元引入，但这并不表明本实施方式中不存在其它的单元。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (10)

1.一种电压控制方法，其特征在于，用于控制开关电源的高压MOS管的栅源电压，所述电压控制方法包括：
在电源电压至所述高压MOS管的开启电压VTH之间，采用强驱动，驱动所述高压MOS管从线性区导通状态进入饱和区导通状态；
在所述VTH至亚阈值电压VTH-之间，采用弱驱动，减缓所述高压MOS管中电流的变化率；其中，所述VTH-比所述VTH的值小；
在所述VTH-至最低电势之间，采用强驱动，驱动所述高压MOS管完全截止。
2.根据权利要求1所述的电压控制方法，其特征在于，所述高压MOS管为开关电源的高压开关管，所述电源电压为外部电源(VIN)的输出电压，所述最低电势为所述开关电源的驱动电路的开关端的电势；或者，
所述高压MOS管为高压续流管，所述电源电压为恒定电源(VDD)的输出电压，所述最低电势为零电势。
3.一种三分段驱动器，其特征在于，用于驱动开关电源的高压MOS管；所述三分段驱动器包括：第一P沟道MOS管(MP11)、第二P沟道MOS管(MP12)、第三P沟道MOS管(MP13)、第一N沟道MOS管(MN11)、第二N沟道MOS管(MN12)、第三N沟道MOS管(MN13)与第四N沟道MOS管(MN14)；
所述第一P沟道MOS管(MP11)的源极连接于电源端，栅极连接于所述三分段驱动器的第一控制端，漏极与所述第二P沟道MOS管(MP12)的源极连接，所述第二P沟道MOS管(MP12)的漏极连接于所述三分段驱动器的驱动端，栅极连接于所述三分段驱动器的第二控制端；所述第三P沟道MOS管(MP13)的源极连接于所述电源端，栅极连接于所述第二控制端，漏极连接于所述驱动端；
所述第二N沟道MOS管(MN12)的漏极连接于所述驱动端，栅极连接于所述第二控制端，源极连接于所述第一N沟道MOS管(MN11)的漏极；所述第一N沟道MOS管(MN11)的栅极为所述三分段驱动器的第三控制端，源极连接于所述三分段驱动器的最低电势点；所述第三N沟道MOS管(MN13)的漏极连接于所述第二N沟道MOS管(MN12)的源极，栅极为所述三分段驱动器的第四控制端，源极连接于所述最低电势点；所述第四N沟道MOS管(MN14)的漏极连接于所述驱动端，栅极连接于所述第二控制端，源极连接于所述最低电势点。
4.根据权利要求3所述的三分段驱动器，其特征在于，所述高压MOS管为开关电源的高压开关管；所述电源为自举升压电源(BOOT)，所述最低电势点为所述开关电源的驱动电路的开关端；或者，
所述高压MOS管为开关电源的高压续流管；所述电源为恒压电源(VDD)，所述最低电势点为地端。
5.一种驱动电路，其特征在于，用于驱动开关电源的高压开关管(MH)与高压续流管(ML)，所述驱动电路包括：第一三分段驱动器(301)、第二三分段驱动器(302)与非交叠单元(303)；
所述第一三分段驱动器(301)经所述非交叠单元(303)与所述第二三分段驱动器(302)连接；所述非交叠单元(303)用于产生死区；
所述第一三分段驱动器(301)，用于驱动所述高压开关管(MH)；其中，在所述第一三分段驱动器(301)的电源电压至所述高压开关管(MH)的开启电压VTH之间，采用强驱动，驱动所述高压开关管(MH)从线性区导通状态进入饱和区导通状态；在所述VTH至亚阈值电压VTH-之间，采用弱驱动，减缓所述高压开关管(MH)中电流的变化率；其中，所述VTH-比所述VTH的值小；在所述VTH-至所述第一三分段驱动器(301)的最低电势之间，采用强驱动，驱动所述高压开关管(MH)完全截止；
所述第二三分段驱动器(302)，用于驱动所述高压续流管(ML)；其中，在所述第二三分段驱动器(302)的电源电压至所述高压续流管(ML)的开启电压VTH之间，采用强驱动，驱动所述高压续流管(ML)从线性区导通状态进入饱和区导通状态；在所述VTH至亚阈值电压VTH-之间，采用弱驱动，减缓所述高压续流管(ML)中电流的变化率；其中，所述VTH-比所述VTH的值小；在所述VTH-至所述第二三分段驱动器(302)的最低电势之间，采用强驱动，驱动所述高压续流管(ML)完全截止。
6.根据权利要求5所述的驱动电路，其特征在于，所述第一三分段驱动器(301)包括：第一P沟道MOS管(MP11)、第二P沟道MOS管(MP12)、第三P沟道MOS管(MP13)、第一N沟道MOS管(MN11)、第二N沟道MOS管(MN12)、第三N沟道MOS管(MN13)与第四N沟道MOS管(MN14)；
所述第一P沟道MOS管(MP11)的源极连接于所述第一三分段驱动器(301)的电源端，栅极连接于所述第一三分段驱动器(301)的第一控制端，漏极与所述第二P沟道MOS管(MP12)的源极连接，所述第二P沟道MOS管(MP12)的漏极连接于所述第一三分段驱动器(301)的驱动端(HDRV)，栅极连接于所述第一三分段驱动器(301)的第二控制端；所述第三P沟道MOS管(MP13)的源极连接于所述第一三分段驱动器(301)的电源端，栅极连接于所述第一三分段驱动器(301)的第二控制端，漏极连接于所述第一三分段驱动器(301)的驱动端(HDRV)；
所述第二N沟道MOS管(MN12)的漏极连接于所述第一三分段驱动器(301)的的驱动端，栅极连接于所述第一三分段驱动器(301)的第二控制端，源极连接于所述第一N沟道MOS管(MN11)的漏极；所述第一N沟道MOS管(MN11)的栅极为所述第一三分段驱动器(301)的第三控制端，源极连接于所述第一三分段驱动器(301)的最低电势点；所述第三N沟道MOS管(MN13)的漏极连接于所述第二N沟道MOS管(MN12)的源极，栅极为所述第一三分段驱动器(301)的第四控制端，源极连接于所述第一三分段驱动器(301)的最低电势点；所述第四N沟道MOS管(MN14)的漏极连接于所述第一三分段驱动器(301)的驱动端(HDRV)，栅极连接于所述第一三分段驱动器(301)的第二控制端，源极连接于所述第一三分段驱动器(301)的最低电势点；
所述二三分段驱动器(302)包括：第四P沟道MOS管(MP14)、第五P沟道MOS管(MP15)、第六P沟道MOS管(MP16)、第五N沟道MOS管(MN17)、第六N沟道MOS管(MN18)、第七N沟道MOS管(MN19)与第八N沟道MOS管(MN20)；
所述第四P沟道MOS管(MP14)的源极连接于所述第二三分段驱动器(302)的电源端，栅极连接于所述第二三分段驱动器(302)的第一控制端，漏极与所述第五P沟道MOS管(MP15)的源极连接，所述第五P沟道MOS管(MP15)的漏极连接于所述第二三分段驱动器(302)的驱动端(LDRV)，栅极连接于所述第二三分段驱动器(302)的第二控制端；所述第六P沟道MOS管(MP16)的源极连接于所述第二三分段驱动器(302)的电源端，栅极连接于所述第二三分段驱动器(302)的第二控制端，漏极连接于所述第二三分段驱动器(302)的驱动端(LDRV)；
所述第六N沟道MOS管(MN18)的漏极连接于所述第二三分段驱动器(302)的的驱动端，栅极连接于所述第二三分段驱动器(302)的第二控制端，源极连接于所述第五N沟道MOS管(MN17)的漏极；所述第五N沟道MOS管(MN17)的栅极为所述第二三分段驱动器(302)的第三控制端，源极连接于所述第二三分段驱动器(302)的最低电势点；所述第七N沟道MOS管(MN19)的漏极连接于所述第六N沟道MOS管(MN18)的源极，栅极为所述第二三分段驱动器(302)的第四控制端，源极连接于所述第二三分段驱动器(302)的最低电势点；所述第八N沟道MOS管(MN20)的漏极连接于所述第二三分段驱动器(302)的驱动端(LDRV)，栅极连接于所述第二三分段驱动器(302)的第二控制端，源极连接于所述第二三分段驱动器(302)的最低电势点。
7.根据权利要求6所述的驱动电路，其特征在于，所述第一三分段驱动器(301)的电源为自举升压电源(BOOT)，所述第一三分段驱动器(301)的最低电势点为所述开关电源的驱动电路的开关端；
所述第二三分段驱动器(302)的电源为恒压电源(VDD)，所述第二三分段驱动器(302)的最低电势点为地端。
8.根据权利要求6所述的驱动电路，其特征在于，所述非交叠单元(303)包括：第一反相器(I9)、第二反相器(I15)、第三反相器(I22)、第四反相器(I23)、第五反相器(I5)、第六反相器(I6)、第七反相器(I16)、第八反相器(I17)、第一高低电平转换器(H-LLSHIFT2)、第一或非门(I14)、第一与非门(I4)与第一低高电平转换器(L-HLSHIFT2)；
所述第一反相器(I9)的输入端连接于所述第一三分段驱动器(301)的第一控制端，输出端连接于所述第一高低电平转换器(H-LLSHIFT2)的输入端，所述第一高低电平转换器(H-LLSHIFT2)的输出端连接于所述第一或非门(I14)的第一输入端，所述第一或非门(I14)的第二输入端连接于所述第一与非门(I4)的第一输入端，所述第一或非门(I14)的输出端连接于所述第二反相器(I15)的输入端，所述第二反相器(I15)的输出端连接于所述第七反相器(I16)的输出端，所述第七反相器(I16)的输出端连接于所述第八反相器(I17)的输入端，所述第八反相器(I17)的输出端同时连接于所述第二三分段驱动器(302)的第二控制端、所述第二三分段驱动器(302)的第三控制端；
所述第一与非门(I4)的第二输入端连接于所述第四反相器(I23)的输出端，所述第四反相器(I23)的输入端连接于所述第三反相器(I22)的输出端，所述第三反相器(I22)的输入端连接于所述第二三分段驱动器(302)的第三控制端；
所述第一与非门(I4)的输出端连接于所述第一低高电平转换器(L-HLSHIFT2)的输入端，所述第一低高电平转换器(L-HLSHIFT2)的输出端连接于所述第五反相器(I5)的输入端，所述第一低高电平转换器(L-HLSHIFT2)的输出端还连接于所述第一三分段驱动器(301)的第三控制端；所述第五反相器(I5)的输出端连接于所述第六反相器(I6)的输入端，所述第六反相器(I6)的输出端连接于所述第一三分段驱动器(301)的第二控制端。
9.根据权利要求8所述的驱动电路，其特征在于，还包括第一比较器(304)、第二比较器(305)、第一缓冲器(306)、第二缓冲器(307)、第三缓冲器(308)、第四缓冲器(309)与第九反相器(I3)、第一单管比较器(310)与第二单管比较器(311)；
所述第一比较器(304)、所述第一缓冲器(306)、所述第九反相器(I3)依次串联至所述第一三分段驱动器(301)的第一控制端；所述第一缓冲器(306)与所述第九反相器(I3)的连接节点还连接至所述第一三分段驱动器(301)的第四控制端；
所述第二缓冲器(307)的第一输入端连接于所述第一低高电平转换器(L-HLSHIFT2)的输出端，第一输出端连接于所述第一反相器(I9)的输入端，第二输出端连接于所述第一三分段驱动器(301)的第三控制端，第二输入端连接于第一单管比较器(310)；所述第一单管比较器(310)连接于所述第一三分段驱动器(301)的电源端与所述第一三分段驱动器(301)的最低电势点之间，所述第一单管比较器(310)还连接于所述第一三分段驱动器(301)的驱动端(HDRV)；
所述第二比较器(305)、所述第三缓冲器(308)依次串联至所述第二三分段驱动器(302)的第一控制端；
所述第四缓冲器(309)的第一输入端连接于所述第二反相器(I15)的输出端，第一输出端连接于所述第三反相器(I22)的输入端，所述第四缓冲器(309)的第二输出端连接于所述第二三分段驱动器(302)的第三控制端，第二输入端连接于所述第二单管比较器(311)；所述第二单管比较器(311)连接于所述第二三分段驱动器(302)的电源端与所述第二三分段驱动器(302)的最低电势点之间，所述第二单管比较器(311)还连接于所述第二三分段驱动器(302)的驱动端(LDRV)。
10.根据权利要求9所述的驱动电路，其特征在于，所述第一比较器(304)包括：第一电阻(R4)与第七P沟道MOS管(MP10)；
所述第一电阻(R4)一端连接于外部电源(VIN)，另一端连接于所述第七P沟道MOS管(MP10)的源极，所述第七P沟道MOS管(MP10)的漏极连接于所述第一三分段驱动器(301)的最低电势点，栅极输入预设电压信号(VCLAMP)；其中，所述预设电压信号(VCLAMP)等于所述外部电源(VIN)的电压信号与恒定电源(VDD)的电压信号之差；
所述第一缓冲器(306)包括：第十反相器(I1)、第十一反相器(I2)、第二高低电平转换器(H-LLSHIFT1)、第二低高电平转换器(L-HLSHIFT1)；所述第十反相器(I1)的输入端连接于所述第一电阻(R4)与第七P沟道MOS管(MP10)的连接节点，输出端连接于所述第十一反相器(I2)的输入端，所述第十一反相器(I2)的输出端连接于所述第二高低电平转换器(H-LLSHIFT1)的输入端，所述第二高低电平转换器(H-LLSHIFT1)的输出端连接于所述第二低高电平转换器(L-HLSHIFT1)的输入端，所述第二低高电平转换器(L-HLSHIFT1)的输出端连接于所述第九反相器(I3)的输入端；
所述第二缓冲器(307)包括：第二与非门(I10)、第十二反相器(I7)、第十三反相器(I8)与第十四反相器(I11)；所述第二与非门(I10)的第一输入端连接于所述第二缓冲器(307)的第一输入端，第二输入端连接于所述第二缓冲器(307)的第一输出端，输出端连接于所述第十四反相器(I11)的输入端，所述第十四反相器(I11)的输出端连接于所述第二缓冲器(307)的第二输出端，所述第十二反相器(I7)的输入端连接于所述第二缓冲器(307)的第二输入端，输出端连接于所述第十三反相器(I8)的输入端，所述第十三反相器(I8)的输出端连接于所述第二缓冲器(307)的第一输出端；
所述第一单管比较器(310)包括：第二电阻(R5)与第九N沟道MOS管(MN15)；所述第二电阻(R5)一端连接于所述第一三分段驱动器(301)的电源端，另一端连接于所述第九N沟道MOS管(MN15)的漏极，所述第九N沟道MOS管(MN15)的源极连接于所述第一三分段驱动器(301)的最低电势点，漏极连接于所述第一三分段驱动器(301)的驱动端(HDRV)；所述第二电阻(R5)与所述第九N沟道MOS管(MN15)的连接节点连接于所述第二缓冲器(307)的第二输入端；
所述第二比较器(305)包括：第十N沟道MOS管(MN16)与第三电阻(R6)；所述第十N沟道MOS管(MN16)的漏极连接于所述第一三分段驱动器(301)的最低电势点，源极连接于所述第三电阻(R6)的一端，栅极连接于所述恒定电源(VDD)；所述第三电阻(R6)的另一端连接于所述第二三分段驱动器(302)的最低电势点；
所述第三缓冲器(308)包括：第十五反相器(I12)与第十六反相器(I13)；所述第十五反相器(I12)的输入端连接于所述第十N沟道MOS管(MN16)与所述第三电阻(R6)的连接节点，输出端连接于所述第十六反相器(I13)的输入端，所述第十六反相器(I13)的输出端连接于所述第二三分段驱动器(302)的第一控制端；
所述第四缓冲器(309)包括：第三与非门(I20)、第十七反相器(I21)、第十八反相器(I18)与第十九反相器(I19)；所述第三与非门(I20)的第一输入端连接于所述第四缓冲器(309)的第一输入端，第二输入端连接于所述第四缓冲器(309)的第一输出端，输出端连接于所述第十七反相器(I21)的输入端，所述第十七反相器(I21)的输出端连接于所述第四缓冲器(309)的第二输出端，所述第十八反相器(I18)的输入端连接于所述第四缓冲器(309)的第二输入端，输出端连接于所述第十九反相器(I19)的输入端，所述第十九反相器(I19)的输出端连接于所述第四缓冲器(309)的第一输出端；
所述第二单管比较器(311)包括：第十一N沟道MOS管(MN21)与第四电阻(R7)；
所述第四电阻(R7)一端连接于所述恒定电源(VDD)，另一端连接于所述第十一N沟道MOS管(MN21)的漏极；所述第十一N沟道MOS管(MN21)的源极连接于所述第二三分段驱动器(302)的最低电势点，栅极连接于所述第二三分段驱动器(302)的驱动端(LDRV)；所述第十一N沟道MOS管(MN21)与所述第四电阻(R7)的连接节点连接于所述第四缓冲器(309)的第二输入端。
CN201610856404.XA 2016-09-27 2016-09-27 电压控制方法、三分段驱动器以及驱动电路 Active CN106452076B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610856404.XA CN106452076B (zh) 2016-09-27 2016-09-27 电压控制方法、三分段驱动器以及驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610856404.XA CN106452076B (zh) 2016-09-27 2016-09-27 电压控制方法、三分段驱动器以及驱动电路

Publications (2)

Publication Number Publication Date
CN106452076A true CN106452076A (zh) 2017-02-22
CN106452076B CN106452076B (zh) 2019-03-15

Family

ID=58170641

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610856404.XA Active CN106452076B (zh) 2016-09-27 2016-09-27 电压控制方法、三分段驱动器以及驱动电路

Country Status (1)

Country Link
CN (1) CN106452076B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107567145A (zh) * 2017-09-26 2018-01-09 宗仁科技(平潭)有限公司 Led闪灯控制电路、芯片及led灯具
CN108877843A (zh) * 2018-09-11 2018-11-23 中科院合肥技术创新工程院 一种用于硬盘中压电执行器的阈值判断抗饱和方法
CN110048607A (zh) * 2019-05-30 2019-07-23 上海南芯半导体科技有限公司 一种无缝切换升压和直通工作模式的转换电路及实现方法
CN113359915A (zh) * 2021-02-24 2021-09-07 歌尔微电子股份有限公司 一种低压差线性稳压电路、芯片及电子设备
CN117013836A (zh) * 2023-09-11 2023-11-07 深圳市微源半导体股份有限公司 一种电压变换电路及电源系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101860205A (zh) * 2009-04-10 2010-10-13 台湾积体电路制造股份有限公司 调整器控制电路与操作其的方法以及切换调整器
JP2014057491A (ja) * 2012-09-14 2014-03-27 Mitsubishi Electric Corp 半導体スイッチング素子のゲート駆動回路
TW201611483A (zh) * 2014-09-04 2016-03-16 Toshiba Kk 控制器及轉換器
CN105529909A (zh) * 2014-09-30 2016-04-27 华润矽威科技（上海）有限公司 功率管栅驱动电路及分段驱动方法
CN206099773U (zh) * 2016-09-27 2017-04-12 上海智浦欣微电子有限公司 三分段驱动器以及驱动电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101860205A (zh) * 2009-04-10 2010-10-13 台湾积体电路制造股份有限公司 调整器控制电路与操作其的方法以及切换调整器
JP2014057491A (ja) * 2012-09-14 2014-03-27 Mitsubishi Electric Corp 半導体スイッチング素子のゲート駆動回路
TW201611483A (zh) * 2014-09-04 2016-03-16 Toshiba Kk 控制器及轉換器
CN105529909A (zh) * 2014-09-30 2016-04-27 华润矽威科技（上海）有限公司 功率管栅驱动电路及分段驱动方法
CN206099773U (zh) * 2016-09-27 2017-04-12 上海智浦欣微电子有限公司 三分段驱动器以及驱动电路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107567145A (zh) * 2017-09-26 2018-01-09 宗仁科技(平潭)有限公司 Led闪灯控制电路、芯片及led灯具
CN108877843A (zh) * 2018-09-11 2018-11-23 中科院合肥技术创新工程院 一种用于硬盘中压电执行器的阈值判断抗饱和方法
CN108877843B (zh) * 2018-09-11 2019-09-24 中科院合肥技术创新工程院 一种用于硬盘中压电执行器的阈值判断抗饱和方法
CN110048607A (zh) * 2019-05-30 2019-07-23 上海南芯半导体科技有限公司 一种无缝切换升压和直通工作模式的转换电路及实现方法
CN113359915A (zh) * 2021-02-24 2021-09-07 歌尔微电子股份有限公司 一种低压差线性稳压电路、芯片及电子设备
CN113359915B (zh) * 2021-02-24 2023-05-02 歌尔微电子股份有限公司 一种低压差线性稳压电路、芯片及电子设备
CN117013836A (zh) * 2023-09-11 2023-11-07 深圳市微源半导体股份有限公司 一种电压变换电路及电源系统
CN117013836B (zh) * 2023-09-11 2024-01-12 深圳市微源半导体股份有限公司 一种电压变换电路及电源系统

Also Published As

Publication number Publication date
CN106452076B (zh) 2019-03-15

Similar Documents

Publication Publication Date Title
CN106452076B (zh) 电压控制方法、三分段驱动器以及驱动电路
CN101689799B (zh) 功率元件的驱动电路
US20170324411A1 (en) Voltage converter integrated circuit with an integrated bootstrap capacitor
CN104170254A (zh) 用于保护氮化镓场效应晶体管的栅极的驱动器电路的系统和设备
CN105027443A (zh) 电感性负载驱动器转换速率控制器
CN109842279B (zh) 一种SiC MOSFET开环主动驱动电路
CN102931835A (zh) 开关电路和dc-dc转换器
CN103684412A (zh) 电平移位装置
CN103107803B (zh) 单脉冲高压电平位移及上管驱动电路及其控制方法
CN110943722B (zh) 驱动电路
KR101758808B1 (ko) 지능형 파워 모듈 및 그의 전원구동모듈
CN103248221A (zh) 降压转换器
CN103378714A (zh) 栅极驱动装置
CN104901519A (zh) 一种低纹波噪声igbt的多适应驱动电路及方法
CN114679036B (zh) 一种用于功率ldmos的高速栅极驱动电路
KR20060059996A (ko) 제어 회로 및 공진 드라이버 회로 동작 방법
CN107947539A (zh) 开关电源驱动供电电路及开关电源
CN203301342U (zh) 开关驱动器电路和电源系统
US8638134B2 (en) Gate drive circuit and power semiconductor module
CN111555595A (zh) 一种开启速率可控的GaN功率管栅驱动电路
CN206099773U (zh) 三分段驱动器以及驱动电路
US8513930B2 (en) Active power switch topology for switching regulators
CN105790567A (zh) 一种抗振铃电路
CN107683560A (zh) 开关元件的驱动装置
CN107040250A (zh) 一种电压模式驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant