JP2014057491A - 半導体スイッチング素子のゲート駆動回路 - Google Patents

Abstract

【課題】ゲート駆動回路の電源が失われた時にも、半導体スイッチング素子をオフ状態に維持でき、アーム短絡を防止することを目的とする。
【解決手段】半導体スイッチング素子をオンさせるためのゲート電極に印加するオン用ゲート電圧を出力する第一のゲート電圧電源と、半導体スイッチング素子の２つの主電極間の電圧を入力として、２つの主電極のうち電流が流出する側の主電極であるソース電極に対して負電圧となる第二の負のゲート電圧を出力する第二のゲート電圧電源と、一端がソース電極の電位となり、他端が第二の負のゲート電圧により負電位となるように充電される負バイアス用コンデンサと、負バイアス用コンデンサの負電位側の端子および第一のゲート電圧電源のオン用ゲート電圧の出力と、半導体スイッチング素子のゲート電極との間の接続関係をスイッチするスイッチ回路と、を備えるようにした。
【選択図】図１

Description

この発明は、半導体スイッチング素子を駆動するゲート駆動回路に関するものである。

ＳｉＣやＧａＮなどのワイドバンドギャップ半導体を用いたＭＯＳＦＥＴ（金属−半導体電界効果トランジスタ）などのスイッチング素子は、スイッチング特性は優れているが、ノーマリオン特性を有するものがある。ノーマリオン特性を有する半導体スイッチング素子を使用する場合、確実にオフ状態にするために、ゲート−ソース間に負電圧を印加できるゲート駆動回路を用いる必要がある。しかし、なんらかの理由により、ゲート駆動回路の電源が動作しなくなると、ゲート−ソース間の電圧はゼロになり、ノーマリオンのスイッチング素子はオン状態となる。このとき、スイッチング素子のドレイン−ソース間に電圧が印加されていれば、ドレイン−ソース間がアーム短絡し、短絡電流が流れ、素子破壊に至る。よって、ノーマリオン特性を有する半導体スイッチング素子を使用する場合、ゲート駆動回路の電源が動作しなくなることを想定して、対策を行う必要がある。

このような対策の一つとして、特許文献１では、主電源となる第一の直流電源の負側に、第二の直流電源を接続し、第二の直流電源を利用して第一の直流電源の短絡を回避する回路が開示されている。これにより、ゲート駆動回路の電源が動作しなくなっても、第二の直流電源が動作している限り、ゲート−ソース間に負電圧を印加し続けることができる。

また、特許文献２では、主電源から、負電圧を自給するゲート駆動回路が開示されている。これにより、ゲート駆動回路の電源が動作しなくなっても、主電源が電圧を出力している限り、ゲート−ソース間に負電圧を印加し続けることができる。

特開２００４−２４２４７５号公報 特開２０１０−１９３５９６号公報

上記従来技術において、特許文献１に記載のものは、第二の直流電源が動作しなくなった場合、ゲート−ソース間に負電圧を印加し続けることはできない。その場合、第二の直流電源が動作しなくなったからといって、アーム短絡を生じさせる第一の直流電源が動作しなくなっているとは限らない。

特許文献２に記載のものは、アーム短絡を生じさせる主電源が動作している限り負電圧を印加することができ、逆にアーム短絡を生じさせる主電源が動作しなくなった場合、ゲート−ソース間に負電圧を印加する必要がなくなる。しかし、主電源は一つとは限らない。例えば、第一の主電源と第二の主電源の間にあり、両電源間でエネルギーのやり取りを行う変換器の場合、あるスイッチング素子のドレイン−ソース間には、第一の主電源と、第二の主電源の電圧が印加されることになる。この変換器において、一方の主電源からゲート駆動回路の電源を作成した場合、その主電源が動作しなくなれば、ゲート−ソース間に負電圧を印加することができず、他方の主電源によって、アーム短絡が引き起こされる。

本発明の目的は、半導体スイッチング素子のゲート駆動回路において、ゲート駆動回路の電源が失われた時にも、半導体スイッチング素子をオフ状態に維持でき、アーム短絡を防止できる半導体スイッチング素子のゲート駆動回路を提供することである。

２つの主電極と、この２つの主電極間のオン・オフを電圧で制御するためのゲート電極を有する電圧駆動型の半導体スイッチング素子のゲート電極を駆動する半導体スイッチング素子のゲート駆動回路において、半導体スイッチング素子をオンさせるためのゲート電極に印加するオン用ゲート電圧を出力する第一のゲート電圧電源と、半導体スイッチング素子の２つの主電極間の電圧を入力として、２つの主電極のうち電流が流出する側の主電極であるソース電極に対して負電圧となる第二の負のゲート電圧を出力する第二のゲート電圧電源と、一端がソース電極の電位となり、他端が第二の負のゲート電圧により負電位となるように充電される負バイアス用コンデンサと、負バイアス用コンデンサの負電位側の端子および第一のゲート電圧電源のオン用ゲート電圧の出力と、半導体スイッチング素子のゲート電極との間の接続関係をスイッチするスイッチ回路と、を備えるようにした。

この発明によれば、第二のゲート電圧電源の入力は、半導体スイッチング素子のドレイン・ソース間に接続されており、スイッチング素子のドレイン−ソース間電圧が印加されている限り、第二のゲート電圧電源により、負バイアス電位が維持されるため、半導体スイッチング素子においてオフ状態が維持され、アーム短絡に至ることがない。

この発明の実施の形態１に係る半導体スイッチング素子のゲート駆動回路の構成を示す回路図である。 この発明の実施の形態１に係る半導体スイッチング素子のゲート駆動回路が組み込まれた電力変換器の構成の一例を示す回路図である。 この発明の実施の形態１に係る半導体スイッチング素子のゲート駆動回路の一要部である第二のゲート電圧電源の構成の一例を示す回路図である。 この発明の実施の形態１に係る半導体スイッチング素子のゲート駆動回路の動作を説明する線図である。 この発明の実施の形態１に係る半導体スイッチング素子のゲート駆動回路の正常時の動作を説明する線図である。 この発明の実施の形態１に係る半導体スイッチング素子のゲート駆動回路の異常時の動作を説明する線図である。 この発明の実施の形態２に係る半導体スイッチング素子のゲート駆動回路の構成を示す回路図である。

実施の形態１．
図１はこの発明の実施の形態１に係るゲート駆動回路の構成を示す回路図である。図２は、上記ゲート駆動回路が組み込まれた電力変換器１の構成の一例を示す回路図である。なお、上記ゲート駆動回路は、図２の例に限らず、半導体スイッチング素子を用いた電力変換器に組み込むことができる。

電力変換器１は、第一の主電源２と第二の主電源１０の間に接続され、第一の主電源２と第二の主電源１０の間でエネルギーの授受を行うＤＣ／ＤＣコンバータであり、一般にチョッパ方式と呼ばれる。第一の主電源２の電圧は、第二の主電源１０の電圧より高く、エネルギー移動時には、第一の主電源２の視点で見ると降圧動作となり、第二の主電源１０の視点でみると昇圧動作となる。

電力変換器１は、平滑コンデンサ３、半導体スイッチング素子であるＭＯＳＦＥＴ６とＭＯＳＦＥＴ７、リアクトル８、平滑コンデンサ９、ＭＯＳＦＥＴ６のゲート駆動回路４、ＭＯＳＦＥＴ７のゲート駆動回路５で構成される。ＭＯＳＦＥＴ６とＭＯＳＦＥＴ７は、ソースとドレインの２つの主電極と、この２つの主電極間のオン・オフを電圧で制御するためのゲート電極を有する電圧駆動型の半導体スイッチング素子である。リアクトル８の一方端は、第二の主電源１０の電源ラインに接続され、他方端はＭＯＳＦＥＴ６とＭＯＳＦＥＴ７の接続点、すなわちＭＯＳＦＥＴ６のソースとＭＯＳＦＥＴ７のドレインとに接続されている。ＭＯＳＦＥＴ６とＭＯＳＦＥＴ７は、第一の主電源２の電源ラインとアースラインとの間に直列に接続される。ＭＯＳＦＥＴ６のドレインは第一の主電源２の電源ラインに接続され、ＭＯＳＦＥＴ７のソースはアースラインに接続される。ＭＯＳＦＥＴ６、およびＭＯＳＦＥＴ７を所定の周波数、デューティでオン、オフを繰り返し、リアクトル８に対してエネルギーの蓄積、放出を繰り返すことにより、２つの主電源間でエネルギーを移動させる。図示していないが、第一の主電源２と第二の主電源１０には、負荷、または、充電器が接続されており、外部へのエネルギーの放電、外部からのエネルギーの充電が行われる。

ＭＯＳＦＥＴ６、およびＭＯＳＦＥＴ７は、ノーマリオンの特性を有する半導体スイッチング素子であり、ぞれぞれのゲート駆動回路は、ゲートに負バイアス電圧を印加できる回路構成になっている。本願においてノーマリオンの素子とは、ゲート電圧が０の場合にオン状態となる素子を言うが、ゲート電圧が完全な０ではオフ状態であっても、ゲートにノイズ的なエネルギーが入力されるだけでオン状態となる素子も含む。すなわち、実使用において、スイッチング素子をオフ状態にするときはゲートに負電圧を印加して駆動するスイッチング素子のことをノーマリオンの素子と呼ぶ。

また、半導体スイッチング素子は珪素によって形成されたものの他、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成しても良い。ワイドバンドギャップ半導体としては、例えば、炭化珪素（ＳｉＣ）、窒化ガリウム系材料またはダイヤモンドがある。ワイドバンドギャップ半導体を用いた場合、許容電流密度が高く、電力損失も低いため、電力用半導体素子を用いた装置の小型化が可能となる。また、スイッチング素子にワイドバンドギャップ半導体を用いた場合、ＭＯＳＦＥＴ等、双方向にスイッチング可能な素子の耐電圧が上がり、高電圧領域まで適用が可能となる。

以下、ゲート駆動回路について説明するが、ゲート駆動回路４、およびゲート駆動回路５は、回路、動作ともに同じであるので、ゲート駆動回路５について説明する。図１に示すように、ゲート駆動回路５は、ＰチャネルＭＯＳＦＥＴ１２、ＮチャネルＭＯＳＦＥＴ１３、ゲート抵抗１４、駆動制御装置１１、負バイアス用コンデンサ１７、ダイオード１５、ダイオード１６、第一のゲート電圧電源２１、第二のゲート電圧電源１９で構成される。ＰチャネルＭＯＳＦＥＴ１２、ＮチャネルＭＯＳＦＥＴ１３、負バイアス用コンデンサ１７は、正のゲート電圧＋ＶｃｃとＭＯＳＦＥＴ７のソースとの間に直列に接続されている。ゲート抵抗１４の一方端は、ＭＯＳＦＥＴ７のゲートに接続され、他方端はＭＯＳＦＥＴ１２とＭＯＳＦＥＴ１３の接続点、すなわちＭＯＳＦＥＴ１２のソースとＭＯＳＦＥＴ１３のドレインとに接続されている。ＭＯＳＦＥＴ１２のドレインは正のゲート電圧＋Ｖｃｃに接続され、ＭＯＳＦＥＴ１３のソースは負バイアス用コンデンサ１７の負電圧側、ダイオード１５のアノード、ダイオード１６のアノードに接続される。負バイアス用コンデンサ１７の正電圧側は、ＭＯＳＦＥＴ７のソースに接続される。ダイオード１５のカソードは、第一のゲート電圧電源２１の一出力である第一の負のゲート電圧−Ｖｃｃ１に接続される。また、ダイオード１６のカソードは、第二のゲート電圧電源１９の出力である第二の負のゲート電圧−Ｖｃｃ２に接続されている。このようにして、負バイアス用コンデンサ１７が、ＭＯＳＦＥＴ７のソースに対して負の電圧に充電される。

第一のゲート電圧電源２１は、電源２０の電圧を入力とし、正のゲート電圧＋Ｖｃｃと、第一の負のゲート電圧−Ｖｃｃ１を出力する。電源２０は、安定した直流電源に接続されていればよく、第一の主電源２または第二の主電源１０、あるいは図示しない他の電源に接続されている。以下の説明では、電源２０は、第一の主電源２であるとする。第一のゲート電圧電源２１は基本的には絶縁型を用い、基準電位は電気的に絶縁する。正常動作時は、正のゲート電圧＋Ｖｃｃと第一の負のゲート電圧−Ｖｃｃ１を用いて、ＭＯＳＦＥＴ７をスイッチングさせる。

第二のゲート電圧電源１９は、ＭＯＳＦＥＴ７のドレイン、ソース間の電圧を入力とし、第二の負のゲート電圧−Ｖｃｃ２を出力する。第二のゲート電圧電源１９の入力の基準電位はＭＯＳＦＥＴ７のソースであり、出力の正電圧側がソースに接続されるため、第二のゲート電圧電源１９は非絶縁型の電源でもよいし、絶縁型の電源でもよい。後で説明するように、異常時には、第二の負のゲート電圧−Ｖｃｃ２を用いて、ＭＯＳＦＥＴ７のオフ状態を維持する。

駆動制御装置１１は、ＰチャネルＭＯＳＦＥＴ１２とＮチャネルＭＯＳＦＥＴ１３を相補の関係でオン、オフさせるようにＰチャネルＭＯＳＦＥＴ１２とＮチャネルＭＯＳＦＥＴ１３を制御することにより、ＭＯＳＦＥＴ７のゲート容量に対して電荷を充電または放電する。ここで、ＮチャネルＭＯＳＦＥＴ１３は、ノーマリオンの特性を有するものを用いている。また、第一の負のゲート電圧−Ｖｃｃ１は、第二の負のゲート電圧−Ｖｃｃ２より大きな電圧に設定されている。

ＰチャネルＭＯＳＦＥＴ１２がオン、ＮチャネルＭＯＳＦＥＴ１３がオフの場合、正のゲート電圧＋Ｖｃｃが、ゲート抵抗１４、ゲート容量、ソース間に印加され、ゲート容量に電荷が充電され、ゲート−ソース間電圧が、ＭＯＳＦＥＴ７の閾値電圧を超えると、ＭＯＳＦＥＴ７がオンする。ＰチャネルＭＯＳＦＥＴ１２がオフ、ＮチャネルＭＯＳＦＥＴ１３がオンの場合、ソースに対しゲートは、負バイアス用コンデンサ１７の電圧分引き下げられ、ＭＯＳＦＥＴ７はオフになる。このように、ＰチャネルＭＯＳＦＥＴ１２とＮチャネルＭＯＳＦＥＴ１３の直列体が、正のゲート電圧＋Ｖｃｃおよび負バイアス用コンデンサと、ＭＯＳＦＥＴ７のゲート電極との間の接続関係をスイッチするスイッチ回路３０を構成している。

第二のゲート電圧電源１９の例としてフライバック方式を用いた回路を図３に示す。第二のゲート電圧電源１９は、ＭＯＳＦＥＴ２２、トランス２５、整流ダイオード２３、平滑コンデンサ２４で構成される。コンデンサ２６は、ＭＯＳＦＥＴ７の寄生容量、またはスナバ回路の容量を示している。動作は、ＭＯＳＦＥＴ２２をオンし、励磁エネルギーをトランス２５に蓄積し、ＭＯＳＦＥＴ２２をオフさせ、励磁エネルギーを二次回路へ放出し、１次側エネルギーを二次側へ伝える。

例えば図２の回路において、ＭＯＳＦＥＴ７がオフ、ＭＯＳＦＥＴ６がオンしているときは、ＭＯＳＦＥＴ７のドレイン−ソース間には第一の主電源２の電圧が発生しているため、この間に第二のゲート電圧電源１９の入力から出力にエネルギーを伝える動作をさせる。

一方、ＭＯＳＦＥＴ７がオンしている時にはＭＯＳＦＥＴ７のドレイン−ソース間の電圧はほぼゼロなので、第二のゲート電圧電源１９は入力がなくなり、出力できない。そのため、ＭＯＳＦＥＴ７がオフしている期間に、確実に第二のゲート電圧電源１９が出力するために、ＭＯＳＦＥＴ２２のスイッチング周波数は、ＭＯＳＦＥＴ７のスイッチング周波数より高くすることが望ましい。

図４に、第一の負のゲート電圧−Ｖｃｃ１が途中で正常に出力されなくなった場合の、負バイアス用コンデンサ１７の電圧の時間変化（図４（ａ））と、第二のゲート電圧電源１９の二次側の整流ダイオード２３の平均電流の時間変化（図４（ｂ））を示す。第一の負のゲート電圧−Ｖｃｃ１が正常に出力されている場合は、負バイアス用コンデンサ１７の電位は、第一の負のゲート電圧−Ｖｃｃ１となっている。この時、第二のゲート電圧電源１９は、ほとんど動作せず、二次側の整流ダイオードの平均電流は０に近い。第一の負のゲート電圧−Ｖｃｃ１が出力されなくなった場合は、負バイアス用コンデンサ１７の電荷が放電され、負バイアス用コンデンサ１７の電位は低下する。負バイアス用コンデンサ１７の電位が、第二の負のゲート電圧−Ｖｃｃ２以下になると、第二のゲート電圧電源１９が、出力電圧を第二の負のゲート電圧−Ｖｃｃ２に保持するよう動作し、二次側の整流ダイオード２３の平均電流が増加する。

図５に第一の負のゲート電圧−Ｖｃｃ１が正常に出力されている場合の、ＭＯＳＦＥＴ７のドレイン−ソース間電圧（Ｖｄｓ）波形（図５（ａ））と、ＭＯＳＦＥＴ２２のゲート信号波形（図５（ｂ））と、整流ダイオード２３の電流波形（図５（ｃ））と、第二の負のゲート電圧（−Ｖｃｃ２）波形（図５（ｄ））を示す。ＭＯＳＦＥＴ２２のスイッチング周波数は、ＭＯＳＦＥＴ７のスイッチング周波数の１０倍とした。ドレイン−ソース間電圧は、ＭＯＳＦＥＴ７がオフしている期間は、第一の主電源２の電圧が印加されおり、その電圧を入力とし、第二のゲート電圧電源１９の二次側の整流ダイオード２３から平滑コンデンサ２４にエネルギーが伝送され、第二のゲート電圧電源１９の出力電圧を第二の負のゲート電圧−Ｖｃｃ２に保持する。一方、ＭＯＳＦＥＴ７がオンしている期間は、ドレイン−ソース間電圧はほぼゼロであり、第二のゲート電圧電源１９の二次側の整流ダイオード２３に電流を流すことができず、平滑コンデンサ２４にエネルギーを伝送できない。よって、第二のゲート電圧電源１９の平滑コンデンサ２４の容量が小さいと、図５（ｄ）に示すように、ＭＯＳＦＥＴ７の周波数で第二のゲート電圧電源１９の出力電圧に電圧リプルが生じる。

図６に、第一の主電源２が異常となり第一の負のゲート電圧−Ｖｃｃ１が出力されない場合の、ＭＯＳＦＥＴ７のドレイン−ソース間電圧（Ｖｄｓ）波形（図６（ａ））と、ＭＯＳＦＥＴ２２のゲート信号波形（図６（ｂ））と、整流ダイオード２３の電流波形（図６（ｃ））と、第二の負のゲート電圧（−Ｖｃｃ２）波形（図６（ｄ））を示す。ドレイン−ソース間電圧は、第二の主電源１０の電圧まで低下し、直流電圧として印加され続ける。第二のゲート電圧電源１９は第二の主電源１０の電圧を入力とし、出力を第二の負のゲート電圧−Ｖｃｃ２に保持する。第一の負のゲート電圧−Ｖｃｃ１が失われたため、リーク電流等で抜けていく電荷はすべて、第二のゲート電圧電源１９によって供給される。そのため、整流ダイオード２３の平均電流は増加する。

駆動制御装置１１の電源が第一の主電源２から供給されている場合、第一の主電源２が異常となった場合、駆動制御装置１１も動作不良となり、ＭＯＳＦＥＴ１２、１３を制御することができない。しかし、ＭＯＳＦＥＴ１３がノーマリオンの特性を持つものを使っているため、ＭＯＳＦＥＴ１３はオン状態を維持し、ＭＯＳＦＥＴ７を負バイアスに保つことができる。

まとめると、電源２０の喪失、接続不良、第一のゲート電圧電源の故障などにより、第一の負のゲート電圧−Ｖｃｃ１が出力されなくなっても、ＭＯＳＦＥＴ７のドレイン−ソース間電圧が印加されている限り、第二のゲート電圧電源１９の出力により、負バイアス用コンデンサの電位が第二の負バイアス電圧−Ｖｃｃ２に維持される。また駆動制御装置１１が動作しなくなっても、ＭＯＳＦＥＴ１３がノーマリオンであるため、ＭＯＳＦＥＴ７のゲートと、負バイアス用コンデンサ１７の接続が維持される。以上によりＭＯＳＦＥ
Ｔ７がオンし、アーム短絡に至ることがない。ＭＯＳＦＥＴ７のドレイン−ソース間に電圧が印加されなくなった場合、第二のゲート電圧電源１９も出力が維持されなくなってＭＯＳＦＥＴ７がオンするが、ＭＯＳＦＥＴ７のドレイン−ソース間に電圧が印加されていないため、短絡電流は流れず、ＭＯＳＦＥＴ７が破壊するなどの問題は生じない。

実施の形態２．
図７は、本発明の実施の形態２による半導体スイッチング素子のゲート駆動回路を示す回路図である。図７において、図１と同一符号は、同一または相当する部分を示す。実施の形態１では、通常の動作時には、第一の負のゲート電圧−Ｖｃｃ１を出力する第一のゲート電圧電源を別に設けた。しかし、第一の負のゲート電圧−Ｖｃｃ１は必ずしも必要なく、図７に示すように、第一のゲート電圧電源２１０は、ＭＯＳＦＥＴ７をオンさせるためのゲート電圧＋Ｖｃｃのみを出力するものであってもよい。この場合、負バイアス用コンデンサ１７を負電圧に充電するための電源は、半導体スイッチング素子であるＭＯＳＦＥＴ７のゲート−ソース間電圧を入力とする第二のゲート電圧電源１９のみであるが、この構成であってもＭＯＳＦＥＴ７のオン・オフ動作をさせることができる。

図７の構成であっても、ＭＯＳＦＥＴ７のゲート−ソース間に電圧が発生している場合は、負バイアス用コンデンサ１７を負電圧に充電できるため、ＭＯＳＦＥＴ７を確実にオフさせることができる。逆に、負バイアス用コンデンサ１７を負電圧に全く充電できない状態は、図２の例であれば第一の主電源２および第二の主電源１０共に喪失して、共に電圧が０となった場合である。このような場合は、ＭＯＳＦＥＴ７のゲート電圧を負とする必要がなく、すなわち負バイアス用コンデンサ１７を負電圧に充電する必要がない。

以上のように、本発明は、少なくとも負バイアス用コンデンサ１７を負電圧に充電するゲート電圧電源として、負バイアスを与える半導体スイッチング素子の両端の電圧を入力とする電源を備えることにより、確実に負バイアス用コンデンサ１７を負電圧に充電することができ、当該半導体スイッチング素子がノーマリオンの素子であっても、確実にオフの状態を実現できるものである。

なお、本発明は、半導体スイッチング素子が電圧駆動型の素子であって、ノーマリオンの素子の場合に効果が大きいが、半導体スイッチング素子が電圧駆動型の素子であってノーマリオフのものに適用しても動作することは言うまでもない。

なお、本発明は、その発明の範囲内において、各実施の形態を適宜、変形、省略したりすることが可能である。

１：電圧変換器 ２：第一の主電源
３：平滑コンデンサ ４、５：ゲート駆動回路
６、７：半導体スイッチング素子（ＭＯＳＦＥＴ）
１０：第二の主電源 １１：駆動制御装置
１２：ＰチャネルＭＯＳＦＥＴ １３：ＮチャネルＭＯＳＦＥＴ
１５、１６：ダイオード １７：負バイアス用コンデンサ
１９：第二のゲート電圧電源 ２１：第一のゲート電圧電源
３０：スイッチ回路

Claims (11)

1. ２つの主電極と、この２つの主電極間のオン・オフを電圧で制御するためのゲート電極を有する電圧駆動型の半導体スイッチング素子の前記ゲート電極を駆動する半導体スイッチング素子のゲート駆動回路において、
   前記半導体スイッチング素子をオンさせるための前記ゲート電極に印加するオン用ゲート電圧を出力する第一のゲート電圧電源と、
   前記半導体スイッチング素子の前記２つの主電極間の電圧を入力として、前記２つの主電極のうち電流が流出する側の主電極であるソース電極に対して負電圧となる第二の負のゲート電圧を出力する第二のゲート電圧電源と、
   一端が前記ソース電極の電位となり、他端が前記第二の負のゲート電圧により負電位となるように充電される負バイアス用コンデンサと、
   前記負バイアス用コンデンサの負電位側の端子および前記第一のゲート電圧電源のオン用ゲート電圧の出力と、前記半導体スイッチング素子のゲート電極との間の接続関係をスイッチするスイッチ回路と、
   を備えたことを特徴とする半導体スイッチング素子のゲート駆動回路。
2. 前記スイッチ回路がＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴの直列体であり、前記スイッチ回路が前記第一のゲート電圧電源のオン用ゲート電圧の出力端子と前記負バイアス用コンデンサとの間に、前記ＮチャネルＭＯＳＦＥＴ側が前記負バイアス用コンデンサに接続されるように接続され、前記ＰチャネルＭＯＳＦＥＴと前記ＮチャネルＭＯＳＦＥＴの接続点はゲート抵抗を介して前記ゲート電極に接続され、前記ＰチャネルＭＯＳＦＥＴと前記ＮチャネルＭＯＳＦＥＴを相補的にオン・オフすることにより前記半導体スイッチング素子をスイッチング駆動することを特徴とする請求項１に記載の半導体スイッチング素子のゲート駆動回路。
3. 前記ＮチャネルＭＯＳＦＥＴは、ノーマリオンの特性を有することを特徴とする請求項２に記載の半導体スイッチング素子のゲート駆動回路。
4. 前記第二のゲート電圧電源は、スイッチングによりＤＣ／ＤＣコンバータを構成するスイッチング電源であることを特徴とする請求項２に記載の半導体スイッチング素子のゲート駆動回路。
5. 前記第二のゲート電圧電源のスイッチング周波数は、前記半導体スイッチング素子のスイッチング周波数よりも高いことを特徴とする請求項４に記載の半導体スイッチング素子のゲート駆動回路。
6. 前記第一のゲート電圧電源は、前記ソース電極に対して負電圧となる第一の負のゲート電圧をさらに出力し、この第一の負のゲート電圧または前記第二の負のゲート電圧のいずれかの負のゲート電圧により、前記負バイアス用コンデンサが前記ソース電極に対して負電圧となるよう充電されることを特徴とする請求項１〜５のいずれか１項に記載の半導体スイッチング素子のゲート駆動回路。
7. 前記第一の負のゲート電圧は前記第二の負のゲート電圧よりも絶対値が大きいことを特徴とする請求項６に記載の半導体スイッチング素子のゲート駆動回路。
8. 前記第一のゲート電圧電源の前記第一の負のゲート電圧の出力端子と前記負バイアス用コンデンサの間に第一のダイオードが接続され、前記第二のゲート電圧電源の前記第二の負のゲート電圧の出力端子と前記負バイアス用コンデンサの間に第二のダイオードが接続されたことを特徴とする請求項７に記載の半導体スイッチング素子のゲート駆動回路。
9. 前記半導体スイッチング素子はノーマリオンの特性を有する半導体素子であり、この半導体スイッチング素子を駆動することを特徴とする請求項１〜８のいずれか１項に記載の半導体スイッチング素子のゲート駆動回路。
10. 前記半導体スイッチング素子がワイドバンドギャップ半導体により形成されており、この半導体スイッチング素子を駆動することを特徴とする請求項１〜９のいずれか１項に記載の半導体スイッチング素子のゲート駆動回路。
11. 前記ワイドバンドギャップ半導体の材料は、炭化珪素、窒化ガリウム系材料、ダイヤモンドのいずれかの材料であることを特徴とする請求項１０に記載の半導体スイッチング素子のゲート駆動回路。

Images