CN101689799B - 功率元件的驱动电路 - Google Patents

功率元件的驱动电路 Download PDF

Info

Publication number
CN101689799B
CN101689799B CN2007800536182A CN200780053618A CN101689799B CN 101689799 B CN101689799 B CN 101689799B CN 2007800536182 A CN2007800536182 A CN 2007800536182A CN 200780053618 A CN200780053618 A CN 200780053618A CN 101689799 B CN101689799 B CN 101689799B
Authority
CN
China
Prior art keywords
state
switch element
node
power component
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800536182A
Other languages
English (en)
Other versions
CN101689799A (zh
Inventor
宫崎裕二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101689799A publication Critical patent/CN101689799A/zh
Application granted granted Critical
Publication of CN101689799B publication Critical patent/CN101689799B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0045—Full bridges, determining the direction of the current through the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

IGBT(10)的驱动电路(1)包含使用了第一～第四开关元件(Q1～Q4)的H电桥电路(80)。控制部(20)在接受到使IGBT(10)从导通状态转移到断开状态的指令时，从使第一、第四开关元件(Q1、Q4)为导通状态并且使第二、第三开关元件(Q2、Q3)为断开状态的第一状态，向使第一、第四开关元件(Q1、Q4)为断开状态并且使第二、第三开关元件(Q2、Q3)为断开状态的第二状态，切换各开关元件的状态。根据这样的驱动电路(1)的结构，能够以单一的电源(15)对IGBT(10)施加反偏压。

Description

功率元件的驱动电路
技术领域
本发明涉及用于使功率用半导体元件导通/断开的驱动电路。
背景技术
功率用半导体元件通过输入到控制电极的电压或电流信号，进行主电流的导通/断开控制。在通过电压信号进行导通/断开控制的电压驱动型的功率元件中，有MOSFET(Metal Oxide Semiconductor Field EffectTransistor，金属氧化物半导体场效应晶体管)、IGBT(Insulated Gate BipolarTransistor，绝缘栅双极晶体管)等，此外在通过电流信号进行导通/断开控制的电流驱动型的功率元件中，有双极晶体管等。
在这些功率元件中，在从导通状态切换为断开状态时，在控制电极(栅极电极或基极电极)和主电极(源极电极或发射极电极)之间施加反偏压的情况较多。其理由是为了在电压驱动型的功率元件中，不受噪声等的影响而可靠地成为断开状态，此外在电流驱动型的元件中，是为了缩短主电流的切断时间。作为用于施加反偏压的驱动电路，已知以下的第一、第二现有技术。
第一现有技术是在正偏压用、反偏压用中使用2个电源的技术(参照日本专利申请特开平07-131971号公报(专利文献1)的说明书段落[0003]和图8)。在作为功率元件使用IGBT的情况下，串联连接作为导通用开关元件的导通晶体管、导通电阻、作为断开用开关元件的断开晶体管、以及断开电阻，将这些部件连接于以正偏压电源和反偏压电源的串联连接而成的主栅极电源，将导通电阻和断开电阻的连接点连接于IGBT的栅极构成栅极驱动电路。在这里，如果使导通晶体管为导通的话，正偏压电流在正偏压电源、导通晶体管、导通电阻、IGBT的栅极、IGBT的发射极、正偏压电源的路径中流过，接通该IGBT。另一方面，如果使断开晶体管导通的话，反偏压电流在反偏压电源、IGBT的发射极、IGBT的栅极、断开电阻、断开晶体管、反偏压电源的路径中流过，切断该IGBT。
此外，第二现有技术是与单电源一起设置充电用的电容器，将该电容器作为模拟的电源进行使用的技术(日本专利申请特开平09-140122号公报(参照专利文献2))。在该技术中，将在基极端子和发射极端子之间连接二极管、在基极端子和集电极端子之间连接有电阻的P型晶体管并联连接在脉冲电源的输入端子间，经由第一电阻将P型晶体管的发射极端子连接于IGBT的栅极端子，并且经由电容器和恒压二极管构成的并联电路将P型晶体管的集电极端子连接于第二电阻，该第二电阻连接于IGBT的栅极端子，从而构成栅极驱动电路。当来自脉冲电源的正偏压经由二极管和第一电阻施加到IGBT的栅极端子时，电容器也经由第二电阻被充电。当正偏压变为断开时，P型晶体管变为导通，因此蓄积在电容器中的电荷经由该P型晶体管和第二电阻进行放电，对IGBT的栅极端子施加反偏压。
专利文献1：日本专利申请特开平07-131971号公报
专利文献2：日本专利申请特开平09-140122号公报
本发明要解决的课题
可是，在上述第一现有技术中，因为使用2个电源，所以与单电源的情况相比需要额外的空间和成本。此外，关于上述第二现有技术，在作为模拟的电源而使用的电容器中，需要与要驱动的功率元件的栅极电容相比充分大的电容，与仅是单电源的情况相比额外地耗费的空间和成本。
进而，作为上述第一、第二现有技术的共同的问题点，可以举出与仅是单电源的情况相比对驱动电路要求高耐压性能的问题点。具体地，在第一现有技术中，因为对驱动电路施加将正偏压电源的电源电压和反偏压电源的电源电压合计在一起的电压，所以驱动电路的构成部件需要耐受该合计的电压的性能。此外，在第二现有技术中，因为通过电源供给使功率元件在正方向偏置的电压和电容器的充电电压的合计电压，所以对驱动电路要求增加了该电容器的充电电压的量的耐电压性能。
发明内容
本发明正是为了解决上述问题而完成的，其目的在于提供一种驱动电路，能够不追加新的电源，仅以单一的电源对功率元件的控制电极施加反偏压。
用于解决课题的方法
本发明是对应于对控制电极赋予的信号，控制在第一、第二主电极间流过的主电流的与功率元件相关的驱动电路。其基本结构具备：电源，连接于第一节点和第二节点之间；开关矩阵电路，以有选择地将控制电极连接于第一、第二节点的一方，有选择地将第二主电极连接于所述第一、第二节点的一方的方式构成；以及控制部，对应于用于进行所述功率元件的导通/断开的切换的输入信号，控制所述开关矩阵电路。在输入信号进行使功率元件从导通状态转移到断开状态的变化的情况下，控制部从将控制电极连接于第一节点并且将第二主电极连接于所述第二节点的第一状态，向将所述控制电极连接于第二节点并且将所述第二主电极连接于所述第一节点的第二状态，切换所述开关矩阵电路的状态。
发明的效果
根据本发明，通过从第一状态向第二状态的切换，施加到功率元件的控制电极和第二主电极间的电压的极性变化，能够施加反偏压。
附图说明
图1是表示作为本发明的实施方式1，关于IGBT10的驱动电路1的基本结构的电路图。
图2是表示针对图1所示的驱动电路1，对应于输入信号SG0的状态的变化的时间图。
图3是表示IGBT10和驱动电路1、和包含负载16和电源18的主电路的连接关系的电路图。
图4是表示作为使用双极晶体管构成的一个例子的功率元件的驱动电路1a的电路图。
图5是表示使用双极晶体管构成的其它例子的功率元件的驱动电路1b的电路图。
图6是表示作为使用MOSFET构成的一个例子的功率元件的驱动电路1c的电路图。
图7是表示使用MOSFET构成的其它例子的功率元件的驱动电路1d的电路图。
图8是表示作为本发明的实施方式2，IGBT10的驱动电路2a的结构的电路图。
图9是表示关于图8的驱动电路2a，对应于输入信号SG0的状态的变化的时间图。
图10是表示图8所示的1短脉冲产生电路30a的具体结构的一个例子的电路图。
图11是表示关于图10所示的1短脉冲产生电路30a，对应于输入信号SG0的状态的变化的时间图。
图12是表示作为图8所示的驱动电路2a的变形例的驱动电路2b的结构的电路图。
图13是表示关于图12的驱动电路2b，对应于输入信号SG0的状态的变化的时间图。
图14是表示图12所示的1短脉冲产生电路30b的具体结构的一个例子的电路图。
图15是表示关于图14所示的1短脉冲产生电路30b，对应于输入信号SG0的状态的变化的时间图。
图16是表示作为本发明的实施方式3，IGBT10的驱动电路3a的结构的电路图。
图17是表示关于图16的驱动电路3a，对应于输入信号SG0的状态的变化的时间图。
图18是表示图16所示的延迟电路40a的具体结构的一个例子的电路图。
图19是表示关于图18所示的延迟电路40a，对应于输入信号SG0的状态的变化的时间图。
图20是表示作为图16所示的驱动电路3a的变形例的驱动电路3b的结构的电路图。
图21是表示关于图20的驱动电路3b，对应于输入信号SG0的状态的变化的时间图。
图22是表示图20所示的延迟电路40b的具体结构的一个例子的电路图。
图23是表示关于图22所示的延迟电路40b，对应于输入信号SG0的状态的变化的时间图。
图24是表示作为本发明的实施方式4，IGBT10的驱动电路4a的结构的电路图。
图25是表示关于图24的驱动电路4a，对应于输入信号SG0的状态的变化的时间图。
图26是表示作为图24所示的驱动电路4a的变形例的驱动电路4b的结构的电路图。
图27是表示关于图26的驱动电路4b，对应于输入信号SG0的状态的变化的时间图。
图28是表示作为本发明的实施方式5，IGBT10的驱动电路5a的结构的电路图。
图29是表示关于图28的驱动电路5a，对应于输入信号SG0的状态的变化的时间图。
图30是表示图28所示的延迟电路40c的具体结构的一个例子的电路图。
图31是表示关于图30所示的驱动电路40c，对应于输入信号SG0的状态的变化的时间图。
图32是表示作为图28所示的驱动电路5a的变形例的驱动电路5b的结构的电路图。
图33是表示关于图32的驱动电路5b，对应于输入信号SG0的状态的变化的时间图。
图34是表示作为本发明的实施方式6，传感IGBT10a的驱动电路6的结构的电路图。
图35是表示关于图34的驱动电路6，对应于输入信号SG0的状态的变化的时间图。
图36是表示作为图34的驱动电路6的比较例，传感IGBT10a的驱动电路100的结构的电路图。
图37是表示作为本发明的实施方式7，传感IGBT10a的驱动电路7的结构的电路图。
图38是表示图37所示的控制IC50b的具体结构的一个例子的电路图。
图39是表示关于图37的驱动电路7，对应于输入信号SG0的状态的变化的时间图。
图40是表示作为本发明的实施方式8，传感IGBT10a的驱动电路8的结构的电路图。
图41是表示关于图40的驱动电路8，对应于输入信号SG0的状态的变化的时间图。
附图标记说明
1～8驱动电路，10 IGBT(功率元件)，10a传感IGBT(功率元件)，11电源节点(第一节点)，12接地节点(第二节点)，15电源，20、20a～20j控制部，50a、50b控制IC，70比较器(电压监视部)，74齐纳二极管(恒压部)，80开关矩阵电路，C集电极电极(第一主电极)，E发射极电极(第二主电极)，G栅极电极(控制电极)，S传感电极，IC集电极电流(主电路)，Q1～Q6开关元件，SG0输入信号，R1、R4电阻，D1～D4二极管，RD电流检测电阻
具体实施方式
以下，参照附图对本发明的实施方式详细地进行说明。再有，对同一或相当的部分赋予同一附图标记，不重复其说明。
在这里，在以下的各实施方式中，作为功率元件举出IGBT为例进行说明，但关于用于驱动MOSFET或双极晶体管的驱动电路，也能够应用针对IGBT的驱动电路的各实施方式。具体地，在MOSFET的情况下，在以下的说明中将发射极电极改称为源极电极，将集电极电极改称为漏极电极即可，此外，在双极晶体管的情况下，在以下的说明中将栅极电极改称为基极电极即可。再有，在本说明书中，双极晶体管指的是通过基极电流进行导通/断开控制的通常的PNP型或NPN型的双极晶体管。
此外，在以下的说明中，作为IGBT的导电型使用通常的N沟道，但关于例如P沟道的MOSFET或PNP型的双极晶体管的驱动电路，也能够应用针对N沟道的IGBT的驱动电路的各实施方式。在P沟道或PNP型的情况下，在以下的说明中使电源和二极管的极性相反，使作为各开关元件使用的MOSFET的源极电极和发射极电极相反，此外，使作为各开关元件使用的双极晶体管的发射极电极和集电极电极相反即可。
[实施方式1]
图1是表示作为本发明的实施方式1，关于IGBT10的驱动电路1的基本结构的电路图。在N沟道的IGBT10中，从作为第一主电极的集电极电极C向作为第二主电极的发射极电极E流动的主电流，通过施加到作为控制电极的栅极电极G和发射极电极E之间的电压而被控制。
如图1所示，IGBT10的驱动电路1包含：在第一和第二节点11、12间设置的单一的直流电源15；在连接节点P1和IGBT10的栅极电极G之间设置的栅极电阻RG；在连接节点P1和节点11之间设置的第一开关元件Q1；在连接节点P1和节点12之间设置的第二开关元件Q2；在节点11和连接于IGBT10的发射极电极E的连接节点P2之间设置的第三开关元件Q3；在连接节点P2和节点12之间设置的第四开关元件Q4。通过开关元件Q1～Q4构成的电路是被称为所谓H电桥的电路。
在这里，电源15的输出电压Vcc等于为了使IGBT10转移到导通状态所需要的充分的电压。在IGBT的情况下，通常设定为15伏特。再有，栅极电阻RG为了限制在使IGBT10导通/断开时流入栅极电极或从栅极电极流出的电流而设置。
在实施方式1中，节点11是电源15的正极侧，节点12是电源15的负极侧。节点12连接于决定驱动电路1的基准电位的驱动电路用的接地GND1。因此，节点11的电位成为电源电压Vcc，节点12的电位成为基准电位0。因此，在以下有时将节点11记载为电源节点11，将节点12记载为接地节点12。
进而，IGBT10的驱动电路1包含：控制部20，其对应于从信号输入节点Sin输入的输入信号SG0的逻辑电平，将这些开关元件Q1～Q4的导通/断开的状态切换至第一、第二状态。在这里，在输入信号SG0的逻辑电平中，有高(H)电平和低(L)电平，在各实施方式中，H电平的输入信号SG0对应于使IGBT10转移到导通状态(turn on，接通)的指令，L电平的输入信号SG0对应于使IGBT10转移到断开状态(turn off，切断)的指令。控制部20在输入信号SG0为H电平时，使开关元件Q1～Q4的状态分别为导通状态、断开状态、断开状态、导通状态。将此时的开关元件Q1～Q4的状态称为第一状态。此外，控制部20在输入信号SG0为L电平时，使开关元件Q1～Q4的状态分别为断开状态、导通状态、导通状态、断开状态。将此时的开关元件Q1～Q4的状态称为第二状态。
图2是表示针对图1所示的驱动电路1，对应于输入信号SG0的状态的变化的时间图。在图2中，横轴表示时间，纵轴从上起依次表示输入信号SG0的逻辑电平、开关元件Q1～Q4的导通/断开状态、连接节点P1的电位V(P1)、IGBT10的发射极电极E的电位V(E)、IGBT10的栅极电极G的电位V(G)、IGBT10的栅极/发射极间的电压VGE、以及IGBT10的驱动电流ID。
在这里，栅极/发射极间电压VGE表示以IGBT的发射极电极E的电位为基准时的栅极电极G的电位。此外，驱动电流ID指的是为了使IGBT10的栅极电极G在正方向和反方向偏置，从驱动用的电源15供给的电流。在本说明书中，在IGBT10的接通时间或切断时间内以固定的平均电流近似驱动电流ID。此外，在本说明书的附图中，针对电压波形以指数函数方式进行变化的部分以直线进行近似并表示。
以下，参照图1、图2对驱动电路1的工作进行说明。
在图2的时刻T1，输入信号SG0从L电平切换为H电平。对应于此，控制部20将开关元件Q1～Q4的状态从第二状态切换为第一状态。在第一状态中，连接节点P1连接于电源节点11，连接节点P2连接于接地节点12，因此连接节点P1的电位V(P1)从0变化为Vcc，连接于连接节点P2的IGBT的发射极电极E的电位V(E)从Vcc变化为0。结果，对IGBT10施加栅极电极G的电位相对于发射极电极E的电位变为正的正偏压电压，IGBT10接通。
如图2所示，IGBT10的栅极电极G的电位V(G)在到接下来的时刻T2为止的期间渐渐地变化到Vcc。该时刻T1～T2的接通时间通过由IGBT10的栅极电容和栅极电阻RG的电阻值等而决定的时间常数来确定。伴随栅极电极G的电位V(G)的变化，栅极/发射极间电压VGE也从-Vcc逐渐地变化到Vcc。
在接下来的时刻T3，输入信号SG0从H电平切换为L电平。对应于此，控制部20将开关元件Q1～Q4的状态从第一状态切换为第二状态。在第二状态中，连接节点P1连接于接地节点12，连接节点P2连接于电源节点11，因此连接节点P1的电位V(P1)从Vcc变化为0，连接于连接节点P2的IGBT的发射极电极E的电位V(E)从0变化为Vcc。结果，对IGBT10施加栅极电极G的电位相对于发射极电极E的电位变为负的反偏压电压，IGBT10切断。
在该切断的情况下，IGBT10的栅极电极G的电位V(G)在到接下来的时刻T4为止的期间逐渐变化到0，伴随于此，栅极/发射极间电压VGE从Vcc逐渐地变化到-Vcc。时刻T3～T4的切断时间与上述接通时间同样地，通过由IGBT10的栅极电容和栅极电阻RG的电阻值等而决定的时间常数来确定。
在接下来的时刻T5，为了使IGBT10接通，对应于输入信号SG0再次从L电平切换为H电平，控制部20将开关元件Q1～Q4的状态从第二状态切换为第一状态。与上述的时刻T1～T2的情况同样地，在时刻T5～T6中，栅极电极G逐渐地变化到Vcc，栅极/发射极间电压VGE从-Vcc逐渐地变化到Vcc。
像这样，包含开关元件Q1～Q4的电路作为对应于输入信号SG0，有选择地连接IGBT10的栅极电极G和节点11、12，有选择地连接IGBT10的发射极电极E和节点11、12的开关矩阵电路80而发挥功能。伴随该与节点11、12的连接的切换，在IGBT10的栅极电极G和发射极电极E进行充电、放电。在栅极/发射极间电压VGE被正偏置时，以栅极电极G的电位相对于发射极电极E的电位变为正的方式蓄积电荷，当栅极/发射极间电压VGE从正变为负时，在栅极/发射极间蓄积的电荷进行放电，相反地以栅极电极G的电位相对于发射极电极的电位变为负的方式进行充电。在以图2的方式控制驱动电路1的开关元件Q1～Q4的情况下，该充放电的电流通过电源15作为驱动电流ID被供给。
这里，为了将栅极/发射极间电压VGE从0充电到Vcc，将电压15供给的平均电流大小作为I1，以该I1为基准评价驱动电流ID。如此，如图2所示，在时刻T1～T2和时刻T5～T6的接通时间，因为栅极/发射极间电压VGE从-Vcc变化到Vcc，所以驱动电流ID的大小变为I1×2。此外，在时刻T3～T4的切断时间，因为栅极/发射极间电压VGE从Vcc变化到-Vcc，所以驱动电流ID的大小变为I1×2。
图3是表示IGBT10和驱动电路1、和包含负载16和电源18的主电路的连接关系的电路图。
如图3所示，IGBT10经由连接于发射极电极E的节点13、和连接于集电极电极C的节点14，连接于主电路。主电路用的接地GND2连接于节点13，主电路的负载16的一端连接于节点14。负载16的另一端连接于主电路的电源18的正极，电源18的负极连接于接地GND2。在IGBT10接通时，从IGBT10的集电极电极C起流到发射极电极E的集电极电流IC，从主电路的电源18通过负载16被供给。在这里，驱动电路用的接地GND1不与接地GND2连接，是浮接状态。
接着，针对开关元件Q1～Q4的具体的结构例进行说明。
图4、图5是表示作为使用双极晶体管构成的例子的、功率元件的驱动电路1a、1b的电路图，图6、图7是表示作为使用MOSFET构成的例子的、功率元件的驱动电路1c、1d的电路图。
在图4所示的驱动电路1a的情况下，开关元件Q1～Q4分别通过NPN型、PNP型、NPN型、PNP型的双极晶体管构成。以下，将构成开关元件Q1～Q4的双极晶体管分别简略化记载为双极晶体管Q1～Q4。
在图4中，在双极晶体管Q1～Q4为NPN型的情况下，发射极电极连接于低电压侧，集电极电极连接于高电压侧。在PNP型的情况下，发射极电极连接于高电压侧，集电极电极连接于低电压侧。具体地，双极晶体管Q1、Q3的集电极电极连接于电源节点11，双极晶体管Q1、Q2的发射极电极连接于连接节点P1。此外，双极晶体管Q3、Q4的发射极电极连接于连接节点P2(IGBT10的发射极电极E)，双极晶体管Q2、Q4的集电极电极连接于接地节点12。进而，作为双极晶体管Q1、Q2的控制电极的基极电极G1、G2连接于用于对双极晶体管Q1、Q2输入控制信号SG1的连接节点P3，双极晶体管Q3、Q4的基极电极G3、G4连接于用于对双极晶体管Q3、Q4输入控制信号SG2的连接节点P4。
在这里，图4的控制部20a包含连接于分路节点P5和节点P4之间的倒相器24。分路节点P5连接信号输入节点Sin和连接节点P3。因此，从信号输入节点Sin输入的输入信号SG0在分路节点P5被分路，输入信号SG0作为控制信号SG1被供给到连接节点P3，通过倒相器24使输入信号SG0的逻辑电平反转后的控制信号SG2被供给到连接节点P4。
结果，在输入信号SG0为H电平时，双极晶体管Q1～Q4的状态成为图1说明的第一状态，IGBT10转移到导通状态。相反，在输入信号SG0为L电平时，双极晶体管Q1～Q4的状态成为在图1说明的第二状态，IGBT10转移到断开状态。
在图5表示的驱动电路1b中，与图4所示的驱动电路1a不同的是，代替双极晶体管Q3、Q4分别为NPN型、PNP型的情况，而分别为PNP型、NPN型，以及不包含倒相器24，将与输入信号SG0相同的逻辑电平的控制信号SG2向双极晶体管Q3、Q4供给。在驱动电路1b中，伴随双极晶体管Q3、Q4的导电型的变更，双极晶体管Q3的发射极电极连接于电源节点11，集电极电极连接于连接节点P2。此外，双极晶体管Q4的集电极电极连接于连接节点P2，发射极电极连接于接地节点12。在这里，因为双极晶体管Q3、Q4的导电型和输入到各栅极电极G3、G4的控制信号SG2的逻辑电平这两方与图4的驱动电路1a相反，所以对应于双极晶体管Q3、Q4的输入信号SG0的导通/断开工作，与图4的驱动电路1a的情况相同。关于图5的其它结构，因为与图4所示的驱动电路1a相同，所以不重复说明。
此外，图6、图7所示的驱动电路1c、1d，在通过MOSFET构成开关元件Q1～Q4的点，分别与图4、图5所示的驱动电路1a、1b相异。因此，如果在关于图4、图5的说明中，将双极晶体管的基极电极、发射极电极和集电极电极分别改称为MOSFET的栅极电极、源极电极和漏极电极，将双极晶体管的NPN型和PNP型分别改称为MOSFET的N沟道和P沟道的话，则图4、图5中的说明对于图6、图7所示的驱动电路1c、1d也是妥当的，因此不重复说明。
如上所述，根据实施方式1的驱动电路1、1a～1d，通过使用单一的电源15，切换开关元件Q1～Q4，从而能够对IGBT10的栅极电极G施加正偏压和反偏压这两方的偏置电压。此外，电源15的输出是使IGBT10接通所需要的充分的电压即可。相对于在所述第二现有技术中，从电源供给施加在反偏压施加中使用的电容器的充电电压的电压，在实施方式1中，能够以更少的输出电压对IGBT10的栅极电极G施加反偏压。因此，在实施方式1的驱动电路1、1a～1d中，不需要在所述第一、第二现有技术中必须的高耐电压性能。
[实施方式2]
在IGBT等的功率元件的切断时施加反偏压的情况下，与不施加反偏压的情况相比，需要大概4倍的驱动电流。因此，驱动用电源需要比较大的电流容量，驱动电路的各开关元件也需要电流容量大的元件。此外，因为功率元件的接通时间增加，所以开关损失增大。当为了提高功率元件的开关速度，减小栅极电阻或基极电阻的电阻值时，相反，驱动电流的峰值增加，因此需要更大的电流容量的驱动用电源。
在实施方式2中，为了解决上述问题，在切断IGBT10时，在暂时成为第二状态后，以不通过电源15的路径连接IGBT10的发射极电极E和栅极电极G，由此使在栅极电极G和发射极电极E之间蓄积的电荷放电。由此，使接通时的驱动电流ID减少。以下，参照图8～图15详细地进行说明。
图8是表示作为本发明的实施方式2，IGBT10的驱动电路2a的结构的电路图。图8所示的驱动电路2a是将图4所示的驱动电路1a变形后的电路。驱动电路2a与图4的驱动电路1a的相异点在于，还包含连接于双极晶体管Q3的栅极电极和连接节点P4之间的1短脉冲产生电路30a，和还包含连接于双极晶体管Q4的发射极电极和集电极电极之间的电阻R4。在这里，1短脉冲产生电路30a被驱动电路2a的控制部20c包含，在输入的脉冲信号从L电平向H电平变化时，以该上升边缘为触发，输出H电平的1短脉冲。参照图10在后面说明1短脉冲产生电路30a的具体结构的一个例子。此外，电阻R4的电阻值设定得比导通状态的双极晶体管Q1～Q4的发射极/集电极间电阻大。
图9是表示关于图8的驱动电路2a，对应于输入信号SG0的状态的变化的时间图。在图9中，横轴表示时间，纵轴从上起依次表示输入信号SG0的逻辑电平、双极晶体管Q1～Q4的导通/断开状态、IGBT10的栅极/发射极间电压VGE、以及驱动电流ID。
以下，参照图8、图9对驱动电路2a的工作进行说明。
在图9的时刻T1，输入信号SG0从L电平切换为H电平。这时，作为控制信号SG1被供给输入信号SG0的双极晶体管Q1、Q2分别变为导通状态、断开状态，被供给将输入信号SG0反转后的控制信号SG2的双极晶体管Q4变为导通状态。
另一方面，在1短脉冲产生电路30a中，在控制信号SG2从H电平变化为L电平的下降边缘，不产生1短脉冲，输出保持L电平。因此，双极晶体管Q3维持断开状态。结果，因为双极晶体管Q1～Q4的状态成为图1中说明了的第一状态，所以正偏压施加到IGBT10的栅极电极G，IGBT10接通。在时刻T1～T2的接通时间，栅极/发射极间电压VGE从0变化为Vcc。
在时刻T3输入信号SG0从H电平切换为L电平。这时，被供给L电平的输入信号SG0的双极晶体管Q1、Q2分别变为断开状态、导通状态，被供给H电平的控制信号SG2的双极晶体管Q4变为断开状态。
另一方面，在1短脉冲产生电路30a中，控制信号SG2从L电平变化为H电平，因此以该上升边缘为触发，产生H电平的1短脉冲。1短脉冲产生电路30a的输出在接下来的时刻T4返回L电平。接受该脉冲输出，仅在时刻T3～T4之间的暂时的期间，双极晶体管Q3成为导通状态，因此双极晶体管Q1～Q4的状态暂时变为第二状态。结果，反偏压施加到IGBT10的栅极电极G，IGBT10切断。这时，IGBT10的栅极/发射极间电压VGE从Vcc逐渐地变化到-Vcc。这时的驱动电流ID是I1×2。
在时刻T4，双极晶体管Q1、Q3、Q4变为断开状态，因此电源节点11和IGBT10之间开放。另一方面，因为双极晶体管Q2是导通状态，所以形成从IGBT10的发射极电极E起，依次经由并联连接于双极晶体管Q4的电阻R4、导通状态的双极晶体管Q2、以及栅极电阻RG，到IGBT10的栅极电极G为止的放电路径19。
通过在不经由电源15的该放电路径19中流过放电电流，在时刻T3～T4的期间，蓄积在IGBT10的栅极/发射极间的电荷放电。该放电与图2的T5～T6的情况不同，不是通过电源15驱动而产生的。当在时刻T5栅极/发射极间电压VGE变为0时，放电结束。时刻T4～T5的放电时间是通过旁路用的电阻R4的电阻值、栅极电阻RG的电阻值和IGBT10的栅极电容等决定的时间常数而确定的。
在接下来的T6，因为输入信号SG0再次从L电平切换为H电平，所以与时刻T1的情况同样地，双极晶体管Q1～Q4的状态变为第一状态，正偏压施加到IGBT10的栅极电极G，IGBT10接通。这里，在接通的开始时间点，蓄积在栅极/发射极间的电荷的放电已经结束，栅极/发射极间电压VGE变为0。因此，在时刻T6～T7的接通时间的栅极/发射极间电压VGE的变化量是从0到Vcc的Vcc，成为图2的时刻T5～T6所示的实施方式1的情况的一半。结果，在接通时电源15供给的驱动电流ID变为I1，变为实施方式1的情况的一半。
像这样，在实施方式2的驱动电路2a中，在暂时成为第二状态之后，使蓄积在IGBT10的栅极/发射极间的电荷通过不经由电源15的放电路径19放电，将栅极/发射极间电压VGE返回到0，由此能够使IGBT10的接通时的驱动电流ID减少。进而，因为接通时的栅极/发射极间电压VGE的变化量也减少，所以也能够使IGBT10的接通时间缩短。
图10是表示图8所示的1短脉冲产生电路30a的具体结构的一个例子的电路图。
如图10所示，1短脉冲产生电路30a包含：连接于输入侧节点31和中间节点33之间的电容器32；串联连接于中间节点33和输出侧节点37之间的2个倒相器36a、36b，以及在中间节点33和接地GND1(接地节点12)之间相互并联连接的电阻34和二极管35。1短脉冲产生电路30a的输入侧节点31连接于连接节点P4，输出侧节点37连接于双极晶体管Q3的基极电极G3。
在这里，通过电容器32和电阻34构成的电路是所谓微分电路，输入侧节点31的信号被微分并在中间节点33生成。但是，在中间节点33的电位V(33)相对于接地GND1变为负的情况下，在二极管35正方向流动，因此中间节点33的电位V(33)被大致限制为0。此外，在图10中串联连接的2个倒相器36a、36b作为将输入的电压波形整流为矩形波的缓冲器而使用。
图11是表示关于图10所示的1短脉冲产生电路30a，对应于输入信号SG0的状态的变化的时间图。在图11中，横轴表示时间，纵轴从上起依次表示输入信号SG0的逻辑电平(信号输入节点Sin的电位V(Sin))、输入侧节点31的电位V(31)、中间节点33的电位V(33)、输出侧节点37的电位V(37)、以及双极晶体管Q3的工作状态。
参照图10、图11，在时刻T1、T4，输入信号SG0从L电平(0)切换为H电平(Vcc)，因此输入侧节点31的电位V(31)从Vcc变化为0。这时，作为微分信号在中间节点33生成的负电位通过二极管35被限制，因此中间节点33的电位V(33)仅降低二极管35的正方向下降电压。
另一方面，在时刻T2、T5，因为对应于输入信号SG0，输入侧节点31的电位V(31)从0变化为Vcc，所以作为微分信号在中间节点33生成的电位V(33)上述至Vcc之后，渐渐地返回0。结果，在中间节点33的电位V(33)变为倒相器36a的阈值电压Vt1以上的、时刻T2～T3和时刻T5～T6，对输出侧节点37输出H电平(电源电压Vcc)的脉冲信号。接受该脉冲输出，双极晶体管Q3变为导通状态。在这里，对应于1短脉冲的脉冲宽度的、时刻T2～T3、时刻T5～T6的时间，以作为电容器32的电容和电阻34的值的积的微分电路的时间常数决定。
图12是表示作为图8所示的驱动电路2a的变形例的驱动电路2b的结构的电路图。图12的驱动电路2b与图8所示的驱动电路2a的差异在于，代替图8的1短脉冲产生电路30a和电阻R4，包含：连接于连接节点P3和双极晶体管Q2的基极电极G2之间的1短脉冲产生电路30b；连接于双极晶体管Q1的集电极电极和发射极电极之间的电阻R1。在这里，1短脉冲产生电路30b被驱动电路2b的控制部20d包含，在输入的脉冲信号从H电平变化为L电平时，以该下降边缘为触发，输出暂时变为L电平再返回H电平的L电平的1短脉冲。参照图14在后面说明1短脉冲产生电路30b的具体结构的一个例子。此外，电阻R1的电阻值设定得比导通状态的双极晶体管Q1～Q4的发射极/集电极间电阻充分地大。
图13是表示关于图12的驱动电路2b，对应于输入信号SG0的状态的变化的时间图。在图13中，横轴表示时间，纵轴从上起依次表示输入信号SG0的逻辑电平、双极晶体管Q1～Q4的导通/断开状态、IGBT10的栅极/发射极间电压VGE、以及驱动电流ID。
以下，参照图12、图13对驱动电路2b的工作进行说明。在这里，图13与图9的驱动电路2a的时间图相比较，不同点在于双极晶体管Q2的波形和双极晶体管Q3的波形交换。因此，在以下的说明中，主要针对双极晶体管Q2、Q3的工作进行说明，关于与驱动电路2a相同的点不重复说明。
在图13的时刻T1，输入信号SG0从L电平切换为H电平。这时，反转输入信号SG0并供给的双极晶体管Q3转移到断开状态。另一方面，在1短脉冲产生电路30b中，在输入信号SG0从L电平变化为H电平的上升边缘，不产生1短脉冲，输出保持H电平。因此，双极晶体管Q2维持断开状态。结果，双极晶体管Q1～Q4的状态变为第一状态，IGBT10接通。
在时刻T3，当输入信号SG0从H电平切换为L电平时，双极晶体管Q3变为导通状态。另一方面，在1短脉冲产生电路30b中，输入信号SG0从H电平变化为L电平，因此以该下降边缘为触发，产生L电平的1短脉冲。1短脉冲产生电路30b的输出在接下来的时刻T4返回H电平。接受该脉冲输出，因为双极晶体管Q2在时刻T3～T4之间成为导通状态，所以双极晶体管Q1～Q4的状态暂时变为第二状态，IGBT10切断。
在时刻T4，双极晶体管Q1、Q2、Q4变为断开状态，因此接地节点12和IGBT10之间开放。另一方面，因为双极晶体管Q3是导通状态，所以形成从IGBT10的发射极电极E起，依次经由导通状态的双极晶体管Q3、旁路用电阻R1、以及栅极电阻RG，到IGBT10的栅极电极G为止的放电路径19。通过在不经由电源15的该放电路径19中流过放电电流，在时刻T3～T4的期间蓄积在IGBT10的栅极/发射极间的电荷放电。
像这样，在图12的驱动电路2b中，在暂时成为第二状态之后，使蓄积在IGBT10的栅极/发射极间的电荷也通过不经由电源15的放电路径19放电，因此图12的驱动电路2b发挥与图8的驱动电路2a相同的效果。
图14是表示图12所示的1短脉冲产生电路30b的具体结构的一个例子的电路图。
图14所示的1短脉冲产生电路30b与图10所示的1短脉冲产生电路30a不同的是，电阻34和二极管35连接于中间节点33和电源节点11(电源电压Vcc)之间。此外，关于二极管35的极性，在图14中，二极管35的阴极连接于电源节点11，二极管35的阳极连接于中间节点33。像这样，中间节点33经由电阻34连接于电压节点11，因此在输入侧节点31的电位V(31)不变化的情况下，中间节点33的电位V(33)固定于Vcc。当输入侧节点31的电位V(31)变化时，将其微分信号重合于电源电压Vcc后的电位，在中间节点33生成。在中间节点33的电位V(33)超过电源电压Vcc的情况下，在二极管35正方向流动，因此中间节点33的电位V(33)被大致限制为Vcc。
图15是表示关于图14所示的1短脉冲产生电路30b，对应于输入信号SG0的状态的变化的时间图。在图15中，横轴表示时间，纵轴从上起依次表示输入信号SG0的逻辑电平(与输入节点31的电位V(31)相同)、中间节点33的电位V(33)、输出侧节点37的电位V(37)、以及双极晶体管Q2的工作状态。
参照图14、图15，在时刻T1、T4，对应于输入信号SG0输入侧节点31的电位V(31)从0切换为Vcc时，电压的上升通过二极管35被限制，因此中间节点33的电位V(33)仅上升二极管35的正方向下降电压。在时刻T2、T5，输入侧节点31的电位V(31)从Vcc切换为0时，中间节点33的电位V(33)降低到0后渐渐地返回Vcc。在中间节点33的电位V(33)变为倒相器36a的阈值电压Vt1以下的时刻T2～T4和时刻T5～T6，在输出侧节点产生0的电位，即L电平的脉冲信号。接受该脉冲输出，双极晶体管Q2变为导通状态。
在上述的实施方式2中，表示将图4所示的驱动电路1a变形后的驱动电路2a、2b的结构，但即使将图5～图7所示的驱动电路1b～1d变形也能够实现发挥同样的作用效果的功率元件的驱动电路。在这里，在1短脉冲产生电路连接于NPN型的双极晶体管或N沟道的MOSFET的情况下，使用图10所示的1短脉冲产生电路30a，在1短脉冲产生电路连接于PNP型的双极晶体管或P沟道的MOSFET的情况下，使用图14所示的1短脉冲产生电路30b。
[实施方式3]
实施方式3的目的在于降低切断IGBT10时的驱动电流ID。具体地，在将开关元件Q1～Q4的状态从第一状态切换为第二状态时，针对开关元件Q2、Q3的任一方使变为导通状态的定时延迟。而且，通过在这期间不经由电源15，连接IGBT10的发射极电极E和栅极电极G，由此使蓄积在栅极/发射极间的电荷放电。以下，参照图16～图23详细地进行说明。
图16是表示作为本发明的实施方式3，IGBT10的驱动电路3a的结构的电路图。图16所示的驱动电路3a是将图4所示的驱动电路1a变形后的电路。图16所示的驱动电路3a与图4所示的驱动电路1a的差异在于，还包含：连接于双极晶体管Q4的发射极电极和集电极电极之间的二极管D4，以及连接于双极晶体管Q3的栅极电极G3和连接节点P4之间的延迟电路40a。在这里，二极管D4的阴极连接于双极晶体管Q4的发射极电极，二极管D4的阳极连接于集电极电极。因此，在第二状态下双极晶体管Q3变为导通状态时，二极管D4被向反方向偏置，不导通。此外，延迟电路40a被包含于驱动电路3a的控制部20e，具有使输入的脉冲信号从L电平切换为H电平时的上升边缘延迟的功能。关于延迟电路40a的具体结构例，参照图18在后面叙述。
图17是表示关于图16的驱动电路3a，对应于输入信号SG0的状态的变化的时间图。在图17中，横轴表示时间，纵轴从上起依次表示输入信号SG0的逻辑电平、双极晶体管Q1～Q4的导通/断开状态、IGBT10的栅极/发射极间电压VGE、以及驱动电流ID。
以下，参照图16、图17对驱动电路3a的工作进行说明。
在图17的时刻T1，在输入信号SG0从L电平切换为H电平时，被供给输入信号SG0的双极晶体管Q1、Q2分别变为导通状态、断开状态，被供给将输入信号SG0反转后的控制信号SG2的双极晶体管Q4变为导通状态。另一方面，在控制信号SG2从H电平变为L电平的下降边缘中，因为不产生延迟电路40a引起的延迟，所以连接于延迟电路40a的双极晶体管Q3从时刻T1起不延迟而转移到断开状态。结果，因为双极晶体管Q1～Q4的状态成为图1中说明了的第一状态，所以正偏压施加到IGBT10的栅极电极G，IGBT10接通。在时刻T1～T2的接通时间，栅极/发射极间电压VGE从-Vcc向Vcc变化。
接着，在时刻T3输入信号SG0从H电平切换为L电平。这时，双极晶体管Q1、Q2分别变为断开状态、导通状态，被供给将输入信号SG0反转后的控制信号SG2的双极晶体管Q4变为断开状态。另一方面，在时刻T3控制信号SG2从L电平变化为H电平时，延迟电路40a使控制信号SG2的上升延迟到时刻T4为止并输出。接受该输出，双极晶体管Q3在时刻T4之前维持断开状态，在时刻T4转移到导通状态。
在双极晶体管Q3变为导通状态之前的时刻T3～T4中，双极晶体管Q1、Q3、Q4是断开状态，因此电源节点11和IGBT10之间开放。另一方面，因为双极晶体管Q2是导通状态，所以形成从IGBT10的栅极电极G起，依次经由栅极电阻RG，导通状态的双极晶体管Q2、以及正方向的二极管D4，到IGBT10的发射极电极E为止的放电路径19。通过放电电流在不经由电源15的该放电路径19中流过，蓄积在IGBT10的栅极/发射极间的电荷放电。与图2的T3～T4的情况不同，该放电不是通过电源15驱动而产生的。当栅极/发射极间电压VGE变为0时，放电结束。到放电结束为止的时间通过由栅极电阻RG的电阻值和IGBT10的栅极电容等而决定的时间常数来确定。
当在时刻T4双极晶体管Q3转移到导通状态时，双极晶体管Q1～Q4的状态变为第二状态，因此对IGBT10的栅极电极G施加反偏压。在图17中，在时刻T4的时间点已经放电结束，栅极/发射极间电压VGE变为0，因此在时刻T4～T5，栅极/发射极间电压VGE从0变化到-Vcc。
如上所述，在实施方式3中，时刻T3～T5的切断期间包含时刻T3～T4的第一期间和时刻T4～T5的第二期间。在第一期间中，在不经由电源15的路径中在IGBT10的栅极/发射极间蓄积的电荷放电。因此，该放电不是通过电源15驱动的。在接着第一期间的第二期间中，通过电源15供给驱动电流ID，对IGBT10施加反偏压。当在第一期间蓄积在栅极/发射极间的电荷的放电结束时，在第二期间的栅极/发射极间电压VGE的变化量变为Vcc，因此切断所需要的驱动电流ID变为I1，变为图2的T3～T4所示的实施方式1的情况的一半。像这样，实施方式3的驱动电路3a能够使切断所需要的驱动电流ID减少。
在时刻T6，因为输入信号SG0再次从L电平切换为H电平，所以与时刻T1的情况同样地，双极晶体管Q1～Q4的状态变为第一状态，正偏压施加到IGBT10的栅极电极G，IGBT10接通。在实施方式3中，针对接通时，没有采用使蓄积在栅极/发射极间的电荷放电的过程，因此需要的驱动电流ID变为I1×2，与图2的T5～T6所示的实施方式1的情况相同。
图18是表示图16所示的延迟电路40a的具体结构的一个例子的电路图。
如图18所示，延迟电路40a包含：连接于输入侧节点41和中间节点44之间的电阻42；串联连接于中间节点44和输出侧节点47之间的缓冲用的2个倒相器46a、46b；与电阻42并联连接的二极管43；以及在中间节点44和接地节点12(接地GND1)之间连接的电容器45。关于二极管43的极性，阴极连接于输入侧节点41，阳极连接于中间节点44。延迟电路40a的输入侧节点41连接于连接节点P4，输出侧节点47连接于双极晶体管Q3的基极电极G3。
图19是表示关于图18所示的延迟电路40a，对应于输入信号SG0的状态的变化的时间图。在图19中，横轴表示时间，纵轴从上起依次表示输入信号SG0的逻辑电平(信号输入节点Sin的电位V(Sin))、输入侧节点41的电位V(41)、中间节点44的电位V(44)、输出侧节点47的电位V(47)、以及双极晶体管Q3的工作状态。
参照图18、图19，在时刻T1、T4，对应于输入信号SG0从L电平(0)切换为H电平(Vcc)，输入侧节点41的电位V(41)从Vcc变化为0。在该电位V(41)的下降时，因为在二极管43中流动正方向电流，所以中间节点44电位V(44)追随输入侧节点41的电位V(41)的变化从Vcc变化到0。
另一方面，在时刻T2、T5，输入侧节点41的电位V(41)从0变化为Vcc。这时，二极管43被向反方向偏置，是非导通状态。因此，通过由电阻42和电容器45构成的积分电路的效果，在中间节点44生成的信号的上升边缘迟缓，中间节点44的电位V(44)从0向Vcc渐渐上升。结果，在中间节点44的电位V(44)变为倒相器46a的阈值电压Vt1以上的时刻T3、T6以后，输出侧节点47的电位V(47)变为Vcc，双极晶体管Q3变为导通状态。
像这样，在延迟电路40a中，输出侧节点47的电位V(47)的上升的定时比输入侧节点41的电位V(41)的上升的定时，仅延迟图19的时刻T2～T3和时刻T5～T6的延迟时间。该延迟时间由作为电容器45的电容和电阻42的电阻的积的积分电路的时间常数来确定。
图20是表示作为图16所示的驱动电路3a的变形例的驱动电路3b的结构的电路图。图20的驱动电路3b与图16的驱动电路3a的差异在于，代替图16的二极管D4和延迟电路40a，包含：连接于双极晶体管Q1的集电极电极和发射极电极之间的二极管D1；和连接于连接节点P3和双极晶体管Q2的基极电极G2之间的延迟电路40b。在这里，二极管D1的阴极连接于双极晶体管Q1的集电极电极，二极管D1的阳极连接于发射极电极。因此，在第二状态下双极晶体管Q2变为导通状态时，二极管D4被向反方向偏置，不导通。此外，图20的延迟电路40b被包含于驱动电路3b的控制部20f，使输入的脉冲信号从H电平切换为L电平时的下降边缘延迟。参照图22在后面说明延迟电路40b的具体结构的一个例子。
图21是表示关于图20的驱动电路3b，对应于输入信号SG0的状态的变化的时间图。在图21中，横轴表示时间，纵轴从上起依次表示输入信号SG0的逻辑电平、双极晶体管Q1～Q4的导通/断开状态、IGBT10的栅极/发射极间电压VGE、以及驱动电流ID。
以下，参照图20、图21对驱动电路3b的工作进行说明。在这里，图21与图17的驱动电路3a的时间图相比较，不同点在于双极晶体管Q2的波形和双极晶体管Q3的波形交换。因此，在以下的说明中，主要针对双极晶体管Q2、Q3的工作进行说明，针对与驱动电路3a相同的工作不重复说明。
在图21的时刻T1，输入信号SG0从L电平切换为H电平。这时，被供给使输入信号SG0反转后的控制信号SG2的双极晶体管Q3转移到断开状态。另一方面，对双极晶体管Q2的基极电极G2供给延迟电路40b的输出。在这里，在输入信号SG0从L电平变化为H电平的上升边缘中，因为不产生延迟电路40b引起的上升的定时的延迟，所以在时刻T1双极晶体管Q2转移到断开状态。
在时刻T3，对应于输入信号SG0从H电平切换为L电平，双极晶体管Q3转移到导通状态。另一方面，延迟电路40b使输入信号SG0从H电平变化为L电平的下降的定时延迟到时刻T4并输出。接受该输出的双极晶体管Q2在时刻T4之前维持断开状态，在时刻T4转移到导通状态。
在双极晶体管Q2转移到导通状态之前的时刻T43～T4中，双极晶体管Q1、Q2、Q4是断开状态，因此接地节点12和IGBT10之间开放。另一方面，因为双极晶体管Q3是导通状态，所以形成从IGBT10的栅极电极G其，依次经由栅极电阻RG、正方向的二极管D1、以及导通状态的双极晶体管Q3，到IGBT10的发射极电极E为止的放电路径19。通过放电电流在不经由电源15的该放电路径19中流过，蓄积在IGBT10的栅极/发射极间的电荷放电。
当在时刻T4双极晶体管Q2转移到导通状态时，双极晶体管Q1～Q4的状态变为第二状态，因此对IGBT10的栅极电极G施加反偏压。
像这样，驱动电路3b与图16的驱动电路3a同样地，在切断期间的最初的时刻T3～T4之间，使蓄积在IGBT10的栅极/发射极间的电荷通过不经由电源1 5的路径放电，由此能够使切断所需要的驱动电流ID减少。
图22是表示图20所示的延迟电路40b的具体结构的一个例子的电路图。
图22所示的延迟电路40b与图18所示的延迟电路40a的差异在于，将二极管43的阳极连接于输入侧节点41，将阴极连接于中间节点44。像这样，由于二极管43的极性与图18不同，所以在脉冲信号输入到输入侧节点41时，相对于在图18的延迟电路40a中上升的定时被延迟，在图22的延迟电路40b中，下降的定时延迟。
图23是表示关于图22所示的延迟电路40b，对应于输入信号SG0的状态的变化的时间图。在图23中，横轴表示时间，纵轴从上起依次表示输入信号SG0的逻辑电平(与输入侧节点41的电位V(41)相同)、中间节点44的电位V(44)、输出侧节点47的电位V(47)、以及双极晶体管Q2的工作状态。
参照图22、图23，在时刻T1、T4，对应于输入信号SG0，输入侧节点41的电位V(41)从0切换为Vcc。这时，在该电位V(41)的上升时，因为正方向电流在二极管43中流动，所以中间节点44电位V(44)追随输入侧节点41的电位V(41)的变化从0变化到Vcc。
另一方面，在时刻T2、T5，输入侧节点41的电位V(41)从Vcc变化为0。在该电位V(41)的下降时，在中间节点44生成的信号的上升边缘迟缓，中间节点44的电位V(44)从Vcc向0渐渐下降。结果，在中间节点44的电位V(44)变为不足倒相器46a的阈值电压Vt1的时刻T3、T6以后，输出侧节点47的电位V(47)变为0，双极晶体管Q3变为导通状态。即，输出侧节点47的电位V(47)的下降的定时比输入侧节点41的电位V(41)的下降的定时，仅延迟时刻T2～T3和时刻T5～T6的延迟时间。
在上述的实施方式3中，表示将图4所示的驱动电路1a变形后的驱动电路3a、3b的结构，但是将图5～图7所示的驱动电路1b～1d变形后也能够实现发挥同样的作用效果的功率元件的驱动电路。在这里，在延迟电路连接于NPN型的双极晶体管或N沟道的MOSFET的情况下，使用图18所示的延迟电路40a，在延迟电路连接于PNP型的双极晶体管或P沟道的MOSFET的情况下，使用图22所示的延迟电路40b。
此外，作为开关元件Q1～Q4使用MOSFET的情况下，能够将MOSFET的寄生二极管作为放电路径19进行利用。因此，与使用双极晶体管Q1～Q4的图16、图20的情况不同，也可以不与开关元件Q1、Q4并列地进一步连接二极管D1、D4。
此外，实施方式3也能够与实施方式2组合。在该情况下，能够发挥实施方式2的IGBT10的接通时的驱动电流ID的降低和接通时间的缩短的效果，和实施方式3的切断时的驱动电流ID的降低这双方的效果。此外，因为在接通和切断这两方能够降低驱动电流，所以针对驱动用的电源15和开关元件Q1～Q4能够使用电流容量小的元件，具有成本上的优势。
[实施方式4]
实施方式4与实施方式3相反地，其目的在于降低接通IGBT10时的驱动电流ID。具体方法与实施方式3类似，在将开关元件Q1～Q4的状态从第一状态切换为第二状态时，针对开关元件Q1、Q4的任一方使变为导通状态的定时延迟。而且，在这期间不经由电源15，连接IGBT10的发射极电极E和栅极电极G，由此使蓄积在栅极/发射极间的电荷放电。以下，参照图24～图27详细地进行说明。
图24是表示作为本发明的实施方式4，IGBT10的驱动电路4a的结构的电路图。图24所示的驱动电路4a是将图4所示的驱动电路1a变形后的电路。图24所示的驱动电路4a与图4所示的驱动电路1a的差异在于，还包含：连接于双极晶体管Q3的发射极电极和集电极电极之间的二极管D3，以及连接于双极晶体管Q4的栅极电极G4和连接节点P4之间的延迟电路40b。在这里，二极管D3的阴极连接于双极晶体管Q3的集电极电极，二极管D3的阳极连接于发射极电极。因此，在第一状态下双极晶体管Q4变为导通状态时，二极管D3被向反方向偏置，不导通。此外，延迟电路40b被包含于驱动电路4a的控制部20g，如参照图20、图22已经说明过的那样，使输入的脉冲信号从H电平切换为L电平时的下降边缘延迟。
图25是表示关于图24的驱动电路4a，对应于输入信号SG0的状态的变化的时间图。在图25中，横轴表示时间，纵轴从上起依次表示输入信号SG0的逻辑电平、双极晶体管Q1～Q4的导通/断开状态、IGBT10的栅极/发射极间电压VGE、以及驱动电流ID。
以下，参照图24、图25对驱动电路4a的工作进行说明。
在图25的时刻T1以前，因为双极晶体管Q1～Q4的导通/断开状态是在图1说明过的第二状态，所以以栅极电极G的电位相对于发射极电极E的电位成为负的方式，对IGBT10施加反偏压。
在时刻T1，在输入信号SG0从L电平切换为H电平时，被供给输入信号SG0的双极晶体管Q1、Q2分别变为导通状态、断开状态，被供给将输入信号SG0反转后的控制信号SG2的双极晶体管Q3变为断开状态。另一方面，因为在时刻T1控制信号SG2从H电平变化为L电平，所以延迟电路40b使控制信号SG2的下降延迟到时刻T2并输出。接受该输出，双极晶体管Q4在时刻T2之前维持断开状态，在时刻T2转移到导通状态。
在双极晶体管Q4变为导通状态之前的时刻T1～T2的期间中，双极晶体管Q2～Q4是断开状态，因此接地节点12和IGBT10之间开放。另一方面，因为双极晶体管Q1是导通状态，所以形成从IGBT10的发射极电极E起，依次经由正方向的二极管D3、导通状态的双极晶体管Q1、以及栅极电阻RG，到IGBT10的栅极电极G为止的放电路径19。通过放电电流在不经由电源15的该放电路径19中流过，蓄积在IGBT10的栅极/发射极间的电荷放电。与图2所示的T1～T2的情况不同，该放电不是通过电源15驱动而产生的。当栅极/发射极间电压VGE变为0时，放电结束。到放电结束为止的时间通过栅极电阻RG的电阻值和IGBT10的栅极电容的积等而决定的时间常数来确定。
当在接下来的时刻T2双极晶体管Q4转移到导通状态时，双极晶体管Q1～Q4的状态变为在图1说明了的第一状态，因此对IGBT10的栅极电极G施加正偏压。在图25中，在时刻T2的时间点已经放电结束，栅极/发射极间电压VGE变为0，因此在时刻T2～T3，栅极/发射极间电压VGE从0变化到Vcc。
像这样，在实施方式4中，时刻T2～T3的接通期间包含时刻T1～T2的第一期间和时刻T2～T3的第二期间。在第一期间中，在不经由电源15的路径中在IGBT10的栅极/发射极间蓄积的电荷放电，因此不通过电源15供给驱动电流ID。在接着第一期间的第二期间中，通过电源15供给驱动电流ID，对IGBT10施加正偏压。当在第一期间蓄积在栅极/发射极间的电荷的放电结束时，在第二期间的栅极/发射极间电压VGE的变化量变为Vcc，因此接通所需要的驱动电流ID变为I1，变为图2的T1～T2所示的实施方式1的情况的一半。像这样，在实施方式4中能够使接通所需的驱动电流ID减少。
接着，在时刻T4，在输入信号SG0从H电平切换为L电平时，被供给输入信号SG0的双极晶体管Q1、Q2分别变为断开状态、导通状态，被供给将输入信号SG0反转后的控制信号SG2的双极晶体管Q3变为导通状态。另一方面，在控制信号SG2从L电平变为H电平的上升边缘中，因为不产生延迟电路40b引起的延迟，所以连接于延迟电路40b的双极晶体管Q4从时刻T4起不延迟而转移到断开状态。结果，因为双极晶体管Q1～Q4的状态成为第二状态，所以反偏压施加到IGBT10的栅极电极G，IGBT10切断。
在实施方式4中，关于切断时与上述的实施方式3不同，没有采用使栅极/发射极间蓄积的电荷放电的过程。因此，在时刻T4～T5的切断时间从电源15供给的驱动电流ID变为I1×2，与实施方式1的情况相同。
在时刻T6，输入信号SG0再次从L电平切换为H电平，因此以与时刻T1～T3的情况相同的经过，在时刻T8之前，IGBT10的接通结束。
图26是表示作为图24所示的驱动电路4a的变形例的驱动电路4b的结构的电路图。图26的驱动电路4b与图24的驱动电路4a的差异在于，代替图24的二极管D3和延迟电路40b，包含：连接于双极晶体管Q2的集电极电极和发射极电极之间的二极管D2；和连接于连接节点P3和双极晶体管Q1的基极电极G1之间的延迟电路40a。在这里，二极管D2的阴极连接于双极晶体管Q2的发射极电极，二极管D2的阳极连接于双极晶体管Q2的集电极电极。因此，在第一状态下双极晶体管Q1变为导通状态时，二极管D2被向反方向偏置，不导通。此外，延迟电路40a被包含于驱动电路4b的控制部20h，如参照图16、18已经说明过的那样，使输入的脉冲信号从L电平切换为H电平时的上升边缘延迟。
图27是表示关于图26的驱动电路4b，对应于输入信号SG0的状态的变化的时间图。在图27中，横轴表示时间，纵轴从上起依次表示输入信号SG0的逻辑电平、双极晶体管Q1～Q4的导通/断开状态、IGBT10的栅极/发射极间电压VGE、以及驱动电流ID。
以下，参照图26、图27对驱动电路4b的工作进行说明。在这里，在图27中，与图25的驱动电路4a的时间图相比较，不同点在于双极晶体管Q1的波形和双极晶体管Q4的波形交换。因此，在以下的说明中，主要针对双极晶体管Q1、Q4的工作进行说明，针对与驱动电路4a相同的工作不重复说明。
在图27的时刻T1，对应于输入信号SG0从L电平切换为H电平，被供给使输入信号SG0反转后的控制信号SG2的双极晶体管Q4变为导通状态。另一方面，延迟电路40b使控制信号SG2从L电平变化为H电平的上升的定时延迟到时刻T2并输出，接受该输出的双极晶体管Q1在时刻T2之前维持断开状态，在时刻T2转移到导通状态。
在双极晶体管Q1变为导通状态之前的时刻T1～T2的期间中，双极晶体管Q1～Q3是断开状态，因此电源节点11和IGBT10之间开放。另一方面，因为双极晶体管Q4是导通状态，所以形成从IGBT10的发射极电极E起，依次经由导通状态的双极晶体管Q4、正方向的二极管D2、以及栅极电阻RG，到IGBT10的栅极电极G为止的放电路径19。通过放电电流在不经由电源15的该放电路径19中流过，蓄积在IGBT10的栅极/发射极间的电荷放电。
当在时刻T2双极晶体管Q1转移到导通状态时，双极晶体管Q1～Q4的状态变为第一状态，因此对IGBT10的栅极电极G施加正偏压。
在时刻T4，当输入信号SG0从H电平切换为L电平时，双极晶体管Q4变为断开状态。此时，在控制信号SG0从H电平变为L电平的下降边缘中，因为不产生延迟电路40a引起的延迟，所以双极晶体管Q1从时刻T4起不延迟而转移到断开状态。
像这样，驱动电路4b与图24的驱动电路4a同样地，在接通期间的最初的时刻T1～T2之间，预先使蓄积在IGBT10发射极电极E的电荷通过不经由电源15的路径放电，由此能够使接通所需要的驱动电流ID减少。
在上述的实施方式4中，表示将图4所示的驱动电路1a变形后的驱动电路4a、4b的结构，但是将图5～图7所示的驱动电路1b～1d变形后也能够实现发挥同样的作用效果的功率元件的驱动电路。在这里，在延迟电路连接于NPN型的双极晶体管或N沟道的MOSFET的情况下，使用图18所示的延迟电路40a，在延迟电路连接于PNP型的双极晶体管或P沟道的MOSFET的情况下，使用图22所示的延迟电路40b。
此外，在作为开关元件Q1～Q4使用MOSFET的情况下，能够将MOSFET的寄生二极管作为放电路径19进行利用。因此，与使用双极晶体管Q1～Q4的图24、图26的情况不同，也可以不与开关元件Q2、Q3进一步并列连接二极管D2、D3。
此外，实施方式4也能够与实施方式3组合。在该情况下，能够发挥实施方式3的IGBT10的切断时的驱动电流ID的降低的效果，和实施方式4的接通时的驱动电流ID的降低这双方的效果。此外，因为在接通和切断这两方能够降低驱动电流，所以针对驱动用的电源15和开关元件Q1～Q4能够使用电流容量小的元件，具有成本上的优势。
[实施方式5]
实施方式5的目的在于降低IGBT10的接通时和切断时这两方的驱动电流ID。具体地，在对应于输入信号SG0，将开关元件Q1～Q4的状态切换为第一、第二状态时，采用一下任一个状态，即，使开关元件Q1、Q3为导通状态并且使开关元件Q2、Q4为断开状态，或者使开关元件Q1、Q3为断开状态并且使开关元件Q2、Q4为导通状态。而且，在此期间以不经由电源15的路径连接IGBT10的栅极电极G和发射极电极E，使蓄积在栅极/发射极间的电荷放电。以下，参照图28～图33详细地进行说明。
图28是表示作为本发明的实施方式5，IGBT10的驱动电路5a的结构的电路图。图28所示的驱动电路5a是将图6所示的驱动电路1c变形后的电路。图28所示的驱动电路5a和图6所示的驱动电路1C的差异在于，还包含：在连接节点P4和倒相器24的输出端之间连接的延迟电路40c。在这里，延迟电路40c被包含于驱动电路5a的控制部20i，使输入的脉冲信号的上升、下降双方的定时延迟。关于延迟电路40c的具体结构例，参照图30在后面叙述。
图29是表示针对图28的驱动电路5a，对应于输入信号SG0的状态的变化的时间图。在图29中，横轴表示时间，纵轴从上起依次表示输入信号SG0的逻辑电平、构成开关元件Q1～Q4的MOSFET的导通/断开状态、IGBT10的栅极/发射极间电压VGE、以及驱动电流ID。以下，将构成开关元件Q1～Q4的MOSFET分别简略化记载为MOSFETQ1～Q4。
以下，参照图28、图29对驱动电路5a的工作进行说明。
在图29的时刻T1，在输入信号SG0从L电平切换为H电平时，被供给输入信号SG0的MOSFETQ1、Q2分别变为导通状态、断开状态。另一方面，使输入信号SG0反转后的控制信号SG2被供给到延迟电路40c。延迟电路使从H电平变化为L电平的控制信号SG2的下降的定时延迟到T2并输出。接受该输出，MOSFETQ3、Q4在时刻T2之前分别维持导通状态、断开状态，在时刻T2转移到断开状态、导通状态。
在时刻T1～T2之间，因为MOSFETQ2、Q4是断开状态，所以接地节点12和IGBT10之间开放。另一方面，因为MOSFETQ1、Q3是导通状态，所以形成从IGBT10的发射极电极E起，依次经由导通状态的MOSFETQ3、导通状态的MOSFETQ1、以及栅极电阻RG，到IGBT10的栅极电极G为止的放电路径19a。通过放电电流在不经由电源15的该放电路径19a中流过，蓄积在IGBT10的栅极/发射极间的电荷放电。与图2所示的T1～T2的情况不同，该放电不是通过电源15驱动而产生的。当栅极/发射极间电压VGE变为0时，放电结束。到放电结束为止的时间通过由栅极电阻RG的电阻值和IGBT10的栅极电容等而决定的时间常数来确定。
当在时刻T2，MOSFETQ3、Q4分别转移到断开状态、导通状态时，MOSFETQ1～Q4的状态变为第一状态，因此对IGBT10的栅极电极G施加正偏压。在图29，在时刻T2的时间点已经放电结束，栅极/发射极间电压VGE变为0，因此在时刻T2～T3，栅极/发射极间电压VGE从0变化到Vcc。
在时刻T4，当输入信号SG0从H电平切换为L电平时，MOSFETQ1、Q2分别变为断开状态、导通状态。另一方面，延迟电路40c使从L电平变化为H电平的控制信号SG2的上升的定时延迟到T5并输出。接受该输出，MOSFETQ3、Q4在时刻T5之前分别维持断开状态、导通状态，在时刻T5转移到导通状态、断开状态。
在时刻T4～T5之间，因为MOSFETQ1、Q3是断开状态，所以电压节点11和IGBT10之间开放。另一方面，因为MOSFETQ2、Q4是导通状态，所以形成从IGBT10的栅极电极G起，依次经由栅极电阻RG，导通状态的MOSFETQ2、以及导通状态的MOSFETQ4，到IGBT10的发射极电极E的放电路径19b。通过放电电流在不经由电源15的该放电路径19b中流过，蓄积在IGBT10的栅极/发射极间的电荷放电。与在实施方式1中说明的图2的T3～T4的情况不同，该放电不是通过电源15驱动而产生的。当栅极/发射极间电压VGE变为0时，放电结束。
当在时刻T5，MOSFETQ3、Q4分别转移到导通状态、断开状态时，MOSFETQ1～Q4的状态变为第二状态，因此对IGBT10的栅极电极G施加反偏压。在图29中，在时刻T5的时间点已经放电结束，栅极/发射极间电压VGE变为0，因此在时刻T5～T6，栅极/发射极间电压VGE从0变化到-Vcc。
在时刻T7输入信号SG0再次从L电平切换为H电平。时刻T7～T9的接通期间的驱动电路5a的工作与时刻T1～T3相同。
如上所述，在实施方式5中，时刻T1～T3、时刻T7～T9的接通期间，和时刻T4～T6的切断期间这两方均在这些期间的最初的放电期间，蓄积在栅极电极G或发射极电极E的电荷在不经由电源15的路径进行放电，栅极/发射极间电压VGE的绝对值减少。之后，从电源15供给驱动电流ID，对栅极电极G和发射极电极E之间施加正方向或反方向的偏置电压VGE，因此能够使驱动用的电源15引起的栅极/发射极间电压VGE的变化量减少。结果，实施方式5的驱动电路5a能够使接通和切断所需的驱动电流ID减少。在放电期间中结束放电，栅极/发射极间电压VGE返回到0时，驱动电流ID在切断、接通的任何情况下均变为I1，成为实施方式1的一半。
图30是表示图28所示的延迟电路40c的具体结构的一个例子的电路图。
图30所示的延迟电路40c与图22所示的延迟电路40a、40b的差异在于，去除了在输入侧节点41和中间节点44之间连接的二极管43。像这样，由于除去了二极管43，所以在脉冲信号输入到输入侧节点41时，在延迟电路40a、40b中，上升、下降的定时被分别延迟，相对于次，在图30的延迟电路40c中，上升、下降的定时均延迟。
图31是表示关于图30所示的延迟电路40c，对应于输入信号SG0的状态的变化的时间图。在图31中，横轴表示时间，纵轴从上起依次表示输入信号SG0的逻辑电平(信号输入节点Sin的电位V(Sin))、输入侧节点41的电位V(41)、中间节点44的电位V(44)、输出侧节点47的电位V(47)、以及MOSFETQ3、Q4的工作状态。
参照图30、图31，在时刻T1、T4，对应于输入信号SG0从L电平(0)切换为H电平(Vcc)，输入侧节点41的电位V(41)从Vcc下降为0。这时，通过由电阻42和电容器45构成的积分电路的效果，在中间节点44生成的电位V(44)从Vcc渐渐地下降到0。同样地，在时刻T3、T7，在对应于输入信号SG0输入侧节点41的电位V(41)从0上升到Vcc时，在中间节点44生成的电位V(44)从0渐渐地上升到Vcc。
结果，在中间节点44的电位V(44)变为倒相器46a的阈值电压Vt1以上的时刻T2以前、时刻T4～T6、T8以后，输出侧节点47的电位V(47)变为Vcc。即，输出侧节点47的电位V(47)的上升、下降的定时比输入侧节点41的电位V(41)的上升、下降的定时，仅延迟时刻T1～T2、时刻T3～T4、时刻T5～T6、以及时刻T7～T8的延迟时间。该延迟时间由作为电容器45的电容和电阻42的电阻值的积的积分电路的时间常数来确定。因此，MOSFETQ3、Q4的导通/断开定时也比输入信号SG0的逻辑电平的切换的定时延迟该延迟时间。
图32是表示作为图28所示的驱动电路5a的变形例的驱动电路5b的结构的电路图。图32的驱动电路5b与图28的驱动电路5a的差异在于，将延迟电路40c的设置场所变更为分路节点P5和连接节点P3之间。在这里，图32的延迟电路40c被包含于驱动电路5b的控制部20j，如参照图30已经说明了的那样，使输入的脉冲信号的上升、下降的双方的定时延迟。
图33是表示关于图32的驱动电路5b，对应于输入信号SG0的状态的变化的时间图。在图33中，横轴表示时间，纵轴从上起依次表示输入信号SG0的逻辑电平、MOSFETQ1～Q4的导通/断开状态、IGBT10的栅极/发射极间电压VGE、以及驱动电流ID。
以下，参照图32、图33对驱动电路5b的工作进行说明。在这里，在图33中，与图29的关于驱动电路5a的时间图相比较，不同点在于双极晶体管Q1、Q2的波形和双极晶体管Q3、Q4的波形交换。因此，在以下的说明中，主要针对与驱动电路5a不同的工作进行说明，关于与驱动电路5a相同的工作不重复说明。
在图33的时刻T1，在输入信号SG0从L电平切换为H电平时，MOSFETQ3、Q4分别变为断开状态、导通状态。接受延迟电路40c的输出的MOSFETQ1、Q2从变为时刻T2起，分别转移到导通状态、断开状态。
在时刻T1～T2之间，因为MOSFETQ2、Q4是导通状态，所以形成从IGBT10的发射极电极E起，依次经由导通状态的MOSFETQ4、导通状态的MOSFETQ2、以及栅极电阻RG，到IGBT10的栅极电极G的放电路径19c。通过放电电流在不经由电源15的该放电路径19c中流过，蓄积在IGBT10的栅极/发射极间的电荷放电。当在时刻T2，MOSFETQ1、Q2分别转移到导通状态、断开状态时，MOSFETQ1～Q4的状态变为第一状态，因此对IGBT10的栅极电极G施加正偏压。
另一方面，在时刻T4，当输入信号SG0从H电平切换为L电平时，MOSFETQ3、Q4分别变为导通状态、断开状态。因为MOSFETQ1、Q2接受延迟电路40c的输出，所以从变为时刻T5起，分别转移到断开状态、导通状态。
因为在时刻T4～T5的期间，MOSFETQ1、Q3是导通状态，所以形成从IGBT10的栅极电极G起，依次经由栅极电阻RG，导通状态的MOSFETQ1、以及导通状态的MOSFETQ3，到IGBT10的发射极电极E的放电路径19d。通过放电电流在不经由电源15的该放电路径19中流过，蓄积在IGBT10的栅极/发射极间的电荷放电。当在时刻T5，MOSFETQ1、Q2分别转移到断开状态、导通状态时，MOSFETQ1～Q4的状态变为第二状态，因此对IGBT10的栅极电极G施加反偏压。
像这样，驱动电路5b与图28的驱动电路5a同样地，在接通、切断期间的最初，使蓄积在IGBT10的栅极电极G或发射极电极E的电荷通过不经由电源15的路径放电，由此能够使驱动电流ID减少。此外，在上述的实施方式5中，表示将图6所示的驱动电路1c变形后的驱动电路5a、5b的结构，但是将图4、图5、图7所示的驱动电路1a、1b、1d变形后也能够实现发挥同样的作用效果的功率元件的驱动电路。
[实施方式6]
在实施方式6中，将本发明的驱动电路应用于具有电流检测电极(传感电极)的功率元件。
例如，在发射极电极的一部分作为传感电极而分离的结构的IGBT(传感IGBT)中，与集电极电流对应的电流(传感电流)流向传感电极。因此，通过检测该传感电流的大小能够监视集电极电流，能够在过电流保护等中利用。近年来，在正在积极开发的IPM(Intelligent PowerModule，智能功率模块)中，常常利用这样的带有传感电极的功率元件。
在对带有传感电极的功率元件施加反偏压的情况下，在上述的第一、第二现有技术的驱动电路中，存在传感电极与驱动电路的连接变得复杂的问题。例如，在将使用2个电源的第一现有技术的驱动电路应用于传感IGBT中时，不能将用于检测传感电流的电流检测电阻连接于驱动电路用的接地GND1。电流检测电阻需要连接于基准线，该基准线连结正偏压用的电源负极、反偏压用的电源正极、以及IGBT的发射极电极。在现有技术中，需要在GND1之外另设置这样的基准线。此外，在通过比较器对在电流检测电阻产生的电压和基准电源进行比较时，基准电源的接地侧也需要连接于该基准线。相对于此，在本发明的驱动电路中，存在上述电流检测电阻和基准电源的接地侧能够连接于接地GND1的优点。以下，参照图34～图36详细地进行说明。
图34是表示作为本发明的实施方式6，IGBT10的驱动电路6的结构的电路图。图34所示的驱动电路6是将图6所示的驱动电路1c变形后的电路。
驱动电路6与图6的驱动电路1c的差异在于，代替IGBT10，应用具有传感电极的传感IGBT10a。传感IGBT10a包含：集电极电流IC的大部分流过的主要部10b；以及具有与主要部10b的发射极电极E分离的传感电极S的传感部10c。集电极电流IC的一部分流到传感电极S。传感IGBT10a的主要部10b和传感部10c具有共同的集电极电极C，此外，主要部10b和传感部10c的栅极电极G相互连接。驱动电路6与图6的驱动电路1c相同的是，传感IGBT10a的栅极电极G经由栅极电阻RG连接于连接节点P1，发射极电极E连接于连接节点P2。
此外，驱动电路6与图6的驱动电路1c的差异在于，还包含：连接于信号输入节点Sin和分路节点P5之间的控制IC(IntegratedCircuits，集成电路)50a；连接于传感电极S和接地节点12之间的电流检测电阻RD；作为与电流检测电阻RD并联连接的第五开关元件Q5的N沟道MOSFET；连接于MOSFETQ5的控制电极(栅极电极)和分路节点P5之间的倒相器72；一方的输入端连接于传感电极S的比较器70；连接于比较器70的另一方的输入端和接地节点12之间的基准电源71；连接于连接节点P2和MOSFETQ3的源极电极之间的齐纳二极管74。
在这里，齐纳二极管74的阴极连接于MOSFETQ3的源极电极，阳极连接于连接节点P2。在图1说明过的第二状态中，电源电压Vcc被施加于从电源节点11起经由MOSFETQ3、传感IGBT10a、以及MOSFETQ2，到接地节点12的路径。齐纳二极管74作为对施加于该路径的电源电压Vcc的一部分进行分担的恒压部发挥功能。结果，能够使施加于传感IGBT10a的发射极电极E和栅极电极G之间的反偏压电压VGE减少。也可以在连接节点P1和MOSFETQ2的源极电极之间，以阴极成为连接节点P1侧的方式连接齐纳二极管74。
此外，比较器70对在电流检测电阻RD产生的检测电压VRD和基准电源71的电源电压ER1进行比较，在检测电压VRD是电源电压ER1以上时输出H电平的信号，在检测电压VRD比电源电压ER1小时输出L电平的信号。这样，比较器70作为监视检测电压VRD的电压监视部发挥功能。
此外，MOSFETQ5的栅极电极经由倒相器72连接于输出节点57。因此，在输入信号SG0切换为L电平，输出节点57的电位V(57)为0时，从倒相器72供给H电平的信号，转移到导通状态。结果，电流检测电阻RD的两端经由导通状态的MOSFETQ5而导通，因此检测电压VRD变为0。这样，输入信号SG0为L电平时，不依赖传感电流IS的大小，检测电压VRD变为0，比较器70输出L电平的信号。
本来，在输入信号SG0为L电平时，传感IGBT10a切断，集电极电流IC和传感电流IS应该变为0。可是，在传感IGTB10a的栅极电极G被偏置的状况下，由于起因于片式结构的寄生电阻，发射极电极E和传感电极G之间的电阻值变小。在对传感IGBT10a施加反偏压的情况下，发射极电极E的电位变得比传感电极S的电位高，电流有时经由该寄生电阻流到电流检测电阻RD。结果，在检测电压VRD变为电源电压ER1以上时，发生比较器70的输出变为H电平的错误工作。因此，为了避免这样的错误工作，设置有MOSFETQ5。
此外，构成驱动电路6的控制部的控制IC50a包含用于放大输入信号SG0并输出的控制放大器54(参照图38)。控制放大器54经由输入节点51与信号输入节点Sin连接，经由输出节点57与分路节点P5连接，经由输入节点52与比较器70的输出端连接。此外，控制放大器54与电源节点11和接地节点12(接地GND1)连接，供给电源电压Vcc。控制放大器54在比较器70的输出为L电平时，从输出节点57输出被放大的控制信号SG0，但在比较器70的输出变为H电平后，尽管是控制信号SG0的输出却输出L电平的信号，使控制信号SG0无效。
图35是表示关于图34的驱动电路6，对应于输入信号SG0的状态的变化的时间图。在图35中，横轴表示时间，纵轴从上起依次表示输入信号SG0的逻辑电平、输出节点57的电位V(57)、连接节点P1的电位V(P1)、传感IGBT10a的发射极电极E的电位V(E)、传感IGBT10a的栅极电极G的电位V(G)、栅极/发射极间的电压VGE、传感IGBT10a的集电极电流IC、以及施加到电流检测电阻RD的电压VRD。
以下，参照图34、图35以时间经过为顺序对驱动电路6的工作进行说明。在以下的说明中，主要对与图6的驱动电路1c不同的部分的工作进行说明，对共同的部分不重复说明。
图35的时刻T1以前的状态是输入信号SG0为L电平时的稳定状态。这时，对应于控制IC的输出节点57的电位V(57)是0的情况，MOSFETQ1～Q4的状态是在图1说明了的第二状态。这时，连接节点P1的电位V(P1)和传感IGBT10a的栅极电极G的电位V(G)变为0，与上述实施方式1的图2的情况相同，但连接节点P2的电位V(P2)与图2的情况不同，由于齐纳二极管74而降低了齐纳电压Vz，变为Vcc-Vz。
结果，栅极/发射极间电压VGE变为Vz-Vcc，能够使其绝对值比图2的情况小Vz。因此，对于反偏压方向的耐电压低的IGBT，也能够应用实施方式6的驱动电路6。
在接下来的时刻T1，输入信号SG0从L电平切换为H电平。这时，因为控制IC50a的输出节点57的电位V(57)从0变为Vcc，所以MOSFETQ1～Q4的状态变化为在图1说明了的第一状态。在第一状态中，连接节点P1的电位V(P1)从0变化为Vcc，发射极电极E的电位从Vcc-Vz变化为0，因此正偏压施加于栅极电极G，栅极电极G的电位V(G)从0逐渐上升到Vcc。结果，栅极/发射极间电压VGE从Vz-Vcc逐渐变化到Vcc。
在栅极/发射极间电压VGE超过传感IGBT10a的阈值电压Vt2的时刻T2，传感IGBT10接通，集电极电流IC流过。集电极电流的一部分从传感电极S起在电流检测电阻RD中流动，因此施加在电流检测电阻RD的检测电压VRD从0向V2变化。在图36中，例示了V2比电源电压ER1小的情况，因此比较器70输出L电平的信号，不会通过控制放大器54使输入信号SG0无效。
在时刻T3，当输入信号SG0从H电平切换为L电平时，控制IC50a的输出节点57的电位V(57)从Vcc变为0。这时，MOSFETQ1～Q4的状态变化为第二状态，因此栅极/发射极间电压VGE从Vcc逐渐变化到Vz-Vcc。结果，对传感IGBT10a的主要部10b施加反偏压。传感部10c的栅极电极G和传感电极S之间的电压是0。
此外，当在时刻T3输出节点57的电位V(57)从Vcc变为0时，经由倒相器72与输出节点57连接的MOSFETQ5转移到导通状态。结果，在电流检测电阻RD产生的检测电压VRD变为0。因此，比较器70的输出不依赖于传感电流IS的大小而变为L电平，控制放大器54不会由于错误工作，使控制信号SG0无效。
当在时刻T4栅极/发射极间电压VGE变得低于阈值电压Vt2时，集电极电流IC从导通状态的I2返回断开状态的0。
图36是表示作为图34的驱动电路6的比较例，传感IGBT10a的驱动电路100的结构的电路图。
图36所示的驱动电路100与图34的驱动电路6的差异在于，代替单一的电源15，设置有2个电源15a、15b，以及代替由MOSFETQ1～Q4构成的H电桥结构，设置有MOSFETQ1、Q2的2个开关元件。因此，在驱动电路6中，设置有用于对MOSFETQ3、Q4供给控制信号SG0的分路节点P5，相对于此，在不具有MOSFETQ3、Q4的驱动电路100中，不设置分路节点P5。
此外，在图34的驱动电路6中，电流检测电阻RD和基准电源71的负极连接于接地GND1(接地节点12)。相对于此，在图36的驱动电路100中，电流检测电阻RD和基准电源71的负极连接于基准线104，该基准线104连结2个电源15a、15b之间的节点102和传感IGBT10a的发射极电极E。驱动电路100在这一点与图34的驱动电路6不同。在设置有2个电源15a、15b的驱动电路100中，不能够以接地GND1为基准测定在电流检测电阻RD产生的电压VRD，这是因为必须以2个电源15a、15b之间的节点102为基准。实施方式6的驱动电路6与比较例的驱动电路100不同，不需要设置与接地GND1分离的基准线104，因此传感电极S和驱动电路100的连接变得简单。
[实施方式7]
实施方式7的驱动电路7，是在实施方式6的驱动电路6中组合了实施方式3的驱动电路3a、3b，和实施方式4的驱动电路4a、4b的结构的电路。以下，参照图37～图39详细地进行说明。
图37是表示作为本发明的实施方式7，传感IGBT10的驱动电路7的结构的电路图。图37表示的驱动电路7是将图34的驱动电路6变形后的电路，在以下第一～第四点与图34的驱动电路6不同。
第一，在驱动电路7中，将MOSFETQ3、Q4的导电型分别变更为PNP型、NPN型。
第二，在驱动电路7中，代替设置有连接节点P4和倒相器24的图34的电路结构，不设置连接节点P4，包含：连接于MOSFETQ3的栅极电极G3和分路节点P5之间的延迟电路40d；以及连接于MOSFETQ4的栅极电极G4和分路节点P5之间的延迟电路40e。
第三，在驱动电路7中，还包含：连接于分路节点P5和连接节点P3之间的电阻76；连接于传感IGBT10a的栅极电极G和接地GND1之间的N沟道的MOSFETQ6。
第四，在驱动电路7中，代替图34的控制IC50a，而包含控制IC50b，该控制IC50b具有：连接于传感IGBT10a的栅极电极G的输入节点61；和连接于MOSFETQ6的栅极电极的输出节点67。
在这里，上述延迟电路40d是将图22的延迟电路40b变形后的电路。延迟电路40d与延迟电路40b的差异在于，代替电容器45而利用MOSFETQ3的栅极/源极间电容，以及不设置缓冲用的倒相器46a、46b，MOSFETQ3实现该缓冲功能。延迟电路40d的功能与图22的延迟电路40b的功能相同，通过使输入的信号的下降边缘迟缓，使其定时延迟。在图37中，连接于电阻42、二极管43、以及MOSFETQ3的栅极电极G3的中间节点44a，对应于图22的中间节点44。
此外，延迟电路40e是将图18的延迟电路40a变形后的电路，与延迟电路40a的差异在于，代替电容器45而利用MOSFETQ4的栅极/源极间电容，以及不设置缓冲用的倒相器46a、46b，MOSFETQ4实现该缓冲功能。延迟电路40e的功能与图22的延迟电路40a的功能相同，通过使输入的脉冲信号的上升边缘迟缓，使其定时延迟。在图37中，连接于电阻42、二极管43、以及MOSFETQ4的栅极电极G4的中间节点44b，对应于图18的中间节点44。
此外，在图37中，MOSFETQ3、Q4的寄生二极管分别作为被包含于图24所示的实施方式4的驱动电路4a中的二极管D3、以及被包含于图16所示的实施方式3的驱动电路3a中的二极管D4而发挥功能。
图38是表示图37所示的控制IC50b的具体结构的一个例子的电路图。控制IC50b与图34所示的控制IC50a的差异在于，还包含：所述输入节点61和输出节点67、以及用于控制MOSFETQ6的导通/断开的控制电路60。
控制IC50b的控制电路60包含：比较器62、基准电源68、NAND电路63、NPN型的双极晶体管64、以及电阻65。针对这些结构要素的连接进行说明。
首先，比较器62的一方的输入端经由输入节点61连接于传感IGBT10a的栅极电极G，另一方的输入端连接于基准电源68的正极。基准电源68的负极连接于接地GND1。此外，NAND电路63的一方的输入端连接于比较器62的输出端，另一方的输入端经由倒相器69连接于输入节点51。此外，双极晶体管64的栅极电极连接于NAND电路63的输出端，发射极电极连接于接地节点12(接地GND1)。双极晶体管64的集电极电极66经由电阻65连接于电源节点11(电源电压Vcc)，并且经由输出节点67连接于MOSFETQ6的栅极电极。这里，比较器62在传感IGBT10a的栅极电极G的电位V(G)是基准电源68的电源电压ER2以下时输出H电平的信号，在栅极电极G的电位V(G)超过电源电压ER2时输出L电平的信号。
接着，对控制电路60的工作进行说明。控制电路60在切断传感IGBT10a时，在传感IGBT10a的栅极电极G的电位V(G)变为基准电源68的电源电压ER2以下时，使MOSFETQ6导通，使IGBT10a的栅极/发射极间电压VGE迅速下降，可靠地使传感IGBT10a切断。
为了实现该功能，控制电路60以如下方式构成，即，在输入信号SG0是L电平(倒相器69的输出是H电平)、且比较器的输出是H电平(栅极电极G的电位V(G)是电源电压ER2以下)的情况下，NAND电路63输出L电平的信号。在上述情况以外，NAND电路63对双极晶体管64的基极电极输出H电平的信号。而且，在NAND电路63的输出是L电平时，双极晶体管64变为断开状态，因此经由电阻65连接于电源节点11的集电极电极66的电位变为Vcc。另一方面，在NAND电路63的输出是H电平时，双极晶体管64变为导通状态，因此双极晶体管64的集电极电极66的电位变为0。
这里，因为MOSFETQ6的栅极电极连接于双极晶体管64的集电极电极66，所以MOSFETQ6在双极晶体管64的集电极电极66的电位是Vcc的情况下变为导通状态。即，在输入信号SG0是L电平，并且，比较器的输出是H电平(栅极电极G的电位V(G)是电源电压ER2以下)的情况下，MOSFETQ6变为导通状态。这时，经由导通状态的MOSFETQ6，IGBT10a与接地节点之间导通。因此，在IGBT10a的切断时，能实现栅极/发射极间电压VGE的迅速的下降。
图39是表示关于图37的驱动电路7，对应于输入信号SG0的状态的变化的时间图。在图39中，横轴表示时间，纵轴从上起依次表示输入信号SG0的逻辑电平、输出节点57的电位V(57)、中间节点44a的电位V(44a)、中间节点44b的电位V(44b)、MOSFETQ1～Q4的导通/断开的状态、连接节点P1的电位V(P1)、传感IGBT10a的栅极电极G的电位V(G)、发射极电极E的电位V(E)、以及栅极/发射极间的电压VGE。
以下，参照图37～图39对驱动电路7的工作进行说明。在以下的说明中，主要对与图34的驱动电路6不同的部分的工作进行说明，对共同的部分不重复说明。
在图39的时刻T1，输入信号SG0从L电平切换为H电平，控制IC50b的输出节点57的电位V(57)从0变化为Vcc。由此，MOSFETQ1、Q2分别转移到导通状态、断开状态，因此连接节点P1的电位V(P1)在时刻T1从0变化为Vcc。
这里，在时刻T1的电位V(57)的上升边缘中，因为延迟电路40a的中间节点44a的电位V(44a)不延迟而从0变换到Vcc，所以MOSFETQ3在时刻T1转移到断开状态。相对于此，延迟电路40b的中间节点44b的电位V(44b)与图19的电位V(44)的变化同样地，渐渐地从0变化到Vcc，因此MOSFETQ4延迟到中间节点44b的电位V(44b)达到MOSFETQ4的阈值电压Vt4的时刻T2，转移到导通状态。
在MOSFETQ4转移到导通状态之前的时刻T1～T2之间，形成从传感IGBT10a的发射极电极E起，依次经由正方向的齐纳二极管74、MOSFETQ3的寄生二极管D3、导通状态MOSFETQ1、以及栅极电阻RG，到传感IGBT10a的栅极电极G的放电路径。而且，通过放电电流在不经由电源15的该放电路径中流过，蓄积在IGBT10的栅极/发射极间的电荷放电。这时，传感IGBT10a的发射极电极E经由正方向的齐纳二极管74和MOSFETQ3的寄生二极管D3连接于电源节点11，因此如图39所示，发射极电极E的电位V(E)在时刻T 1变化为Vcc。而且，栅极电极G的电位V(G)通过经由放电路径的放电而渐渐地接近于作为发射极电极E的电位V(E)的Vcc。结果，传感IGBT10a的栅极/发射极间电压VGE从Vz-Vcc起渐渐地变化，当在时刻T2之前放电结束时变化到0。
当在时刻T2，MOSFETQ4转移到导通状态时，MOSFETQ1～Q4变为在图1说明过的第一状态，因此传感IGBT10a的发射极电极E的电位V(E)变为0。此外，栅极/发射极间电压VGE从0到Vcc渐渐地变化，正偏压施加到传感IGBT10a。
在接下来的时刻T3，输入信号SG0从H电平切换为L电平，控制IC50b的输出节点57的电位V(57)从Vcc变化为0。由此，MOSFETQ1、Q2分别转移到断开状态、导通状态，因此连接节点P1的电位V(P1)从Vcc变化为0。
在时刻T3的电位V(57)的下降边缘中，延迟电路40b的中间节点44b的电位V(44b)不延迟而从Vcc变化到0。因此，MOSFETQ4在时刻T3转移到断开状态。相对于此，延迟电路40a的中间节点44a的电位V(44a)与图23的电位V(44)的变化同样地，渐渐地从Vcc变化到0。因此，MOSFETQ3延迟到中间节点44a的电位V(44a)到达MOSFETQ3的阈值电压Vt3的时刻T5，转移到导通状态。
在MOSFETQ3转移到导通状态之前的时刻T3～T5的期间中，形成从传感IGBT10a的栅极电极G起，依次经由栅极电阻RG、导通状态MOSFETQ2、MOSFETQ4的寄生二极管D4，到传感IGBT10a的发射极电极E的放电路径。而且，通过放电电流在不经由电源15的该放电路径中流过，蓄积在IGBT10的栅极/发射极间的电荷放电。这时，传感IGBT10a的发射极电极E经由MOSFETQ4的寄生二极管D4连接于接地GND1(接地节点12)，因此如图39所示，发射极电极E的电位V(E)在时刻T3～T5之间维持0。而且，栅极电极G的电位V(G)通过经由该放电路径的放电而渐渐地接近于作为发射极电极E的电位V(E)的0。
可是，通过控制IC50b的控制电路60的效果，在栅极电极G的电位V(G)变为电源电压ER2以下的时刻T4，MOSFETQ6变为导通状态，栅极电极G的电位V(G)迅速变化为0。栅极电极G的电位V(G)是0的状态，在输入信号SG0从L电平切换为H电平的时刻T6之前持续。结果，栅极/发射极间电压VGE从时刻T3到T4从Vcc渐渐地下降，在变为时刻T4的时间点迅速地降低到0。
在接下来的时刻T5，当MOSFETQ3转移到导通状态时，MOSFETQ1～Q4变为在图1说明过的第二状态，因此传感IGBT10a的发射极电极E的电位V(E)变为Vcc-Vz。结果，栅极/发射极间电压VGE从0变化到Vz-Vcc，反偏压施加到传感IGBT10a的主要部10b。
这样，根据实施方式7的驱动电路7，在从时刻T1起的传感IGBT10a的接通的情况下，与实施方式4的情况同样地，预先在时刻T1～T2之间以不经由电源15的路径使蓄积在栅极/发射极间的电荷放电。由此，能够使传感IGBT10a的接通所需要的驱动电流ID减少。
此外，在从时刻T3起的切断的情况下，与实施方式3的情况同样地，预先在时刻T3～T4之间以不经由电源15的路径使蓄积在栅极/发射极间的电荷放电。由此，能够使传感IGBT10a的切断所需要的驱动电流ID减少。
[实施方式8]
实施方式8的驱动电路8是在实施方式7的驱动电路7中组合了实施方式2的驱动电路2的结构的电路。以下，参照图40、图41详细地进行说明。
图40是表示作为本发明的实施方式8，传感IGBT10a的驱动电路8的结构的电路图。图40所示的驱动电路8与图37的驱动电路7的差异在于，还包含：连接于分路节点P5和延迟电路40d之间的微分电路30c、和连接于MOSFETQ4的源极电极和漏极电极之间的电阻R4。这里，微分电路30c是将图14的1短脉冲产生电路30b变形后的电路，与图14的1短脉冲产生电路30b的差异在于，不设置缓冲用的倒相器36a、36b，MOSFETQ3实现该缓冲功能。此外，电阻R4对应于图8所示的实施方式2的驱动电路2a的电阻R4。此外，在图40中，连接于电容器32、电阻34、二极管35、以及延迟电路40d的输入端的中间节点33，对应于图14的1短脉冲产生电路30b的中间节点33。
图41是表示关于图40的驱动电路8，对应于输入信号SG0的状态的变化的时间图。在图41中，横轴表示时间，纵轴从上起依次表示输入信号SG0的逻辑电平、输出节点57的电位V(57)、中间节点33的电位V(33)、中间节点44a的电位V(44a)、MOSFETQ1～Q4的导通/断开的状态、连接节点P1的电位V(P1)、传感IGBT10a的栅极电极G的电位V(G)、发射极电极E的电位V(E)、以及栅极/发射极间的电压VGE。
以下，参照图40、图41对驱动电路8的工作进行说明。在这里，当将图41的时间图与关于图39的驱动电路7的时间图比较时，在图41与图39中，对应于输入信号SG0的MOSFETQ1、Q2、Q4的导通/断开的定时是共同的。另一方面，由于在驱动电路8中设置有微分电路30c，所以图41的MOSFETQ3的导通/断开的定时与图39不同。因此，针对与微分电路30c和MOSFETQ3相关的部分，首先进行说明。
对应于输出节点57的电位V(57)的上升、下降，微分电路30c的中间节点33的电位V(33)以图41所示方式变化。该波形变化与图15所示的1短脉冲产生电路30b的中间节点33的电位V(33)的波形变化相同。即，在图41中，在时刻T1、T7的电位V(57)的上升边缘中，中间节点33的电位V(33)的波形从电源电压Vcc起几乎不变化。相对于此，在时刻T3、T9的电位V(57)的下降边缘中，电位V(33)的波形在从Vcc降低到0之后，表示渐渐地返回Vcc那样的微分波形。
连接于该中间节点33的延迟电路40d使输入的电位V(33)的下降迟缓的电位V(44)在中间节点44生成。即，在图41中，在时刻T3、T9的电位V(33)的下降中，电位V(44a)的下降与电位V(33)的下降相比缓慢地变化。结果，MOSFETQ3在中间节点44a的电位V(44a)变得比MOSFETQ3的阈值电压Vt3低的时刻T5～T6和时刻T11～T12，转移到导通状态。换句话说，MOSFETQ3在时刻T3、T9，以从H电平变化为L电平的电位V(57)的下降边缘为触发，在比该下降延迟的时刻T5、T11暂时转移到导通状态。之后，以在时刻T6、T11返回断开状态的方式工作。
接着，针对对应于这样的MOSFETQ3的导通/断开工作的传感IGBT10a的栅极电极G的电位V(G)、发射极电极E的电位V(E)、栅极/发射极间电压VGE的变化，对与图39所示的驱动电路7的情况不同的地方进行说明。
在图41的时刻T2～T3，MOSFETQ1～Q4的状态变为在图1中说明过的第一状态。变为固定状态时的栅极电极G的电位V(G)、发射极电极E的电位V(E)、栅极/发射极间电压VGE的各大小，与图39所示的驱动电路7的时刻T2～T3的情况相同。
在时刻T3，当输入信号SG0从H电平切换为L电平时，MOSFETQ1、Q2、Q4分别转移到断开状态、导通状态、断开状态，相对于此，MOSFETQ3在时刻T5之前维持断开状态，在时刻T5转移到导通状态。时刻T3～T5的MOSFETQ1～Q4的状态与图39所示的驱动电路7的时刻T3～T5的情况相同，栅极电极G的电位V(G)、发射极电极E的电位V(E)、栅极/发射极间电压VGE的变化也与图39相同。
当在时刻T5，MOSFETQ3变为导通状态时，MOSFETQ1～Q4的状态变为在图1中说明过的第二状态，因此传感IGBT10a的发射极电极E的电位V(E)变为Vcc-Vz，作为栅极/发射极间电压VGE，对IGBT10a的主要部10b施加Vz-Vcc的反偏压。这时，因为MOSFETQ6是导通状态，所以栅极电极G的电位V(G)维持作为接地GND1的电位的0。
MOSFETQ3在时刻T6变为断开状态之后，在接下来的输入信号SG0从L电平切换为H电平的时刻T7之前的期间，形成从传感IGBT10a的发射极电极E起，依次经由电阻R4、导通状态的MOSFETQ2、以及栅极电阻RG，到传感IGBT10a的栅极电极G的放电路径。而且，通过放电电流在不经由电源15的该放电路径中流过，蓄积在IGBT10的栅极/发射极间的电荷放电。通过该放电，传感IGBT10a的发射极电极E的电位V(E)从Vcc-Vz渐渐地变化到0，栅极/发射极间电压VGE也从Vz-Vcc渐渐地变化到0。该变化与实施方式2的图9的时刻T4～T6的变化对应。
当在时刻T7输入信号SG0从L电平切换为H电平时，MOSFETQ1、Q2分别转移到导通状态、断开状态，开关元件Q3、Q4保持断开状态不变化。因为在时刻T7之前，传感IGBT10a的栅极/发射极间蓄积的电荷的放电已经结束，所以传感IGBT1Oa的栅极电极G的电位V(G)、发射极电极E的电位V(E)、栅极/发射极间电压VGE的各值保持0不变化。
在接下来的时刻T8，当MOSFETQ4转移到导通状态时，MOSFETQ1～Q4的状态变为第一状态，因此对传感IGBT10a施加正偏压，栅极电极G的电位V(G)、栅极/发射极间电压VGE从0变化到Vcc。
像这样，在实施方式8的驱动电路8中，也与实施方式7同样地，预先在不经由电源15的路径使蓄积在栅极/发射极间的电荷放电，因此能够使传感IGBT10a的接通和切断所需要的驱动电流ID减少。
应该认为，本次公开的实施方式在所有的方面都是例示而不是限制。本发明的范围不是由上述的说明，而是由本技术方案所要求的保护的范围所表示的，包含与该范围相等的意思和在该范围内的所有变更。

Claims (13)

1.一种功率元件的驱动电路，所述功率元件对应于对控制电极赋予的信号，控制在第一、第二主电极间流过的主电流，其中，该功率元件的驱动电路具备：
电源，连接于第一节点和第二节点之间；
开关矩阵电路，以有选择地将所述控制电极连接于所述第一、第二节点的一方，有选择地将所述第二主电极连接于所述第一、第二节点的一方的方式构成；以及
控制部，对应于用于进行所述功率元件的导通/断开的切换的输入信号，控制所述开关矩阵电路，
在所述输入信号进行使所述功率元件从导通状态转移到断开状态的变化的情况下，所述控制部，从将所述控制电极连接于所述第一节点并且将所述第二主电极连接于所述第二节点的第一状态，向将所述控制电极连接于所述第二节点并且将所述第二主电极连接于所述第一节点的第二状态，切换所述开关矩阵电路的状态，
所述开关矩阵电路包含：
第一开关元件，连接于所述控制电极和所述第一节点之间；
第二开关元件，连接于所述控制电极和所述第二节点之间；
第三开关元件，连接于所述第二主电极和所述第一节点之间；以及
第四开关元件，连接于所述第二主电极和所述第二节点之间，
所述控制部在所述第一状态下，使所述第一、第四开关元件为导通状态，并且使所述第二、第三开关元件为断开状态，在所述第二状态下，使所述第一、第四开关元件为断开状态，并且使所述第二、第三开关元件为导通状态，
所述开关矩阵电路还包含：电阻，与所述第一开关元件并联连接，
在所述输入信号进行使所述功率元件从导通状态转移到断开状态的变化的情况下，所述控制部在使所述开关矩阵电路的状态暂时成为所述第二状态之后，将所述第三开关元件维持为导通状态，并且使所述第一、第二、第四开关元件为断开状态。
2.一种功率元件的驱动电路，所述功率元件对应于对控制电极赋予的信号，控制在第一、第二主电极间流过的主电流，其中，该功率元件的驱动电路具备：
电源，连接于第一节点和第二节点之间；
开关矩阵电路，以有选择地将所述控制电极连接于所述第一、第二节点的一方，有选择地将所述第二主电极连接于所述第一、第二节点的一方的方式构成；以及
控制部，对应于用于进行所述功率元件的导通/断开的切换的输入信号，控制所述开关矩阵电路，
在所述输入信号进行使所述功率元件从导通状态转移到断开状态的变化的情况下，所述控制部，从将所述控制电极连接于所述第一节点并且将所述第二主电极连接于所述第二节点的第一状态，向将所述控制电极连接于所述第二节点并且将所述第二主电极连接于所述第一节点的第二状态，切换所述开关矩阵电路的状态，
所述开关矩阵电路包含：
第一开关元件，连接于所述控制电极和所述第一节点之间；
第二开关元件，连接于所述控制电极和所述第二节点之间；
第三开关元件，连接于所述第二主电极和所述第一节点之间；以及
第四开关元件，连接于所述第二主电极和所述第二节点之间，
所述控制部在所述第一状态下，使所述第一、第四开关元件为导通状态，并且使所述第二、第三开关元件为断开状态，在所述第二状态下，使所述第一、第四开关元件为断开状态，并且使所述第二、第三开关元件为导通状态，
所述开关矩阵电路还包含：电阻，与所述第四开关元件并联连接，
在所述输入信号进行使所述功率元件从导通状态转移到断开状态的变化的情况下，所述控制部在使所述开关矩阵电路的状态暂时成为所述第二状态之后，将所述第二开关元件维持为导通状态，并且使所述第一、第三、第四开关元件为断开状态。
3.一种功率元件的驱动电路，所述功率元件对应于对控制电极赋予的信号，控制在第一、第二主电极间流过的主电流，其中，该功率元件的驱动电路具备：
电源，连接于第一节点和第二节点之间；
开关矩阵电路，以有选择地将所述控制电极连接于所述第一、第二节点的一方，有选择地将所述第二主电极连接于所述第一、第二节点的一方的方式构成；以及
控制部，对应于用于进行所述功率元件的导通/断开的切换的输入信号，控制所述开关矩阵电路，
在所述输入信号进行使所述功率元件从导通状态转移到断开状态的变化的情况下，所述控制部，从将所述控制电极连接于所述第一节点并且将所述第二主电极连接于所述第二节点的第一状态，向将所述控制电极连接于所述第二节点并且将所述第二主电极连接于所述第一节点的第二状态，切换所述开关矩阵电路的状态，
所述开关矩阵电路包含：
第一开关元件，连接于所述控制电极和所述第一节点之间；
第二开关元件，连接于所述控制电极和所述第二节点之间；
第三开关元件，连接于所述第二主电极和所述第一节点之间；以及
第四开关元件，连接于所述第二主电极和所述第二节点之间，
所述控制部在所述第一状态下，使所述第一、第四开关元件为导通状态，并且使所述第二、第三开关元件为断开状态，在所述第二状态下，使所述第一、第四开关元件为断开状态，并且使所述第二、第三开关元件为导通状态，
所述开关矩阵电路还包含：二极管，以在所述第四开关元件为导通状态时通过所述电源在反方向被偏置的方式，与所述第三开关元件并联连接，
在所述输入信号进行使所述功率元件从断开状态转移到导通状态的变化的情况下，所述控制部在使所述第一开关元件为导通状态、并且使所述第二～第四开关元件为断开状态之后，使所述开关矩阵电路的状态为所述第一状态。
4.一种功率元件的驱动电路，所述功率元件对应于对控制电极赋予
的信号，控制在第一、第二主电极间流过的主电流，其中，该功率元件的
驱动电路具备：
电源，连接于第一节点和第二节点之间；
开关矩阵电路，以有选择地将所述控制电极连接于所述第一、第二节点的一方，有选择地将所述第二主电极连接于所述第一、第二节点的一方的方式构成；以及
控制部，对应于用于进行所述功率元件的导通/断开的切换的输入信号，控制所述开关矩阵电路，
在所述输入信号进行使所述功率元件从导通状态转移到断开状态的变化的情况下，所述控制部，从将所述控制电极连接于所述第一节点并且将所述第二主电极连接于所述第二节点的第一状态，向将所述控制电极连接于所述第二节点并且将所述第二主电极连接于所述第一节点的第二状态，切换所述开关矩阵电路的状态，
所述开关矩阵电路包含：
第一开关元件，连接于所述控制电极和所述第一节点之间；
第二开关元件，连接于所述控制电极和所述第二节点之间；
第三开关元件，连接于所述第二主电极和所述第一节点之间；以及
第四开关元件，连接于所述第二主电极和所述第二节点之间，
所述控制部在所述第一状态下，使所述第一、第四开关元件为导通状态，并且使所述第二、第三开关元件为断开状态，在所述第二状态下，使所述第一、第四开关元件为断开状态，并且使所述第二、第三开关元件为导通状态，
所述开关矩阵电路还包含：二极管，以在所述第一开关元件为导通状态时通过所述电源在反方向被偏置的方式，与所述第二开关元件并联连接，
在所述输入信号进行使所述功率元件从断开状态转移到导通状态的变化的情况下，所述控制部在使所述第四开关元件为导通状态、并且使所述第一～第三开关元件为断开状态之后，使所述开关矩阵电路为所述第一状态。
5.一种功率元件的驱动电路，所述功率元件对应于对控制电极赋予的信号，控制在第一、第二主电极间流过的主电流，其中，该功率元件的驱动电路具备：
电源，连接于第一节点和第二节点之间；
开关矩阵电路，以有选择地将所述控制电极连接于所述第一、第二节点的一方，有选择地将所述第二主电极连接于所述第一、第二节点的一方的方式构成；以及
控制部，对应于用于进行所述功率元件的导通/断开的切换的输入信号，控制所述开关矩阵电路，
在所述输入信号进行使所述功率元件从导通状态转移到断开状态的变化的情况下，所述控制部，从将所述控制电极连接于所述第一节点并且将所述第二主电极连接于所述第二节点的第一状态，向将所述控制电极连接于所述第二节点并且将所述第二主电极连接于所述第一节点的第二状态，切换所述开关矩阵电路的状态，
所述开关矩阵电路包含：
第一开关元件，连接于所述控制电极和所述第一节点之间；
第二开关元件，连接于所述控制电极和所述第二节点之间；
第三开关元件，连接于所述第二主电极和所述第一节点之间；以及
第四开关元件，连接于所述第二主电极和所述第二节点之间，
所述控制部在所述第一状态下，使所述第一、第四开关元件为导通状态，并且使所述第二、第三开关元件为断开状态，在所述第二状态下，使所述第一、第四开关元件为断开状态，并且使所述第二、第三开关元件为导通状态，
所述开关矩阵电路还包含：二极管，以在所述第二开关元件为导通状态时通过所述电源在反方向被偏置的方式，与所述第一开关元件并联连接，
在所述输入信号进行使所述功率元件从导通状态转移到断开状态的变化的情况下，所述控制部在使所述第三开关元件为导通状态、并且使所述第一、第二、第四开关元件为断开状态之后，使所述开关矩阵电路的状态为所述第二状态。
6.一种功率元件的驱动电路，所述功率元件对应于对控制电极赋予的信号，控制在第一、第二主电极间流过的主电流，其中，该功率元件的驱动电路具备：
电源，连接于第一节点和第二节点之间；
开关矩阵电路，以有选择地将所述控制电极连接于所述第一、第二节点的一方，有选择地将所述第二主电极连接于所述第一、第二节点的一方的方式构成；以及
控制部，对应于用于进行所述功率元件的导通/断开的切换的输入信号，控制所述开关矩阵电路，
在所述输入信号进行使所述功率元件从导通状态转移到断开状态的变化的情况下，所述控制部，从将所述控制电极连接于所述第一节点并且将所述第二主电极连接于所述第二节点的第一状态，向将所述控制电极连接于所述第二节点并且将所述第二主电极连接于所述第一节点的第二状态，切换所述开关矩阵电路的状态，
所述开关矩阵电路包含：
第一开关元件，连接于所述控制电极和所述第一节点之间；
第二开关元件，连接于所述控制电极和所述第二节点之间；
第三开关元件，连接于所述第二主电极和所述第一节点之间；以及
第四开关元件，连接于所述第二主电极和所述第二节点之间，
所述控制部在所述第一状态下，使所述第一、第四开关元件为导通状态，并且使所述第二、第三开关元件为断开状态，在所述第二状态下，使所述第一、第四开关元件为断开状态，并且使所述第二、第三开关元件为导通状态，
所述开关矩阵电路还包含：二极管，以在所述第三开关元件为导通状态时通过所述电源在反方向被偏置的方式，与所述第四开关元件并联连接，
在所述输入信号进行使所述功率元件从导通状态转移到断开状态的变化的情况下，所述控制部在使所述第二开关元件为导通状态、并且使所述第一、第三、第四开关元件为断开状态之后，使所述开关矩阵电路的状态为所述第二状态。
7.一种功率元件的驱动电路，所述功率元件对应于对控制电极赋予的信号，控制在第一、第二主电极间流过的主电流，其中，该功率元件的驱动电路具备：
电源，连接于第一节点和第二节点之间；
开关矩阵电路，以有选择地将所述控制电极连接于所述第一、第二节点的一方，有选择地将所述第二主电极连接于所述第一、第二节点的一方的方式构成；以及
控制部，对应于用于进行所述功率元件的导通/断开的切换的输入信号，控制所述开关矩阵电路，
在所述输入信号进行使所述功率元件从导通状态转移到断开状态的变化的情况下，所述控制部，从将所述控制电极连接于所述第一节点并且将所述第二主电极连接于所述第二节点的第一状态，向将所述控制电极连接于所述第二节点并且将所述第二主电极连接于所述第一节点的第二状态，切换所述开关矩阵电路的状态，
所述开关矩阵电路包含：
第一开关元件，连接于所述控制电极和所述第一节点之间；
第二开关元件，连接于所述控制电极和所述第二节点之间；
第三开关元件，连接于所述第二主电极和所述第一节点之间；以及
第四开关元件，连接于所述第二主电极和所述第二节点之间，
所述控制部在所述第一状态下，使所述第一、第四开关元件为导通状态，并且使所述第二、第三开关元件为断开状态，在所述第二状态下，使所述第一、第四开关元件为断开状态，并且使所述第二、第三开关元件为导通状态，
在所述输入信号进行使所述功率元件从导通状态转移到断开状态的变化的情况下，所述控制部在使所述第一、第三开关元件为导通状态、并且使所述第二、第四开关元件为断开状态之后，使所述开关矩阵电路的状态为所述第二状态。
8.一种功率元件的驱动电路，所述功率元件对应于对控制电极赋予的信号，控制在第一、第二主电极间流过的主电流，其中，该功率元件的驱动电路具备：
电源，连接于第一节点和第二节点之间；
开关矩阵电路，以有选择地将所述控制电极连接于所述第一、第二节点的一方，有选择地将所述第二主电极连接于所述第一、第二节点的一方的方式构成；以及
控制部，对应于用于进行所述功率元件的导通/断开的切换的输入信号，控制所述开关矩阵电路，
在所述输入信号进行使所述功率元件从导通状态转移到断开状态的变化的情况下，所述控制部，从将所述控制电极连接于所述第一节点并且将所述第二主电极连接于所述第二节点的第一状态，向将所述控制电极连接于所述第二节点并且将所述第二主电极连接于所述第一节点的第二状态，切换所述开关矩阵电路的状态，
所述开关矩阵电路包含：
第一开关元件，连接于所述控制电极和所述第一节点之间；
第二开关元件，连接于所述控制电极和所述第二节点之间；
第三开关元件，连接于所述第二主电极和所述第一节点之间；以及
第四开关元件，连接于所述第二主电极和所述第二节点之间，
所述控制部在所述第一状态下，使所述第一、第四开关元件为导通状态，并且使所述第二、第三开关元件为断开状态，在所述第二状态下，使所述第一、第四开关元件为断开状态，并且使所述第二、第三开关元件为导通状态，
在所述输入信号进行使所述功率元件从导通状态转移到断开状态的变化的情况下，所述控制部在使所述第二、第四开关元件为导通状态、并且使所述第一、第三开关元件为断开状态之后，使所述开关矩阵电路的状态为所述第二状态。
9.一种功率元件的驱动电路，所述功率元件对应于对控制电极赋予的信号，控制在第一、第二主电极间流过的主电流，其中，该功率元件的驱动电路具备：
电源，连接于第一节点和第二节点之间；
开关矩阵电路，以有选择地将所述控制电极连接于所述第一、第二节点的一方，有选择地将所述第二主电极连接于所述第一、第二节点的一方的方式构成；以及
控制部，对应于用于进行所述功率元件的导通/断开的切换的输入信号，控制所述开关矩阵电路，
在所述输入信号进行使所述功率元件从导通状态转移到断开状态的变化的情况下，所述控制部，从将所述控制电极连接于所述第一节点并且将所述第二主电极连接于所述第二节点的第一状态，向将所述控制电极连接于所述第二节点并且将所述第二主电极连接于所述第一节点的第二状态，切换所述开关矩阵电路的状态，
所述开关矩阵电路包含：
第一开关元件，连接于所述控制电极和所述第一节点之间；
第二开关元件，连接于所述控制电极和所述第二节点之间；
第三开关元件，连接于所述第二主电极和所述第一节点之间；以及
第四开关元件，连接于所述第二主电极和所述第二节点之间，
所述控制部在所述第一状态下，使所述第一、第四开关元件为导通状态，并且使所述第二、第三开关元件为断开状态，在所述第二状态下，使所述第一、第四开关元件为断开状态，并且使所述第二、第三开关元件为导通状态，
在所述输入信号进行使所述功率元件从断开状态转移到导通状态的变化的情况下，所述控制部在使所述第一、第三开关元件为导通状态、并且使所述第二、第四开关元件为断开状态之后，使所述开关矩阵电路的状态为所述第一状态。
10.一种功率元件的驱动电路，所述功率元件对应于对控制电极赋予的信号，控制在第一、第二主电极间流过的主电流，其中，该功率元件的驱动电路具备：
电源，连接于第一节点和第二节点之间；
开关矩阵电路，以有选择地将所述控制电极连接于所述第一、第二节点的一方，有选择地将所述第二主电极连接于所述第一、第二节点的一方的方式构成；以及
控制部，对应于用于进行所述功率元件的导通/断开的切换的输入信号，控制所述开关矩阵电路，
在所述输入信号进行使所述功率元件从导通状态转移到断开状态的变化的情况下，所述控制部，从将所述控制电极连接于所述第一节点并且将所述第二主电极连接于所述第二节点的第一状态，向将所述控制电极连接于所述第二节点并且将所述第二主电极连接于所述第一节点的第二状态，切换所述开关矩阵电路的状态，
所述开关矩阵电路包含：
第一开关元件，连接于所述控制电极和所述第一节点之间；
第二开关元件，连接于所述控制电极和所述第二节点之间；
第三开关元件，连接于所述第二主电极和所述第一节点之间；以及
第四开关元件，连接于所述第二主电极和所述第二节点之间，
所述控制部在所述第一状态下，使所述第一、第四开关元件为导通状态，并且使所述第二、第三开关元件为断开状态，在所述第二状态下，使所述第一、第四开关元件为断开状态，并且使所述第二、第三开关元件为导通状态，
在所述输入信号进行使所述功率元件从断开状态转移到导通状态的变化的情况下，所述控制部在使所述第二、第四开关元件为导通状态、并且使所述第一、第三开关元件为断开状态之后，使所述开关矩阵电路的状态为所述第一状态。
11.一种功率元件的驱动电路，所述功率元件对应于对控制电极赋予的信号，控制在第一、第二主电极间流过的主电流，其中，该功率元件的驱动电路具备：
电源，连接于第一节点和第二节点之间；
开关矩阵电路，以有选择地将所述控制电极连接于所述第一、第二节点的一方，有选择地将所述第二主电极连接于所述第一、第二节点的一方的方式构成；以及
控制部，对应于用于进行所述功率元件的导通/断开的切换的输入信号，控制所述开关矩阵电路，
在所述输入信号进行使所述功率元件从导通状态转移到断开状态的变化的情况下，所述控制部，从将所述控制电极连接于所述第一节点并且将所述第二主电极连接于所述第二节点的第一状态，向将所述控制电极连接于所述第二节点并且将所述第二主电极连接于所述第一节点的第二状态，切换所述开关矩阵电路的状态，
所述开关矩阵电路包含：
第一开关元件，连接于所述控制电极和所述第一节点之间；
第二开关元件，连接于所述控制电极和所述第二节点之间；
第三开关元件，连接于所述第二主电极和所述第一节点之间；以及
第四开关元件，连接于所述第二主电极和所述第二节点之间，
所述控制部在所述第一状态下，使所述第一、第四开关元件为导通状态，并且使所述第二、第三开关元件为断开状态，在所述第二状态下，使所述第一、第四开关元件为断开状态，并且使所述第二、第三开关元件为导通状态，
所述功率元件的驱动电路还具备：恒压部，在从所述第一节点起经由所述第三开关元件到所述第二主电极的路径上、和从所述控制电极起经由所述第二开关元件到所述第二节点的路径上的至少一方设置，对所述第一、第二节点间的电压的一部分进行分担。
12.一种功率元件的驱动电路，所述功率元件对应于对控制电极赋予的信号，控制在第一、第二主电极间流过的主电流，其中，该功率元件的驱动电路具备：
电源，连接于第一节点和第二节点之间；
开关矩阵电路，以有选择地将所述控制电极连接于所述第一、第二节点的一方，有选择地将所述第二主电极连接于所述第一、第二节点的一方的方式构成；以及
控制部，对应于用于进行所述功率元件的导通/断开的切换的输入信号，控制所述开关矩阵电路，
在所述输入信号进行使所述功率元件从导通状态转移到断开状态的变化的情况下，所述控制部，从将所述控制电极连接于所述第一节点并且将所述第二主电极连接于所述第二节点的第一状态，向将所述控制电极连接于所述第二节点并且将所述第二主电极连接于所述第一节点的第二状态，切换所述开关矩阵电路的状态，
所述功率元件还包含传感电极，
所述主电流的一部分在所述第一主电极和所述传感电极之间流过，
所述驱动电路还具备：电流检测电阻，连接于所述第二节点和所述传感电极之间；电压监视部，对在所述电流检测电阻产生的电压进行监视；以及第五开关元件，与所述电流检测电阻并联连接，
在所述输入信号进行使所述功率元件从导通状态转移到断开状态的变化的情况下，所述控制部使所述第五开关元件为导通状态。
13.根据权利要求1～12的任一项所述的功率元件的驱动电路，其中，所述电源是输出为了使所述功率元件转移到导通状态所需要的充分电压的单一的直流电源。
CN2007800536182A 2007-07-03 2007-07-03 功率元件的驱动电路 Active CN101689799B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/063270 WO2009004715A1 (ja) 2007-07-03 2007-07-03 電力素子の駆動回路

Publications (2)

Publication Number Publication Date
CN101689799A CN101689799A (zh) 2010-03-31
CN101689799B true CN101689799B (zh) 2013-04-03

Family

ID=40225785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800536182A Active CN101689799B (zh) 2007-07-03 2007-07-03 功率元件的驱动电路

Country Status (6)

Country Link
US (1) US8040162B2 (zh)
EP (2) EP3537582B1 (zh)
JP (1) JP5011585B2 (zh)
KR (1) KR101173923B1 (zh)
CN (1) CN101689799B (zh)
WO (1) WO2009004715A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2251979A1 (de) * 2009-05-11 2010-11-17 SMA Solar Technology AG Verfahren und Treiberschaltung zum Treiben eines Halbleiterleistungsschalters
WO2011068776A2 (en) * 2009-12-01 2011-06-09 Skyworks Solutions, Inc. Continuously variable switched capacitor dc-dc voltage converter
KR101833078B1 (ko) 2009-12-17 2018-02-27 디에스엠 아이피 어셋츠 비.브이. 적층식 제작을 위한 발광 다이오드 경화성 액체 수지 조성물
JP5206757B2 (ja) * 2010-10-07 2013-06-12 株式会社デンソー 電子装置
FR2969850B1 (fr) * 2010-12-22 2013-09-27 IFP Energies Nouvelles Convertisseur d'equilibrage des cellules d'une batterie electrique
US9136795B2 (en) 2011-05-19 2015-09-15 Skyworks Solutions, Inc. Variable switched DC-to-DC voltage converter
JP2012253974A (ja) * 2011-06-06 2012-12-20 Mitsubishi Electric Corp ゲート駆動回路
JP5561352B2 (ja) * 2012-02-22 2014-07-30 株式会社デンソー 駆動回路
JP5790671B2 (ja) * 2013-01-16 2015-10-07 株式会社デンソー 回路制御装置
JP5733330B2 (ja) 2013-03-22 2015-06-10 株式会社デンソー 駆動回路
JP5934925B2 (ja) 2013-06-04 2016-06-15 パナソニックＩｐマネジメント株式会社 ゲートドライバおよびこれを備えたパワーモジュール
CN104111689B (zh) * 2013-08-22 2015-10-21 广东美的制冷设备有限公司 一种智能功率模块
US9379774B2 (en) * 2013-09-12 2016-06-28 Texas Instruments Incorporated System for transmitting information between circuits
JP6422278B2 (ja) 2014-09-19 2018-11-14 ルネサスエレクトロニクス株式会社 電力制御回路
US9621034B2 (en) 2014-09-30 2017-04-11 Skyworks Solutions, Inc. Frequency modulation based voltage controller configuration
DE102015111207A1 (de) * 2015-07-10 2016-03-03 Semikron Elektronik Gmbh & Co. Kg Verfahren zum Ansteuern eines IGBT und Ansteuereinrichtung
CN105958802A (zh) * 2016-05-10 2016-09-21 深圳市航天新源科技有限公司 基于单电源的大功率igbt驱动供电电路
JP6760383B2 (ja) * 2016-09-09 2020-09-23 富士電機株式会社 電力素子の駆動回路
JP6569821B2 (ja) 2016-10-14 2019-09-04 富士電機株式会社 電力素子の駆動回路
JP6569820B2 (ja) 2016-10-14 2019-09-04 富士電機株式会社 電力素子の駆動回路
JP6992498B2 (ja) * 2017-12-26 2022-01-13 株式会社デンソー 駆動対象スイッチの駆動回路
JP7091819B2 (ja) 2018-05-10 2022-06-28 富士電機株式会社 ゲート駆動装置およびスイッチ装置
JP7099199B2 (ja) * 2018-09-03 2022-07-12 株式会社デンソー 駆動対象スイッチの駆動回路
CN109495092B (zh) * 2018-11-19 2024-06-04 深圳市格瑞普智能电子有限公司 功率开关管驱动电路及驱动方法
JP7279502B2 (ja) 2019-05-14 2023-05-23 株式会社デンソー スイッチング回路とゲート駆動回路
CN113054826A (zh) * 2019-12-26 2021-06-29 财团法人工业技术研究院 高功率模块
US20230344426A1 (en) * 2022-04-26 2023-10-26 Hamilton Sundstrand Corporation Bipolar gate drive systems

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1731658A (zh) * 2004-08-06 2006-02-08 台达电子工业股份有限公司 驱动电路改善方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56112873A (en) * 1980-02-07 1981-09-05 Toyo Electric Mfg Co Ltd Gate circuit of gate turn-off thyristor
JPS579256A (en) * 1980-06-19 1982-01-18 Fanuc Ltd Driving circuit for gate turn-off thyristor
JPS5787626A (en) * 1980-11-21 1982-06-01 Hitachi Ltd Driving circuit for self-distinguishing type switch element
JPS5913422A (ja) * 1982-07-14 1984-01-24 Matsushita Electric Ind Co Ltd ゲ−ト・タ−ン・オフ・サイリスタのドライブ回路
JPS63215114A (ja) 1987-03-03 1988-09-07 Mitsubishi Electric Corp 半導体装置
US4849873A (en) * 1987-11-05 1989-07-18 Medar, Inc. Active snubber for an inverter
JPH05276761A (ja) 1992-03-19 1993-10-22 Hitachi Ltd パワー半導体素子の過電流検出方法及び回路並びにこれを用いたインバータ装置
JPH07131971A (ja) 1993-11-01 1995-05-19 Fuji Electric Co Ltd 電圧駆動形半導体スイッチ素子のゲート駆動回路
FR2712126B1 (fr) * 1993-11-05 1995-12-01 Thomson Csf Amplificateur de puissance du type pont en H et ses moyens de blocage et dispositif amplificateur de puissance comportant de tels amplificateurs.
JPH09140122A (ja) 1995-11-10 1997-05-27 Nippon Electric Ind Co Ltd Ｉｇｂｔ駆動の逆バイアス回路
JP3665419B2 (ja) * 1996-05-02 2005-06-29 新電元工業株式会社 誘導性負荷駆動方法、及びｈブリッジ回路制御装置
JPH1051285A (ja) * 1996-05-28 1998-02-20 Mitsubishi Electric Corp 電圧制御型トランジスタの駆動回路
JP3339311B2 (ja) 1996-07-16 2002-10-28 富士電機株式会社 自己消弧形半導体素子の駆動回路
JP3764784B2 (ja) * 1996-09-03 2006-04-12 新電元工業株式会社 誘導性負荷の同期駆動方法、及びｈブリッジ回路の同期制御装置
US6963773B2 (en) * 1997-03-05 2005-11-08 Medtronic Physio-Control Manufacturing Corp. H-bridge circuit for generating a high-energy biphasic waveform in an external defibrillator using single SCR and IGBT switches in an integrated package
JPH1155936A (ja) * 1997-07-29 1999-02-26 Mitsubishi Electric Corp 絶縁ゲートトランジスタの駆動回路
US6204729B1 (en) * 1997-12-19 2001-03-20 Nikon Research Corporation Of America H-bridge power amplifier for a motor
JP3034508B1 (ja) * 1998-11-12 2000-04-17 本田技研工業株式会社 電動機駆動装置
JP3559750B2 (ja) 2000-06-15 2004-09-02 Ｎｅｃマイクロシステム株式会社 Ｃｍｏｓインバータ回路
US6441673B1 (en) * 2000-11-06 2002-08-27 General Electric Company High-frequency resonant gate driver circuit for MOS-gated power switches
US6731525B2 (en) * 2001-11-28 2004-05-04 Phase Technologies, Llc. H-bridge electronic phase converter
EP1815449A1 (en) * 2004-11-22 2007-08-08 Sensormatic Electronics Corporation H-bridge activator/deactivator and method for activating/deactivating eas tags
US7817452B2 (en) * 2007-08-13 2010-10-19 Stephen William Smith Phase shifted H-Bridge resonant converter with symmetrical currents

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1731658A (zh) * 2004-08-06 2006-02-08 台达电子工业股份有限公司 驱动电路改善方法

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
JP昭57-87626A 1982.06.01
JP昭57-9256A 1982.01.18
JP昭59-13422A 1984.01.24
JP特开平10-32976A 1998.02.03
JP特开平11-55936A 1999.02.26
JP特开平5-276761A 1993.10.22

Also Published As

Publication number Publication date
WO2009004715A1 (ja) 2009-01-08
EP2164155A4 (en) 2014-03-12
US20100141304A1 (en) 2010-06-10
EP2164155B1 (en) 2019-06-26
JPWO2009004715A1 (ja) 2010-08-26
EP2164155A1 (en) 2010-03-17
EP3537582B1 (en) 2021-05-26
JP5011585B2 (ja) 2012-08-29
KR20100025591A (ko) 2010-03-09
CN101689799A (zh) 2010-03-31
US8040162B2 (en) 2011-10-18
KR101173923B1 (ko) 2012-08-16
EP3537582A1 (en) 2019-09-11

Similar Documents

Publication Publication Date Title
CN101689799B (zh) 功率元件的驱动电路
CN101304209B (zh) 半导体装置
US6819149B2 (en) Gate drive device for reducing a surge voltage and switching loss
KR100986851B1 (ko) 구동 회로
CN100586021C (zh) 缓冲器电路和集成电路
US9379699B2 (en) Switch driver with a low-cost cross-conduction-preventing circuit
US8063613B2 (en) Power converter driver with split power supply
WO2008069129A1 (ja) 駆動回路及びこれを用いた半導体装置
JP2000312143A (ja) スイッチング・デバイス
JP2763237B2 (ja) レベルシフト回路及びこれを用いたインバータ装置
CN107395000B (zh) 半导体器件
EP3907888B1 (en) A circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal
US11404960B2 (en) Charge pump gate drive circuit for reduction in turn-on switching loss for MOSFETs
US6538479B2 (en) Power switch driver circuit having cross-coupled buffer circuits
CN112585854A (zh) 开关元件的驱动电路和开关电路
US20040145918A1 (en) Inverter device capable of reducing through-type current
US5565715A (en) Method and apparatus for logic signal level translation to a semiconductor switch
US7102416B2 (en) High side switching circuit
US20060001457A1 (en) High current charge pump for intelligent power switch drive
EP4366147A1 (en) Drive circuit for switching element and switching circuit
WO2024018612A1 (ja) 半導体装置および電力変換装置
CN109194100B (zh) 一种栅极驱动电路
CN115603549A (zh) Mosfet管的自适应分级驱动方法和电路
CN118174520A (zh) 一种多电平驱动电路以及半导体功率变换器
CN101340189A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant