JP3665419B2 - 誘導性負荷駆動方法、及びhブリッジ回路制御装置 - Google Patents
誘導性負荷駆動方法、及びhブリッジ回路制御装置 Download PDFInfo
- Publication number
- JP3665419B2 JP3665419B2 JP13583196A JP13583196A JP3665419B2 JP 3665419 B2 JP3665419 B2 JP 3665419B2 JP 13583196 A JP13583196 A JP 13583196A JP 13583196 A JP13583196 A JP 13583196A JP 3665419 B2 JP3665419 B2 JP 3665419B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- inductive load
- semiconductor switching
- switching elements
- bridge circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
- H03K17/661—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to both load terminals
- H03K17/662—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to both load terminals each output circuit comprising more than one controlled bipolar transistor
- H03K17/663—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to both load terminals each output circuit comprising more than one controlled bipolar transistor using complementary bipolar transistors
Landscapes
- Control Of Stepping Motors (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
【発明の属する技術分野】
本発明は半導体スイッチング素子を用いて誘導性負荷にスイッチング電流を流す技術にかかり、特に、半導体スイッチング素子と誘導性負荷によってHブリッジを構成し、その誘導性負荷に流れるスイッチング電流を制御する誘導性負荷駆動方法、及びHブリッジ回路制御装置に関する。
【0002】
【従来の技術】
一般に、ステッピングモーターは、回転可能な可動磁石から成るローターを有しており、その周囲に電磁石から成る駆動コイルが複数個配置されて構成されている。それら駆動コイルを選択し、所定の大きさの電流をパルス状に流すことで、ローターの位置や回転数をオープンループで制御できることから、便利なモーターとして広く用いられている。
【0003】
そのようなステッピングモーターを駆動するために、一定の方向に電流を流すユニポーラ駆動方法や、正逆いずれの向きにも電流を流せるバイポーラ駆動方式が広く使用されている。
【0004】
いずれの駆動方式でも、ステッピングモーターの基本となる回転量(ステップ角)は、駆動コイルの配置個数で決まってくる。しかし近年では、回転時の振動抑制や、回転角の精密制御のために、図12(a)に示すように、駆動コイルに流す定電流を段階的に変化させて、ローターを基本ステップ角よりも小さい角度で過渡的に停止させるマイクロ・ステップ駆動が行われるようになってきた。
【0005】
そのマイクロステップ駆動を行う場合、Hブリッジ回路内に電流検出抵抗を挿入し、電源からステッピングモーターに供給された電流の大きさを電流検出抵抗が出力する検出電圧として検出し、所定の基準電圧と比較して半導体スイッチング素子をオン/オフさせ、図12(b)に示すような、一定の大きさのスイッチング電流102を駆動コイルに流すことで、基本ステップ角よりも細かい角度で静止させていた。
【0006】
そして、例えば駆動コイルに流すスイッチング電流の大きさを、電流I2からそれよりも小さい電流I3に変える場合には、半導体スイッチング素子全てをオフさせて回生電流を流し、駆動コイルに蓄積されたエネルギーを電源へ移行させることで、符号103で示す右肩下がりの波形のように、駆動コイルに流す電流を急速に減少させることが行われていた。
【0007】
ところで、Hブリッジ回路の駆動回路に負電圧が入力されないようにするために、Hブリッジ回路内に挿入される電流検出抵抗は、電源に回生される電流が流れないように接続されているのが普通である。従って、電源回生によってスイッチング電流を減少させる間は、駆動コイルに流れている電流を検出することができない。
【0008】
そこで従来技術では、スイッチング電流が所定の値になると見込まれる時間Tの間だけ回生電流を流していた。その場合、ステッピングモーターに流れる電流が、例えば符号104で示す電流量のように、必要以上に小さくなったり、あるいは減少させたい電流量まで小さくならないうちに所定のスイッチング電流を流すための定常動作に移行して駆動コイルに電流が供給されたりしてしまい、ステッピングモーターに振動を生じる原因となっていた。また、このような時間設定による電源回生を行う場合には、ステッピングモーターの種類を変更する度にインダクタンスの大きさや等価抵抗の大きさが変わるため、ステッピングモーター毎に適切な時間を見出し、電源回生を行う時間を設定し直さなければならず、煩雑であり、その解決が望まれていた。
【0009】
更に、駆動コイルに蓄積されたエネルギーを放出する際には、フライホイールダイオードに電流を流す必要があるが、近年普及してきたパワーICに内蔵できるフライホイールダイオードはpn接合ダイオードであり、しかも、その逆方向回復時間(リバース・リカバリータイム:Trr)が長いため、駆動コイルに蓄積されていたエネルギーを放出する期間が終了し、駆動コイルを電源に接続し、駆動コイルに電流を供給する際に、順方向電流の流れていたフライホイールダイオードに逆方向に貫通電流が流れてしまっている。
【0010】
また、駆動コイルに流すスイッチング電流を一定の大きさに保つため、半導体素子の一つをオンさせたまま、他の半導体スイッチング素子の一つをオン/オフさせると、駆動コイルの一端の電位が大きく振れてしまう。ステッピングモーター内では、駆動コイルのインダクタンス成分と等価的に並列接続されたストレイキャパシタが存在するので、そのように駆動コイルの一端の電位が大きく振れると、ストレイキャパシタを充電するために突入電流が流れてしまう。
【0011】
これら貫通電流や突入電流が電流検出抵抗に流れた場合には、駆動コイルのインダクタンス成分には流れていない大きな電流を検出してしまうこととなり、その結果、パワーICが誤動作をしてしまうという問題があった。
【0012】
このような誤動作を防止するために、従来技術では、電流検出抵抗にノイズ除去フィルターを設ける等の対策が採られているが、非常にコスト高になるという欠点があるため、その解決が望まれていた。
【0013】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたもので、その目的の一つは、ノイズ除去フィルターが不要な誘導性負荷駆動方法、及びHブリッジ回路制御装置を提供することにある。
【0014】
また、本発明の他の目的は、誘導性負荷に流れるスイッチング電流を減少させる際、所望の大きさまで減少されたことを検出できる誘導性負荷駆動方法、及びHブリッジ回路制御装置を提供することにある。
【0015】
【課題を解決するための手段】
上記課題を解決するために、請求項1記載の発明方法は、四個の半導体スイッチング素子と、前記各半導体スイッチング素子にそれぞれ逆並列接続されたフライホイールダイオードとで誘導性負荷に順逆双方向に電流を流せるように構成されたHブリッジ回路を用い、前記Hブリッジ回路内に、前記電源から前記誘導性負荷に供給される電流が流れるように電流検出抵抗を挿入し、二個の半導体スイッチング素子を導通させたときに前記電流検出抵抗が出力する検出電圧と所定の基準電圧とを比較して半導体スイッチング素子の導通を遮断させ、前記誘導性負荷に流れるスイッチング電流を所定の大きさに維持する誘導性負荷駆動方法であって、前記半導体スイッチング素子の二個が導通した後、所定のブランキング期間の間は前記半導体スイッチング素子の導通を維持することを特徴とする。
【0016】
この場合、請求項2記載の発明のように、前記導通が遮断される半導体スイッチング素子は一個であることが望ましい。
【0017】
また、請求項3記載の発明方法は、四個の半導体スイッチング素子と、前記各半導体スイッチング素子にそれぞれ逆並列接続されたフライホイールダイオードとで誘導性負荷に順逆双方向に電流を流せるように構成されたHブリッジ回路内に、電源から前記誘導性負荷に供給される電流は流れ、誘導性負荷から電源に回生される電流は流れないように電流検出抵抗を挿入し、前記電流検出抵抗が出力する検出電圧と所定の基準電圧とを比較して、前記半導体スイッチング素子の導通を遮断させ、前記誘導性負荷に流すスイッチング電流を所定の大きさに維持する誘導性負荷駆動方法であって、前記維持すべきスイッチング電流を小さくする場合、前記基準電圧を小さくし、前記四個の半導体スイッチング素子の全てを遮断させ、前記誘導性負荷に蓄積されたエネルギーを前記電源に回生させる際、所定周期で前記半導体スイッチング素子の二個を導通させて前記検出電圧を発生させ、該検出電圧と前記小さくされた基準電圧とを比較して前記誘導性負荷に流れる電流の大きさが所望の値まで小さくなったか否かを判断することを特徴とする。
【0018】
この場合には、請求項4に記載された発明方法のように、前記半導体スイッチング素子の二個が導通されてから所定のブランキング期間の間は、前記検出電圧を無視することが望ましい。
【0019】
請求項5記載の発明装置は、四個の半導体スイッチング素子と、各半導体スイッチング素子にそれぞれ逆並列接続されたフライホイールダイオードとで誘導性負荷に順逆双方向に電流を流せるように構成されたHブリッジ回路内に、前記電源から前記誘導性負荷に供給される電流は流れ、前記誘導性負荷から電源に回生される電流は流れないように挿入された電流検出抵抗に生じる検出電圧を検出して半導体スイッチング素子の導通状態を遮断状態に切り替え、前記誘導性負荷に流れるスイッチング電流の大きさを所定レベルに維持するように構成されたHブリッジ回路制御装置であって、前記半導体スイッチング素子の二個が導通状態にされた後、所定のブランキング期間の間は前記半導体スイッチング素子二個の導通を維持するように構成されたことを特徴とする。
【0020】
この場合、請求項6記載の発明装置のように、前記スイッチング電流の大きさを所定レベルに維持するために前記誘導性負荷に蓄積されたエネルギーを解放する際、前記四個の半導体スイッチング素子の一個だけを導通させるように構成することが好ましい。
【0021】
また、請求項7記載の発明装置は、四個の半導体スイッチング素子と、前記各半導体スイッチング素子にそれぞれ逆並列接続されたフライホイールダイオードとで誘導性負荷に順逆双方向に電流を流せるように構成されたHブリッジ回路内に、電源から前記誘導性負荷に供給される電流は流れ、誘導性負荷から電源に回生される電流は流れないように挿入された電流検出抵抗に生じる検出電圧を検出するように構成されたHブリッジ回路制御装置であって、前記スイッチング電流の大きさを小さくするために前記誘導性負荷に蓄積されたエネルギーを前記電源に回生させる際、所定周期で前記半導体スイッチング素子の二個を導通させ、電源から前記誘導性負荷に電流を供給して前記検出電圧を発生させ、該検出電圧の大きさを検出して前記誘導性負荷に流れる電流が所望の大きさまで小さくなったか否かを判断するように構成されたことを特徴とする。
【0022】
その場合には、請求項8記載の発明のように、前記半導体スイッチング素子の二個が導通されてから所定のブランキング期間の間は、前記検出電圧を無視するように構成することが好ましい。
【0023】
このような本発明の構成によれば、四個の半導体スイッチング素子と、各半導体スイッチング素子にそれぞれ逆並列接続されたフライホイールダイオードとで誘導性負荷に順逆双方向に電流を流せるように構成されたHブリッジ回路内に、電源から誘導性負荷に供給される電流が流れるように電流検出抵抗を挿入したので、二個の半導体スイッチング素子を導通したときに電流検出抵抗が出力する検出電圧と所定の基準電圧とを比較して検出電圧が大きければ半導体スイッチング素子の導通を遮断させると誘導性負荷に蓄積されていたエネルギーがフライホイールダイオードを介して解放され、該誘導性負荷に流れるスイッチング電流を所定の大きさに維持することが可能となる。
【0024】
その半導体スイッチング素子の二個が導通した直後は、フライホイールダイオードが順方向バイアス状態から逆方向バイアス状態へと切り替わる。このときに、そのダイオードのTrr(逆方向回復時間)の間だけダイオード特性は失われ、貫通電流が流れてしまう。
【0025】
その貫通電流が電流検出抵抗に流れると、誘導性負荷に流れている電流は小さいのに検出電圧が基準電圧を超えてしまう。そこで二個のスイッチング素子が導通した後、所定のブランキング期間の間は前記検出電圧を無視し、貫通電流に起因する誤動作が生じないようにした。これにより、ノイズ除去フィルターを設ける必要がなくなる。
【0026】
その場合、半導体スイッチング素子の一個だけの導通を遮断して誘導性負荷に流れるスイッチング電流を所定の大きさに維持するようにすれば、導通している一個の半導体スイッチング素子と1個の前記フライホイールダイオードとで、誘導性負荷に蓄積されたエネルギーを解放させる電流経路が形成され、半導体スイッチング素子の順方向飽和電圧と、フライホイールダイオードの順方向降下電圧とで誘導性負荷に蓄積されたエネルギーの消費が行われるので誘導性負荷に流れる電流は緩やかに減衰され、スイッチング電流の変動を小さくすることができる。
【0027】
また、四個の半導体スイッチング素子と、前記各半導体スイッチング素子にそれぞれ逆並列接続されたフライホイールダイオードとで誘導性負荷に順逆双方向に電流を流せるように構成されたHブリッジ回路内に、電源から前記誘導性負荷に供給される電流は流れ、誘導性負荷から電源に回生される電流は流れないように電流検出抵抗を挿入し、前記電流検出抵抗が出力する検出電圧と所定の基準電圧とを比較して、前記半導体スイッチング素子の導通を遮断させ、前記誘導性負荷に流すスイッチング電流を所定の大きさに維持するとき、維持すべきスイッチング電流を小さくする場合に、前記基準電圧を小さくし、前記四個の半導体スイッチング素子の全てを遮断させると、前記誘導性負荷に蓄積されたエネルギーが電源に回生され、スイッチング電流の大きさを素早く小さくすることが可能となる。
【0028】
その際、誘導性負荷から電源に回生される電流は電流検出抵抗には流れず、誘導性負荷に流れている電流の大きさが分からないので、所定周期で前記半導体スイッチング素子の二個を導通させて電流検出抵抗に電流を流して検出電圧を発生させ、その検出電圧と小さくされた基準電圧とを比較するようにすれば、誘導性負荷に流れる電流が所望の値まで小さくなったか否かを判断することが可能となる。
【0029】
この場合も電源に回生される電流が流れていたフライホイールダイオードは、その逆方向回復時間の間はダイオード特性が失われるので、半導体スイッチング素子の二個が導通されてから所定のブランキング期間の間は、検出電圧を無視するようにすれば、貫通電流によるノイズのため、実際に誘導性負荷に流れる電流によるよりも検出電圧が大きくなり、誘導性負荷に流れる電流が小さくなりすぎるようなことがなくなる。
【0030】
【発明の実施の形態】
本発明装置の実施の形態を本発明方法と共に図面を用いて説明する。
【0031】
(1) 全体の概要
図6を参照し、3はステッピングモーター制御装置であり、本発明の一実施の形態のHブリッジ回路制御装置2と、Hブリッジ回路4とを有している。
【0032】
Hブリッジ回路4は、フライホイールダイオードD2、D1がそれぞれ逆並列接続されたPNPトランジスタQ1、Q2と、フライホイールダイオードD4、D3が逆並列接続されたNPNトランジスタQ3、Q4と、誘導性負荷(駆動コイル)LとのHブリッジ接続によって構成されており、各トランジスタQ1〜Q4のベース端子はHプリッジ回路制御装置2に接続されている。該Hブリッジ回路制御装置2はPNPトランジスタQ1とNPNトランジスタQ3の組か、又はPNPトランジスタQ2とNPNトランジスタQ4の組か、いずれか一方の組を導通させ誘導性負荷Lに電源9から順逆いずれの方向にも電流を流せるように構成されており、その状態でオンしていたトランジスタをオフさせて、誘導性負荷Lに蓄積されたエネルギーによって、フライホイールダイオードD1〜D4を介して電流を流せるように構成されている。
【0033】
これらトランジスタQ1〜Q4と、フライホイールダイオードD1〜D4と、Hブリッジ回路制御装置2とは同じチップ中に形成されており、1チップのパワーIC構造にされている。
【0034】
NPNトランジスタQ3、Q4の互いに接続されたエミッタ端子と、フライホイールダイオードD3、D4の互いに接続されたカソード端子との間には、ディスクリート部品で構成された電流検出抵抗RSが挿入され、フライホイールダイオードD3、D4のカソード端子がグラウンド電位に置かれており、PNPトランジスタQ1とNPNトランジスタQ3の組がオンして電源9から誘導性負荷Lに供給された供給電流61と、PNPトランジスタQ3とNPNトランジスタQ4の組がオンして電源9から供給された供給電流62とのいずれもが電流検出抵抗RSからグラウンド電位に流れ、該電流検出抵抗RSの一端から、その供給電流61、62の大きさに応じた値の検出電圧VSが出力され、Hブリッジ回路制御装置2に入力されるように構成されている。
【0035】
(2) 内部ブロック図の概要
そのHブリッジ回路制御装置2の内部ブロック図を図1に示す。
Hブリッジ回路制御装置2は、制御回路5を有しており、該制御回路5内には2個の三入力NAND32、31と、2個の二入力AND33、34と、インバーター301、302とが設けられている。
【0036】
三入力NAND31、32の出力端子はPNPトランジスタQ1、Q2のベース端子にそれぞれ接続されており、また、二入力AND33、34の出力端子はNPNトランジスタQ3、Q4のベース端子にそれぞれ接続されている。
【0037】
三入力NAND31と二入力AND33の各入力端子の1個には、外部から導入されたトランジスタ選択線20がそれぞれ接続されており、また、三入力NAND32と二入力AND34の各入力端子の1個には、前記選択線20がそれぞれインバーター301、302を介して接続されている。
【0038】
この選択線20から入力される信号がハイのときは、PNPトランジスタQ1とNPNトランジスタQ3の組は導通できるが、PNPトランジスタQ2とNPNトランジスタQ4の組は導通できず、ローのときはPNPトランジスタQ2とNPNトランジスタQ4の組が導通できるがPNPトランジスタQ1とNPNトランジスタQ3の組は導通できない。従って、いずれか一方の組しか導通できず、電源9が短絡しないようにされている。以下、トランジスタ選択線20がハイであり、PNPトランジスタQ1とNPNトランジスタQ3の組だけが導通できるようにされているものとする。
【0039】
この制御回路5内には、インバーター303、304が設けられており、該インバーター303の出力端子は三入力NAND31、32と二入力AND33、34の入力端子に接続されている。インバーター304の出力端子は三入力NAND31、32の残りの入力端子に接続されている。従って、インバーター303、304の出力が共にハイのときにPNPトランジスタQ1とNPNトランジスタQ3とが共にオンし、電源9から誘導性負荷Lに供給電流61が供給される。インバーター303の出力がローのときは、インバーター304の出力に関わらずPNPトランジスタQ1とNPNトランジスタQ3は共にオフする。インバーター303の出力がハイであって、インバーター304の出力がローのときは、PNPトランジスタQ1はオフし、NPNトランジスタQ3はオンする。
【0040】
(3) 動作の概要
いま、インバーター303、304の出力が共にハイであり、誘導性負荷Lに供給電流が流れているものとすると、検出抵抗RSには、図2中に符号VSで示す検出電圧が発生している。
【0041】
その状態からインバーター303の出力がローになると、PNPトランジスタQ1がオフし、誘導性負荷Lの両端に発生する逆起電力によって、図7に示すように、NPNトランジスタQ3と電流検出抵抗RSとフライホイールダイオードD3とで形成される電流経路に転流電流63が流れ、該誘導性負荷Lに蓄積されていたエネルギーが熱として消費される。
【0042】
その転流電流63が流れている状態から、再度インバーター303の出力がハイになると、PNPトランジスタQ1がオンし、誘導性負荷Lには、図6に示す電流経路によって電源9から供給電流61が再び供給される。
【0043】
このとき、フライホイールダイオードD3は、順バイアス状態から急に逆バイアス状態にされるので、PN接合ダイオードの逆方向回復時間Trrの間だけダイオード特性が失われてしまうので、図8に示すように、PNPトランジスタQ1に流れた電流64の一部は、フライホイールダイオードD3を逆向きに流れ、貫通電流66としてグラウンドへ抜けてしまう。
【0044】
また、このとき同時に、誘導性負荷LのPNPトランジスタQ1のコレクタに接続された側が、グラウンド電位よりもフライホイールダイオードD3の順方向降下電圧分だけ低い電位から電源9の電源電圧まで急に振られてしまうので、PNPトランジスタQ1に流れる電流64の残りの部分は、ステッピングモーター内で誘導性負荷Lに並列に存在するストレイキャパシタCを充電する突入電流65となり、この突入電流が検出抵抗RSに流れる。
この突入電流65によって、電流検出抵抗RSには、図2の符号VNで示すノイズが発生し、検出電圧VSに重畳されてしまう。
【0045】
このノイズVNを排除する手順について、Hブリッジ回路制御装置2の動作に即して説明する。該Hブリッジ回路制御装置2は、前記制御回路5の他、コンパレーター24と、可変基準電圧回路22と、電圧切替検出回路23と、発信器26とを有しており、コンパレーター24、可変基準電圧回路22、電圧切替検出回路23、発信器26の出力は制御回路5に入力されるように接続されている。
【0046】
発信器26は、外付の抵抗とコンデンサーとによって、図2のタイミングチャートに示すように、鋸歯状波VTを出力するように構成されている。PNPトランジスタQ1及びNPNトランジスタQ3と鋸歯状波VTの関係を先に説明しておくと、PNPトランジスタQ1とNPNトランジスタQ3とは、鋸歯状波VTの電圧が増加から減少に転じるときにオンするようにされている。従って、誘導性負荷Lには電源9から所定周期で電流61が供給され始めることになる。
【0047】
他方、NPNトランジスタQ3のオンを維持し、誘導性負荷Lに流すスイッチング電流を所定の大きさに維持する場合には、PNPトランジスタQ1が、検出電圧VSが可変基準電圧回路22が出力する可変基準電圧VRを超えたときにオフされ、図7に示す転流電流63を流して誘導性負荷Lに蓄積されたエネルギーを消費するように構成されている。
【0048】
(4) 定常動作
その動作をより詳細に説明すると、前記制御回路5には、前記三入力NAND31等の他、基準電圧回路50と、負エッジ検出回路51と、正エッジ検出回路58と、4個のFF(フリップフロップ)54〜FF57と、2個の三入力NOR52、53と、インバーター305、306とが設けられており、発信器26が出力する鋸歯状波VTは、負エッジ検出回路51に入力されており、該負エッジ検出回路51は、図2の符号V1で示すような、鋸歯状波VTの立上りでハイ、立下がりでローとなる信号を出力する。その信号はインバーター305に入力されており、該インバーター305は、その信号を反転した信号V2をFF54、55のリセット端子に出力する。
【0049】
FF54〜FF57の4個フリップフロップは、図11に示すように、それぞれ二個のNPNトランジスタと定電流負荷とから成る二個のコンパレーター91、92を有しており、該コンパレーター91、92は互いの一つの入出力をたすき掛けに接続されて構成されており、残りの入力がセット端子Sとリセット端子Rにされ、また、リセット端子R側にされたコンパレーター92の出力は出力端子Qとして外部に取り出されている。これらFF54〜FF57は、リセット端子Rがハイの状態では、出力端子Qの状態は必ずローとなるようにされている(リセット端子優先)。
【0050】
FF54〜FF57のセット端子S、リセット端子Rと出力端子Qの関係を真理値表に示すと下記表1のようになる。なお、FF54〜FF57は、必ずしもバイポーラトランジスタで構成されている必要はなく、下記表1のような真理値表の動作をすれば、CMOSによって構成させることも可能である。
【0051】
【表1】
【0052】
鋸歯状波VTの電圧が増加している間はFF54、55のリセット端子Rはハイの状態が維持されるので、その出力端子Qはローの状態が維持される。FF54の出力端子Qはインバーター303を介して三入力NAND31と二入力AND33とに接続されているので、鋸歯状波VTの電圧が増加している間は、三入力NAND31と二入力AND33とにはハイが入力される。
【0053】
いま、FF56の出力端子Qがハイの状態を維持するものとすると、該FF56が出力するハイの信号は三入力NOR52、53に入力されており、該三入力NOR52、53が出力する信号は、残りの入力の状態によらずローが維持される。
【0054】
FF54のセット端子Sは、その維持されたローが入力されるので、出力端子Qはローの状態が維持される。従って、インバーター303は三入力NAND31と二入力AND33とにハイを出力し続ける。
【0055】
前記トランジスタ選択線20はハイの状態にされており、三入力NAND31と二入力AND33とは、入力端子が全てハイであるときにPNPトランジスタQ1とNPNトランジスタQ3とをそれぞれオンさせるから、NPNトランジスタQ3はオンしたままとなり、PNPトランジスタQ1は、インバーター304の出力がハイ、即ちFF54の出力端子Qがローのときにオン、ハイのときにオフする。
【0056】
そのインバーター304には、FF55が出力する、図2の符号V3で示す信号が入力されており、該FF55のリセット端子Rには前記インバーター305が出力する信号V2が入力されているから、負エッジ検出回路51が出力する信号V1がローとなり、信号V2がハイとなったときにリセット端子Rが叩かれ、FF55が出力する信号V3はローとなり、PNPトランジスタQ1がオンする。
【0057】
他方、FF55のセット端子Sにはコンパレーター24の出力VCが入力されており、更にそのコンパレーター24の非反転入力端子には前記検出電圧VSが入力され、また、反転入力端子には可変基準電圧回路22が出力する可変基準電圧VRが入力されている。
【0058】
コンパレーター24の出力VCは、電流検出抵抗RSに流れる供給電流61が未だ少なく、検出電圧VSが可変基準電圧VRを下回っているとローとなり、供給電流61が増加し、検出電圧VSが可変基準電圧VRを超えるとハイとなるので、FF55のセット端子Sは検出電圧VSが可変基準電圧VRを超えたときに叩かれ、出力信号V3はハイとなり、このときPNPトランジスタQ1がオフさせられる。
【0059】
PNPトランジスタQ1がオフした後、鋸歯状波VTの電圧が減少し始めるとインバーター305が出力する信号V2がハイとなり、FF55のリセット端子Rが叩かれ、FF55が出力する信号V3がローにされるので、PNPトランジスタQ1はまたオンする。
【0060】
このとき、図8の符号65で示す突入電流が電流検出抵抗RSに流れるので、コンパレーター24の非反転入力端子に、パルス状のノイズVNが重畳された検出電圧VSが入力されてしまう。そのノイズVNが基準電圧VRよりも大きい場合、コンパレーター24から図2の符号VPで示すパルスが出力されてしまう。
【0061】
1チップパワーIC中に形成されたpn接合のフライホイールダイオードでは、Trrの長さは約0.1〜0.2μsecであり、その間PNPトランジスタQ1が活性動作をし、ストレイキャパシタCの一端の電位を、そのTrrが経過する間にグラウンド電位よりもフライホイールダイオードD3の順方向降下電圧分だけ低い電位から電源9の電源電圧まで振るから、そのTrrが終了するまでの間、突入電流65が流れる。従って、ノイズVNの幅はTrrの長さと同じであり、パルスVPはその幅を超えない。
【0062】
鋸歯状波VTの電圧が減少し始め、PNPトランジスタQ1がオンしてから今度は鋸歯状波VTの電圧が増加し始めるまでの時間、即ち、信号V2がハイの期間が約2μsecの幅になるように設定されているので、少なくともコンパレーター24からパルスVPが出力される間はFF55のリセット端子Rはハイの状態が維持される。従って、パルスVPがFF55のセット端子を叩いても出力信号V3はローのままであり、突入電流65によってPNPトランジスタQ1がオフすることはない。
【0063】
このように信号V2がハイの期間は電流検出抵抗RSの出力する検出電圧VSが無視されているので、その期間を第1のブランキング期間B1と呼ぶことにする。その第1のブランキング期間B1が終了するとFF55のリセット端子Rに入力される信号V2はローとなり、FF55が動作できる状態となり、PNPトランジスタQ1のオフが可能となる。その状態になった後、電源9から誘導性負荷Lに供給される電流61が増加し、検出電圧VSが可変基準電圧VRを超えるとコンパレーター24の出力VCはハイになり、FF55のセット端子Sが叩かれてPNPトランジスタQ1がオフする。
【0064】
以上説明した動作の間中、NPNトランジスタQ3はオンのままである。従って、PNPトランジスタQ1がオフ状態にあるときは、誘導性負荷Lに蓄積されたエネルギーによって、図7に示すような、NPNトランジスタQ3とフライホイールダイオードD3とで形成される電流経路を転流電流63が流れ、NPNトランジスタQ3やフライホイールダイオードD3によって熱として消費され、ゆっくり減衰させられる。
【0065】
以上は可変基準電圧VRが一定である場合であり、FF55が出力する信号V3は一定周期でローになってPNPトランジスタQ1をオンさせ、コンパレーター24が一定周期でオフさせるから、誘導性負荷Lには、電源9から供給される供給電流61と蓄積されたエネルギーを放出する転流電流63とが交互に流れ、それによって形成されるスイッチング電流は一定の大きさに保たれる。
【0066】
(5) スイッチング電流減衰動作
次に、可変基準電圧VRの電圧を小さくし、誘導性負荷Lに流すスイッチング電流を減少させる場合について説明する。
【0067】
このHブリッジ回路制御装置2の外部には、基準電圧を切り替えるための信号を発生する回路が設けられており、その回路が出力する基準電圧切替信号I0、I1は、可変基準電圧回路22と電圧切替回路23に入力されている。
その基準電圧切替信号I0、I1は、それぞれハイ/ローの二値をとる信号であり、可変基準電圧回路22は、基準電圧切替信号I0、I1の値の組合せに対応する四種類の大きさの可変基準電圧VRを出力できるように構成されている。
【0068】
また、基準電圧切替信号I0、I1は、電圧切替検出回路23にも入力されており、前記基準電圧切替信号I0、I1のいずれか一つがローからハイに切り替わり、可変基準電圧回路22が可変基準電圧VRを小さくする際に、電圧切替検出回路23はローからハイに切り替わる正エッジを検出し、図3の符号V5で示すパルスを出力する。そのパルスV5はFF56のリセット端子Rに入力され、該FF56は出力端子Qから出力する信号V6をハイからローに変更する。その信号V6は三入力NOR52、53に入力され、かくてスイッチング電流を減少させる動作が開始される。
【0069】
三入力NOR53には、FF56が出力する信号V6の他、コンパレーター59の出力V8と負エッジ検出回路51が出力する信号V1も入力されている。該コンパレーター59の反転入力端子には基準電圧回路50が出力する基準電圧V'Rが入力され、非反転入力端子には発信器26が出力する鋸歯状波VTが入力されており、基準電圧V'Rと鋸歯状波VTとを比較して、鋸歯状波VTが基準電圧V'Rを超えている間、出力V8をハイにするように構成されている。信号V6はローであるから、図3に示すように、その出力V8と負エッジ検出回路51が出力する信号V1とが共にローとなったときに、三入力NOR53が出力する信号V11はハイになる。
【0070】
他方、三入力NOR52には、前記FF56が出力する信号V6の他、コンパレーター59の出力V8と、コンパレーター24の出力VCを反転させるインバーター306が出力する信号とが入力されている。
【0071】
可変基準電圧VRが小さくされた当初は、誘導性負荷Lに流れる電流はあまり減少しておらず、検出電圧VSは大きいので、コンパレーター24の出力VCはハイであり、三入力NOR52にはインバーター306からローの信号が入力されている。
【0072】
また、信号V6はローであるから、三入力NOR52の出力信号は、コンパレーター59の出力V8がハイのときロー、ローのときハイとなる。即ち、三入力52はコンパレーター59のインバーターとして動作し、出力V8を反転させた図3の符号V9で示す信号をFF54のセット端子SとFF57のリセット端子Rとに出力する。
【0073】
FF54のリセット端子Rには、負エッジ検出回路の出力V1がインバーター305で反転された信号V2が入力されている。FF54はリセット端子Rがハイの状態では必ず出力端子Qはローになるように構成にされているから、該FF54が出力する信号は、図3の符号V10で示すように、鋸歯状波VTの電圧が減少している間だけローとなる。
【0074】
三入力NOR52が出力する信号V9と三入力NOR53が出力する信号V11とは、同期しており、FF57のセット端子Sがハイのときは、そのリセット端子Rもハイであるから、該FF57の出力端子Qはローが維持される。
【0075】
FF54から出力される信号V10はインバーター303で反転されて三入力NAND31と二入力AND33に出力される。
三入力NAND31には、FF55が出力する信号V3がインバーター304で反転されて入力されているが、誘導性負荷Lに流れる電流が減少しきらないうちはFF55のセット端子Sはハイの状態が維持される。このとき、そのリセット端子Rには、鋸歯状波VTの電圧が減少している間だけハイとなる信号V2が入力される。リセット端子Rの入力が優先されるため、FF55が出力する信号V3は、鋸歯状波VTが減少している間はローとなり、その信号がインバーター304で反転されて三入力NAND31に入力される。
【0076】
従って、三入力NAND31の入力端子が全てハイとなり、PNPトランジスタQ1がオンするのは、信号V3と信号V10とが共にローの間だけであり、それは鋸歯状波VTの電圧が減少している期間である。このとき、二入力AND33に入力される信号も全てハイとなるから、NPNトランジスタQ3もオンし、電源9から誘導性負荷Lに供給電流61が供給され、電流検出抵抗RSに電流が流れ、検出電圧VSが発生する。
【0077】
この検出電圧VSと可変基準電圧VRとがコンパレーター24で比較され、その結果の出力VCがインバーター306を介して三入力NOR52に入力される。鋸歯状波VTの電圧が減少し始めたとき、即ち、PNPトランジスタQ1とNPNトランジスタQ3とがオンした瞬間からTrrの期間、フライホイールダイオードD1、D3に、図10に示すような貫通電流68、69が流れてしまう。それらのうちの貫通電流68は電流検出抵抗RSに流れるから、検出電圧VSにノイズが重畳されてしまう。特に、誘導性負荷Lに流れる電流が充分小さくなり、検出電圧VSが可変基準電圧VRを下回ったときに発生するノイズは、回路動作を不安定にする。
【0078】
このHブリッジ回路制御装置2では、電源回生の際の検出電圧VSにそのようなノイズが重畳されている場合でも、鋸歯状波VTが基準電圧VRを下回るまで、三入力NOR52にハイが入力されている。鋸歯状波VTの電圧が減少し始めたときから基準電圧VRを下回るまでの期間を第2のブランキング期間B2と呼ぶことにすると、その第2のブランキング期間の間は、三入力NOR52の一つの入力端子にハイが入力されているので、他の入力端子にノイズが重畳されて来ても出力端子Qはローの状態が維持され、従って、ノイズが発生してもFF54、57が誤動作するようなことはない。
【0079】
前述したように、インバーター303の出力がハイとなるのは鋸歯状波VTの電圧が減少している期間だけであるから、鋸歯状波VTの電圧が増加する期間、即ち、信号V10がハイの期間はインバーター303の出力はローであり、PNPトランジスタQ1とNPNトランジスタQ3の両方がオフする。オンからオフに転じるときに、誘導性負荷Lに蓄積されたエネルギーによって逆起電力が発生し、図9に示すように、誘導性負荷L、フライホイールダイオードD2、電源9、フライホイールダイオードD3の経路で回生電流67が流れる。この回生電流67は、電源9が有する出力コンデンサーを充電するので、誘導性負荷Lから放出されたエネルギーは電源9へと移動されることとなる。
【0080】
この回生電流67により誘導性負荷Lに蓄積されていたエネルギーを放出させる時間は、誘導性負荷Lに蓄積されたエネルギーで転流電流63を流し、NPNトランジスタQ3とフライホイールダイオードD3、電流検出抵抗RSとで、熱として消費させる場合よりも短く、急速に電流が減衰する。
【0081】
なお、回生電流67は電流検出抵抗RSを通らないので、その間、コンパレーター24の非反転入力端子は電流検出抵抗RSを介してグラウンド電位に接続され、出力VCはローになる。出力VCはインバーター306を介して三入力NORに出力されるから、該三入力NOR52の出力V9は、回生電流67が流れているときはローとなり、FF54のセット端子Sが叩かれたり、FF57がリセットされたりすることはない。
【0082】
(6) 定常動作への復帰
次に、誘導性負荷Lに流れる電流が減衰し、検出電圧VSが可変基準電圧VRを下回ったことを検出する動作について説明する。
誘導性負荷Lに流れる電流が減衰している間は、三入力NOR53には、前記FF56が出力する信号V6と、負エッジ検出回路が出力する信号V1と、コンパレーター59が出力する信号V8とが入力されているが、検出電圧VSが可変基準電圧VRよりも大きいうちは、信号V6はローのままであり、三入力NOR52の出力に影響を与えない。従って、この三入力NOR53が出力する信号V11は、図4に示すように、信号V8と信号V1とのいずれか一方がハイのときにロー、信号V8と信号V1とが両方共にローとなるときだけハイになる。
【0083】
即ち、この信号V11がハイとなるのは、鋸歯状波VTの電圧が下がっているときであり、且つ基準電圧V'Rを下回っているときである。
【0084】
その信号V11はFF57のセット端子Sに入力されるが、リセット端子Rに入力される信号V9は、インバーター306がローを出力し続けているうちは信号V11と同じタイミングでハイになっているので、FF57の出力端子Qはローのままである。
【0085】
その状態から、図5に示すように、誘導性負荷Lに流れる電流ILが減少し、PNPトランジスタQ1とNPNトランジスタQ3とがオンしたときに発生した検出電圧VSが、可変基準電圧VRよりも小さくなっていると(符号Uで示す時点)、コンパレーター24がの出力VCはローになり、インバーター306から三入力NOR52にハイの信号が出力され、該三入力NOR52から出力される信号V9はローになるので、FF57のリセット端子Rがローになる。
このFF57のセット端子には、信号V11が入力されているが、該信号V11はそのときハイであるので、FF57の出力端子Qはハイとなり、正エッジ検出回路58がそのローからハイへ切り替わる正エッジを検出し、1パルスのハイ信号をFF56のセット端子に出力する。
【0086】
するとFF56の出力端子Qはローからハイに切り替かわり、三入力NAND52、53に入力される。従って、三入力NAND52、53の出力V9、V11共にローとなり、以後は、三入力NAND54、57の他の入力端子の状態によらずにローが出力される。
【0087】
従って、FF56の出力Qはハイのままであり、FF54のセット端子SとFF57のリセット端子Rとはローの状態に固定されるので、NPNトランジスタQ3は前述したようにオンしたままとなり、PNPトランジスタQ1のオン/オフによって誘導性負荷Lに流れるスイッチング電流が一定レベルに保たれる。このときは、前述した、図7の転流電流63によって誘導性負荷Lに蓄積されたエネルギーが消費される。
【0088】
(7) 他の形態
以上は、半導体スイッチング素子にバイポーラートランジスタを用いたパワーIC構造のHブリッジ回路制御装置の場合を説明したが、IC構造のものに限定されるものではない。また、MOSトランジスタを用いたHブリッジ回路を駆動する誘導性負荷駆動方法、及びHブリッジ回路制御装置も本発明に含まれる。また、フライホイールダイオードはpn接合ダイオードに限定されるものではなく、誘導性負荷Lのストレイキャパシタのために、突入電流が流れるようなものを広く含む。
【0089】
【発明の効果】
請求項1又は請求項5記載の発明では、ノイズ除去フィルターが不要となり、コスト低減が図れる。
請求項2又は請求項6記載の発明では、誘導性負荷に蓄積されたエネルギーをゆっくり放出できるので、スイッチング電流の電流変動を小さくでき、ステッピングモーターの振動が少なくなる。
【0090】
請求項3又は請求項7記載の発明では、誘導性負荷に流れるスイッチング電流を減少させる際、所望の大きさまで減少されたか否かを検出できるので、誘導性負荷に流れる電流が小さくなりすぎたり、大きいうちに定常動作に移行したりすることがなくなる。また、ステッピングモーターの種類毎に回生電流を流す期間を設定し直す必要がなくなる。
請求項4又は請求項8記載の発明では、貫通電流によるノイズの影響を排除できるので、電源回生を行っている際に誘導性負荷に流れる電流を正確に検出することができ、誤動作が生じなくなる。
【図面の簡単な説明】
【図1】 本発明のHブリッジ回路制御装置の一例
【図2】 その定常動作を説明するためのタイミングチャート
【図3】 可変基準電圧が切り替えられたときの動作を説明するためのタイミングチャート
【図4】 電源回生が行われているときの動作を説明するためのタイミングチャート
【図5】 電源回生の際の電流の減少の様子を説明するためのタイミングチャート
【図6】 電源から誘導性負荷に供給される電流の経路を説明するためのブロック図
【図7】 誘導性負荷に蓄積されたエネルギーを熱として放出させる場合に流す転流電流の電流経路を示した図
【図8】 貫通電流が流れる電流経路を示した図
【図9】 誘導性負荷に蓄積されたエネルギーを電源に回生させる場合の電流経路を示した図
【図10】 電源回生の際の貫通電流の経路を示した図
【図11】 本発明のHブリッジ回路制御装置に用いられているフリップフロップの構成を説明するための回路図
【図12】 (a):ステッピングモーターをマイクロステップ動作させる場合に流す電流を説明するためのグラフ (b):従来技術のHブリッジ回路制御装置の電流制御方法を説明するためのグラフ
【符号の説明】
2……Hブリッジ回路制御装置
D1〜D4……フライホイールダイオード L……誘導性負荷
Q1〜Q4……半導体スイッチング素子 RS……電流検出抵抗
VS……検出電圧
Claims (8)
- 四個の半導体スイッチング素子と、前記各半導体スイッチング素子にそれぞれ逆並列接続されたフライホイールダイオードとで誘導性負荷に順逆双方向に電流を流せるように構成されたHブリッジ回路を用い、
前記Hブリッジ回路内に、前記電源から前記誘導性負荷に供給される電流が流れるように電流検出抵抗を挿入し、二個の半導体スイッチング素子を導通させたときに前記電流検出抵抗が出力する検出電圧と所定の基準電圧とを比較して半導体スイッチング素子の導通を遮断させ、前記誘導性負荷に流れるスイッチング電流を所定の大きさに維持する誘導性負荷駆動方法であって、
前記半導体スイッチング素子の二個が導通した後、所定のブランキング期間の間は前記半導体スイッチング素子の導通を維持することを特徴とする誘導性負荷駆動方法。 - 前記導通が遮断される半導体スイッチング素子は一個であることを特徴とする請求項1記載の誘導性負荷駆動方法。
- 四個の半導体スイッチング素子と、前記各半導体スイッチング素子にそれぞれ逆並列接続されたフライホイールダイオードとで誘導性負荷に順逆双方向に電流を流せるように構成されたHブリッジ回路内に、
電源から前記誘導性負荷に供給される電流は流れ、誘導性負荷から電源に回生される電流は流れないように電流検出抵抗を挿入し、
前記電流検出抵抗が出力する検出電圧と所定の基準電圧とを比較して、前記半導体スイッチング素子の導通を遮断させ、前記誘導性負荷に流すスイッチング電流を所定の大きさに維持する誘導性負荷駆動方法であって、
前記維持すべきスイッチング電流を小さくする場合、前記基準電圧を小さくし、前記四個の半導体スイッチング素子の全てを遮断させ、前記誘導性負荷に蓄積されたエネルギーを前記電源に回生させる際、
所定周期で前記半導体スイッチング素子の二個を導通させて前記検出電圧を発生させ、該検出電圧と前記小さくされた基準電圧とを比較して前記誘導性負荷に流れる電流の大きさが所望の値まで小さくなったか否かを判断することを特徴とする誘導性負荷駆動方法。 - 前記半導体スイッチング素子の二個が導通されてから所定のブランキング期間の間は、前記検出電圧を無視することを特徴とする請求項3記載の誘導性負荷駆動方法。
- 四個の半導体スイッチング素子と、各半導体スイッチング素子にそれぞれ逆並列接続されたフライホイールダイオードとで誘導性負荷に順逆双方向に電流を流せるように構成されたHブリッジ回路内に、
前記電源から前記誘導性負荷に供給される電流は流れ、前記誘導性負荷から電源に回生される電流は流れないように挿入された電流検出抵抗に生じる検出電圧を検出して半導体スイッチング素子の導通状態を遮断状態に切り替え、前記誘導性負荷に流れるスイッチング電流の大きさを所定レベルに維持するように構成されたHブリッジ回路制御装置であって、
前記半導体スイッチング素子の二個が導通状態にされた後、所定のブランキング期間の間は前記半導体スイッチング素子二個の導通を維持するように構成されたことを特徴とするHブリッジ回路制御装置。 - 前記スイッチング電流の大きさを所定レベルに維持するために前記誘導性負荷に蓄積されたエネルギーを解放する際、前記四個の半導体スイッチング素子の一個だけを導通させるように構成されたことを特徴とする請求項5記載のHブリッジ回路制御装置。
- 四個の半導体スイッチング素子と、前記各半導体スイッチング素子にそれぞれ逆並列接続されたフライホイールダイオードとで誘導性負荷に順逆双方向に電流を流せるように構成されたHブリッジ回路内に、電源から前記誘導性負荷に供給される電流は流れ、誘導性負荷から電源に回生される電流は流れないように挿入された電流検出抵抗に生じる検出電圧を検出するように構成されたHブリッジ回路制御装置であって、
前記スイッチング電流の大きさを小さくするために前記誘導性負荷に蓄積されたエネルギーを前記電源に回生させる際、
所定周期で前記半導体スイッチング素子の二個を導通させ、電源から前記誘導性負荷に電流を供給して前記検出電圧を発生させ、
該検出電圧の大きさを検出して前記誘導性負荷に流れる電流が所望の大きさまで小さくなったか否かを判断するように構成されたことを特徴とするHブリッジ回路制御装置。 - 前記半導体スイッチング素子の二個が導通されてから所定のブランキング期間の間は、前記検出電圧を無視するように構成されたことを特徴とする請求項7記載のHブリッジ回路制御装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13583196A JP3665419B2 (ja) | 1996-05-02 | 1996-05-02 | 誘導性負荷駆動方法、及びhブリッジ回路制御装置 |
US08/841,384 US5952856A (en) | 1996-05-02 | 1997-04-30 | Inductive load driving method and H-bridge circuit control device |
EP97107320A EP0805555B1 (en) | 1996-05-02 | 1997-05-02 | Inductive load driving method and h-bridge circuit control device |
DE69736363T DE69736363T2 (de) | 1996-05-02 | 1997-05-02 | Verfahren zur Speisung einer induktiven Last- und Steuereinrichtung für eine H-Brückenschaltung |
EP03005262A EP1324493B1 (en) | 1996-05-02 | 1997-05-02 | Inductive load driving method and H-bridge circuit control device |
DE69730374T DE69730374T2 (de) | 1996-05-02 | 1997-05-02 | Verfahren zur Speisung einer induktiven Last und Steuereinrichtung für eine H-Brückenschaltung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13583196A JP3665419B2 (ja) | 1996-05-02 | 1996-05-02 | 誘導性負荷駆動方法、及びhブリッジ回路制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09298455A JPH09298455A (ja) | 1997-11-18 |
JP3665419B2 true JP3665419B2 (ja) | 2005-06-29 |
Family
ID=15160807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13583196A Expired - Fee Related JP3665419B2 (ja) | 1996-05-02 | 1996-05-02 | 誘導性負荷駆動方法、及びhブリッジ回路制御装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5952856A (ja) |
EP (2) | EP0805555B1 (ja) |
JP (1) | JP3665419B2 (ja) |
DE (2) | DE69730374T2 (ja) |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3365250B2 (ja) * | 1997-04-28 | 2003-01-08 | 関西日本電気株式会社 | ステッピングモータ駆動装置 |
FI109734B (fi) * | 1998-11-11 | 2002-09-30 | Abb Oy | Ohjainpiiri |
JP2000217370A (ja) * | 1999-01-25 | 2000-08-04 | Mitsubishi Electric Corp | パルス幅変調方式によるic出力回路 |
US6198335B1 (en) * | 1999-02-25 | 2001-03-06 | Stmicroelectronics, Inc. | Method and apparatus to drive the coil of a magnetic write head |
DE19946242A1 (de) * | 1999-09-27 | 2001-04-05 | Grundfos As | Frequenzumrichter für einen Elektromotor |
DE60022338T2 (de) * | 2000-07-12 | 2006-06-14 | Ami Semiconductor Belgium Bvba | Integrierter Sinusgenerator mit hoher Ausgangsleistung |
JP2002305875A (ja) * | 2001-04-04 | 2002-10-18 | Toyota Motor Corp | 電圧変換装置 |
US6781445B2 (en) * | 2001-04-13 | 2004-08-24 | Zeevo, Inc. | Low power large signal RF tuned buffer amplifier |
JP2003047260A (ja) * | 2001-05-22 | 2003-02-14 | Aisin Seiki Co Ltd | インダクタンス負荷駆動用ブリッジ回路の駆動方法 |
EP1413038B1 (en) * | 2001-07-05 | 2008-10-08 | Power-One, Inc. | Inductor current sensing in isolated switching regulators and related methods |
US6617913B1 (en) * | 2001-08-27 | 2003-09-09 | Unisys Corporation | Self-latching H-bridge system and apparatus |
GB0200027D0 (en) * | 2002-01-02 | 2002-02-13 | Bae Systems Plc | Improvements relating to operation of a current controller |
WO2003061124A2 (en) * | 2002-01-17 | 2003-07-24 | Koninklijke Philips Electronics N.V. | Differential inverter circuit |
CN100483918C (zh) * | 2002-01-30 | 2009-04-29 | 皇家飞利浦电子股份有限公司 | 具有一个为负载产生电信号的电桥的系统和该系统的一个控制单元 |
JP4086102B2 (ja) * | 2002-12-25 | 2008-05-14 | ミネベア株式会社 | ステッピングモータの制御装置 |
US6879128B2 (en) * | 2003-07-28 | 2005-04-12 | Ims Inc. | Method and apparatus for independently controlling each phase of a multi-phase step motor |
CN100426637C (zh) * | 2003-08-16 | 2008-10-15 | 鸿富锦精密工业(深圳)有限公司 | 直流无刷马达 |
US7110204B2 (en) * | 2004-07-22 | 2006-09-19 | Texas Instruments Incorporated | Process-insensitive write current generation for a HDD preamplifier writer equipped with parallel output resistive damping |
TWI328350B (en) * | 2004-08-04 | 2010-08-01 | Delta Electronics Inc | Method for a driving circuit |
TWI288526B (en) * | 2005-12-30 | 2007-10-11 | Yen Sun Technology Corp | Speed transmission control circuit of a brushless DC motor |
DE102007026912B4 (de) * | 2007-06-12 | 2013-06-06 | Siemens Aktiengesellschaft | Vorrichtung und Verfahren zur Stromversorgung einer induktiven Last |
WO2009004715A1 (ja) * | 2007-07-03 | 2009-01-08 | Mitsubishi Electric Corporation | 電力素子の駆動回路 |
US8217616B2 (en) * | 2007-11-02 | 2012-07-10 | HJamilton Sundstrand Corporation | Electric motor control with buck boost converter |
US7965126B2 (en) * | 2008-02-12 | 2011-06-21 | Transphorm Inc. | Bridge circuits and their components |
US8289065B2 (en) | 2008-09-23 | 2012-10-16 | Transphorm Inc. | Inductive load power switching circuits |
JP2010081043A (ja) * | 2008-09-24 | 2010-04-08 | Oki Semiconductor Co Ltd | Hブリッジ回路 |
US8730701B2 (en) * | 2009-02-12 | 2014-05-20 | Ecolab Usa Inc. | Driving circuit for powering a bi-directional load |
JP5337533B2 (ja) * | 2009-02-27 | 2013-11-06 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | モータ駆動回路 |
US7869226B2 (en) * | 2009-03-31 | 2011-01-11 | Tdk-Lambda Americas Inc. | Achieving ZVS in a two quadrant converter using a simplified auxiliary circuit |
US8138529B2 (en) | 2009-11-02 | 2012-03-20 | Transphorm Inc. | Package configurations for low EMI circuits |
US8816497B2 (en) | 2010-01-08 | 2014-08-26 | Transphorm Inc. | Electronic devices and components for high efficiency power circuits |
JP4656263B1 (ja) * | 2010-02-01 | 2011-03-23 | トヨタ自動車株式会社 | 信号伝達装置 |
US8624662B2 (en) * | 2010-02-05 | 2014-01-07 | Transphorm Inc. | Semiconductor electronic components and circuits |
JP5537272B2 (ja) * | 2010-06-07 | 2014-07-02 | ローム株式会社 | 負荷駆動回路装置及びこれを用いた電気機器 |
US8786327B2 (en) | 2011-02-28 | 2014-07-22 | Transphorm Inc. | Electronic components with reactive filters |
US8674757B2 (en) * | 2011-11-01 | 2014-03-18 | Neoenergy Microelectronic, Inc. | Switching system and method for control thereof |
US9209176B2 (en) | 2011-12-07 | 2015-12-08 | Transphorm Inc. | Semiconductor modules and methods of forming the same |
US8648643B2 (en) | 2012-02-24 | 2014-02-11 | Transphorm Inc. | Semiconductor power modules and devices |
US8803246B2 (en) | 2012-07-16 | 2014-08-12 | Transphorm Inc. | Semiconductor electronic components with integrated current limiters |
JP5653975B2 (ja) * | 2012-08-27 | 2015-01-14 | 株式会社東海理化電機製作所 | モータ制御装置 |
US8941417B2 (en) * | 2013-02-28 | 2015-01-27 | Texas Instruments Incorporated | Output driver for energy recovery from inductor based sensor |
US9059076B2 (en) | 2013-04-01 | 2015-06-16 | Transphorm Inc. | Gate drivers for circuits based on semiconductor devices |
CN104252995B (zh) * | 2013-06-28 | 2019-06-14 | 王海 | 二极管触点保护复合开关的控制电路及继电器的控制方法 |
WO2015006111A1 (en) | 2013-07-09 | 2015-01-15 | Transphorm Inc. | Multilevel inverters and their components |
JP5756501B2 (ja) * | 2013-09-03 | 2015-07-29 | 株式会社東海理化電機製作所 | モータ駆動装置 |
US9543940B2 (en) | 2014-07-03 | 2017-01-10 | Transphorm Inc. | Switching circuits having ferrite beads |
US9590494B1 (en) | 2014-07-17 | 2017-03-07 | Transphorm Inc. | Bridgeless power factor correction circuits |
WO2016149146A1 (en) | 2015-03-13 | 2016-09-22 | Transphorm, Inc. | Paralleling of switching devices for high power circuits |
US10319648B2 (en) | 2017-04-17 | 2019-06-11 | Transphorm Inc. | Conditions for burn-in of high power semiconductors |
FR3075494B1 (fr) | 2017-12-19 | 2019-11-08 | Continental Automotive France | Procede de suppression au moins partielle des oscillations survenant a la fin d'une decharge en courant pour un pont en h |
CN112968635A (zh) * | 2019-11-29 | 2021-06-15 | 圣邦微电子(北京)股份有限公司 | 一种感性负载续流过程中的开关管保护电路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4578650A (en) * | 1983-06-15 | 1986-03-25 | Watson Industries, Inc. | Resonance drive oscillator circuit |
JPH0640423B2 (ja) * | 1986-10-13 | 1994-05-25 | 富士通株式会社 | 情報記憶装置の位置決め制御方式 |
IT1215501B (it) * | 1987-05-18 | 1990-02-14 | Sgs Microelettronica Spa | Circuito a ponte a transistori moscon ricircolo veloce di corrente abassa diddipazione. |
DE3718309A1 (de) * | 1987-05-21 | 1988-12-15 | Vdo Schindling | Schaltungsanordnung zur getakteten ansteuerung von halbleiterschaltern |
JP2662803B2 (ja) * | 1988-09-30 | 1997-10-15 | 自動車機器株式会社 | 電気式動力舵取制御方法 |
FR2645369A1 (fr) * | 1989-03-30 | 1990-10-05 | Alcatel Espace | Module de puissance pour electronique de commande de moteur continu |
US4924158A (en) * | 1989-04-03 | 1990-05-08 | General Motors Corporation | Motor driver protection circuit |
US5315498A (en) * | 1992-12-23 | 1994-05-24 | International Business Machines Corporation | Apparatus providing leading leg current sensing for control of full bridge power supply |
US5359271A (en) * | 1993-01-25 | 1994-10-25 | Gtech Corporation | Microstepping bipolar stepping motor controller for document positioning |
DE4327483A1 (de) * | 1993-08-16 | 1995-02-23 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Ansteuerung eines Leistungsstellelements einer Antriebseinheit eines Fahrzeugs |
-
1996
- 1996-05-02 JP JP13583196A patent/JP3665419B2/ja not_active Expired - Fee Related
-
1997
- 1997-04-30 US US08/841,384 patent/US5952856A/en not_active Expired - Lifetime
- 1997-05-02 EP EP97107320A patent/EP0805555B1/en not_active Expired - Lifetime
- 1997-05-02 DE DE69730374T patent/DE69730374T2/de not_active Expired - Fee Related
- 1997-05-02 EP EP03005262A patent/EP1324493B1/en not_active Expired - Lifetime
- 1997-05-02 DE DE69736363T patent/DE69736363T2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1324493A2 (en) | 2003-07-02 |
DE69730374T2 (de) | 2005-09-01 |
DE69730374D1 (de) | 2004-09-30 |
EP0805555B1 (en) | 2004-08-25 |
DE69736363T2 (de) | 2007-07-12 |
EP1324493B1 (en) | 2006-07-19 |
EP0805555A3 (en) | 1998-09-09 |
US5952856A (en) | 1999-09-14 |
EP1324493A3 (en) | 2003-07-09 |
JPH09298455A (ja) | 1997-11-18 |
EP0805555A2 (en) | 1997-11-05 |
DE69736363D1 (de) | 2006-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3665419B2 (ja) | 誘導性負荷駆動方法、及びhブリッジ回路制御装置 | |
JP3764784B2 (ja) | 誘導性負荷の同期駆動方法、及びhブリッジ回路の同期制御装置 | |
US7151401B2 (en) | Semiconductor apparatus | |
JP4236924B2 (ja) | 突入電流制限回路、電源装置、および電力変換装置 | |
US4107593A (en) | Current control circuit | |
US4336484A (en) | Motor control | |
JP2837528B2 (ja) | 電動機巻線電流の制御方法および制御装置並びに制御信号発生装置 | |
CA1124318A (en) | Power chopper supply for a bifilar wound stepping motor | |
JPH0923664A (ja) | インバータ装置 | |
EP1258980A2 (en) | "Driving circuit and method for preventing voltage surges on supply lines while driving a dc motor" | |
US4720762A (en) | Current drive circuit | |
US3353032A (en) | Flyback power amplifier circuit | |
EP0059326B1 (en) | A stepper motor drive circuit for synchronous switching of core winding | |
JP2001216878A (ja) | スイッチ状態監視回路及びスイッチ | |
US4535274A (en) | Driving circuit for brushless D.C. motor | |
US4506207A (en) | Step motor driving circuit | |
US9294030B2 (en) | Method of PWM regulation of a continuous current electric motor | |
US6194951B1 (en) | Method and device for diving an integrated power output stage | |
JPH0592824U (ja) | 過電流検出回路 | |
JP2828521B2 (ja) | 誘導負荷の電流制御装置 | |
JPH0334688B2 (ja) | ||
EP0527641B1 (en) | H-bridge flyback recirculator | |
JP3192665B2 (ja) | 誘導負荷駆動回路 | |
EP1681763A1 (en) | Universal device for DC motor speed control | |
JP3008029U (ja) | ターンオフタイム改善回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 19980722 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20030416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050118 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050401 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |