JP5537272B2 - 負荷駆動回路装置及びこれを用いた電気機器 - Google Patents

負荷駆動回路装置及びこれを用いた電気機器 Download PDF

Info

Publication number
JP5537272B2
JP5537272B2 JP2010130315A JP2010130315A JP5537272B2 JP 5537272 B2 JP5537272 B2 JP 5537272B2 JP 2010130315 A JP2010130315 A JP 2010130315A JP 2010130315 A JP2010130315 A JP 2010130315A JP 5537272 B2 JP5537272 B2 JP 5537272B2
Authority
JP
Japan
Prior art keywords
transistor
voltage
signal
output
overcurrent detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010130315A
Other languages
English (en)
Other versions
JP2011259096A (ja
Inventor
亮輔 金光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2010130315A priority Critical patent/JP5537272B2/ja
Priority to CN201110157353.9A priority patent/CN102270828B/zh
Priority to US13/154,747 priority patent/US8497671B2/en
Publication of JP2011259096A publication Critical patent/JP2011259096A/ja
Application granted granted Critical
Publication of JP5537272B2 publication Critical patent/JP5537272B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K2217/00Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027Measuring means of, e.g. currents through or voltages across the switch

Description

本発明は、負荷駆動回路装置及びこれを用いた電気機器に関し、特に過電流の検出をトランジスタを用いて行うものに関する。
従来、負荷駆動回路装置の出力トランジスタに流れる過電流を検出する回路として検出抵抗を用い、この検出抵抗に生じる電圧を検出する方法が知られている。また抵抗を用いずに出力トランジスタとは別のトランジスタを用いて検出する方法も知られている。
特許文献1(特開2009―11112号公報)は、パワートランジスタにつながる金属配線の寄生抵抗成分を利用した出力電流検出用抵抗と、一対のバイポーラトランジスタQ1、Q2から成り、各々のエミッタ間に出力電流検出用抵抗の両端電圧が印加される第1のカレントミラー回路と、その一対のトランジスタのコレクタ電流を所定のミラー比に維持する第2のカレントミラーと、トランジスタQ2のコレクタ電圧に応じてオン/オフされるスイッチ素子を用いて過電流検知する構造が示されている。
特許文献2(特開平4−134271号公報)は、出力端子に流れる電流を検出する過電流回路の機能として、出力トランジスタの特性は同等であるが、トランジスタサイズは異なる比較用トランジスタと定電流電源を用いて参照電圧を生成し、その参照電圧を出力トランジスタと負荷との間に設けられた出力端子の電圧と比較するコンパレータを用いて過電流を検出する技術が提案されている。
特許文献3(特開2004−247834号公報)は、出力段のPMOSトランジスタのソース−ドレイン間電圧をA/D変換して過電流判定基準電圧と比較して過電流を検出する構造が示されている。
特許文献4(特開平6−30523号公報)は、電源とモータ駆動系とを遮断するスイッチのソース−ドレイン間の電位に基づいて導通制御されるトランジスタにより、スイッチのゲート電位を制御可能にすることで過電流保護を行うとしている。
特開2009―11112号公報 特開平4−134271号公報 特開2004−247834号公報 特開平6−30523号公報
特許文献1は、過電流検出のための抵抗を金属配線に寄生する配線抵抗成分によって実現しているために、チップコストの増加という問題がある。
特許文献2の過電流保護回路は、出力電圧にほぼ等しい電圧がコンパレータの入力端に印加されるため、高電圧を扱う環境下には不向きである。
特許文献3は、ソース−ドレイン間電圧と基準電圧を比較することで過電流検出を行うがソース−ドレイン間電圧を算出するのに減算回路等を用いるため回路構成が複雑になるという問題がある。
特許文献4は、ソース―ドレイン間電圧を検知および過電流を遮断するのに抵抗やコンデンサ等を主に用いて回路を構成するので回路規模が大きくなるという問題がある。
本発明の課題は、上記に鑑み、検出用の抵抗もしくはアルミ配線の配線抵抗を用いることなく、回路規模の縮小、および高電圧を使用する環境下でも比較的容易な構成で使用可能とする過電流検出回路および保護回路を備えた負荷駆動装置及びこれを用いた電気機器を提供することにある。
上記課題を達成するために、本発明に係る負荷駆動装置における第1の構成は、入力信号に基づいて第1制御信号を生成する制御部と、前記第1制御信号に基づいて負荷に出力電流を供給する第1主電極、第2主電極及び制御電極を有する第1出力トランジスタと、直列に接続された第1トランジスタと第2トランジスタを用いて第1出力トランジスタの第1主電極と第2主電極間の電圧を分圧し第1分圧電圧を出力する第1分圧回路と、第1基準電圧を出力する第1電圧生成回路と、前記第1基準電圧と前記第1分圧電圧に基づいて第1過電流検出信号を前記制御部に供給する第1比較器とを有する構成とされている。
第2の構成は、上記第1の構成からなる負荷駆動装置において、前記第1電圧生成回路は、第3トランジスタと第1定電流源からなり、前記第3トランジスタと前記第1定電流源の接続点から前記第1基準電圧が出力される構成にするとよい。
第3の構成は、上記第1の構成からなる負荷駆動装置において、前記第1分圧回路は前記第1トランジスタと前記第2トランジスタのオン抵抗に基づいて、前記第1トランジスタと前記第2トランジスタの接続点から前記第1分圧電圧が出力される構成にするとよい。
第1から第3のいずれかの構成によれば、負荷駆動装置は検出抵抗を用いる必要性がなくなり、回路規模の縮小および電力効率の向上を実現することができる。
第4の構成は、上記第2の構成からなる負荷駆動装置において、前記制御部は、前記第1トランジスタと、前記第2トランジスタと、前記第3トランジスタに対して前記第1制御信号を供給される構成にするとよい。
第5の構成は、上記第1から第4の構成のいずれからなる負荷駆動装置において、前記制御部は、前記第1過電流検出信号が過電流検出を示す信号であれば前記入力信号に係らず、前記第1制御信号の出力を停止される構成にするとよい。
第6の構成は、上記第1の構成からなる負荷駆動装置は、さらに前記第1出力トランジスタと直列に接続され、かつ第2制御信号に基づいて動作する第2出力トランジスタと、直列に接続された第4トランジスタと第5トランジスタを用いて前記第2出力トランジスタの第1主電極と第2主電極間の電圧を分圧し第2分圧電圧を出力する第2分圧回路と、第2基準電圧を出力する第2電圧生成回路と、前記第2基準電圧と前記第2分圧電圧に基づいて第2過電流検出信号を前記制御部に供給する第2比較器とを有する構成にするとよい。
第6の構成によれば、ハイサイド側とローサイド側に出力トランジスタがいるような場合でも、それぞれの出力トランジスタ(パワーMOSトランジスタ)のドレイン―ソース間電圧をモニタできるため、出力トランジスタの出力電圧をモニタする回路構成に比べてコンパレータの誤動作を解消できる。
第7の構成は、上記第6の構成からなる負荷駆動装置において、前記第2電圧生成回路が、第6トランジスタと第2定電流源からなり、前記第6トランジスタと前記第2定電流源の接続点から前記第2基準電圧が出力される構成にするとよい。
第8の構成は、上記第6の構成からなる負荷駆動装置において、前記第2分圧回路が前記第4トランジスタと前記第5トランジスタのオン抵抗に基づいて、前記第4トランジスタと前記第5トランジスタの接続点から前記第2分圧電圧が出力される構成にするとよい。
第9の構成は、上記第7の構成からなる負荷駆動装置において、前記制御部が、前記第4トランジスタと、前記第5トランジスタと、前記第6トランジスタに対して前記第2制御信号を供給される構成にするとよい。
第10の構成は、上記第6から第9の構成のいずれからなる負荷駆動装置において、前記制御部が、前記第2過電流検出信号が過電流検出を示す信号であれば前記入力信号に係らず、前記第2制御信号の出力を停止される構成にするとよい。
本発明に係る負荷駆動装置における第11の構成は、入力信号に基づいて第1制御信号を生成する制御部と、前記第1制御信号に基づいて動作する第1出力トランジスタと、直列に接続された第1トランジスタと第2トランジスタを用いて前記第1出力トランジスタの第1主電極と第2種電極間の電圧を分圧し第1分圧電圧を出力する第1分圧回路と、第1基準電圧を出力する第1電圧生成回路と、前記第1基準電圧と前記第1分圧電圧に基づいて第1過電流検出信号を出力する第1比較器と、第1マスク信号が有効な場合は前記第1過電流検出信号に係らず前記制御部に出力する第3過電流検出信号を決定するマスク回路と、を有する構成とされている。
第12の構成は、上記第11の構成からなる負荷駆動装置において、前記マスク回路が、抵抗器と、前記抵抗器と接続されかつ前記第1過電流検出信号が入力される第3トランジスタと、前記第1マスク信号が入力されかつ前記第3トランジスタと接続される第4トランジスタからなり、前記抵抗器と前記第3トランジスタとの接続点から第3過電流検出信号を出力される構成にするとよい
第13の構成は、上記第12の構成からなる負荷駆動装置において、さらに前記第1出力トランジスタと直列に接続され、かつ第2制御信号に基づいて動作する第2出力トランジスタと、直列に接続された第5トランジスタと第6トランジスタを用いて前記第2出力トランジスタの第1主電極と第2種電極間の電圧を分圧し第2分圧電圧を出力する第2分圧回路と、第2基準電圧を出力する第2電圧生成回路と、前記第2基準電圧と前記第2分圧電圧に基づいて第2過電流検出信号を前記マスク回路に供給する第2比較器とを有する構成にするとよい。
第11から第13のいずれかの構成によれば、負荷駆動装置は検出抵抗を用いる必要性がなくなり、回路規模の縮小および電力効率の向上を実現することができる。さらにマスク回路を備えることでさらに信頼性の向上が図れる。
第14の構成は、上記第13の構成からなる負荷駆動装置における前記マスク回路がさらに前記抵抗器と接続されかつ前記第2過電流検出信号が入力される第7トランジスタと、第2マスク信号が入力されかつ前記第7トランジスタと接続される第8トランジスタを有し、前記第1マスク信号または前記第2マスク信号のうち有効なマスク信号に対応する過電流検出信号を除く過電流検出信号によって前記制御部に出力する前記第3過電流検出信号を決定する構成にするとよい。
本発明の第15の構成は、電気機器に係り、負荷と、前記負荷の駆動制御を行う第6の構成からなる負荷駆動装置と、前記負荷駆動装置を制御するための入力信号を生成するマイコンと、を有する構成にするとよい。
第16の構成は、上記第15の構成から成る電気機器において、前記負荷駆動装置から出力される過電流検出信号と前記制御部から出力されるマスク信号が入力される上記第14の構成からなるマスク回路をさらに有する構成にするとよい。
本発明の負荷駆動装置およびこれを用いた電気機器であれば、検出抵抗を用いることなく、出力トランジスタ(パワーMOSトランジスタ)のドレイン−ソース間電圧の分圧電圧を生成し、かつ分圧電圧を用いて過電流検出を行うので、回路規模の縮小および高電圧を使用する環境でも比較的容易な構成で使用できる。さらに過電流検知を行う比較器の出力をマスク回路によって制御することで、比較器の誤動作によって生じた不要な過電流検知の影響を受けないようにすることが可能となるので、過電流検知の信頼性向上が図れる。
本発明に係る負荷駆動装置の第1実施形態を示す回路図 本発明に係る負荷駆動装置の電圧生成回路の第1構成例 本発明に係る負荷駆動装置の電圧生成回路の第2構成例 本発明に係る負荷駆動装置の第2実施形態を示す回路図 本発明に係る負荷駆動装置の第2実施形態の別構成を示す回路図 本発明に係る電気機器を示す回路図 本発明に係る負荷駆動装置を電気機器に用いた第1構成例を示す回路図 本発明に係る負荷駆動装置を電気機器に用いた第2構成例を示す回路図
(第1実施形態)
図1は本発明に係る過電流保護回路を用いた負荷駆動回路100の実施例を示す回路構成である。第1実施形態の負荷駆動回路100は、出力トランジスタに相当するパワーMOSトランジスタM10、M12、制御部2、分圧回路20、24、電圧生成回路30、34、比較器10、14からなる。
制御部2は例えばマイコンなどの外部デバイスにおいて生成された入力信号SIに基づいてパワーMOSトランジスタM10、M12のそれぞれのゲートに制御信号SA、SBを供給する。さらに制御部2は分圧回路20を構成するMOSトランジスタM20、M21と電圧生成回路30を構成するMOSトランジスタM30のゲートにも制御信号SAを供給する。
同様に分圧回路24を構成するMOSトランジスタM24、M25と電圧生成回路34を構成するMOSトランジスタM34のゲートには制御信号SBが供給される。
分圧回路20におけるMOSトランジスタM20のソース及びドレインは、それぞれパワーMOSトランジスタM10のソース及びMOSトランジスタM21のソースに接続される。MOSトランジスタM21のドレインは、パワーMOSトランジスタM10のドレインに接続される。MOSトランジスタM20、M21の接続点の電位は、パワーMOSトランジスタM10のドレイン−ソース間に発生する電圧降下分をMOSトランジスタM20、M21のそれぞれのオン抵抗によって分圧された分圧電圧V1となる。
同様にパワーMOSトランジスタM12側の分圧回路24も、MOSトランジスタ24、M25によってパワーMOSトランジスタM12のドレイン−ソース間に発生する電圧降下分を分圧した分圧電圧V3をMOSトランジスタ24、M25の接続点に発生させている。
電圧生成回路30は、MOSトランジスタM30と、MOSトランジスタM30のドレインと接続される定電流源40を有する。この構成によりMOSトランジスタM30と定電流源40の接続点に、基準電圧V2を発生させる。
同様にパワーMOSトランジスタM12側における電圧生成回路34も、MOSトランジスタM34と、MOSトランジスタM34のドレインと接続される定電流源44を有する。この構成によりMOSトランジスタM34と定電流源44の接続点に、基準電圧V4を発生させる。
比較器10は、パワーMOSトランジスタM10側において生成した、分圧電圧V1と基準電圧V2が入力される。すなわち比較器10は分圧電圧V1と基準電圧V2との比較結果に応じて過電流検出信号OAを出力する。例えば分圧電圧V1が基準電圧V2を下回った場合を過電流検出した状態とする回路構成によれば、過電流検出信号OAをHレベルに論理付けることが可能となる。
同様にパワーMOSトランジスタM12側における比較器14も、パワーMOSトランジスタM12側において生成した、分圧電圧V3と基準電圧V4が入力される。同様に比較器14は分圧電圧V3と基準電圧V4の比較結果に応じて過電流検出信号OBを出力する。例えば分圧電圧V3が基準電圧V4を超えた場合を過電流検出した状態とする回路構成であるならば、過電流検出信号OBをHレベルに論理付けることが可能となる。
負荷駆動回路100において、過電流検出信号OA、OBを制御部2に帰還させることで、パワーMOSトランジスタM10、M12の少なくとも一つにおいて過電流を検出した場合には入力信号SIに係らず制御部2はパワーMOSトランジスタM10、M12をオフするように制御信号SA、SBを制御する。
図1の第1実施形態における具体的な動作を説明する。
制御部2は入力信号SIを受けてパワーMOSトランジスタM10、M12に供給する制御信号SA、SBを生成する。この場合、パワーMOSトランジスタM10、M12はどちらかが一方がオンのとき、他方はオフする構成となっている。例えば、パワーMOSトランジスタM10をオンさせ、パワーMOSトランジスタM12をオフさせる場合を説明する。パワーMOSトランジスタM10はPチャネル型MOSトランジスタのため、オンさせる場合の供給される制御信号SAの論理レベルはLレベルとなり、一方パワーMOSトランジスタM12はNチャネル型MOSトランジスタのため、供給する制御信号SBの論理レベルはLレベルとなる。また、パワーMOSトランジスタM12をオンさせ、パワーMOSトランジスタM10をオフさせる場合、制御信号SAの論理レベルはHレベルとなり、制御信号SBの論理レベルはHレベルとなる。
制御部2から出力される制御信号SA、SBに基づいて、パワーMOSトランジスタM10、M12がオンする論理レベルが供給されたとき、パワーMOSトランジスタM10、M12において発生する電圧に基づいた分圧電圧が比較器に供給される。そして、その分圧電圧と基準電圧との比較に基づいて過電流保護機能が動作する。例としてパワーMOSトランジスタM10側を用いて説明する。まずパワーMOSトランジスタM10のドレイン―ソース間で発生する電圧は、パワーMOSトランジスタM10のオン抵抗をRm10とし、パワーMOSトランジスタM10から端子OUTに向けて流れる電流をIoAとした時、パワーMOSトランジスタM10で発生する電圧はRm10×IoAとなる。
ここで、この電圧から分圧電圧V1を導出する。MOSトランジスタM20、M21のオン抵抗をそれぞれRm20、Rm21とし、さらにRm20≒Rm21とした時、分圧電圧V1は下記の式(1)で表される。
V1=Rm10×IoA/2 ・・・(1)
また、MOSトランジスタM30のオン抵抗をRm30とし、定電流源40から流れる電流をIAとした時、基準電圧V2は下記の式(2)で表される。
V2=Rm30×IA ・・・(2)
図2Aは、第1実施形態の電圧生成回路30におけるオン抵抗Rm30をMOSトランジスタ一つ用いた回路構成とは変わって、複数のMOSトランジスタM30、M31を直列につなぎ、かつそれぞれのゲートには共通の制御信号を供給できるようにして構成されたものを用いた電圧生成回路30を示している。この場合、MOSトランジスタM30、M31のオン抵抗の合計がオン抵抗Rm30に相当する。
図1の説明に戻る。比較器10において分圧電圧V1と基準電圧V2を比較した結果、分圧電圧V1が基準電圧V2より下回る場合、設定した過電流の閾値を超えたことになるため、比較器10から出力される過電流検出信号OAの論理レベルはHレベルとなる。制御部2は過電流検出信号OAを受けて、論理レベルがHレベルであれば、パワーMOSトランジスタM10がオフするように制御信号の論理レベルをHレベルとする。なお過電流の閾値の設定はV1=V2の関係から下記の式(3)、(4)のように導出される。
Rm10×IoA/2=Rm30×IA ・・・(3)
IoA=(Rm30/Rm10)×2×IA ・・・(4)
所望の過電流の閾値を設定するにはMOSトランジスタM30のオン抵抗Rm30とパワーMOSトランジスタM10のオン抵抗RM10と定電流源40から流れる電流IAをそれぞれ調節してやれば良い。例えばRm30=6[kΩ]、Rm10=0.8[Ω]、IA=140[μA]であれば、パワーMOSトランジスタM10から端子OUTに流れる電流IoAはIoA=2.1[A]となり、この値が過電流の閾値となる。すなわち、パワーMOSトランジスタM10に流れる電流IoAが2.1[A]を超えた場合に比較器10は過電流が閾値を超えたと判定する。
パワーMOSトランジスタM12側に関してもパワーMOSトランジスタM10側と同様の挙動を示す。つまり、パワーMOSトランジスタM12はNチャネル型トランジスタのため制御部2から供給される論理レベルは逆になり、かつローサイド側のため分圧電圧V3が基準電圧V4より大きい場合を過電流検出した状態とする回路構成によれば、過電流検出信号OBの論理レベルをHレベルとする以外は、過電流の閾値の導出はパワーMOSトランジスタM10側と同様である。すなわちパワーMOSトランジスタM12のドレイン―ソース間で発生する電圧は、パワーMOSトランジスタM12のオン抵抗をRM12とし、端子OUTから流れこむ電流をIoBとした時、パワーMOSトランジスタM12で発生する電圧はRm12×IoBとなる。この電圧から分圧電圧V3は、MOSトランジスタM24、M25のオン抵抗をRm24、Rm24とし、さらにRm24≒Rm25とした時、分圧電圧V3は下記の式(5)で表される。
V3=Rm12×IoB/2 ・・・(5)
基準電圧V4も同様に、MOSトランジスタM34のオン抵抗をRm34とし、定電流源44から流れる電流をIBとした時、基準電圧V4は下記の式(6)で表される。
V4=Rm34×IB ・・・(6)
図2Bは、第1実施形態の電圧生成回路34におけるオン抵抗Rm34をMOSトランジスタ一つ用いた回路構成とは変わって、複数のMOSトランジスタM34、M35を直列につなぎ、かつそれぞれのゲートには共通の制御信号を供給できるようにして構成されたものを用いた電圧生成回路34を示している。この場合、MOSトランジスタM34、M35のオン抵抗の合計がオン抵抗Rm34に相当する。
ここで、図1の説明に戻る。過電流の閾値の設定も電流IoAと同様に、分圧電圧V3と基準電圧V4が等しいものとし、すなわちV3=V4の関係から下記の式(7)、(8)のように導出される。
Rm12×IoB/2=Rm34×IB ・・・(7)
IoB=(Rm34/Rm12)×2×IB ・・・(8)
過電流検出の閾値を所望の大きさに設定するにはMOSトランジスタM34のオン抵抗Rm34とパワーMOSトランジスタM12のオン抵抗RM12と定電流源44から流れる電流IBをそれぞれ調節してやれば良い。
なお、図2A、図2Bの電圧生成回路30、34は上記において、それぞれパワーMOSトランジスタM10側とパワーMOSトランジスタM12側において適用する場合を説明したが、電圧生成回路30をパワーMOSトランジスタ12側において適用しても構わないし、同様に電圧生成回路34をパワーMOSトランジスタ10側において適用しても構わない。
電圧生成回路30をパワーMOSトランジスタ12側において適用する場合、トランジスタM31のドレインと接続される電源VCCは内部電源VIに置き換えられ、トランジスタM31、M32のゲートに入力される制御信号SAは制御信号SBに置き換えられる。ただし、制御信号SBをそのまま利用すると論理レベルが異なるため、インバータ回路等で論理レベルを変換すると良い。そして基準電圧V2が基準電圧V4に置き換えられる。
電圧生成回路34をパワーMOSトランジスタ10側において適用する場合は、定電流源44と接続される内部電源VIは電源VCCに置き換えられ、トランジスタM34、M35のゲートに入力される制御信号SBは制御信号SAに置き換えられる。ただし、制御信号SAをそのまま利用すると論理レベルが異なるため、インバータ回路等で論理レベルを変換すると良い。そして基準電圧V4が基準電圧V2に置き換えられる。
(第2実施形態)
図3は、本発明に係る過電流保護回路を用いた負荷駆動回路101の実施例を示す回路構成である。第1実施形態からの主な変更点としてはマスク回路5の追加と、マスク回路5の追加に伴い制御部2における信号の入出力関係の変更が主となる。
負荷駆動回路101は、入力信号SIに基づいてパワーMOSトランジスタM10、M12のそれぞれのゲートに制御信号SA、SBを供給する制御部2を有する。さらに制御部2は分圧回路20を構成するMOSトランジスタM20、M21と電圧生成回路30を構成するM30のゲートにも制御信号SAを供給する。同様に分圧回路24を構成するMOSトランジスタM24、M25と電圧生成回路34を構成するM34のゲートには制御信号SBが供給される。
分圧回路20においてMOSトランジスタM20のソース及びドレインは、それぞれパワーMOSトランジスタM10のソース及びMOSトランジスタM21のソースに接続される。そしてMOSトランジスタM21のドレインはパワーMOSトランジスタM10のドレインと接続される。よってMOSトランジスタM20、M21の接続点の電位は、パワーMOSトランジスタM10のドレイン−ソース間に発生する電圧降下分をMOSトランジスタM20、M21のオン抵抗によって分圧された分圧電圧V1となる。
パワーMOSトランジスタM12側の分圧回路24においても同じ事がいえる。すなわちMOSトランジスタM24、M25によってパワーMOSトランジスタM12のドレイン−ソース間に発生する電圧降下分を分圧した分圧電圧V3をMOSトランジスタM24、M25の接続点に発生させている。
負荷駆動回路101の電圧生成回路30は、MOSトランジスタM30と、MOSトランジスタM30のドレインと接続される定電流源40を有する。この構成によりMOSトランジスタM30と定電流源の接続点に、基準電圧V2を発生させる。
パワーMOSトランジスタM12側の電圧生成回路34においても、MOSトランジスタM34と、MOSトランジスタM34のドレインと接続される定電流源44を有する。この構成によりMOSトランジスタM34と定電流源の接続点に、基準電圧V4を発生させる。
比較器10はパワーMOSトランジスタM10側において生成した、分圧電圧V1と基準電圧V2が入力される。すなわち比較器10は分圧電圧V1と基準電圧V2の比較結果に応じて過電流検出信号OAを出力する。例えば分圧電圧V1が基準電圧V2を下回る場合を過電流検出した状態とする回路構成によれば、過電流検出信号OAをHレベルに論理付けることが可能となる。
同様にパワーMOSトランジスタM12側の比較器14においても、パワーMOSトランジスタM12側において生成した、分圧電圧V3と基準電圧V4が入力される比較器14を備える。同様に比較器14は分圧電圧V3と基準電圧V4の比較結果に応じて過電流検出信号OBを出力する。例えば分圧電圧V3が基準電圧V4を超えた場合を過電流検出した状態とする回路構成によれば、過電流検出信号OBをHレベルに論理付けることが可能となる。
負荷駆動回路101はマスク回路5を備える。通常動作であればパワーMOSトランジスタM10、M12に対応する過電流検出信号OA、OBは、それぞれ対応するパワーMOSトランジスタがオンしている際の電圧に基づいて出力される。しかし、対応するパワーMOSトランジスタがオフの場合、比較器に入力される分圧電圧が不定となるため、時として過電流検出信号の論理レベルを過電流検出した状態を示すHレベルとして出力してしまうことがある。よってパワーMOSトランジスタがオフしている場合に、そのパワーMOSトランジスタに対応する比較器から過電流検知を示すHレベルが出力されていても、マスク回路5がその出力を制御部2に対して出力しないような機能を有する。
マスク回路5の回路構成として、パワーMOSトランジスタM10側の構成は内部電源VIに接続される抵抗Rとドレインに抵抗Rが接続されゲートに過電流検出信号OAが入力されるMOSトランジスタM1と、ドレインがMOSトランジスタM1のソースと接続されかつゲートには制御部2から出力されるマスク信号CAが入力されるMOSトランジスタM3からなる。パワーMOSトランジスタM12側の構成はドレインに抵抗Rが接続されゲートに過電流検出信号OBが入力されるMOSトランジスタM2と、ドレインがMOSトランジスタM2のソースと接続されかつゲートには制御部2から出力されるマスク信号CBが入力されるMOSトランジスタM4からなる。
マスク回路5におけるマスク信号CA、CBに関して説明する。各マスク信号は、それぞれ対応するパワーMOSトランジスタの制御信号に応じて生成される。具体的には制御信号SAがパワーMOSトランジスタM10をオフする信号の場合、対応するマスク信号CAはMOSトランジスタM3をオフする信号となる。制御信号SBとマスク信号CBの関係も同様となる。なお各制御信号SA、SBと各マスク信号CA、CBは制御部2から出力されているが、マスク信号は制御部2で生成するのではなく別途制御信号を用いてマスク信号を生成する回路ブロックで生成されても構わない。
図4は、第2実施形態の別構成を示す回路図であり、制御信号そのものをマスク信号として生成する回路構成を示している。例えば図3のマスク回路5の構成では、パワーMOSトランジスタM12をオフする時は、制御信号SBはLレベルとなるため、パワーMOSトランジスタM12に対応するマスク回路5のMOSトランジスタM4もオフするように動作するのでマスク信号CBもLレベルとなる。すなわちマスク信号CBと制御信号SBの論理レベルは同一となる。つまり制御信号SBをマスク信号CBとして扱うことができる。
パワーMOSトランジスタM10をオフする時は、制御信号SAはHレベルとなり、パワーMOSトランジスタM10に対応するマスク回路5のMOSトランジスタM3もオフするように動作するのでマスク信号CAはLレベルとなる。この場合、制御信号SAとマスク信号CAの論理レベルが異なるため、制御信号SAからマスク信号CAを生成するには、例えばインバータ回路8の論理レベルを変換する回路を設ければ良い。また制御信号SAは高耐圧素子のパワーMOSトランジスタM10を駆動するための信号レベルなので、制御信号SAをそのままマスク信号CAとして用いるとマスク回路5側のトランジスタM3も高耐圧素子を用いる必要があるが、制御信号SAをレベルシフト回路によって信号レベルを下げると低耐圧素子のトランジスタを使用することが可能となる。
ここで図3に戻り、第2実施形態における具体的な動作を説明する。ただしパワーMOSトランジスタM10、M12と分圧回路20、24と電圧生成回路30、34については第1の実施例と変わらないので、ここでは割愛する。
パワーMOSトランジスタM10側において、制御部2から出力される制御信号SAはパワーMOSトランジスタM10をオンさせる場合、論理レベルがLレベルの信号となる。この場合マスク回路はマスク機能を有効にする必要がないため、制御部2からマスク回路5に供給するマスク信号CAの論理レベルはHレベルとなる。
比較器10において入力される分圧電圧V1が基準電圧V2より大きい場合を過電流未検出の状態とする回路構成であるならば、出力される過電流検出信号OAの論理レベルはLレベルとなる。次に過電流検出信号OAはマスク回路5のトランジスタM1に供給され、マスク信号CAはトランジスタM3のゲートに供給される。つまりトランジスタM1はオフ状態、マスク機能を有するトランジスタM3はオン状態となる。つまり過電流検出信号OXの出力レベルはHレベルとなる。つまり制御部2はこの出力を過電流未検出と判定するので、制御信号の生成には影響を及ぼさない。
比較器10において入力される分圧電圧V1が基準電圧V2より下回る場合を過電流検出の状態とする回路構成によれば、出力される過電流検出信号OAの論理レベルはHレベルとなる。次に過電流検出信号OAはマスク回路5のトランジスタM1に供給され、マスク信号CAはトランジスタM3のゲートに供給される。つまりトランジスタM1はオン状態、マスク機能を有するトランジスタM3はオン状態となる。つまり過電流検出信号OXの出力レベルはLレベルとなり、過電流検出と判定する。
パワーMOSトランジスタM10をオフさせる場合を説明する。まず制御部2から出力される制御信号SAの論理レベルがHレベルの信号とすると、この場合マスク回路はマスク機能を有効にする必要があるため、制御部2からマスク回路5に供給するマスク信号CAの論理レベルはLレベルとなる。
パワーMOSトランジスタM10をオフさせる場合、パワーMOSトランジスタM10側の動作はオフとなるため、比較器10に入力される分圧電圧V1は不定となり、比較器10から出力される過電流検出信号の論理レベルも不定となる。次に過電流検出信号OAはマスク回路5のトランジスタM1に供給され、マスク信号CAはトランジスタM3のゲートに供給される。つまりトランジスタM1はオン状態またはオフ状態が定まらない不定状態となり、マスク機能を有するトランジスタM3はオフ状態となる。
つまりトランジスタM3がオフ状態のときは、過電流検出信号OAの出力レベルに関係なくトランジスタM1のドレインの電位レベルはHレベルに維持される。
マスク回路5において、トランジスタM1のドレインはパワーMOSトランジスタM12側に対応するトランジスタM2のドレインと接続されている。つまり最終的にマスク回路5から出力される過電流検出信号OXの出力レベルは、パワーMOSトランジスタM12側の動作も含めた上で決定されるが過電流検出信号OAの出力レベルに影響されることはない。
パワーMOSトランジスタM10がオフ状態の場合のパワーMOSトランジスタM12側を説明する。回路動作はパワーMOSトランジスタM10側とほぼ同様のため、ここでは詳細な説明は割愛する。パワーMOSトランジスタM10がオフ状態の場合に、パワーMOSトランジスタM12がオン状態とすると、マスク回路5のトランジスタM4もオン状態となる。そしてパワーMOSトランジスタM12側の比較器14から出力される過電流検出信号OBの論理レベルがLレベルの場合を過電流未検出の状態とする回路構成においては、トランジスタM2のドレインの電位は電位VIとなり、つまりHレベルとなる。つまり、マスク回路5から出力される過電流検出信号OXはHレベルを出力する。なおパワーMOSトランジスタM10、M12の状態はそれぞれオフ状態の場合もある。
比較器14から出力される過電流検出信号OBの論理レベルが過電流検出の状態を示すHレベルの場合は、トランジスタM2のドレインの電位はLレベルとなる。この場合、トランジスタM1、M2のドレインはLレベルとなるためマスク回路5から出力される過電流検出信号OXはLレベルを出力する。従って、制御部2はこの出力を過電流検出と判定するので、制御信号はパワーMOSトランジスタM10、M12をオフするように制御する。
すなわち、マスク回路5はオフしているパワーMOSトランジスタ側の誤動作の影響を受けることなく、オンしているパワーMOSトランジスタ側に基づいて、過電流検出信号OXを生成することが可能となる。
図5〜図7に本発明に係る電気機器および本発明に係る負荷駆動装置を用いた電気機器を示す構成について説明する。図5は本発明に係る電子機器であり、図6〜図7は本発明に係る負荷駆動装置を電気機器に用いた第1構成例、第2構成例を示す図ある。
図5に示す電気機器200は、入力信号SIを生成するマイコン6と、入力信号SIに応じて制御される負荷駆動装置103を有する。そして負荷駆動装置103は、モータコイルLと、モータコイルLを駆動するための出力トランジスタに相当するパワーMOSトランジスタM10〜M13を有するHブリッジ回路7と、入力信号SIに応じてパワーMOSトランジスタM10〜M13を制御する制御信号SA〜SDを生成する制御部2をさらに有する。
負荷駆動装置103の構成は出力段のHブリッジ回路を示す図である。動作は、Hブリッジ回路を形成するパワーMOSトランジスタM10〜M13のうち、パワーMOSトランジスタM11とM12がオンとされ、パワーMOSトランジスタM10とM13がオフとされる第1動作状態が存在する。またパワーMOSトランジスタM11とM12がオフとされ、パワーMOSトランジスタM10とM13がオンとされる第2動作状態が存在する。
例えば、上記負荷駆動装置103を用いて、ステッピングモータ各相のコイル電流を駆動する場合、モータ回転時(ステッピングパルス入力時)には、不図示のステッピングパルスが入力される毎に、Hブリッジ回路が第1動作状態と第2動作状態との間で交互に切り換えられる。一方、モータホールド時(ステッピングパルス停止時)には、Hブリッジ回路が第1動作状態または第2動作状態のいずれかに保持される。
上記負荷駆動装置103を用いて、DCブラシ付きモータのコイル電流を駆動する場合、モータが第1回転方向(例えば正転方向)に駆動されているときには、Hブリッジ回路が第1動作状態に保持される。一方、モータが第1回転方向とは逆向きの第2回転方向(例えば逆転方向)に駆動されているときには、Hブリッジ回路が第2動作状態に保持される。
モータコイルLは、負荷駆動装置103によって駆動制御される負荷であり、上述したようにHブリッジ回路として構成すれば、ステッピングモータやDCブラシ付きモータに用いることができる。なお、電気機器200が車用ドアミラーである場合には、ドアミラーの角度を調整するためのモータや、エアコンの場合には外気と内気の切替えまたは温度調節や送風口の切替えをするダンパー駆動用モータに適用できる。
マイコン6は、制御部2に対して入力信号SIを生成する。例えば入力信号SIはモータの回転数に応じて生成される。
図6に示す負荷駆動装置104を電気機器に用いた第1構成例は、図5の電気機器200に適応した場合を示している。この構成は上述した負荷駆動装置100の第1実施形態とほぼ同様の構成であって、Hブリッジ回路に適用するために負荷駆動装置100の第1実施形態を二つ用いて各出力端子OUTPUTの間にモータコイルLを接続し、制御部2に関しては共通にした構成となる。つまり制御部2は入力信号SIに応じて各パワーMOSトランジスタM10〜M13を制御する制御信号SA〜SDを生成する。また各比較器10、12、14、16から出力される過電流検出信号OA〜ODは制御部2に入力され、各過電流検出信号のうちいずれかが過電流検出を示す信号であれば、制御部2は入力信号SIに係らず制御信号の生成を停止する。
パワーMOSトランジスタM11、M13における過電流検出をする動作はそれぞれパワーMOSトランジスタM10、M12における動作と同様のため、詳細な説明は省略する。
図7に示す本発明に係る負荷駆動装置105を電気機器に用いた第2構成例は、図5の電気機器200に適応した場合を示している。マスク回路の追加以外は図5とほぼ同様の構成である。つまり、この構成は上述した負荷駆動装置100の第2実施形態とほぼ同様の構成であって、Hブリッジ回路に適用するために負荷駆動装置100の第2実施形態を二つ用いて各出力端子OUTPUTの間にモータコイルLを接続し、制御部2およびマスク回路に関しては共通にした構成となる。つまり制御部2は入力信号SIに応じて各パワーMOSトランジスタM10〜M13を制御する制御信号SA〜SDを生成する。また各比較器10、12、14、16から出力される過電流検出信号OA〜ODとマスク信号CA〜CDはマスク回路5に入力され、各過電流検出信号と各マスク信号に応じて過電流検出信号OXを出力する。そして過電流検出信号OXが過電流検出を示す信号であれば、制御部2は入力信号SIに係らず制御信号の生成を停止する。
パワーMOSトランジスタM11、M13側における過電流検出および対応するマスク信号CC、CDの動作はそれぞれパワーMOSトランジスタM10、M12側における動作と同様のため詳細な説明は省略する。
パワーMOSトランジスタM11、M13に関係するマスク回路5においてもほぼ同様である。詳細な構成を説明する。まずマスク回路5は内部電源VIに接続される抵抗器Rを有し、パワートランジスタM10、M12側に関係する構成は、ソースが抵抗器Rに接続され過電流検出信号OAが入力されるトランジスタM1と、ドレインがトランジスタM1のソースに接続されマスク信号CAが入力されるトランジスタM3と、ソースが抵抗器Rに接続され過電流検出信号OBが入力されるトランジスタM2と、ドレインがトランジスタM2のソースに接続されマスク信号CBが入力されるトランジスタM4からなる。次にパワートランジスタM11、M13側に関係する構成として、ソースが抵抗器Rに接続され過電流検出信号OCが入力されるトランジスタM5と、ドレインがトランジスタM5のソースに接続されマスク信号CCが入力されるトランジスタM7と、ソースが抵抗器Rに接続され過電流検出信号ODが入力されるトランジスタM6と、ドレインがトランジスタM6のソースに接続されマスク信号CDが入力されるマスク用トランジスタM8からなる。例えばトランジスタM1、M2、M5、M6のいずれかにHレベルの過電流検出信号が入力され、そのトランジスタのソースに接続されるトランジスタがオンしている場合は、トランジスタM1、M2、M5、M6のドレイン電位は全てGND電位になる。つまり過電流検出信号OXの論理レベルはLレベルとなり、制御部2は過電流検出信号OXに応じて制御信号の生成を停止する。
本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
例えば、本発明を説明するうえでMOSトランジスタを用いたが、バイポーラトランジスタを用いて構成しても良い。その場合、MOSトランジスタでは第1主電極をドレイン、第2主電極をソース、制御電極をゲートとしたが、バイポーラトランジスタにおいては、第1主電極をコレクタ、第2主電極をエミッタ、制御電極をベースとする。また比較器から出力される過電流検出信号の論理レベルも過電流検出した状態はHレベルとしているが、Lレベルを過電流検出した状態として設定しても構わない。マスク回路における論理レベルの設定もマスク機能が働くように論理レベルを設定すれば良い。
本発明に係る負荷駆動装置は、例えば、負荷駆動装置を用いた電気機器の信頼性並びに安全性を高める手段として利用することが可能であるので、産業上の利用可能性は高い。
2 制御部
5 マスク回路
6 マイコン
7 Hブリッジ回路
8 インバータ
10、12、14、16 比較器
20、22、24、26 分圧回路
30、32、34、36 電圧生成回路
40、42、44、46 電流源
100、101、102、103、104、105 負荷駆動装置
200 電気機器
CA、CB、CC、CD マスク信号
L モータコイル(負荷)
M1〜M8 Nチャネル型MOSトランジスタ
M10、M11 Pチャネル型パワーMOSトランジスタ
M12、M13 Nチャネル型パワーMOSトランジスタ
M20、M21、M22、M23 Pチャネル型MOSトランジスタ
M24、M25、M26、M27 Nチャネル型MOSトランジスタ
M30、M31、M32 Pチャネル型MOSトランジスタ
M34、M35、M36 Nチャネル型MOSトランジスタ
OUTPUT 出力端子
R 抵抗器
SA、SB、SC、SD 制御信号
SI 入力信号

Claims (11)

  1. 入力信号に基づいて第1制御信号を生成する制御部と、
    前記第1制御信号に基づいて負荷に出力電流を供給する第1主電極、第2主電極及び制御電極を有する第1出力トランジスタと、
    直列に接続された第1トランジスタと第2トランジスタを用いて第1出力トランジスタの第1主電極と第2主電極間の電圧を分圧し第1分圧電圧を出力する第1分圧回路と、
    第1基準電圧を出力する第1電圧生成回路と、
    前記第1基準電圧と前記第1分圧電圧に基づいて第1過電流検出信号を前記制御部に供給する第1比較器とをし、
    前記第1電圧生成回路は、第3トランジスタと第1定電流源からなり、前記第3トランジスタと前記第1定電流源の接続点から前記第1基準電圧が出力され、
    前記制御部は、前記第1トランジスタと、前記第2トランジスタと、前記第3トランジスタに対して前記第1制御信号を供給することを特徴とする負荷駆動装置。
  2. 前記第1分圧回路は前記第1トランジスタと前記第2トランジスタのオン抵抗に基づいて、前記第1トランジスタと前記第2トランジスタの接続点から前記第1分圧電圧が出力されることを特徴とする請求項1に記載の負荷駆動装置。
  3. 前記制御部は、前記第1過電流検出信号が過電流検出を示す信号であれば前記入力信号に係らず、前記第1制御信号の出力を前記第1出力トランジスタがオフする信号とすることを特徴とする請求項1または2に記載の負荷駆動装置。
  4. 請求項1〜3のいずれかの負荷駆動装置はさらに
    前記第1出力トランジスタと直列に接続され、かつ第2制御信号に基づき前記負荷に出力電流を供給する第2出力トランジスタと、
    直列に接続された第4トランジスタと第5トランジスタを用いて前記第2出力トランジスタの第1主電極と第2種電極間の電圧を分圧し第2分圧電圧を出力する第2分圧回路と、第2基準電圧を出力する第2電圧生成回路と、
    前記第2基準電圧と前記第2分圧電圧に基づいて第2過電流検出信号を前記制御部に供給する第2比較器とを有し、
    前記第2電圧生成回路は、第6トランジスタと第2定電流源からなり、前記第6トランジスタと前記第2定電流源の接続点から前記第2基準電圧が出力され、
    前記制御部は、前記第4トランジスタと、前記第5トランジスタと、前記第6トランジスタに対して前記第2制御信号を供給することを特徴とする負荷駆動装置。
  5. 前記第2分圧回路は前記第4トランジスタと前記第5トランジスタのオン抵抗に基づいて、前記第4トランジスタと前記第5トランジスタの接続点から前記第2分圧電圧が出力されることを特徴とする請求項に記載の負荷駆動装置。
  6. 前記制御部は、前記第2過電流検出信号が過電流検出を示す信号であれば前記入力信号に係らず、前記第2制御信号の出力を前記第2出力トランジスタがオフする信号とすることを特徴とする請求項4または5に記載の負荷駆動装置。
  7. 入力信号に基づいて第1制御信号を生成する制御部と、
    前記第1制御信号に基づいて負荷に出力電流を供給する第1主電極、第2主電極及び制御電極を有する第1出力トランジスタと、
    直列に接続された第1トランジスタと第2トランジスタを用いて前記第1出力トランジスタの第1主電極と第2主電極間の電圧を分圧し第1分圧電圧を出力する第1分圧回路と、第1基準電圧を出力する第1電圧生成回路と、
    前記第1基準電圧と前記第1分圧電圧に基づいて第1過電流検出信号を前記制御部に供給する第1比較器と、
    第1マスク信号が有効な場合は前記第1過電流検出信号に係らず前記制御部に出力する第3過電流検出信号を決定するマスク回路と、を有し、
    前記第1電圧生成回路は、第3トランジスタと第1定電流源からなり、前記第3トランジスタと前記第1定電流源の接続点から前記第1基準電圧が出力され、
    前記制御部は、前記第1トランジスタと、前記第2トランジスタと、前記第3トランジスタに対して前記第1制御信号を供給することを特徴とする負荷駆動装置。
  8. 前記マスク回路は、抵抗器と、
    前記抵抗器と接続されかつ前記第1過電流検出信号が入力される第3トランジスタと、
    前記第1マスク信号が入力されかつ前記第3トランジスタと接続される第4トランジスタからなり、前記抵抗器と前記第3トランジスタとの接続点から第3過電流検出信号を出力することを特徴とする請求項に記載の負荷駆動装置。
  9. 請求項の負荷駆動装置はさらに
    前記第1出力トランジスタと直列に接続され、かつ第2制御信号に基づき前記負荷に出力電流を供給する第2出力トランジスタと、
    直列に接続された第5トランジスタと第6トランジスタを用いて前記第2出力トランジスタの第1主電極と第2種電極間の電圧を分圧し第2分圧電圧を出力する第2分圧回路と、第2基準電圧を出力する第2電圧生成回路と、
    前記第2基準電圧と前記第2分圧電圧に基づいて第2過電流検出信号を前記マスク回路に供給する第2比較器とを有し、
    前記第2電圧生成回路は、第6トランジスタと第2定電流源からなり、前記第6トランジスタと前記第2定電流源の接続点から前記第2基準電圧が出力され、
    前記制御部は、前記第4トランジスタと、前記第5トランジスタと、前記第6トランジスタに対して前記第2制御信号を供給することを特徴とする負荷駆動装置。
  10. 請求項の前記マスク回路はさらに
    前記抵抗器と接続されかつ前記第2過電流検出信号が入力される第7トランジスタと、
    第2マスク信号が入力されかつ前記第7トランジスタと接続される第8トランジスタを有し、前記第1マスク信号または前記第2マスク信号のうち有効なマスク信号に対応する過電流検出信号を除く過電流検出信号によって前記制御部に出力する前記第3過電流検出信号を決定することを特徴とする負荷駆動装置。
  11. 負荷と、
    前記負荷の駆動制御を行う請求項1〜10のいずれかに記載の負荷駆動装置と、
    前記負荷駆動装置を制御するための入力信号を生成するマイコンと、を有することを特徴とする電気機器。
JP2010130315A 2010-06-07 2010-06-07 負荷駆動回路装置及びこれを用いた電気機器 Active JP5537272B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010130315A JP5537272B2 (ja) 2010-06-07 2010-06-07 負荷駆動回路装置及びこれを用いた電気機器
CN201110157353.9A CN102270828B (zh) 2010-06-07 2011-06-07 负载驱动装置及使用了负载驱动装置的电气设备
US13/154,747 US8497671B2 (en) 2010-06-07 2011-06-07 Load driving device with over current protection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010130315A JP5537272B2 (ja) 2010-06-07 2010-06-07 負荷駆動回路装置及びこれを用いた電気機器

Publications (2)

Publication Number Publication Date
JP2011259096A JP2011259096A (ja) 2011-12-22
JP5537272B2 true JP5537272B2 (ja) 2014-07-02

Family

ID=45053033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010130315A Active JP5537272B2 (ja) 2010-06-07 2010-06-07 負荷駆動回路装置及びこれを用いた電気機器

Country Status (3)

Country Link
US (1) US8497671B2 (ja)
JP (1) JP5537272B2 (ja)
CN (1) CN102270828B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5562172B2 (ja) * 2010-08-10 2014-07-30 キヤノン株式会社 定電流回路及びそれを用いた固体撮像装置
CN102694535B (zh) * 2012-06-15 2014-05-07 无锡思泰迪半导体有限公司 根据负载情况自动调整功耗的结构
US8890579B2 (en) * 2012-07-20 2014-11-18 Texas Instruments Incorporated Circuit for current sensing in high-voltage transistor
KR20140076038A (ko) * 2012-12-12 2014-06-20 삼성전기주식회사 모터 구동 장치
JP2014217211A (ja) * 2013-04-26 2014-11-17 株式会社東芝 充電装置、充電方法及び電子機器
TWI493821B (zh) * 2013-06-03 2015-07-21 Himax Tech Ltd 具過電流保護機制之運算電路
JP2015154658A (ja) * 2014-02-18 2015-08-24 セイコーエプソン株式会社 回路装置及び電子機器
CN104867920B (zh) * 2014-02-26 2018-07-20 华邦电子股份有限公司 半导体装置、分压电路、电压调节器及快闪存储器
CN104883162B (zh) * 2014-02-27 2019-03-12 快捷半导体(苏州)有限公司 过电流检测电路、方法、负载开关及便携式设备
FR3018648A1 (fr) * 2014-03-13 2015-09-18 St Microelectronics Alps Sas Circuit adapte a mettre en oeuvre une fonction de diode
US9880574B2 (en) 2015-03-02 2018-01-30 Texas Instruments Incorporated Power combiner and balancer
CN106292812B (zh) * 2015-06-02 2017-12-29 海能达通信股份有限公司 一种防爆通讯设备及其电平控制电路
US10263412B2 (en) * 2016-12-22 2019-04-16 Infineon Technologies Austria Ag System and method for desaturation detection
TWI589901B (zh) * 2016-12-28 2017-07-01 普誠科技股份有限公司 短路偵測電路以及全橋電路
JP6816740B2 (ja) * 2018-04-23 2021-01-20 株式会社デンソーエレクトロニクス 負荷駆動装置
CN115622451B (zh) * 2022-11-30 2023-03-31 基合半导体(宁波)有限公司 一种驱动电路、芯片及电子设备
CN115765538B (zh) * 2022-12-08 2023-05-16 基合半导体(宁波)有限公司 驱动电路、芯片及电子设备

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03296118A (ja) * 1990-04-13 1991-12-26 Oki Micro Design Miyazaki:Kk 基準電圧発生回路
JPH04134271A (ja) * 1990-09-27 1992-05-08 Nec Corp 出力回路
JPH0630523A (ja) 1992-03-24 1994-02-04 Toshiba Corp 過電流防止回路
DE4430049C1 (de) * 1994-08-24 1996-03-21 Siemens Ag Schaltungsanordnung zur Unterspannungs-Erkennung
JP2914231B2 (ja) * 1995-07-26 1999-06-28 日本電気株式会社 電流検出回路
JP3665419B2 (ja) * 1996-05-02 2005-06-29 新電元工業株式会社 誘導性負荷駆動方法、及びhブリッジ回路制御装置
JP3219019B2 (ja) * 1997-05-30 2001-10-15 関西日本電気株式会社 異常電流検出回路およびそれを用いた負荷駆動回路
JP3526245B2 (ja) * 1999-07-30 2004-05-10 ローム株式会社 負荷駆動回路
US6977492B2 (en) * 2002-07-10 2005-12-20 Marvell World Trade Ltd. Output regulator
US7249267B2 (en) * 2002-12-21 2007-07-24 Power-One, Inc. Method and system for communicating filter compensation coefficients for a digital power control system
JP4147965B2 (ja) 2003-02-12 2008-09-10 株式会社デンソー Mosトランジスタによりpwm電圧制御する単相負荷の過電流検出回路
JP2004312924A (ja) * 2003-04-09 2004-11-04 Mitsubishi Electric Corp 半導体デバイスの駆動回路
JP4107172B2 (ja) * 2003-06-06 2008-06-25 株式会社デンソー Dc−dcコンバータ装置
JP2005094938A (ja) * 2003-09-18 2005-04-07 Matsushita Electric Ind Co Ltd インバータ装置
US7061308B2 (en) * 2003-10-01 2006-06-13 International Business Machines Corporation Voltage divider for integrated circuits
JP3889402B2 (ja) * 2004-01-22 2007-03-07 ローム株式会社 過電流検出回路及びそれを備えたレギュレータ
US7492560B2 (en) * 2004-12-13 2009-02-17 Seagate Technology Llc ASIC latch-up recovery circuit
JP2007033113A (ja) * 2005-07-25 2007-02-08 Renesas Technology Corp 過電流検出回路
JP2007074794A (ja) * 2005-09-06 2007-03-22 Rohm Co Ltd 過電流保護回路、負荷駆動装置、モータ駆動装置、電気機器、電源装置
JP4701052B2 (ja) * 2005-09-21 2011-06-15 矢崎総業株式会社 過電流検出装置
JP2008043171A (ja) * 2006-08-10 2008-02-21 Rohm Co Ltd 負荷駆動装置及びこれを用いた電気機器
JP5177986B2 (ja) * 2006-10-04 2013-04-10 ローム株式会社 負荷駆動装置及びこれを用いた電気機器
KR100907454B1 (ko) * 2006-12-13 2009-07-13 삼성전자주식회사 안정된 내부 파워를 형성할 수 있는 내부 전압 제어기 및그것을 포함하는 스마트 카드
US7573300B2 (en) * 2007-01-15 2009-08-11 International Business Machines Corporation Current control mechanism for dynamic logic keeper circuits in an integrated circuit and method of regulating same
US7598715B1 (en) * 2007-04-04 2009-10-06 National Semiconductor Corporation Apparatus and method for reverse current correction for a switching regulator
JP2009011112A (ja) 2007-06-29 2009-01-15 Rohm Co Ltd 過電流保護回路及びこれを用いた電子機器
JP5044448B2 (ja) * 2008-03-03 2012-10-10 ルネサスエレクトロニクス株式会社 電源スイッチ回路
US7948729B2 (en) * 2009-06-29 2011-05-24 Summit Microelectronics, Inc. Method and circuit for over-current protection
EP2354881A1 (en) * 2010-02-05 2011-08-10 Dialog Semiconductor GmbH Domino voltage regulator (DVR)

Also Published As

Publication number Publication date
CN102270828A (zh) 2011-12-07
US20110298443A1 (en) 2011-12-08
CN102270828B (zh) 2015-08-05
US8497671B2 (en) 2013-07-30
JP2011259096A (ja) 2011-12-22

Similar Documents

Publication Publication Date Title
JP5537272B2 (ja) 負荷駆動回路装置及びこれを用いた電気機器
JP5862434B2 (ja) パワートランジスタの駆動回路
US7924542B2 (en) Power supply controller and semiconductor device
JP5809833B2 (ja) モータ駆動装置及びこれを用いたモータ装置
JP4961977B2 (ja) 過電流保護回路
US20150236592A1 (en) Circuit device and electronic apparatus
US9735767B2 (en) Electronic control apparatus having switching element and drive circuit
JP4556926B2 (ja) 車両用発電制御装置
US7852024B2 (en) Vehicle mirror device
JP5077030B2 (ja) モータ駆動回路およびモータの異常判定方法
JP2009075957A (ja) 電源回路および半導体装置
JP2012070540A (ja) モータ
JP6271925B2 (ja) ステッピングモータ故障検出回路、ステッピングモータ駆動装置、及び、ステッピングモータドライブシステム
JP2010246287A (ja) 電流制御回路
JP7226250B2 (ja) 駆動装置、短絡検知方法及びコンピュータプログラム
JP6642074B2 (ja) スイッチング素子の駆動装置
JP6302639B2 (ja) 電流監視回路
JP5918512B2 (ja) H型ブリッジ回路およびモータ駆動装置
JP2012049664A (ja) 過電流検出装置
WO2024053240A1 (ja) 異常検出回路、モータ駆動装置、モータシステム、及び車両
WO2006030621A1 (ja) コイル負荷駆動回路及びそれを備えた光ディスク装置
JP2013219980A (ja) 負荷駆動装置
JP5677572B2 (ja) アナログスイッチ回路及びこれを用いたモータ駆動装置
JP6432412B2 (ja) スイッチング素子の駆動装置
JP6476890B2 (ja) スイッチング素子の駆動装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140425

R150 Certificate of patent or registration of utility model

Ref document number: 5537272

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250