JP4147965B2 - Ｍｏｓトランジスタによりｐｗｍ電圧制御する単相負荷の過電流検出回路 - Google Patents
Ｍｏｓトランジスタによりｐｗｍ電圧制御する単相負荷の過電流検出回路 Download PDFInfo
- Publication number
- JP4147965B2 JP4147965B2 JP2003033645A JP2003033645A JP4147965B2 JP 4147965 B2 JP4147965 B2 JP 4147965B2 JP 2003033645 A JP2003033645 A JP 2003033645A JP 2003033645 A JP2003033645 A JP 2003033645A JP 4147965 B2 JP4147965 B2 JP 4147965B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- drain
- overcurrent detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title claims description 74
- 238000006243 chemical reaction Methods 0.000 claims description 37
- 239000003990 capacitor Substances 0.000 claims description 36
- 238000005070 sampling Methods 0.000 claims description 28
- 239000000872 buffer Substances 0.000 claims description 18
- 230000001960 triggered effect Effects 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 15
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 229920006395 saturated elastomer Polymers 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Control Of Direct Current Motors (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳトランジスタを用いて単相負荷をＰＷＭ電圧制御する負荷駆動回路に使用する過電流検出回路に関する。
【０００２】
【従来の技術】
直流電源の出力端子間に、単相負荷とＭＯＳトランジスタとを直列接続し、ＭＯＳトランジスタをＰＷＭ信号によりＯＮ／ＯＦＦスイッチング動作させて負荷電流あるいは負荷電力を制御する負荷駆動回路が、単相ＤＣモータ駆動や単相ヒータの温度制御等に多用されている。これはＭＯＳトランジスタをＯＮ／ＯＦＦ動作させて制御するために電力損失が少なくて済むこと、およびＭＯＳトランジスタが電圧駆動型素子であるためゲート駆動回路の設計が比較的容易であること、大電流スイッチングが可能なこと等によるものである。反面、ＭＯＳトランジスタは半導体素子であるために過電流に弱い。従って、負荷駆動素子として使用する場合には、過電流検出による保護が必須とされている。
【０００３】
この過電流検出に際しては、ＰＷＭ駆動されるために出力電流波形がパルス状であること、及び大電流であるがため電流測定が難しい点が問題になる。普通には、電流通路にシャント抵抗を挿入して電流に比例する電圧を検出し、その値から過電流を検出方法が考えられる。しかし、シャント抵抗を挿入することは、流れる電流が大電流のため取り付けスペース、シャント抵抗費用等が問題となってあまり良い方法とはいえない。
【０００４】
これに代わる方法として、導通時におけるＭＯＳトランジスタのドレイン−ソース間電圧の値から過電流を検出する方法がある。この方法による従来の過電流検出回路とその動作と問題点について、図１３〜図１５を参照して説明する。後で説明する本発明の回路は、基本的にはこの図１３の回路に新たな回路を追加するものであるので、本従来回路の動作について少し詳しく説明しておく。
【０００５】
図１３はその電気的構成図で、一例として単相ＤＣモータ１を過電流検出機能付きの負荷駆動回路２によって駆動する場合の構成図である。ＰＭＯＳトランジスタＱ１は、ＰＷＭ信号発生回路２１が生成したＰＷＭ信号によりＯＮ／ＯＦＦスイッチング動作をする。それにより直流の電源電圧ＶddをＰＷＭ電圧制御した電圧がモータ１に印加され、モータ１は回転駆動される。
【０００６】
トランジスタＱ１をＯＮさせるためにゲートに印加されるソース−ゲート間電圧Ｖsgの値が十分に大きい場合、そのドレイン電流Ｉdとドレイン−ソース間電圧Ｖdsとの関係は、図１５のＩd−Ｖds曲線のようになる。直流電源電圧をＶddとし、負荷を抵抗と仮定した場合の負荷曲線を描くと、負荷抵抗値が大きい場合は図中の負荷曲線ａ、小さい場合は負荷曲線ｂとなり、動作点はそれぞれａ点、ｂ点となる。これら動作点における電流、電圧の値は、それぞれＩａ、ＶａとＩｂ、Ｖｂのようになる。即ち、負荷抵抗値が小さくて動作電流値が大きい程、ドレイン−ソース間電圧の絶対値|Ｖds|の値も大きくなる。従って、この導通時におけるドレイン−ソース間電圧の絶対値|Ｖds|の値を検出し、その値を所定のしきい値電圧と比較することで、ドレイン電流Ｉdが過電流領域にあるか否かを判定することができる。
【０００７】
図１３の従来回路では、トランジスタＱ１のソース及びドレインの電圧が、それぞれ減算回路２２のプラス側入力端子Ｔ１、マイナス側入力端子Ｔ２に印加され、出力にその電圧差であるソース−ドレイン間電圧Ｖsdが出力される。ここで、減算回路２２内のＯＰ１は演算増幅器、Ｒ１〜４は等しい値の抵抗である。
【０００８】
出力されたアナログのソース−ドレイン間電圧Ｖsdは、Ａ／Ｄ変換器２３に入力されてサンプリングされた後、ディジタル値に変換されディジタル式のコンパレータ２４に入力される。そして、制御部２５よりディジタル値で指定された所定の過電流判定しきい値電圧Ｖthと比較され、過電流状態か否か判定される。過電流判定しきい値電圧Ｖthの値は、予め制御部２５内に記憶されている。
【０００９】
コンパレータ２４により過電流状態と判定された場合には、その判定信号が制御部２５に送られる。制御部２５はその判定結果を受けて、ＰＷＭ信号発生回路２１に対してトランジスタＱ１のＯＮデューティ比をゼロにするよう指令を出す。ＰＷＭ信号発生回路２１は、その指令を受けて直ちにトランジスタＱ１のゲートに信号を送り、トランジスタＱ１をＯＦＦさせる。これによりトランジスタＱ１は、過電流による破壊を免れ保護される。
【００１０】
過電流状態との判定結果が出力されていない期間においては、制御部２５は、入力ノードＮＤＲを介して入力されるＯＮデューティ比ＤＲの値をＰＷＭ信号発生回路２１に伝達する。ＯＮデューティ比ＤＲの指令値は、通常は図示しないマイコン等からＰＷＭ変調されたシリアル信号の形で制御部２５に与えられる。ＰＷＭ信号発生回路２１は、伝達されたＯＮデューティ比ＤＲに一致するような所定周波数のＰＷＭパルスを生成してトランジスタＱ１のゲートを駆動し、ＯＮ／ＯＦＦのスイッチング動作をさせる。
【００１１】
以上説明した過電流判定の過程で問題になるのは、Ａ／Ｄ変換器２３が減算回路２２の出力をサンプリングしてＡ／Ｄ変換するタイミングである。負荷電流はＰＷＭ制御された電流であるため、Ａ／Ｄ変換のタイミングは、ＰＷＭ信号発生回路２１が出力するＰＷＭパルスの立ち上がりタイミングに何らかの形で同期している必要がある。このため、図１３中に図示はないが、Ａ／Ｄ変換器２３におけるサンプリングとＡ／Ｄ変換は、次に説明するように、ＰＷＭ信号発生回路２１の立ち上がりから微小な一定時間遅れたタイミングで実行されるようになっている。また、Ａ／Ｄ変換器２３は、Ａ／Ｄ変換した結果のディジタル数値を、次のＡ／Ｄ変換が完了するまで保持して出力を続ける。
【００１２】
図１４は、負荷のモータ１を高速回転（１）、中速回転（２）、低速回転（３）させた場合におけるトランジスタＱ１のドレイン−接地間電圧（モータ１の印加電圧）波形（ａ）と、減算回路２２の出力電圧（トランジスタＱ１のソース−ドレイン間電圧Ｖsd）波形（ｂ）を、それぞれ１パルス周期分だけ示したものである。図１４の（ａ）に示すように、ドレイン−接地間電圧Ｖsdが“ High"レベルとなるパルス幅は、低速になるほど狭くなる。一方、減算回路２２の出力であるトランジスタＱ１のソース−ドレイン間電圧Ｖsdの波形は、図１４の（ｂ）に示すように、トランジスタＱ１がＯＮ動作を開始した瞬間から低下を始め、最終的に数百ｍＶの低電圧値まで低下する。反対にトランジスタＱ１がＯＦＦした場合には、上昇してほぼ電源電圧Ｖddに等しい値まで戻る。
【００１３】
過電流判定を正確に行うためには、減算回路２２の出力が数百ｍＶの低い値にある期間の電圧、即ち、トランジスタＱ１が完全にＯＮ状態にある期間におけるソース−ドレイン間電圧ＶsdをサンプリングしＡ／Ｄ変換する必要がある。ここで、減算回路２２の出力が、トランジスタＱ１のＯＮ時の最終的なソース−ドレイン間電圧Ｖsdに低下するまでには、図１４の（ｂ）の波形の立ち下がり部分に相当する時間遅れが存在する。この時間遅れは、トランジスタＱ１が完全にＯＮするまでの時間、即ち、トランジスタＱ１のソース−ドレイン間電圧Ｖsdが、ほぼ電源電圧Ｖddに等しい値から、数百ｍＶに低下するのに要する（換言すれば、ドレイン電圧Ｖdが、約−０．７Ｖからほぼ電源電圧Ｖddまで上昇するまでの時間）と、その電圧の変化が減算回路２２内で演算され出力に現れるまでに要する遅れ時間に起因する。
【００１４】
減算回路２２におけるこの応答遅れは、演算増幅器ＯＰ１のスルーレート（演算増幅器に方形波又は階段信号を入力した時に出力電圧が変化する割合の最大値。通常（Ｖ／μS）で表わされる。）によるものである。このような負荷駆動回路２に使用される演算増幅器ＯＰ１には、コスト低減のためそれほど高性能なものは採用されず、そのスルーレートはかなり小さい値である。従って、減算回路２２の入力の差電圧が、トランジスタＱ１のＯＮ動作により電源電圧Ｖdd付近から０Ｖ付近まで大きく減少する場合、減算回路２２の出力電圧が電源電圧Ｖdd付近から数百ｍＶの低電圧に低下するまでには相当の時間遅れが生ずる。
【００１５】
Ａ／Ｄ変換器２３によるサンプリングとＡ／Ｄ変換のタイミングは、この応答遅れが経過して出力が安定した後でなけれはならない。従って、図１４の（ｂ）の△印で示すように、トランジスタＱ１のドレイン電圧の立ち上がり開始の瞬間から相当遅れたタイミングとせざるを得ない。
【００１６】
このＡ／Ｄ変換のタイミングを相当に遅らせたとしても、モータ１を高速回転（１）、中速回転（２）動作させている場合には、問題は生じない。Ａ／Ｄ変換のタイミング時には、減算回路２２の出力電圧は既に、モータ電流（ドレイン電流）に対応したトランジスタＱ１のＯＮ時のソース−ドレイン間電圧Ｖsdonに安定しているからである。
【００１７】
しかし、モータ１を低速回転させる場合には問題が生ずる。低速回転時（図１４の（３））には、トランジスタＱ１のドレイン−接地間電圧が“ High"レベルを維持するパルス幅が減少する。このパルス幅が狭くなりすぎると、図中のＡの部分に示すように、減算回路２２の出力電圧は、トランジスタＱ１のＯＮ時のソース−ドレイン間電圧Ｖsdonにまで下がりきらないうちに、途中から上昇に転じてしまう。このような状況が生ずると、Ａ／Ｄ変換された結果は、本来のソース−ドレイン間電圧Ｖsdonではなく、それよりも高い数値となってしまう。このことは、実際に流れている負荷電流（ドレイン電流）よりも高い値の電流が流れていると判断されることを意味する。従って、その値を基にコンパレータ２４にて過電流検出しきい値電圧Ｖthと大小関係が判定されると、本来は正常に動作し、過電流が流れていないにも関わらず、過電流状態と誤って判定されてしまうという問題が生ずる。
【００１８】
【発明が解決しようとする課題】
本発明は、従来技術のこのような問題点を解決するためになされたもので、その目的は、単相ＤＣモータ、単相ヒータ等の単相負荷を、ＭＯＳトランジスタを用いてＰＷＭ電圧制御する場合において、ＭＯＳトランジスタのＯＮ時間が短いときでも、負荷電流（ＭＯＳトランジスタのドレイン電流）の過電流状態を正確に判定し、検出できる過電流検出回路を提供することにある。
【００１９】
【課題を解決するための手段】
前記目的を達成するための請求項１に記載の発明は、ＰＭＯＳトランジスタを出力段に用いたＰＷＭ電圧制御による単相負荷駆動回路の過電流検出回路であって、ソースを直流電源のプラス電圧出力側に接続し該プラス電圧出力側と該直流電源の接地されたマイナス電圧出力側との間に負荷と直列に接続した負荷駆動用ＰＭＯＳトランジスタと、ドレイン電圧切換回路と、前記ＰＭＯＳトランジスタのソース電圧から前記ドレイン電圧切換回路の出力電圧を減算する減算回路と、該減算回路の出力電圧をサンプリングしてＡ／Ｄ変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器の出力をディジタルな過電流検出しきい値電圧と比較するディジタル式のコンパレータとを備える。
【００２０】
前記ドレイン電圧切換回路は、前記ＰＭＯＳトランジスタのドレイン電圧が前記直流電源の出力電圧を分圧して作った基準電圧を越えた時に出力電圧が立ち上がるコンパレータ回路と、該コンパレータ回路の出力電圧の立ち上がりによりトリガされ一定幅の出力パルスを生成する単安定回路と、該単安定回路の出力電圧により駆動され前記出力パルスが生成されている期間中だけ導通する第１、第２のアナログスイッチ回路と、該出力パルスが生成されていない期間中だけ導通する第３のアナログスイッチ回路と、一端が接地されたコンデンサと、該コンデンサの充電電圧をバッファする非反転バッファ回路とを備える。
【００２１】
そして、前記コンデンサは、前記第２のアナログスイッチ回路の導通時には前記ドレイン電圧により充電を受け、該第２のアナログスイッチ回路の非導通時には充電された電圧を維持する。また前記ドレイン電圧切換回路の出力には、前記第１のアナログスイッチ回路の導通時には前記ドレイン電圧が出力され、前記第３のアナログスイッチ回路の導通時には前記非反転バッファ回路の出力電圧が出力されるように構成されている。
【００２２】
前記単安定回路の出力パルス幅は、前記ＰＭＯＳトランジスタのドレイン電圧が前記基準電圧を超えてから前記ＰＭＯＳトランジスタのゲートを駆動する最小パルス幅のＰＷＭ信号が終了する時点までの時間幅以下に設定され、また前記Ａ／Ｄ変換器によるサンプリングとＡ／Ｄ変換は、前記単安定回路の出力パルスが終了する直前に行なわれるように設定されている。このような構成の下で、前記Ａ／Ｄ変換器の出力電圧が前記過電流検出しきい値電圧を越えた時に過電流と判定することを特徴とする過電流検出回路である。
【００２３】
このような回路構成によれば、負荷を駆動するＰＭＯＳトランジスタの導通時のソース−ドレイン間電圧を算出して出力する減算回路の出力電圧が、ほぼ常に導通時のＰＭＯＳトランジスタのソース−ドレイン間飽和電圧に維持されて大きく振れることがない。このため、減算回路の出力電圧の導通時のソース−ドレイン間電圧への追随が、減算回路を構成する演算増幅器のスルーレートが小さい場合でも短時間でできる。従って、負荷をパルス幅の狭いＰＷＭ制御電圧で駆動する場合においても、過電流を正確に検出することができる。
【００２４】
また、請求項２に記載の発明は、請求項１に記載のＰＭＯＳトランジスタを出力段に用いたＰＷＭ電圧制御による単相負荷駆動回路の過電流検出回路において、前記ドレイン電圧切換回路の構成を、前記ＰＭＯＳトランジスタのドレイン電圧が前記直流電源の電圧を分圧して作った基準電圧を越えた時に出力電圧が立ち上がるコンパレータ回路と、該コンパレータ回路の出力電圧の立ち上がりによりトリガされ一定幅の出力パルスを生成する単安定回路と、該単安定回路の出力電圧により駆動され前記出力パルスが生成されている期間中だけ導通する第１のアナログスイッチ回路と、該出力パルスが生成されていない期間中だけ導通する第３のアナログスイッチ回路とを備えた構成に置き替え、更に、前記ドレイン電圧切換回路の出力には、前記第１のアナログスイッチ回路が導通した時には前記ドレイン電圧が出力され、前記第３のアナログスイッチ回路が導通した時には前記直流電源のプラス側電圧が出力されるように変更したことを特徴とする過電流検出回路である。
【００２５】
このような回路構成によれば、負荷を駆動するＰＭＯＳトランジスタの導通時のソース−ドレイン間電圧を算出して出力する減算回路の出力電圧が、導通時のＰＭＯＳトランジスタのソース−ドレイン間飽和電圧又は０Ｖに維持されて大きく振れることがない。このため、減算回路の出力電圧の導通時のソース−ドレイン間電圧への追随が、減算回路を構成する演算増幅器のスルーレートが小さい場合でも短時間でできる。従って、負荷をパルス幅の狭いＰＷＭ制御電圧で駆動する場合においても、過電流を正確に検出することができる。
【００２６】
また、請求項３に記載の発明は、ＮＭＯＳトランジスタを出力段に用いたＰＷＭ電圧制御による単相負荷駆動回路の過電流検出回路であって、ソースを直流電源の接地されたマイナス電圧出力側に接続し該マイナス電圧出力側と該直流電源のプラス電圧出力側との間に負荷と直列に接続した負荷駆動用ＮＭＯＳトランジスタと、ドレイン電圧切換回路と、該ドレイン電圧切換回路の出力電圧をサンプリングしてＡ／Ｄ変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器の出力をディジタルな過電流検出しきい値電圧と比較するディジタル式のコンパレータとを備える。
前記ドレイン電圧切換回路は、前記ＮＭＯＳトランジスタのドレイン電圧が前記直流電源の出力電圧を分圧して作った基準電圧を下回った時に出力電圧が立ち上がるコンパレータ回路と、該コンパレータ回路の出力電圧の立ち上がりによりトリガされ一定幅の出力パルスを生成する単安定回路と、該単安定回路の出力電圧により駆動され前記出力パルスが生成されている期間中だけ導通する第１、第２のアナログスイッチ回路と、該出力パルスが生成されていない期間中だけ導通する第３のアナログスイッチ回路と、一端が接地されたコンデンサと、該コンデンサの充電電圧をバッファする非反転バッファ回路とを備える。
【００２７】
そして、前記コンデンサは、前記第２のアナログスイッチ回路の導通時には前記ドレイン電圧により充電を受け、該第２のアナログスイッチ回路の非導通時には充電された電圧を維持する。また前記ドレイン電圧切換回路の出力には、前記第１のアナログスイッチ回路の導通時には前記ドレイン電圧が出力され、前記第３のアナログスイッチ回路の導通時には前記非反転バッファ回路の出力電圧が出力されるように構成されている。
【００２８】
前記単安定回路の出力パルス幅は、前記ＮＭＯＳトランジスタのドレイン電圧が前記基準電圧を下回ってから前記ＮＭＯＳトランジスタのゲートを駆動する最小パルス幅のＰＷＭ信号が終了する時点までの時間幅以下に設定され、また前記Ａ／Ｄ変換器によるサンプリングとＡ／Ｄ変換は、前記単安定回路の出力パルスが終了する直前に行なわれるように設定されている。このような構成の下で、前記Ａ／Ｄ変換器の出力電圧が前記過電流検出しきい値電圧を越えた時に過電流と判定することを特徴とする過電流検出回路である。
【００２９】
本発明の構成は、負荷を直流電源側に、それを駆動するトランジスタを接地側に変えたのみで、基本的に請求項１に記載の発明と同じ構成となっている。また、請求項１に記載の構成で存在した減算回路を不要としている。従って、減算回路のスルーレートの影響がなくなり、負荷をパルス幅の狭いＰＷＭ制御電圧で駆動する場合においても、過電流を正確に検出することができる。
【００３０】
また、請求項４に記載の発明は、請求項３に記載のＮＭＯＳトランジスタを出力段に用いたＰＷＭ電圧制御による単相負荷駆動回路の過電流検出回路において、前記ドレイン電圧切換回路の構成を、前記ＮＭＯＳトランジスタのドレイン電圧が前記直流電源の出力電圧を分圧して作った基準電圧を下回った時に出力電圧が立ち上がるコンパレータ回路と、該コンパレータ回路の出力電圧の立ち上がりによりトリガされて一定幅の出力パルスを生成する単安定回路と、該単安定回路の出力電圧により駆動され前記出力パルスが生成されている期間中だけ導通する第１のアナログスイッチ回路と、該出力パルスが生成されていない期間中だけ導通する第３のアナログスイッチ回路とを備えた構成に置き替え、更に、前記ドレイン電圧切換回路の出力には、前記第１のアナログスイッチ回路が導通した時には前記ドレイン電圧が出力され、前記第３のアナログスイッチ回路が導通した時には接地電位が出力されるように変更したことを特徴とする過電流検出回路である。
【００３１】
本発明の構成は、負荷を直流電源側に、それを駆動するトランジスタを接地側に変えたのみで、基本的に請求項２に記載の発明と同じ構成となっている。また、請求項２に記載の構成で存在した減算回路を不要としている。従って、減算回路のスルーレートの影響がなくなり、負荷をパルス幅の狭いＰＷＭ制御電圧で駆動する場合においても、過電流を正確に検出することができる。
【００３２】
また、請求項５に記載の発明は、請求項１に記載のＰＭＯＳトランジスタを出力段に用いたＰＷＭ電圧制御による単相負荷駆動回路の過電流検出回路において、前記Ａ／Ｄ変換器とディジタル式のコンパレータに代えて、前記減算回路の出力電圧をアナログの過電流検出しきい値電圧と比較するアナログ式のコンパレータを設け、前記減算回路の出力電圧が前記過電流検出しきい値電圧を越えた時に過電流と判定することを特徴とする過電流検出回路である。
【００３３】
本発明の構成が、請求項１に記載の発明の構成と異なる点は、基本的には過電流検出しきい値電圧と検出したトランジスタのソース−ドレイン間電圧との比較をディジタル式からアナログ式に変更した点のみである。従って、請求項１に記載の発明の効果と同様に、負荷をパルス幅の狭いＰＷＭ制御電圧で駆動する場合においても、過電流を正確に検出することができる。
【００３４】
また、請求項６に記載の発明は、請求項３に記載のＮＭＯＳトランジスタを出力段に用いたＰＷＭ電圧制御による単相負荷駆動回路の過電流検出回路において、前記Ａ／Ｄ変換器とディジタル式のコンパレータに代えて、前記ドレイン電圧切換回路の出力電圧をアナログの過電流検出しきい値電圧と比較するアナログ式のコンパレータを設け、前記ドレイン電圧切換回路の出力電圧が前記過電流検出しきい値電圧を越えたときに過電流と判定することを特徴とする過電流検出回路である。
【００３５】
本発明の構成が、請求項３に記載の発明の構成と異なる点は、基本的には過電流検出しきい値電圧と検出したトランジスタのソース−ドレイン間電圧との比較をディジタル式からアナログ式に変更した点のみである。従って、請求項３に記載の発明の効果と同様に、負荷をパルス幅の狭いＰＷＭ制御電圧で駆動する場合においても、過電流を正確に検出することができる。
【００３６】
また、請求項７に記載の発明は、請求項１に記載のＰＭＯＳトランジスタを出力段に用いたＰＷＭ電圧制御による単相負荷駆動回路の過電流検出回路において、前記Ａ／Ｄ変換器によるサンプリングとＡ／Ｄ変換とを、前記単安定回路の出力パルスが終了する直前に行なうことに代えて、前記出力パルスが生成されていない期間中に行なうように変更したことを特徴とする過電流検出回路である。
【００３７】
単安定回路の出力パルスが生成されていない期間中、前記Ａ／Ｄ変換器の入力には、一旦前記コンデンサに充電保持された前記ＰＭＯＳトランジスタのソース−ドレイン間飽和電圧が入力されている。従って、単安定回路の出力パルスが生成されていない期間中にＡ／Ｄ変換を実施しても、過電流検出を行なうことができる。
【００３８】
また、請求項８に記載の発明は、請求項３に記載のＮＭＯＳトランジスタを出力段に用いたＰＷＭ電圧制御による単相負荷駆動回路の過電流検出回路において、前記Ａ／Ｄ変換器によるサンプリングとＡ／Ｄ変換とを、前記単安定回路の出力パルスが終了する直前に行なうことに代えて、前記出力パルスが生成されていない期間中に行なうように変更したことを特徴とする過電流検出回路である。
【００３９】
単安定回路の出力パルスが生成されていない期間中、前記Ａ／Ｄ変換器の入力には、一旦前記コンデンサに充電保持された前記ＮＭＯＳトランジスタのソース−ドレイン間飽和電圧が入力されている。従って、単安定回路の出力パルスが生成されていない期間中にＡ／Ｄ変換を実施しても、過電流検出を行なうことができる。
【００４０】
【発明の実施の形態】
（第１の実施形態） 図１〜図３を参照して、本発明の第１の実施形態を説明する。図１に示す本実施形態の負荷駆動回路２ａは、前述した従来の電気的構成（図１３）の負荷駆動回路２の中に、新たにドレイン電圧切換回路２６を追加したものである。この追加したドレイン電圧切換回路２６以外の回路部分は同じであり、それらの動作も同じである。従って、同一部分には同一符号を付してその説明を繰り返さない。
【００４１】
以下、新たに追加したドレイン電圧切換回路２６について、その回路構成と動作を図２を参照して説明する。ドレイン電圧切換回路２６は、４個の相互接続ノードＮＶdd、ＮＶee、ＮＶd、ＮＶoを備える。ノードＮＶddは、直流電源電圧Ｖddの供給を受ける。ノードＮＶeeは接地される。ノードＮＶdは、トランジスタＱ１のドレインに接続され、そのドレイン電圧Ｖdが入力される。ノードＮＶoはドレイン電圧切換回路２６の出力端子であり、次段の減算回路２２のマイナス側入力端子Ｔ２に接続される。
【００４２】
また、ドレイン電圧切換回路２６は、分圧抵抗Ｒ５、Ｒ６、コンパレータ回路２７、単安定回路２８、３個のアナログスイッチ回路ＳＷ１、ＳＷ２、ＳＷ３、高インピーダンスの非反転バッファ回路２９、コンデンサＣ１を備えて構成されている。分圧抵抗Ｒ５とＲ６は、ノードＮＶddとＮＶeeの間に直列に接続され、電源電圧Ｖddを分圧して基準電圧Ｖdthを作り出し、コンパレータ回路２７内の演算増幅器ＯＰ２の反転入力端子に供給する。
【００４３】
コンパレータ回路２７は、演算増幅器ＯＰ２、入力抵抗Ｒ７、帰還抵抗Ｒ８とにより構成される。入力抵抗Ｒ７は、演算増幅器ＯＰ２の非反転入力端子とノードＮＶdとの間に接続され、帰還抵抗Ｒ８は演算増幅器ＯＰ２の出力端子と非反転入力端子との間に接続される。出力電圧が帰還抵抗Ｒ８を介して非反転入力端子に帰還されていることにより、このコンパレータ回路２７はヒステリシスを有する。コンパレータ回路２７の出力が“ Low "レベルから“ High"レベルに反転する時のノードＮＶdにおけるしきい値電圧をＶ＋、“ Low "レベルに反転する時のしきい値電圧をＶ−とする。
【００４４】
コンパレータ回路２７の出力は、単安定回路２８のトリガ入力端子に接続されている。ノードＮＶdのドレイン電圧Ｖdが、しきい値電圧Ｖ＋を越えた瞬間に、コンパレータ回路２７の出力電圧は、“ Low "レベルから“ High"レベルに反転して、単安定回路２８をトリガする。トリガされた単安定回路２８は、その回路定数で決まる一定幅のパルスを１個出力する。
【００４５】
単安定回路２８の出力パルス信号は、アナログスイッチＳＷ１、ＳＷ２、ＳＷ３の各ＯＮ／ＯＦＦ制御入力端子Ｔ１c、Ｔ２c、Ｔ３cに供給される。アナログスイッチ回路ＳＷ１、ＳＷ２は、それぞれ並列接続されたＰＭＯＳトランジスタとＮＭＯＳトランジスタと１個のインバータとによって構成されている。各ＯＮ／ＯＦＦ制御入力端子Ｔ１c、Ｔ２cに“ High"レベル信号が印加されると、並列接続されたＭＯＳトランジスタのドレイン−ソース間（入出力端子Ｔ１i−Ｔ１o間、Ｔ２i−Ｔ２o間）が導通状態となる。反対に“ Low "レベル信号が印加された場合には非導通状態となる。即ち、ドレイン−ソース間がアナログスイッチとして機能する。アナログスイッチＳＷ３は、ＯＮ／ＯＦＦ制御入力端子Ｔ３cの後に、インバータが更に１個追加されている。これにより、ＯＮ／ＯＦＦ制御入力端子Ｔ３cに“ Low "レベル信号が印加された場合に導通、“ High"レベル信号が印加された場合に非導通となるアナログスイッチとして機能する。
【００４６】
アナログスイッチ回路ＳＷ１、ＳＷ２の入力端子Ｔ１i、Ｔ２iは、共にノードＮＶdに接続され、ドレイン電圧Ｖdが供給されている。アナログスイッチ回路ＳＷ２の出力端子Ｔ２oは、コンデンサＣ１と非反転バッファ２９内の演算増幅器ＯＰ３の非反転入力端子に接続されている。コンデンサＣ１の他端は、接地ノードＮＶeeに接続されている。非反転バッファ２９の出力は、アナログスイッチ回路ＳＷ３の入力端子Ｔ３iに接続される。演算増幅器ＯＰ３の入力インピーダンスは高くしてあるため、アナログスイッチ回路ＳＷ３の入力端子Ｔ３iには、コンデンサＣ１の充電電圧に等しい電圧が印加されている。アナログスイッチ回路ＳＷ１、ＳＷ３の出力端子Ｔ１o、Ｔ３oは、共にドレイン電圧切換回路２６の出力端子であるノードＮＶoに接続されている。
【００４７】
このように構成されていることにより、結局、単安定回路２８の出力電圧が“ High"レベルにある時には、アナログスイッチ回路ＳＷ１とＳＷ２は導通、ＳＷ３は非導通となる。この時、ドレイン電圧切換回路２６の出力ノードＮＶoには、トランジスタＱ１のドレイン電圧Ｖdが出力される。また、この間、コンデンサＣ１は、ドレイン電圧Ｖdによる充電を受ける。コンデンサＣ１の容量は小さくしてあるので、その充電電圧はドレイン電圧Ｖdに瞬時に追随する。
【００４８】
反対に、単安定回路２８の出力電圧が“ Low "レベルにある時には、アナログスイッチ回路ＳＷ１、ＳＷ２は非導通、ＳＷ３は導通状態となる。この状態ではコンデンサＣ１は、充電も放電もせず、アナログスイッチ回路ＳＷ２が非導通になる直前の充電電圧を維持する。アナログスイッチ回路ＳＷ３が導通するため、ドレイン電圧切換回路２６の出力ノードＮＶoの電圧は、コンデンサＣ１の充電電圧と等しくなる。
【００４９】
次に、このような図１、図２に示した回路構成の下で、一例として単相ＤＣモータ１をＰＷＭ制御された電圧で駆動した場合における過電流検出の動作を、図３に示すモータ１の高速回転時（１）、中速回転時（２）、低速回転時（３）の各部電圧波形を参照しながら説明する。なお、図３はそれぞれの回転速度における１サイクル分の波形のみを示したものである。
【００５０】
トランジスタＱ１がＯＦＦ状態からＯＮ状態に移る場合を説明する。トランジスタＱ１がＯＮ動作を始めると、そのドレイン電圧Ｖdは、−０．７Ｖ付近から電源電圧Ｖddに向けて急速に上昇する（トランジスタＱ１がＯＦＦ時にも、モータ１は慣性で回転しているので、フライホイールダイオードＤ１によりトランジスタＱ１のドレイン電圧は約−０．７Ｖになっている。）。ドレイン電圧Ｖdがコンパレータ回路２７のしきい値電圧Ｖ＋を越えた瞬間、コンパレータ回路２７の出力が“ High"レベルに立ち上がり、それにより単安定回路２８がトリガされてその出力に“ High"レベルのパルスを発生させる（図３の（ｃ））。
【００５１】
単安定回路２８の出力に“ High"レベルパルスが発生している間は、先に説明したように、ドレイン電圧切換回路２６の出力ノードＮＶoには、トランジスタＱ１のドレイン電圧Ｖdがそのまま出力される。その出力電圧波形は、図３の（ｅ）の波形中の単安定回路２８の出力電圧が“ High"レベルにある期間中の波形、即ち、下向きのスパイク状の電圧波形となる。その電圧波形は、次段の減算回路２２のマイナス側入力端子Ｔ２に入力される。減算回路２２のプラス側入力端子Ｔ１には、電源電圧Ｖdd、即ち、トランジスタＱ１のソース電圧が印加されているので、減算回路２２の出力には、トランジスタＱ１のソース−ドレイン間電圧Ｖsdが出力される。
【００５２】
ところで、後で説明するように、単安定回路２８がトリガされる直前のコンデンサＣ１の充電電圧は、トランジスタＱ１のＯＮ時のソース−ドレイン間電圧Ｖdsonに等しくなっている。そして、その電圧がドレイン電圧切換回路２６の出力ノードＮＶoを介して減算回路２２のマイナス側入力端子Ｔ２に印加されている。従って、単安定回路２８がトリガされる直前には、減算回路２２の出力電圧Ｖsdは、トランジスタＱ１のＯＮ時のソース−ドレイン間電圧Ｖdsonに等しくなっている。
【００５３】
これらのことから、トランジスタＱ１のドレイン電圧Ｖdが、コンパレータ回路２７のしきい値電圧Ｖ＋を越えた瞬間に、減算回路２２の出力電圧Ｖsdは、図３の（ｆ）に示す波形中の単安定回路２８の出力電圧が“ High"レベルである期間中の波形のように、電源電圧Ｖddからコンパレータ回路２７のしきい値電圧Ｖ＋を引いた値まで瞬時に上昇する（減算回路２２中の演算増幅器ＯＰ１のスルーレートは、ここでは無限大と仮定する）。
【００５４】
そして、トランジスタＱ１のドレイン電圧Ｖdが更に上昇するに従って、減算回路２２の出力電圧Ｖsdは、逆に図３の（ｆ）に示すように下降する。トランジスタＱ１のドレイン電圧Ｖdは、最終的には電源電圧Ｖddから、トランジスタＱ１のＯＮ時ドレイン電流に対応したソース−ドレイン間飽和電圧Ｖsdonを引いた値まで上昇して飽和する。この時の減算回路２２の出力電圧Ｖsdは、トランジスタＱ１のソース−ドレイン間電圧Ｖsdonに等しくなる。このような動作により、減算回路２２の出力電圧Ｖsdの波形は、図３の（ｆ）に示すような上向きのスパイク状波形となる。
【００５５】
トランジスタＱ１の過電流検出は、減算回路２２の出力電圧Ｖsdが、ドレイン電流に対応したソース−ドレイン間電圧Ｖsdonに飽和した以降に、Ａ／Ｄ変換器２３にてサンプリングしてＡ／Ｄ変換し、その値をディジタル式のコンパレータ２４にて、過電流検出しきい値電圧Ｖthと比較することで行なう。過電流検出しきい値電圧Ｖthの値は、使用するトランジスタＱ１の定格から決まる値を予め制御部２５に記憶させておき、コンパレータ２４に供給する。
【００５６】
判定結果は、コンパレータ２４から制御部２５に伝達される。過電流と判定された場合には、制御部２５はＰＷＭ信号発生回路２１にトランジスタＱ１のＯＮデューティ比をゼロにするように指令を出す。その信号を受けたＰＷＭ信号発生回路２１は、トランジスタＱ１のゲートを操作してＯＦＦさせ、過電流による破壊から保護する。
【００５７】
以上の動作の中で問題になるのは、Ａ／Ｄ変換器２３による減算回路２２の出力電圧ＶsdのサンプリングとＡ／Ｄ変換のタイミングである。先にも述べたのように、このサンプリングとＡ／Ｄ変換は、減算回路２２の出力電圧Ｖsdが、トランジスタＱ１のソース−ドレイン間電圧Ｖsdonに飽和している時期に行なうのが適当である。そのように行なうためには、このタイミングはあまり遅らせることができない。モータ１を低速回転で駆動している場合には、図３の低速回転時（３）の波形に示すように、トランジスタＱ１のドレイン電圧Ｖdは、短時間で下降を始めるからである。
【００５８】
このことから単安定回路２８の出力パルス幅は、モータ１が最低速で駆動されている状態において、トランジスタＱ１のドレイン電圧Ｖdがコンパレータ回路２７のしきい値電圧Ｖ＋を越えてから、トランジスタＱ１をＯＮさせるためにそのゲートに加えられるＰＷＭパルスの終了するまでの時間幅以内に設定しておく必要がある。そして、Ａ／Ｄ変換器２３によるサンプリングとＡ／Ｄ変換のタイミングは、図３の（ｆ）の中の△印で示したように、単安定回路２８の出力パルスが終了する直前に設定する。このＡ／Ｄ変換器２３のサンプリングのタイミングは、単安定回路２８の出力パルスの立ち上がりを基準として作りだすことができる。
【００５９】
このように単安定回路２８のパルス幅と、Ａ／Ｄ変換器２３のサンプリング及びＡ／Ｄ変換のタイミングを設定しておくことで、モータ１が最低速で駆動されている場合においても、トランジスタＱ１のドレイン電流が過電流か否かを正確に検出することができる。
【００６０】
ここで、再度、減算回路２２の出力電圧Ｖsdの波形の説明に戻る。図３の（ｆ）に示した波形は、減算回路２２内の演算増幅器ＯＰ１のスルーレートが無限大と仮定した場合の波形であった。しかし実際には、演算増幅器ＯＰ１のスルーレートは、トランジスタＱ１のＯＮ立ち上がり時間、即ち、図３の（ａ）に示すドレイン電圧Ｖdの立ち上がり速度との比較で考えると、比較的小さい値（遅い立ち上がりとなる値）である。従って、図３の（ｆ）に示すような鋭いスパイク波形は実際には現れず、低い山形波形となる。このため、出力電圧Ｖsdは大きく振れる（変化する）ことはなく、速やかに最終値であるトランジスタＱ１のソース−ドレイン間電圧Ｖsdonに収束する。スルーレートの値が小さい程、波形のピークは低くなるので、従来回路の図１３の場合とは反対にスルーレートの値が小さい程タイミングがとり易く、モータ１の低速回転時における過電流検出に好都合といえる。
【００６１】
次にコンデンサＣ１の充電波形について説明する。単安定回路２８がパルスを出力している間は、アナログスイッチ回路ＳＷ２が導通し、コンデンサＣ１はトランジスタＱ１のドレイン電圧Ｖdにより充電される。コンデンサＣ１の容量は小さい値にしてあり、一方、トランジスタＱ１の電流駆動能力は大であるので、コンデンサＣ１は瞬時に充電され、その充電電圧はトランジスタＱ１のドレイン電圧Ｖdに追随する。従って、その充電電圧波形は、単安定回路２８が出力パルスを発生した瞬間には、図３の（ｄ）に示すように、小さな下向きのスパイクを生ずるが、ドレイン電圧Ｖdが飽和すると同時にその充電電圧も同じ電圧に飽和する波形となる。
【００６２】
単安定回路２８がパルスを発生していない期間においては、アナログスイッチ回路ＳＷ２は非導通となり、コンデンサＣ１はトランジスタＱ１の導通時のドレイン電圧を保持する。その波形は図３の（ｄ）に示すような波形となり、その充電電圧は非反転バッファ回路２９でバッファされる。その電圧は、単安定回路２８がパルスを発生していない期間には、アナログスイッチ回路ＳＷ３が導通するため、出力ノードＮＶoを通って減算回路２２のマイナス側入力端子Ｔ２に入力される。従って、先に述べたように、単安定回路２８がパルスを発生する直前には、減算回路２２の出力は、トランジスタＱ１のソース−ドレイン間飽和電圧Ｖsdonに維持されていることになる。
【００６３】
以上、説明したように、本実施形態の回路構成によれば、トランジスタＱ１の導通時のソース−ドレイン間電圧Ｖsdonを演算する減算回路２２の出力電圧Ｖsdが、ほぼ常にＶsdonのままで大きく振れることがない。このため、減算回路２２の出力電圧の導通時のソース−ドレイン間電圧Ｖsdonへの追随が、減算回路２２内の演算増幅器ＯＰ１のスルーレートが小さい場合でも短時間でできる。これらのことから、モータ１を低速回転させた時においても、過電流を正確に検出することができる。
【００６４】
（第２の実施形態） 図１、図４、図５を参照して、本発明の第２の実施形態について説明する。本実施形態の電気的構成は、図１と図４に示した回路により構成される。即ち、図１中のドレイン電圧切換回路２６として、図４に示したドレイン電圧切換回路２６ａを使用しており、この点のみが第１の実施形態と異なる。
【００６５】
図４に示したドレイン電圧切換回路２６ａが、第１の実施形態で採用した図２のドレイン電圧切換回路２６と異なる点は、図２のドレイン電圧切換回路２６に存在したアナログスイッチ回路ＳＷ２、コンデンサＣ１、非反転バッファ回路２９を無くした点と、第３のアナログスイッチ回路の入力端子Ｔ３iをノードＮＶddに接続して直流電源電圧Ｖddを入力した点にある。それ以外の回路部分は同じであるので、同一部分には同一符号が付してある。
【００６６】
動作的には、図２のドレイン電圧切換回路２６では、単安定回路２８がパルスを出力していない間には、コンデンサＣ１の充電電圧が出力ノードＮＶoに出力されていたのに対し、図４のドレイン電圧切換回路２６ａでは、代わりに直流電源電圧Ｖddが出力される点のみが異なる。
【００６７】
次に、このような図１、図４に示した回路構成の下で、負荷モータ１をＰＷＭ制御された電圧で駆動する場合における過電流検出の動作を、図５に示した本実施形態における各部電圧波形を、第１の実施形態の場合の電圧波形である図３と比較しながら説明する。まず、トランジスタＱ１のドレイン電圧波形（ａ）、コンパレータ回路２７の出力電圧波形（ｂ）、単安定回路２８の出力電圧波形（ｃ）については、図５の波形は図３の波形と同じである。
【００６８】
次に、ドレイン電圧切換回路２６ａの出力電圧波形（図５の（ｅ））については、単安定回路２８の出力が“ Low "レベルであるときの電圧値が異なる。本実施形態の場合には、単安定回路２８の出力が“ Low "レベルにある時には、電源電圧Ｖddが出力される。単安定回路２８がパルスを出力している間については、本実施形態のドレイン電圧切換回路２６ａの動作は、第１の実施形態の場合と同じなので、その間におけるドレイン電圧切換回路２６ａの出力電圧波形（図５の（ｅ））は第１の実施形態の場合（図３の（ｅ））と同じとなる。
【００６９】
このような電圧波形がドレイン電圧切換回路２６ａから出力され、次段の減算回路２２のマイナス側入力端子Ｔ２に入力されるので、減算回路２２の出力電圧Ｖsdは、単安定回路２８の出力が“ Low "レベルにある間は０Ｖとなり、第１の実施形態と異なる（図５の（ｆ））（第１の実施形態の場合は、トランジスタＱ１のドレイン電流に対応したソース−ドレイン間電圧Ｖsdonである。）。単安定回路２８から出力パルスが出ている間の波形は同じである。従って、本実施形態の場合の減算回路２２の出力電圧波形は、図５の（ｆ）に示すようになる。
【００７０】
Ａ／Ｄ変換器２３によるサンプリングとＡ／Ｄ変換のタイミングは、第１の実施形態の場合と同様に、図５の（ｆ）の中の△印で示したように、単安定回路２８の出力パルスが終了する直前に設定する。このサンプリングタイミングにおいては、減算回路２２の出力電圧は、トランジスタＱ１にドレイン電流が流れている時のソース−ドレイン間電圧Ｖsdonに維持されているので、その値をＡ／Ｄ変換した値Ｖsddを過電流検出しきい値電圧Ｖthとコンパレータ２４にて比較することによって、過電流の判定を行なうことができる。
【００７１】
本実施形態の場合も、第１の実施形態の場合と同様に、モータ１を駆動するトランジスタＱ１の導通時のソース−ドレイン間電圧Ｖsdonを演算する減算回路２２の出力電圧Ｖsdが、０Ｖ又はＶsdonといった低い値に維持され、従来回路の場合（図１４の（ｂ））のように大きく振れることがない。従って、減算回路２２の出力電圧のソース−ドレイン間電圧Ｖsdonへの収束が、減算回路２２内の演算増幅器ＯＰ１のスルーレートが小さい場合でも短時間でできる。これらのことから、モータ１を低速回転させた場合においても過電流を正確に検出することができる。
【００７２】
（第３の実施形態） 図６〜図８を参照して、本発明の第３の実施形態について説明する。本実施形態の電気的構成は、図６と図７に示した回路により構成される。本実施形態は、負荷であるモータ１を直流電源のプラス出力側に接続し、駆動トランジスタＱ２をモータ１と接地Ｖeeとの間に接続する回路構成に対応したものである。
【００７３】
図６に示す過電流検出機能付きの負荷駆動回路２ｂは、第１、第２の実施形態で使用した図１の負荷駆動回路２ａと比べると、減算回路２２がなくなっており、Ａ／Ｄ変換器２３はドレイン電圧切換回路２６cの出力ノードＮＶoの電圧Ｖdsを直接にサンプリングしてＡ／Ｄ変換する。このサンプリング時には、ドレイン電圧切換回路２６cの出力ノードＮＶoには、後で説明するようにトランジスタＱ２のドレイン−ソース間電圧Ｖdsが出力されている。また、負荷を駆動するトランジスタは、図１ではＰＭＯＳトランジスタＱ１であったのに対し、本実施形態の図６ではＮＭＯＳトランジスタＱ２を使用している。ドレイン電圧切換回路２６cの入力ノードＮＶｄには、そのＮＭＯＳトランジスタＱ２のドレイン電圧Ｖdが入力される。
【００７４】
図７に、そのドレイン電圧切換回路２６cの回路構成を示す。この回路２６cが、第１の実施形態の図２のドレイン電圧切換回路２６と異なる点は、コンパレータ回路２７をコンパレータ回路２７ａに置き替えた点のみである。コンパレータ回路２７ａの演算増幅器ＯＰ２の反転入力端子は、入力ノードＮＶdに接続され、トランジスタＱ２のドレイン電圧Ｖdが入力される。また、非反転入力端子には、直流電源電圧Ｖddを分圧抵抗Ｒ５とＲ６で分圧した基準電圧Ｖdthが入力されている。演算増幅器ＯＰ２の出力端子と非反転入力端子との間に帰還抵抗Ｒ８が接続されていることにより、このコンパレータ回路２７ａもヒステリシスを有する。
【００７５】
このドレイン電圧切換回路２６cの動作時の各部の波形を図８に示す。ドレイン電圧Ｖdが演算増幅器ＯＰ２の反転入力端子に入力されていることにより、トランジスタＱ２のドレイン電圧Ｖdが、コンパレータ回路２７ａのしきい値電圧Ｖ−より低くなった瞬間に、コンパレータ回路２７ａの出力が立ち上がる。これにより単安定回路２８はトリガされ、出力にパルスを発生させる。
【００７６】
単安定回路２８がパルスを発生している期間中においては、アナログスイッチ回路ＳＷ１が導通して、出力ノードＮＶoにはトランジスタＱ２のドレイン−ソース間電圧Ｖdsが出力される（図８の（ｅ））。また、この期間にはアナログスイッチ回路ＳＷ２も導通して、コンデンサＣ１はトランジスタＱ２のドレイン−ソース間飽和電圧Ｖdsonに充電される（図８の（ｄ））。
【００７７】
単安定回路２８の出力が“ Low "レベルに戻ると、アナログスイッチ回路ＳＷ１、ＳＷ２は非導通となり、アナログスイッチ回路ＳＷ３が反対に導通してコンデンサＣ１に充電されていたトランジスタＱ２のドレイン−ソース間飽和電圧Ｖdsonが出力ノードＮＶoに出力される（図８の（ｅ））。このような動作により、ドレイン電圧切換回路２６cの出力電圧波形（図８の（ｅ））は、第１の実施形態の減算回路２２の出力電圧波形（図３の（ｆ））と同じ波形となる。
【００７８】
従って、第１の実施形態の場合と同様の考えで、単安定回路２８の出力パルス幅を、モータ１が最低速で駆動されている状態において、トランジスタＱ２のドレイン電圧Ｖdがコンパレータ回路２７ａのしきい値電圧Ｖ−以下になってから、トランジスタＱ２をＯＮさせるためにそのゲートに加えられるＰＷＭパルスの終了するまでの時間幅以内に設定する。そして、Ａ／Ｄ変換器２３によるサンプリングとＡ／Ｄ変換のタイミングは、第１の実施形態と同様、図８の（ｅ）の中の△印で示したように、単安定回路２８の出力パルスが終了する直前になるように、単安定回路２８の出力パルスの立ち上がりを基準にタイミングを作りだす。このように単安定回路２８のパルス幅と、Ａ／Ｄ変換器２３のサンプリングとＡ／Ｄ変換のタイミングを設定しておくことで、モータ１が最低速で駆動されている場合においても、トランジスタＱ２のドレイン電流が過電流か否かを検出することができる。
【００７９】
図８の（ｅ）のドレイン電圧切換回路２６cの波形中の上向きのスパイク状波形は、トランジスタＱ２がコンパレータ回路２７ａのしきい値電圧Ｖ−以下になってから、トランジスタＱ２の導通時のドレイン−ソース間電圧Ｖdsonに飽和する間の波形に起因するものである。このスパイク状パルスの幅は極めて狭く、通常はコンパレータ回路２７ａの応答遅れ、単安定回路２８の起動遅れ、アナログスイッチ回路ＳＷ１の応答遅れ等のために殆ど消滅して現れない。また、第１の実施形態の図１の中で、スルーレートが問題となった減算回路２２も本実施形態では存在しない。これらのことから、本実施形態の回路構成によっても、モータ２を極めて低速回転させた場合まで過電流検出が可能となる。
【００８０】
（第４の実施形態） 図６、図９、図１０を参照して、本発明の第４の実施形態について説明する。本実施形態の電気的構成は、図６と図９に示した回路により構成される。本実施形態も第３の実施形態と同じく、負荷であるモータ１を直流電源のプラス側に接続し、駆動トランジスタＱ２をモータ１と接地Ｖeeとの間に接続する回路構成に対応したものである。
【００８１】
本実施形態の回路構成が第３の実施形態と異なる点は、ドレイン電圧切換回路２６cを、図９に示すドレイン電圧切換回路２６ｄに置き替えた点にある。また、図９のドレイン電圧切換回路２６ｄが、第２の実施形態の場合のドレイン電圧切換回路２６ａ（図４）と異なる点は、コンパレータ回路２７をコンパレータ回路２７ａに置き替えた点、及び第３のアナログスイッチ回路ＳＷ３の入力端子Ｔ３iを接地ノードＮＶeeに接続した点の２点である。この相違点の内、コンパレータ回路２７ａの構成と動作は、第３の実施形態で説明した通りである。
【００８２】
このドレイン電圧切換回路２６dの動作時の各部の波形を図１０に示す。トランジスタＱ２のドレイン電圧波形（ａ）、コンパレータ回路２７ａの出力電圧波形（ｂ）、単安定回路２８の出力電圧波形（ｃ）は、第３の実施形態の図８の対応する波形（ａ）、（ｂ）、（ｃ）と同じである。
【００８３】
ドレイン電圧切換回路２６dの出力電圧Ｖdsは、単安定回路２８が“ Low "レベルにある場合は０Ｖ、“ High"レベルにある場合は、トランジスタＱ２のドレイン−ソース間電圧となるので、図１０の（ｅ）に示すような波形になる。この波形は、第２の実施形態の場合の減算回路２２の出力電圧波形（図５の（ｆ））と同じである（減算回路２２の演算増幅器ＯＰ１のスルーレートが無限大と仮定した場合）。
【００８４】
従って、第３の実施形態の場合と同様に、単安定回路２８の出力パルス幅を、モータ１が最低速で駆動されている状態において、トランジスタＱ２のドレイン電圧Ｖdがコンパレータ回路２７ａのしきい値電圧Ｖ−以下になってから、トランジスタＱ２をＯＮさせるためにそのゲートに加えられるＰＷＭパルスの終了するまでの時間幅以内に設定する。そして、Ａ／Ｄ変換器２３によるサンプリングとＡ／Ｄ変換のタイミングも、図１０の（ｅ）の中の△印で示したように、単安定回路２８の出力パルスが終了する直前になるように、単安定回路２８の出力パルスの立ち上がりを基準に設定する。
【００８５】
このように単安定回路２８のパルス幅と、Ａ／Ｄ変換器２３のサンプリングとＡ／Ｄ変換のタイミングを設定しておくことで、モータ１が最低速で駆動されている場合においても、トランジスタＱ２のドレイン電流が過電流か否かを正確に検出することができる。
【００８６】
図１０の（ｅ）のドレイン電圧切換回路２６cの波形中の上向きのスパイク状波形は、トランジスタＱ２がコンパレータ回路２７ａのしきい値電圧Ｖ−以下になってから、トランジスタＱ２の導通時のドレイン−ソース間電圧Ｖdsonに飽和するまで波形である。このスパイク状パルスの幅は極めて狭く、第３の実施形態の中で述べたと同じ理由により、実際には殆ど消滅して現れない。また、第１、第２の実施形態の図１の中で、スルーレートが問題となった減算回路２２も存在しない。これらのことから、本実施形態の回路構成によっても、モータ２を極めて低速回転させた場合まで過電流検出が可能となる。
【００８７】
（第５の実施形態） 図１１を参照して、本発明の第５の実施形態について説明する。本実施形態の負荷駆動回路２ｃは、図１に示した第１の実施形態の負荷駆動回路２ａ中の最終的な過電流判定部を、ディジタル式からアナログ式に変更した回路である。図１中のＡ／Ｄ変換器２３、ディジタル式のコンパレータ２４による過電流判定部を、Ｄ／Ａ変換器３０とアナログ式のコンパレータ２４ａとからなる回路に置き替えてある。
【００８８】
過電流検出しきい値電圧Ｖthの値は、予めディジタル数値で制御部２５に記憶させておく。その過電流検出しきい値電圧ＶthがＤ／Ａ変換器３０にてアナログのしきい値電圧Ｖthに変換されて、コンパレータ２４ａのマイナス側入力端子に入力される。コンパレータ２４ａのプラス側入力端子には、減算回路２２の出力電圧Ｖsdが入力され、出力電圧Ｖsdの値がしきい値電圧Ｖthを上回った時にコンパレータ２４ａにより過電流と判定され、その信号が制御部２５に伝達される。
【００８９】
ドレイン電圧切換回路２６には、第１の実施形態の場合と同じ図２に示した回路２６を使用している。従って、減算回路２２の出力電圧Ｖsdの波形は、図３の（ｆ）に示した波形と同じである。第１の実施形態の説明の中で述べたように、図３の（ｆ）の波形中の鋭いスパイク状波形は、減算回路２２内の演算増幅器ＯＰ１のスルーレートの値が小さい場合には、殆ど消滅して現れない。仮に、スパイク状波形が残った場合には、減算回路２２の出力とコンパレータ２４ａのプラス入力端子との間に、簡単なローパスフィルタを挿入することで容易に消滅させることができる。従って、減算回路２２の出力電圧Ｖsdには、トランジスタＱ１にドレイン電流が流れた時のソース−ドレイン間飽和電圧Ｖsdonが常時出力されている。このため、その出力電圧Ｖsdをサンプリングすることなく、直接に過電流検出しきい値電圧Ｖthと比較することによっても過電流を検出することができる。
【００９０】
図２のドレイン電圧切換回路２６の設定条件として、第１の実施形態の場合と同じく、単安定回路２８の出力パルス幅を、モータ１が最低速で駆動されている状態において、トランジスタＱ１のドレイン電圧Ｖdがコンパレータ回路２７のしきい値電圧Ｖ＋を越えてから、トランジスタＱ１をＯＮさせるためにそのゲートに加えられるＰＷＭパルスの終了するまでの時間幅以内に設定する。且つ、その間にコンデンサＣ１が、トランジスタＱ１にドレイン電流が流れた時のソース−ドレイン間飽和電圧Ｖsdonに充電されるのに十分な時間幅以上であるように設定する。
【００９１】
このように単安定回路２８のパルス幅を設定しておけば、モータ１を最低速で駆動した場合においても、トランジスタＱ１のドレイン電流が過電流か否かを正確に検出することができる。
【００９２】
（第６の実施形態） 図１２を参照して、本発明の第６の実施形態について説明する。本実施形態の負荷駆動回路２ｄは、図６に示した第３の実施形態の負荷駆動回路２ｂ中の最終的な過電流判定部を、ディジタル式からアナログ式に変更した回路である。図６中のＡ／Ｄ変換器２３、ディジタル式のコンパレータ２４による過電流判定部は、Ｄ／Ａ変換器３０とアナログ式のコンパレータ２４ａとからなる回路に置き替えてある。
【００９３】
第５の実施形態の場合と同様に、過電流検出しきい値電圧Ｖthは、予めディジタル数値で制御部２５に記憶させておく。その過電流検出しきい値電圧ＶthはＤ／Ａ変換器３０にてアナログのしきい値電圧Ｖthに変換され、コンパレータ２４ａのマイナス側入力端子に入力される。コンパレータ２４ａのプラス側入力端子には、ドレイン電圧切換回路２６ｃの出力電圧Ｖsdが入力され、出力電圧Ｖsdがしきい値電圧Ｖthを上回った時にコンパレータ２４ａにより過電流と判定され、その信号が制御部２５に伝達される。
【００９４】
ドレイン電圧切換回路２６ｃには、第３の実施形態の場合と同じ図７に示した回路２６ｃを使用している。従って、ドレイン電圧切換回路２６ｃの出力電圧波形は、図８の（ｅ）に示した波形と同じである。波形中の鋭いスパイク状波形は、トランジスタＱ２のドレイン−ソース間電圧が、コンパレータ回路２７ａのしきい値電圧Ｖ−以下になってから、トランジスタＱ２のドレイン−ソース間電圧がＯＮ時電圧Ｖdsonに飽和するまでの波形によるものである。このパルス幅はトランジスタＱ２のスイッチング速度が速いために非常に狭い。従って、通常は、単安定回路２８がトリガされてから出力パルスが現れるまでの遅延時間、及びその後段のアナログスイッチ回路ＳＷ１の動作遅延時間等のために消滅してしまい、図８の（ｅ）の波形のような形で現れることは殆どない。図は、上記各遅延時間等をゼロと仮定した理想的場合を示した図である。仮に、このスパイク状波形が残るようなことがあった場合には、ドレイン電圧切換回路２６ｃの出力ノードＮＶoとコンパレータ２４ａの非反転入力端子間に簡単なローパスフィルタを挿入することで簡単に消滅させることができる。
【００９５】
従って、ドレイン電圧切換回路２６ｃの出力ノードＮＶoには、トランジスタＱ１にドレイン電流が流れた時のそのソース−ドレイン間飽和電圧Ｖdsonが常時出力されている。このことから、その出力電圧をサンプリングすることなく過電流しきい値電圧Ｖthと直接に比較することによっても過電流を検出することができる。
【００９６】
図１２のドレイン電圧切換回路２６ｃには、図７のドレイン電圧切換回路２６ｃを使用しているので、第３の実施形態の場合と同様に、単安定回路２８の出力パルス幅は、モータ１が最低速で駆動されている状態において、トランジスタＱ２のドレイン電圧Ｖdがコンパレータ回路２７ａのしきい値電圧Ｖ−以下になってから、トランジスタＱ２をＯＮさせるためにそのゲートに加えられるＰＷＭパルスの終了するまでの時間幅以内に設定する。且つ、その間にコンデンサＣ１が、トランジスタＱ２にドレイン電流が流れた時のそのドレイン−ソース間飽和電圧Ｖdsonに充電されるのに十分な時間幅以上であるように設定する。
【００９７】
このように単安定回路２８のパルス幅を設定しておくことで、モータ１が最低速で駆動されている場合においても、トランジスタＱ２のドレイン電流が過電流か否かを正確検出することができる。
【００９８】
（その他の実施形態） 請求項１ないし６に記載した発明は、上述した各実施形態に限定されるものではなく、これらの発明の範囲内で種々変形可能である。例えば、第１、第３の実施形態では、Ａ／Ｄ変換器２３によるサンプリングとＡ／Ｄ変換が、単安定回路２８が出力パルスを出力している間に行なわれるようにタイミングを設定した。しかし、これらの実施形態においては、単安定回路２８が出力パルスを出力していない間には、コンデンサＣ１に充電されたトランジスタＱ１あるいはＱ２の導通時のソース−ドレイン間飽和電圧Ｖsdonあるいはドレイン-ソース間飽和電圧ＶdsonがＡ／Ｄ変換器２３に入力されている。従って、単安定回路２８の出力が“ Low "レベルの時間帯にＡ／Ｄ変換器２３がサンプリングとＡ／Ｄ変換を実施し、その値を基に過電流判定を行なっても問題は生じない。但し、単安定回路２８の出力パルスが立ち上がった直後は、トランジスタＱ１、Ｑ２がＯＦＦからＯＮへの過渡状態にあるため、その時間帯は避けた方が良い。
【００９９】
また、第５、第６の実施形態では、過電流検出しきい値電圧Ｖthの値を制御部２５に予め記憶せておき、その数値をＤ／Ａ変換器３０にてアナログ値に変換して用いた。これに代わる方法として、負荷駆動回路２ｃ、２ｄに外部から直接にアナログの過電流しきい値電圧Ｖthを供給するようにしてもよい。
【図面の簡単な説明】
【図１】 本発明の第１、第２の実施形態に係る負荷駆動回路の電気的構成図である。
【図２】 本発明の第１、第５の実施形態に係るドレイン電圧切換回路の回路図である。
【図３】 本発明の第１の実施形態に係る各部の電圧波形図である。
【図４】 本発明の第２の実施形態に係るドレイン電圧切換回路の回路図である。
【図５】 本発明の第２の実施形態に係る各部の電圧波形図である。
【図６】 本発明の第３、第４の実施形態に係る負荷駆動回路の電気的構成図である。
【図７】 本発明の第３、第６の実施形態に係るドレイン電圧切換回路の回路図である。
【図８】 本発明の第３の実施形態に係る各部の電圧波形図である。
【図９】 本発明の第４の実施形態に係るドレイン電圧切換回路の回路図である。
【図１０】本発明の第４の実施形態に係る各部の電圧波形図である。
【図１１】 本発明の第５の実施形態に係る負荷駆動回路の電気的構成図である。
【図１２】 本発明の第６の実施形態に係る負荷駆動回路の電気的構成図である。
【図１３】 従来技術を示す図１相当図である。
【図１４】 従来技術を示す図１の回路の電圧波形図である。
【図１５】 ドレイン−ソース間電圧の測定により過電流を測定できることを説明する図である。
【符号の説明】
図面中、１は単相ＤＣモータ、２ａ、２ｂ、２ｃ、２ｄは単相負荷駆動回路、２１はＰＷＭ信号発生回路、２２は減算回路、２３はＡ／Ｄ変換回路、２４はディジタル式のコンパレータ、２４ａはアナログ式のコンパレータ、２５は制御部、２６、２６ａ、２６ｂ、２６ｃはドレイン電圧切換回路、２７、２７ａはコンパレータ回路、２８は単安定回路、２９は非反転バッファ回路、Ｃ１はコンデンサ、Ｄ１はダイオード、ＯＰ１、ＯＰ２、ＯＰ３は演算増幅器、Ｑ１は負荷駆動用ＰＭＯＳトランジスタ、Ｑ２は負荷駆動用ＮＭＯＳトランジスタ、ＳＷ１、ＳＷ２、ＳＷ３はアナログスイッチ回路、Ｖddは直流電源電圧、Ｖdthは基準電圧、Ｖeeは接地電位、Ｖthは過電流検出しきい値電圧を示す。
【発明の属する技術分野】
本発明は、ＭＯＳトランジスタを用いて単相負荷をＰＷＭ電圧制御する負荷駆動回路に使用する過電流検出回路に関する。
【０００２】
【従来の技術】
直流電源の出力端子間に、単相負荷とＭＯＳトランジスタとを直列接続し、ＭＯＳトランジスタをＰＷＭ信号によりＯＮ／ＯＦＦスイッチング動作させて負荷電流あるいは負荷電力を制御する負荷駆動回路が、単相ＤＣモータ駆動や単相ヒータの温度制御等に多用されている。これはＭＯＳトランジスタをＯＮ／ＯＦＦ動作させて制御するために電力損失が少なくて済むこと、およびＭＯＳトランジスタが電圧駆動型素子であるためゲート駆動回路の設計が比較的容易であること、大電流スイッチングが可能なこと等によるものである。反面、ＭＯＳトランジスタは半導体素子であるために過電流に弱い。従って、負荷駆動素子として使用する場合には、過電流検出による保護が必須とされている。
【０００３】
この過電流検出に際しては、ＰＷＭ駆動されるために出力電流波形がパルス状であること、及び大電流であるがため電流測定が難しい点が問題になる。普通には、電流通路にシャント抵抗を挿入して電流に比例する電圧を検出し、その値から過電流を検出方法が考えられる。しかし、シャント抵抗を挿入することは、流れる電流が大電流のため取り付けスペース、シャント抵抗費用等が問題となってあまり良い方法とはいえない。
【０００４】
これに代わる方法として、導通時におけるＭＯＳトランジスタのドレイン−ソース間電圧の値から過電流を検出する方法がある。この方法による従来の過電流検出回路とその動作と問題点について、図１３〜図１５を参照して説明する。後で説明する本発明の回路は、基本的にはこの図１３の回路に新たな回路を追加するものであるので、本従来回路の動作について少し詳しく説明しておく。
【０００５】
図１３はその電気的構成図で、一例として単相ＤＣモータ１を過電流検出機能付きの負荷駆動回路２によって駆動する場合の構成図である。ＰＭＯＳトランジスタＱ１は、ＰＷＭ信号発生回路２１が生成したＰＷＭ信号によりＯＮ／ＯＦＦスイッチング動作をする。それにより直流の電源電圧ＶddをＰＷＭ電圧制御した電圧がモータ１に印加され、モータ１は回転駆動される。
【０００６】
トランジスタＱ１をＯＮさせるためにゲートに印加されるソース−ゲート間電圧Ｖsgの値が十分に大きい場合、そのドレイン電流Ｉdとドレイン−ソース間電圧Ｖdsとの関係は、図１５のＩd−Ｖds曲線のようになる。直流電源電圧をＶddとし、負荷を抵抗と仮定した場合の負荷曲線を描くと、負荷抵抗値が大きい場合は図中の負荷曲線ａ、小さい場合は負荷曲線ｂとなり、動作点はそれぞれａ点、ｂ点となる。これら動作点における電流、電圧の値は、それぞれＩａ、ＶａとＩｂ、Ｖｂのようになる。即ち、負荷抵抗値が小さくて動作電流値が大きい程、ドレイン−ソース間電圧の絶対値|Ｖds|の値も大きくなる。従って、この導通時におけるドレイン−ソース間電圧の絶対値|Ｖds|の値を検出し、その値を所定のしきい値電圧と比較することで、ドレイン電流Ｉdが過電流領域にあるか否かを判定することができる。
【０００７】
図１３の従来回路では、トランジスタＱ１のソース及びドレインの電圧が、それぞれ減算回路２２のプラス側入力端子Ｔ１、マイナス側入力端子Ｔ２に印加され、出力にその電圧差であるソース−ドレイン間電圧Ｖsdが出力される。ここで、減算回路２２内のＯＰ１は演算増幅器、Ｒ１〜４は等しい値の抵抗である。
【０００８】
出力されたアナログのソース−ドレイン間電圧Ｖsdは、Ａ／Ｄ変換器２３に入力されてサンプリングされた後、ディジタル値に変換されディジタル式のコンパレータ２４に入力される。そして、制御部２５よりディジタル値で指定された所定の過電流判定しきい値電圧Ｖthと比較され、過電流状態か否か判定される。過電流判定しきい値電圧Ｖthの値は、予め制御部２５内に記憶されている。
【０００９】
コンパレータ２４により過電流状態と判定された場合には、その判定信号が制御部２５に送られる。制御部２５はその判定結果を受けて、ＰＷＭ信号発生回路２１に対してトランジスタＱ１のＯＮデューティ比をゼロにするよう指令を出す。ＰＷＭ信号発生回路２１は、その指令を受けて直ちにトランジスタＱ１のゲートに信号を送り、トランジスタＱ１をＯＦＦさせる。これによりトランジスタＱ１は、過電流による破壊を免れ保護される。
【００１０】
過電流状態との判定結果が出力されていない期間においては、制御部２５は、入力ノードＮＤＲを介して入力されるＯＮデューティ比ＤＲの値をＰＷＭ信号発生回路２１に伝達する。ＯＮデューティ比ＤＲの指令値は、通常は図示しないマイコン等からＰＷＭ変調されたシリアル信号の形で制御部２５に与えられる。ＰＷＭ信号発生回路２１は、伝達されたＯＮデューティ比ＤＲに一致するような所定周波数のＰＷＭパルスを生成してトランジスタＱ１のゲートを駆動し、ＯＮ／ＯＦＦのスイッチング動作をさせる。
【００１１】
以上説明した過電流判定の過程で問題になるのは、Ａ／Ｄ変換器２３が減算回路２２の出力をサンプリングしてＡ／Ｄ変換するタイミングである。負荷電流はＰＷＭ制御された電流であるため、Ａ／Ｄ変換のタイミングは、ＰＷＭ信号発生回路２１が出力するＰＷＭパルスの立ち上がりタイミングに何らかの形で同期している必要がある。このため、図１３中に図示はないが、Ａ／Ｄ変換器２３におけるサンプリングとＡ／Ｄ変換は、次に説明するように、ＰＷＭ信号発生回路２１の立ち上がりから微小な一定時間遅れたタイミングで実行されるようになっている。また、Ａ／Ｄ変換器２３は、Ａ／Ｄ変換した結果のディジタル数値を、次のＡ／Ｄ変換が完了するまで保持して出力を続ける。
【００１２】
図１４は、負荷のモータ１を高速回転（１）、中速回転（２）、低速回転（３）させた場合におけるトランジスタＱ１のドレイン−接地間電圧（モータ１の印加電圧）波形（ａ）と、減算回路２２の出力電圧（トランジスタＱ１のソース−ドレイン間電圧Ｖsd）波形（ｂ）を、それぞれ１パルス周期分だけ示したものである。図１４の（ａ）に示すように、ドレイン−接地間電圧Ｖsdが“ High"レベルとなるパルス幅は、低速になるほど狭くなる。一方、減算回路２２の出力であるトランジスタＱ１のソース−ドレイン間電圧Ｖsdの波形は、図１４の（ｂ）に示すように、トランジスタＱ１がＯＮ動作を開始した瞬間から低下を始め、最終的に数百ｍＶの低電圧値まで低下する。反対にトランジスタＱ１がＯＦＦした場合には、上昇してほぼ電源電圧Ｖddに等しい値まで戻る。
【００１３】
過電流判定を正確に行うためには、減算回路２２の出力が数百ｍＶの低い値にある期間の電圧、即ち、トランジスタＱ１が完全にＯＮ状態にある期間におけるソース−ドレイン間電圧ＶsdをサンプリングしＡ／Ｄ変換する必要がある。ここで、減算回路２２の出力が、トランジスタＱ１のＯＮ時の最終的なソース−ドレイン間電圧Ｖsdに低下するまでには、図１４の（ｂ）の波形の立ち下がり部分に相当する時間遅れが存在する。この時間遅れは、トランジスタＱ１が完全にＯＮするまでの時間、即ち、トランジスタＱ１のソース−ドレイン間電圧Ｖsdが、ほぼ電源電圧Ｖddに等しい値から、数百ｍＶに低下するのに要する（換言すれば、ドレイン電圧Ｖdが、約−０．７Ｖからほぼ電源電圧Ｖddまで上昇するまでの時間）と、その電圧の変化が減算回路２２内で演算され出力に現れるまでに要する遅れ時間に起因する。
【００１４】
減算回路２２におけるこの応答遅れは、演算増幅器ＯＰ１のスルーレート（演算増幅器に方形波又は階段信号を入力した時に出力電圧が変化する割合の最大値。通常（Ｖ／μS）で表わされる。）によるものである。このような負荷駆動回路２に使用される演算増幅器ＯＰ１には、コスト低減のためそれほど高性能なものは採用されず、そのスルーレートはかなり小さい値である。従って、減算回路２２の入力の差電圧が、トランジスタＱ１のＯＮ動作により電源電圧Ｖdd付近から０Ｖ付近まで大きく減少する場合、減算回路２２の出力電圧が電源電圧Ｖdd付近から数百ｍＶの低電圧に低下するまでには相当の時間遅れが生ずる。
【００１５】
Ａ／Ｄ変換器２３によるサンプリングとＡ／Ｄ変換のタイミングは、この応答遅れが経過して出力が安定した後でなけれはならない。従って、図１４の（ｂ）の△印で示すように、トランジスタＱ１のドレイン電圧の立ち上がり開始の瞬間から相当遅れたタイミングとせざるを得ない。
【００１６】
このＡ／Ｄ変換のタイミングを相当に遅らせたとしても、モータ１を高速回転（１）、中速回転（２）動作させている場合には、問題は生じない。Ａ／Ｄ変換のタイミング時には、減算回路２２の出力電圧は既に、モータ電流（ドレイン電流）に対応したトランジスタＱ１のＯＮ時のソース−ドレイン間電圧Ｖsdonに安定しているからである。
【００１７】
しかし、モータ１を低速回転させる場合には問題が生ずる。低速回転時（図１４の（３））には、トランジスタＱ１のドレイン−接地間電圧が“ High"レベルを維持するパルス幅が減少する。このパルス幅が狭くなりすぎると、図中のＡの部分に示すように、減算回路２２の出力電圧は、トランジスタＱ１のＯＮ時のソース−ドレイン間電圧Ｖsdonにまで下がりきらないうちに、途中から上昇に転じてしまう。このような状況が生ずると、Ａ／Ｄ変換された結果は、本来のソース−ドレイン間電圧Ｖsdonではなく、それよりも高い数値となってしまう。このことは、実際に流れている負荷電流（ドレイン電流）よりも高い値の電流が流れていると判断されることを意味する。従って、その値を基にコンパレータ２４にて過電流検出しきい値電圧Ｖthと大小関係が判定されると、本来は正常に動作し、過電流が流れていないにも関わらず、過電流状態と誤って判定されてしまうという問題が生ずる。
【００１８】
【発明が解決しようとする課題】
本発明は、従来技術のこのような問題点を解決するためになされたもので、その目的は、単相ＤＣモータ、単相ヒータ等の単相負荷を、ＭＯＳトランジスタを用いてＰＷＭ電圧制御する場合において、ＭＯＳトランジスタのＯＮ時間が短いときでも、負荷電流（ＭＯＳトランジスタのドレイン電流）の過電流状態を正確に判定し、検出できる過電流検出回路を提供することにある。
【００１９】
【課題を解決するための手段】
前記目的を達成するための請求項１に記載の発明は、ＰＭＯＳトランジスタを出力段に用いたＰＷＭ電圧制御による単相負荷駆動回路の過電流検出回路であって、ソースを直流電源のプラス電圧出力側に接続し該プラス電圧出力側と該直流電源の接地されたマイナス電圧出力側との間に負荷と直列に接続した負荷駆動用ＰＭＯＳトランジスタと、ドレイン電圧切換回路と、前記ＰＭＯＳトランジスタのソース電圧から前記ドレイン電圧切換回路の出力電圧を減算する減算回路と、該減算回路の出力電圧をサンプリングしてＡ／Ｄ変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器の出力をディジタルな過電流検出しきい値電圧と比較するディジタル式のコンパレータとを備える。
【００２０】
前記ドレイン電圧切換回路は、前記ＰＭＯＳトランジスタのドレイン電圧が前記直流電源の出力電圧を分圧して作った基準電圧を越えた時に出力電圧が立ち上がるコンパレータ回路と、該コンパレータ回路の出力電圧の立ち上がりによりトリガされ一定幅の出力パルスを生成する単安定回路と、該単安定回路の出力電圧により駆動され前記出力パルスが生成されている期間中だけ導通する第１、第２のアナログスイッチ回路と、該出力パルスが生成されていない期間中だけ導通する第３のアナログスイッチ回路と、一端が接地されたコンデンサと、該コンデンサの充電電圧をバッファする非反転バッファ回路とを備える。
【００２１】
そして、前記コンデンサは、前記第２のアナログスイッチ回路の導通時には前記ドレイン電圧により充電を受け、該第２のアナログスイッチ回路の非導通時には充電された電圧を維持する。また前記ドレイン電圧切換回路の出力には、前記第１のアナログスイッチ回路の導通時には前記ドレイン電圧が出力され、前記第３のアナログスイッチ回路の導通時には前記非反転バッファ回路の出力電圧が出力されるように構成されている。
【００２２】
前記単安定回路の出力パルス幅は、前記ＰＭＯＳトランジスタのドレイン電圧が前記基準電圧を超えてから前記ＰＭＯＳトランジスタのゲートを駆動する最小パルス幅のＰＷＭ信号が終了する時点までの時間幅以下に設定され、また前記Ａ／Ｄ変換器によるサンプリングとＡ／Ｄ変換は、前記単安定回路の出力パルスが終了する直前に行なわれるように設定されている。このような構成の下で、前記Ａ／Ｄ変換器の出力電圧が前記過電流検出しきい値電圧を越えた時に過電流と判定することを特徴とする過電流検出回路である。
【００２３】
このような回路構成によれば、負荷を駆動するＰＭＯＳトランジスタの導通時のソース−ドレイン間電圧を算出して出力する減算回路の出力電圧が、ほぼ常に導通時のＰＭＯＳトランジスタのソース−ドレイン間飽和電圧に維持されて大きく振れることがない。このため、減算回路の出力電圧の導通時のソース−ドレイン間電圧への追随が、減算回路を構成する演算増幅器のスルーレートが小さい場合でも短時間でできる。従って、負荷をパルス幅の狭いＰＷＭ制御電圧で駆動する場合においても、過電流を正確に検出することができる。
【００２４】
また、請求項２に記載の発明は、請求項１に記載のＰＭＯＳトランジスタを出力段に用いたＰＷＭ電圧制御による単相負荷駆動回路の過電流検出回路において、前記ドレイン電圧切換回路の構成を、前記ＰＭＯＳトランジスタのドレイン電圧が前記直流電源の電圧を分圧して作った基準電圧を越えた時に出力電圧が立ち上がるコンパレータ回路と、該コンパレータ回路の出力電圧の立ち上がりによりトリガされ一定幅の出力パルスを生成する単安定回路と、該単安定回路の出力電圧により駆動され前記出力パルスが生成されている期間中だけ導通する第１のアナログスイッチ回路と、該出力パルスが生成されていない期間中だけ導通する第３のアナログスイッチ回路とを備えた構成に置き替え、更に、前記ドレイン電圧切換回路の出力には、前記第１のアナログスイッチ回路が導通した時には前記ドレイン電圧が出力され、前記第３のアナログスイッチ回路が導通した時には前記直流電源のプラス側電圧が出力されるように変更したことを特徴とする過電流検出回路である。
【００２５】
このような回路構成によれば、負荷を駆動するＰＭＯＳトランジスタの導通時のソース−ドレイン間電圧を算出して出力する減算回路の出力電圧が、導通時のＰＭＯＳトランジスタのソース−ドレイン間飽和電圧又は０Ｖに維持されて大きく振れることがない。このため、減算回路の出力電圧の導通時のソース−ドレイン間電圧への追随が、減算回路を構成する演算増幅器のスルーレートが小さい場合でも短時間でできる。従って、負荷をパルス幅の狭いＰＷＭ制御電圧で駆動する場合においても、過電流を正確に検出することができる。
【００２６】
また、請求項３に記載の発明は、ＮＭＯＳトランジスタを出力段に用いたＰＷＭ電圧制御による単相負荷駆動回路の過電流検出回路であって、ソースを直流電源の接地されたマイナス電圧出力側に接続し該マイナス電圧出力側と該直流電源のプラス電圧出力側との間に負荷と直列に接続した負荷駆動用ＮＭＯＳトランジスタと、ドレイン電圧切換回路と、該ドレイン電圧切換回路の出力電圧をサンプリングしてＡ／Ｄ変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器の出力をディジタルな過電流検出しきい値電圧と比較するディジタル式のコンパレータとを備える。
前記ドレイン電圧切換回路は、前記ＮＭＯＳトランジスタのドレイン電圧が前記直流電源の出力電圧を分圧して作った基準電圧を下回った時に出力電圧が立ち上がるコンパレータ回路と、該コンパレータ回路の出力電圧の立ち上がりによりトリガされ一定幅の出力パルスを生成する単安定回路と、該単安定回路の出力電圧により駆動され前記出力パルスが生成されている期間中だけ導通する第１、第２のアナログスイッチ回路と、該出力パルスが生成されていない期間中だけ導通する第３のアナログスイッチ回路と、一端が接地されたコンデンサと、該コンデンサの充電電圧をバッファする非反転バッファ回路とを備える。
【００２７】
そして、前記コンデンサは、前記第２のアナログスイッチ回路の導通時には前記ドレイン電圧により充電を受け、該第２のアナログスイッチ回路の非導通時には充電された電圧を維持する。また前記ドレイン電圧切換回路の出力には、前記第１のアナログスイッチ回路の導通時には前記ドレイン電圧が出力され、前記第３のアナログスイッチ回路の導通時には前記非反転バッファ回路の出力電圧が出力されるように構成されている。
【００２８】
前記単安定回路の出力パルス幅は、前記ＮＭＯＳトランジスタのドレイン電圧が前記基準電圧を下回ってから前記ＮＭＯＳトランジスタのゲートを駆動する最小パルス幅のＰＷＭ信号が終了する時点までの時間幅以下に設定され、また前記Ａ／Ｄ変換器によるサンプリングとＡ／Ｄ変換は、前記単安定回路の出力パルスが終了する直前に行なわれるように設定されている。このような構成の下で、前記Ａ／Ｄ変換器の出力電圧が前記過電流検出しきい値電圧を越えた時に過電流と判定することを特徴とする過電流検出回路である。
【００２９】
本発明の構成は、負荷を直流電源側に、それを駆動するトランジスタを接地側に変えたのみで、基本的に請求項１に記載の発明と同じ構成となっている。また、請求項１に記載の構成で存在した減算回路を不要としている。従って、減算回路のスルーレートの影響がなくなり、負荷をパルス幅の狭いＰＷＭ制御電圧で駆動する場合においても、過電流を正確に検出することができる。
【００３０】
また、請求項４に記載の発明は、請求項３に記載のＮＭＯＳトランジスタを出力段に用いたＰＷＭ電圧制御による単相負荷駆動回路の過電流検出回路において、前記ドレイン電圧切換回路の構成を、前記ＮＭＯＳトランジスタのドレイン電圧が前記直流電源の出力電圧を分圧して作った基準電圧を下回った時に出力電圧が立ち上がるコンパレータ回路と、該コンパレータ回路の出力電圧の立ち上がりによりトリガされて一定幅の出力パルスを生成する単安定回路と、該単安定回路の出力電圧により駆動され前記出力パルスが生成されている期間中だけ導通する第１のアナログスイッチ回路と、該出力パルスが生成されていない期間中だけ導通する第３のアナログスイッチ回路とを備えた構成に置き替え、更に、前記ドレイン電圧切換回路の出力には、前記第１のアナログスイッチ回路が導通した時には前記ドレイン電圧が出力され、前記第３のアナログスイッチ回路が導通した時には接地電位が出力されるように変更したことを特徴とする過電流検出回路である。
【００３１】
本発明の構成は、負荷を直流電源側に、それを駆動するトランジスタを接地側に変えたのみで、基本的に請求項２に記載の発明と同じ構成となっている。また、請求項２に記載の構成で存在した減算回路を不要としている。従って、減算回路のスルーレートの影響がなくなり、負荷をパルス幅の狭いＰＷＭ制御電圧で駆動する場合においても、過電流を正確に検出することができる。
【００３２】
また、請求項５に記載の発明は、請求項１に記載のＰＭＯＳトランジスタを出力段に用いたＰＷＭ電圧制御による単相負荷駆動回路の過電流検出回路において、前記Ａ／Ｄ変換器とディジタル式のコンパレータに代えて、前記減算回路の出力電圧をアナログの過電流検出しきい値電圧と比較するアナログ式のコンパレータを設け、前記減算回路の出力電圧が前記過電流検出しきい値電圧を越えた時に過電流と判定することを特徴とする過電流検出回路である。
【００３３】
本発明の構成が、請求項１に記載の発明の構成と異なる点は、基本的には過電流検出しきい値電圧と検出したトランジスタのソース−ドレイン間電圧との比較をディジタル式からアナログ式に変更した点のみである。従って、請求項１に記載の発明の効果と同様に、負荷をパルス幅の狭いＰＷＭ制御電圧で駆動する場合においても、過電流を正確に検出することができる。
【００３４】
また、請求項６に記載の発明は、請求項３に記載のＮＭＯＳトランジスタを出力段に用いたＰＷＭ電圧制御による単相負荷駆動回路の過電流検出回路において、前記Ａ／Ｄ変換器とディジタル式のコンパレータに代えて、前記ドレイン電圧切換回路の出力電圧をアナログの過電流検出しきい値電圧と比較するアナログ式のコンパレータを設け、前記ドレイン電圧切換回路の出力電圧が前記過電流検出しきい値電圧を越えたときに過電流と判定することを特徴とする過電流検出回路である。
【００３５】
本発明の構成が、請求項３に記載の発明の構成と異なる点は、基本的には過電流検出しきい値電圧と検出したトランジスタのソース−ドレイン間電圧との比較をディジタル式からアナログ式に変更した点のみである。従って、請求項３に記載の発明の効果と同様に、負荷をパルス幅の狭いＰＷＭ制御電圧で駆動する場合においても、過電流を正確に検出することができる。
【００３６】
また、請求項７に記載の発明は、請求項１に記載のＰＭＯＳトランジスタを出力段に用いたＰＷＭ電圧制御による単相負荷駆動回路の過電流検出回路において、前記Ａ／Ｄ変換器によるサンプリングとＡ／Ｄ変換とを、前記単安定回路の出力パルスが終了する直前に行なうことに代えて、前記出力パルスが生成されていない期間中に行なうように変更したことを特徴とする過電流検出回路である。
【００３７】
単安定回路の出力パルスが生成されていない期間中、前記Ａ／Ｄ変換器の入力には、一旦前記コンデンサに充電保持された前記ＰＭＯＳトランジスタのソース−ドレイン間飽和電圧が入力されている。従って、単安定回路の出力パルスが生成されていない期間中にＡ／Ｄ変換を実施しても、過電流検出を行なうことができる。
【００３８】
また、請求項８に記載の発明は、請求項３に記載のＮＭＯＳトランジスタを出力段に用いたＰＷＭ電圧制御による単相負荷駆動回路の過電流検出回路において、前記Ａ／Ｄ変換器によるサンプリングとＡ／Ｄ変換とを、前記単安定回路の出力パルスが終了する直前に行なうことに代えて、前記出力パルスが生成されていない期間中に行なうように変更したことを特徴とする過電流検出回路である。
【００３９】
単安定回路の出力パルスが生成されていない期間中、前記Ａ／Ｄ変換器の入力には、一旦前記コンデンサに充電保持された前記ＮＭＯＳトランジスタのソース−ドレイン間飽和電圧が入力されている。従って、単安定回路の出力パルスが生成されていない期間中にＡ／Ｄ変換を実施しても、過電流検出を行なうことができる。
【００４０】
【発明の実施の形態】
（第１の実施形態） 図１〜図３を参照して、本発明の第１の実施形態を説明する。図１に示す本実施形態の負荷駆動回路２ａは、前述した従来の電気的構成（図１３）の負荷駆動回路２の中に、新たにドレイン電圧切換回路２６を追加したものである。この追加したドレイン電圧切換回路２６以外の回路部分は同じであり、それらの動作も同じである。従って、同一部分には同一符号を付してその説明を繰り返さない。
【００４１】
以下、新たに追加したドレイン電圧切換回路２６について、その回路構成と動作を図２を参照して説明する。ドレイン電圧切換回路２６は、４個の相互接続ノードＮＶdd、ＮＶee、ＮＶd、ＮＶoを備える。ノードＮＶddは、直流電源電圧Ｖddの供給を受ける。ノードＮＶeeは接地される。ノードＮＶdは、トランジスタＱ１のドレインに接続され、そのドレイン電圧Ｖdが入力される。ノードＮＶoはドレイン電圧切換回路２６の出力端子であり、次段の減算回路２２のマイナス側入力端子Ｔ２に接続される。
【００４２】
また、ドレイン電圧切換回路２６は、分圧抵抗Ｒ５、Ｒ６、コンパレータ回路２７、単安定回路２８、３個のアナログスイッチ回路ＳＷ１、ＳＷ２、ＳＷ３、高インピーダンスの非反転バッファ回路２９、コンデンサＣ１を備えて構成されている。分圧抵抗Ｒ５とＲ６は、ノードＮＶddとＮＶeeの間に直列に接続され、電源電圧Ｖddを分圧して基準電圧Ｖdthを作り出し、コンパレータ回路２７内の演算増幅器ＯＰ２の反転入力端子に供給する。
【００４３】
コンパレータ回路２７は、演算増幅器ＯＰ２、入力抵抗Ｒ７、帰還抵抗Ｒ８とにより構成される。入力抵抗Ｒ７は、演算増幅器ＯＰ２の非反転入力端子とノードＮＶdとの間に接続され、帰還抵抗Ｒ８は演算増幅器ＯＰ２の出力端子と非反転入力端子との間に接続される。出力電圧が帰還抵抗Ｒ８を介して非反転入力端子に帰還されていることにより、このコンパレータ回路２７はヒステリシスを有する。コンパレータ回路２７の出力が“ Low "レベルから“ High"レベルに反転する時のノードＮＶdにおけるしきい値電圧をＶ＋、“ Low "レベルに反転する時のしきい値電圧をＶ−とする。
【００４４】
コンパレータ回路２７の出力は、単安定回路２８のトリガ入力端子に接続されている。ノードＮＶdのドレイン電圧Ｖdが、しきい値電圧Ｖ＋を越えた瞬間に、コンパレータ回路２７の出力電圧は、“ Low "レベルから“ High"レベルに反転して、単安定回路２８をトリガする。トリガされた単安定回路２８は、その回路定数で決まる一定幅のパルスを１個出力する。
【００４５】
単安定回路２８の出力パルス信号は、アナログスイッチＳＷ１、ＳＷ２、ＳＷ３の各ＯＮ／ＯＦＦ制御入力端子Ｔ１c、Ｔ２c、Ｔ３cに供給される。アナログスイッチ回路ＳＷ１、ＳＷ２は、それぞれ並列接続されたＰＭＯＳトランジスタとＮＭＯＳトランジスタと１個のインバータとによって構成されている。各ＯＮ／ＯＦＦ制御入力端子Ｔ１c、Ｔ２cに“ High"レベル信号が印加されると、並列接続されたＭＯＳトランジスタのドレイン−ソース間（入出力端子Ｔ１i−Ｔ１o間、Ｔ２i−Ｔ２o間）が導通状態となる。反対に“ Low "レベル信号が印加された場合には非導通状態となる。即ち、ドレイン−ソース間がアナログスイッチとして機能する。アナログスイッチＳＷ３は、ＯＮ／ＯＦＦ制御入力端子Ｔ３cの後に、インバータが更に１個追加されている。これにより、ＯＮ／ＯＦＦ制御入力端子Ｔ３cに“ Low "レベル信号が印加された場合に導通、“ High"レベル信号が印加された場合に非導通となるアナログスイッチとして機能する。
【００４６】
アナログスイッチ回路ＳＷ１、ＳＷ２の入力端子Ｔ１i、Ｔ２iは、共にノードＮＶdに接続され、ドレイン電圧Ｖdが供給されている。アナログスイッチ回路ＳＷ２の出力端子Ｔ２oは、コンデンサＣ１と非反転バッファ２９内の演算増幅器ＯＰ３の非反転入力端子に接続されている。コンデンサＣ１の他端は、接地ノードＮＶeeに接続されている。非反転バッファ２９の出力は、アナログスイッチ回路ＳＷ３の入力端子Ｔ３iに接続される。演算増幅器ＯＰ３の入力インピーダンスは高くしてあるため、アナログスイッチ回路ＳＷ３の入力端子Ｔ３iには、コンデンサＣ１の充電電圧に等しい電圧が印加されている。アナログスイッチ回路ＳＷ１、ＳＷ３の出力端子Ｔ１o、Ｔ３oは、共にドレイン電圧切換回路２６の出力端子であるノードＮＶoに接続されている。
【００４７】
このように構成されていることにより、結局、単安定回路２８の出力電圧が“ High"レベルにある時には、アナログスイッチ回路ＳＷ１とＳＷ２は導通、ＳＷ３は非導通となる。この時、ドレイン電圧切換回路２６の出力ノードＮＶoには、トランジスタＱ１のドレイン電圧Ｖdが出力される。また、この間、コンデンサＣ１は、ドレイン電圧Ｖdによる充電を受ける。コンデンサＣ１の容量は小さくしてあるので、その充電電圧はドレイン電圧Ｖdに瞬時に追随する。
【００４８】
反対に、単安定回路２８の出力電圧が“ Low "レベルにある時には、アナログスイッチ回路ＳＷ１、ＳＷ２は非導通、ＳＷ３は導通状態となる。この状態ではコンデンサＣ１は、充電も放電もせず、アナログスイッチ回路ＳＷ２が非導通になる直前の充電電圧を維持する。アナログスイッチ回路ＳＷ３が導通するため、ドレイン電圧切換回路２６の出力ノードＮＶoの電圧は、コンデンサＣ１の充電電圧と等しくなる。
【００４９】
次に、このような図１、図２に示した回路構成の下で、一例として単相ＤＣモータ１をＰＷＭ制御された電圧で駆動した場合における過電流検出の動作を、図３に示すモータ１の高速回転時（１）、中速回転時（２）、低速回転時（３）の各部電圧波形を参照しながら説明する。なお、図３はそれぞれの回転速度における１サイクル分の波形のみを示したものである。
【００５０】
トランジスタＱ１がＯＦＦ状態からＯＮ状態に移る場合を説明する。トランジスタＱ１がＯＮ動作を始めると、そのドレイン電圧Ｖdは、−０．７Ｖ付近から電源電圧Ｖddに向けて急速に上昇する（トランジスタＱ１がＯＦＦ時にも、モータ１は慣性で回転しているので、フライホイールダイオードＤ１によりトランジスタＱ１のドレイン電圧は約−０．７Ｖになっている。）。ドレイン電圧Ｖdがコンパレータ回路２７のしきい値電圧Ｖ＋を越えた瞬間、コンパレータ回路２７の出力が“ High"レベルに立ち上がり、それにより単安定回路２８がトリガされてその出力に“ High"レベルのパルスを発生させる（図３の（ｃ））。
【００５１】
単安定回路２８の出力に“ High"レベルパルスが発生している間は、先に説明したように、ドレイン電圧切換回路２６の出力ノードＮＶoには、トランジスタＱ１のドレイン電圧Ｖdがそのまま出力される。その出力電圧波形は、図３の（ｅ）の波形中の単安定回路２８の出力電圧が“ High"レベルにある期間中の波形、即ち、下向きのスパイク状の電圧波形となる。その電圧波形は、次段の減算回路２２のマイナス側入力端子Ｔ２に入力される。減算回路２２のプラス側入力端子Ｔ１には、電源電圧Ｖdd、即ち、トランジスタＱ１のソース電圧が印加されているので、減算回路２２の出力には、トランジスタＱ１のソース−ドレイン間電圧Ｖsdが出力される。
【００５２】
ところで、後で説明するように、単安定回路２８がトリガされる直前のコンデンサＣ１の充電電圧は、トランジスタＱ１のＯＮ時のソース−ドレイン間電圧Ｖdsonに等しくなっている。そして、その電圧がドレイン電圧切換回路２６の出力ノードＮＶoを介して減算回路２２のマイナス側入力端子Ｔ２に印加されている。従って、単安定回路２８がトリガされる直前には、減算回路２２の出力電圧Ｖsdは、トランジスタＱ１のＯＮ時のソース−ドレイン間電圧Ｖdsonに等しくなっている。
【００５３】
これらのことから、トランジスタＱ１のドレイン電圧Ｖdが、コンパレータ回路２７のしきい値電圧Ｖ＋を越えた瞬間に、減算回路２２の出力電圧Ｖsdは、図３の（ｆ）に示す波形中の単安定回路２８の出力電圧が“ High"レベルである期間中の波形のように、電源電圧Ｖddからコンパレータ回路２７のしきい値電圧Ｖ＋を引いた値まで瞬時に上昇する（減算回路２２中の演算増幅器ＯＰ１のスルーレートは、ここでは無限大と仮定する）。
【００５４】
そして、トランジスタＱ１のドレイン電圧Ｖdが更に上昇するに従って、減算回路２２の出力電圧Ｖsdは、逆に図３の（ｆ）に示すように下降する。トランジスタＱ１のドレイン電圧Ｖdは、最終的には電源電圧Ｖddから、トランジスタＱ１のＯＮ時ドレイン電流に対応したソース−ドレイン間飽和電圧Ｖsdonを引いた値まで上昇して飽和する。この時の減算回路２２の出力電圧Ｖsdは、トランジスタＱ１のソース−ドレイン間電圧Ｖsdonに等しくなる。このような動作により、減算回路２２の出力電圧Ｖsdの波形は、図３の（ｆ）に示すような上向きのスパイク状波形となる。
【００５５】
トランジスタＱ１の過電流検出は、減算回路２２の出力電圧Ｖsdが、ドレイン電流に対応したソース−ドレイン間電圧Ｖsdonに飽和した以降に、Ａ／Ｄ変換器２３にてサンプリングしてＡ／Ｄ変換し、その値をディジタル式のコンパレータ２４にて、過電流検出しきい値電圧Ｖthと比較することで行なう。過電流検出しきい値電圧Ｖthの値は、使用するトランジスタＱ１の定格から決まる値を予め制御部２５に記憶させておき、コンパレータ２４に供給する。
【００５６】
判定結果は、コンパレータ２４から制御部２５に伝達される。過電流と判定された場合には、制御部２５はＰＷＭ信号発生回路２１にトランジスタＱ１のＯＮデューティ比をゼロにするように指令を出す。その信号を受けたＰＷＭ信号発生回路２１は、トランジスタＱ１のゲートを操作してＯＦＦさせ、過電流による破壊から保護する。
【００５７】
以上の動作の中で問題になるのは、Ａ／Ｄ変換器２３による減算回路２２の出力電圧ＶsdのサンプリングとＡ／Ｄ変換のタイミングである。先にも述べたのように、このサンプリングとＡ／Ｄ変換は、減算回路２２の出力電圧Ｖsdが、トランジスタＱ１のソース−ドレイン間電圧Ｖsdonに飽和している時期に行なうのが適当である。そのように行なうためには、このタイミングはあまり遅らせることができない。モータ１を低速回転で駆動している場合には、図３の低速回転時（３）の波形に示すように、トランジスタＱ１のドレイン電圧Ｖdは、短時間で下降を始めるからである。
【００５８】
このことから単安定回路２８の出力パルス幅は、モータ１が最低速で駆動されている状態において、トランジスタＱ１のドレイン電圧Ｖdがコンパレータ回路２７のしきい値電圧Ｖ＋を越えてから、トランジスタＱ１をＯＮさせるためにそのゲートに加えられるＰＷＭパルスの終了するまでの時間幅以内に設定しておく必要がある。そして、Ａ／Ｄ変換器２３によるサンプリングとＡ／Ｄ変換のタイミングは、図３の（ｆ）の中の△印で示したように、単安定回路２８の出力パルスが終了する直前に設定する。このＡ／Ｄ変換器２３のサンプリングのタイミングは、単安定回路２８の出力パルスの立ち上がりを基準として作りだすことができる。
【００５９】
このように単安定回路２８のパルス幅と、Ａ／Ｄ変換器２３のサンプリング及びＡ／Ｄ変換のタイミングを設定しておくことで、モータ１が最低速で駆動されている場合においても、トランジスタＱ１のドレイン電流が過電流か否かを正確に検出することができる。
【００６０】
ここで、再度、減算回路２２の出力電圧Ｖsdの波形の説明に戻る。図３の（ｆ）に示した波形は、減算回路２２内の演算増幅器ＯＰ１のスルーレートが無限大と仮定した場合の波形であった。しかし実際には、演算増幅器ＯＰ１のスルーレートは、トランジスタＱ１のＯＮ立ち上がり時間、即ち、図３の（ａ）に示すドレイン電圧Ｖdの立ち上がり速度との比較で考えると、比較的小さい値（遅い立ち上がりとなる値）である。従って、図３の（ｆ）に示すような鋭いスパイク波形は実際には現れず、低い山形波形となる。このため、出力電圧Ｖsdは大きく振れる（変化する）ことはなく、速やかに最終値であるトランジスタＱ１のソース−ドレイン間電圧Ｖsdonに収束する。スルーレートの値が小さい程、波形のピークは低くなるので、従来回路の図１３の場合とは反対にスルーレートの値が小さい程タイミングがとり易く、モータ１の低速回転時における過電流検出に好都合といえる。
【００６１】
次にコンデンサＣ１の充電波形について説明する。単安定回路２８がパルスを出力している間は、アナログスイッチ回路ＳＷ２が導通し、コンデンサＣ１はトランジスタＱ１のドレイン電圧Ｖdにより充電される。コンデンサＣ１の容量は小さい値にしてあり、一方、トランジスタＱ１の電流駆動能力は大であるので、コンデンサＣ１は瞬時に充電され、その充電電圧はトランジスタＱ１のドレイン電圧Ｖdに追随する。従って、その充電電圧波形は、単安定回路２８が出力パルスを発生した瞬間には、図３の（ｄ）に示すように、小さな下向きのスパイクを生ずるが、ドレイン電圧Ｖdが飽和すると同時にその充電電圧も同じ電圧に飽和する波形となる。
【００６２】
単安定回路２８がパルスを発生していない期間においては、アナログスイッチ回路ＳＷ２は非導通となり、コンデンサＣ１はトランジスタＱ１の導通時のドレイン電圧を保持する。その波形は図３の（ｄ）に示すような波形となり、その充電電圧は非反転バッファ回路２９でバッファされる。その電圧は、単安定回路２８がパルスを発生していない期間には、アナログスイッチ回路ＳＷ３が導通するため、出力ノードＮＶoを通って減算回路２２のマイナス側入力端子Ｔ２に入力される。従って、先に述べたように、単安定回路２８がパルスを発生する直前には、減算回路２２の出力は、トランジスタＱ１のソース−ドレイン間飽和電圧Ｖsdonに維持されていることになる。
【００６３】
以上、説明したように、本実施形態の回路構成によれば、トランジスタＱ１の導通時のソース−ドレイン間電圧Ｖsdonを演算する減算回路２２の出力電圧Ｖsdが、ほぼ常にＶsdonのままで大きく振れることがない。このため、減算回路２２の出力電圧の導通時のソース−ドレイン間電圧Ｖsdonへの追随が、減算回路２２内の演算増幅器ＯＰ１のスルーレートが小さい場合でも短時間でできる。これらのことから、モータ１を低速回転させた時においても、過電流を正確に検出することができる。
【００６４】
（第２の実施形態） 図１、図４、図５を参照して、本発明の第２の実施形態について説明する。本実施形態の電気的構成は、図１と図４に示した回路により構成される。即ち、図１中のドレイン電圧切換回路２６として、図４に示したドレイン電圧切換回路２６ａを使用しており、この点のみが第１の実施形態と異なる。
【００６５】
図４に示したドレイン電圧切換回路２６ａが、第１の実施形態で採用した図２のドレイン電圧切換回路２６と異なる点は、図２のドレイン電圧切換回路２６に存在したアナログスイッチ回路ＳＷ２、コンデンサＣ１、非反転バッファ回路２９を無くした点と、第３のアナログスイッチ回路の入力端子Ｔ３iをノードＮＶddに接続して直流電源電圧Ｖddを入力した点にある。それ以外の回路部分は同じであるので、同一部分には同一符号が付してある。
【００６６】
動作的には、図２のドレイン電圧切換回路２６では、単安定回路２８がパルスを出力していない間には、コンデンサＣ１の充電電圧が出力ノードＮＶoに出力されていたのに対し、図４のドレイン電圧切換回路２６ａでは、代わりに直流電源電圧Ｖddが出力される点のみが異なる。
【００６７】
次に、このような図１、図４に示した回路構成の下で、負荷モータ１をＰＷＭ制御された電圧で駆動する場合における過電流検出の動作を、図５に示した本実施形態における各部電圧波形を、第１の実施形態の場合の電圧波形である図３と比較しながら説明する。まず、トランジスタＱ１のドレイン電圧波形（ａ）、コンパレータ回路２７の出力電圧波形（ｂ）、単安定回路２８の出力電圧波形（ｃ）については、図５の波形は図３の波形と同じである。
【００６８】
次に、ドレイン電圧切換回路２６ａの出力電圧波形（図５の（ｅ））については、単安定回路２８の出力が“ Low "レベルであるときの電圧値が異なる。本実施形態の場合には、単安定回路２８の出力が“ Low "レベルにある時には、電源電圧Ｖddが出力される。単安定回路２８がパルスを出力している間については、本実施形態のドレイン電圧切換回路２６ａの動作は、第１の実施形態の場合と同じなので、その間におけるドレイン電圧切換回路２６ａの出力電圧波形（図５の（ｅ））は第１の実施形態の場合（図３の（ｅ））と同じとなる。
【００６９】
このような電圧波形がドレイン電圧切換回路２６ａから出力され、次段の減算回路２２のマイナス側入力端子Ｔ２に入力されるので、減算回路２２の出力電圧Ｖsdは、単安定回路２８の出力が“ Low "レベルにある間は０Ｖとなり、第１の実施形態と異なる（図５の（ｆ））（第１の実施形態の場合は、トランジスタＱ１のドレイン電流に対応したソース−ドレイン間電圧Ｖsdonである。）。単安定回路２８から出力パルスが出ている間の波形は同じである。従って、本実施形態の場合の減算回路２２の出力電圧波形は、図５の（ｆ）に示すようになる。
【００７０】
Ａ／Ｄ変換器２３によるサンプリングとＡ／Ｄ変換のタイミングは、第１の実施形態の場合と同様に、図５の（ｆ）の中の△印で示したように、単安定回路２８の出力パルスが終了する直前に設定する。このサンプリングタイミングにおいては、減算回路２２の出力電圧は、トランジスタＱ１にドレイン電流が流れている時のソース−ドレイン間電圧Ｖsdonに維持されているので、その値をＡ／Ｄ変換した値Ｖsddを過電流検出しきい値電圧Ｖthとコンパレータ２４にて比較することによって、過電流の判定を行なうことができる。
【００７１】
本実施形態の場合も、第１の実施形態の場合と同様に、モータ１を駆動するトランジスタＱ１の導通時のソース−ドレイン間電圧Ｖsdonを演算する減算回路２２の出力電圧Ｖsdが、０Ｖ又はＶsdonといった低い値に維持され、従来回路の場合（図１４の（ｂ））のように大きく振れることがない。従って、減算回路２２の出力電圧のソース−ドレイン間電圧Ｖsdonへの収束が、減算回路２２内の演算増幅器ＯＰ１のスルーレートが小さい場合でも短時間でできる。これらのことから、モータ１を低速回転させた場合においても過電流を正確に検出することができる。
【００７２】
（第３の実施形態） 図６〜図８を参照して、本発明の第３の実施形態について説明する。本実施形態の電気的構成は、図６と図７に示した回路により構成される。本実施形態は、負荷であるモータ１を直流電源のプラス出力側に接続し、駆動トランジスタＱ２をモータ１と接地Ｖeeとの間に接続する回路構成に対応したものである。
【００７３】
図６に示す過電流検出機能付きの負荷駆動回路２ｂは、第１、第２の実施形態で使用した図１の負荷駆動回路２ａと比べると、減算回路２２がなくなっており、Ａ／Ｄ変換器２３はドレイン電圧切換回路２６cの出力ノードＮＶoの電圧Ｖdsを直接にサンプリングしてＡ／Ｄ変換する。このサンプリング時には、ドレイン電圧切換回路２６cの出力ノードＮＶoには、後で説明するようにトランジスタＱ２のドレイン−ソース間電圧Ｖdsが出力されている。また、負荷を駆動するトランジスタは、図１ではＰＭＯＳトランジスタＱ１であったのに対し、本実施形態の図６ではＮＭＯＳトランジスタＱ２を使用している。ドレイン電圧切換回路２６cの入力ノードＮＶｄには、そのＮＭＯＳトランジスタＱ２のドレイン電圧Ｖdが入力される。
【００７４】
図７に、そのドレイン電圧切換回路２６cの回路構成を示す。この回路２６cが、第１の実施形態の図２のドレイン電圧切換回路２６と異なる点は、コンパレータ回路２７をコンパレータ回路２７ａに置き替えた点のみである。コンパレータ回路２７ａの演算増幅器ＯＰ２の反転入力端子は、入力ノードＮＶdに接続され、トランジスタＱ２のドレイン電圧Ｖdが入力される。また、非反転入力端子には、直流電源電圧Ｖddを分圧抵抗Ｒ５とＲ６で分圧した基準電圧Ｖdthが入力されている。演算増幅器ＯＰ２の出力端子と非反転入力端子との間に帰還抵抗Ｒ８が接続されていることにより、このコンパレータ回路２７ａもヒステリシスを有する。
【００７５】
このドレイン電圧切換回路２６cの動作時の各部の波形を図８に示す。ドレイン電圧Ｖdが演算増幅器ＯＰ２の反転入力端子に入力されていることにより、トランジスタＱ２のドレイン電圧Ｖdが、コンパレータ回路２７ａのしきい値電圧Ｖ−より低くなった瞬間に、コンパレータ回路２７ａの出力が立ち上がる。これにより単安定回路２８はトリガされ、出力にパルスを発生させる。
【００７６】
単安定回路２８がパルスを発生している期間中においては、アナログスイッチ回路ＳＷ１が導通して、出力ノードＮＶoにはトランジスタＱ２のドレイン−ソース間電圧Ｖdsが出力される（図８の（ｅ））。また、この期間にはアナログスイッチ回路ＳＷ２も導通して、コンデンサＣ１はトランジスタＱ２のドレイン−ソース間飽和電圧Ｖdsonに充電される（図８の（ｄ））。
【００７７】
単安定回路２８の出力が“ Low "レベルに戻ると、アナログスイッチ回路ＳＷ１、ＳＷ２は非導通となり、アナログスイッチ回路ＳＷ３が反対に導通してコンデンサＣ１に充電されていたトランジスタＱ２のドレイン−ソース間飽和電圧Ｖdsonが出力ノードＮＶoに出力される（図８の（ｅ））。このような動作により、ドレイン電圧切換回路２６cの出力電圧波形（図８の（ｅ））は、第１の実施形態の減算回路２２の出力電圧波形（図３の（ｆ））と同じ波形となる。
【００７８】
従って、第１の実施形態の場合と同様の考えで、単安定回路２８の出力パルス幅を、モータ１が最低速で駆動されている状態において、トランジスタＱ２のドレイン電圧Ｖdがコンパレータ回路２７ａのしきい値電圧Ｖ−以下になってから、トランジスタＱ２をＯＮさせるためにそのゲートに加えられるＰＷＭパルスの終了するまでの時間幅以内に設定する。そして、Ａ／Ｄ変換器２３によるサンプリングとＡ／Ｄ変換のタイミングは、第１の実施形態と同様、図８の（ｅ）の中の△印で示したように、単安定回路２８の出力パルスが終了する直前になるように、単安定回路２８の出力パルスの立ち上がりを基準にタイミングを作りだす。このように単安定回路２８のパルス幅と、Ａ／Ｄ変換器２３のサンプリングとＡ／Ｄ変換のタイミングを設定しておくことで、モータ１が最低速で駆動されている場合においても、トランジスタＱ２のドレイン電流が過電流か否かを検出することができる。
【００７９】
図８の（ｅ）のドレイン電圧切換回路２６cの波形中の上向きのスパイク状波形は、トランジスタＱ２がコンパレータ回路２７ａのしきい値電圧Ｖ−以下になってから、トランジスタＱ２の導通時のドレイン−ソース間電圧Ｖdsonに飽和する間の波形に起因するものである。このスパイク状パルスの幅は極めて狭く、通常はコンパレータ回路２７ａの応答遅れ、単安定回路２８の起動遅れ、アナログスイッチ回路ＳＷ１の応答遅れ等のために殆ど消滅して現れない。また、第１の実施形態の図１の中で、スルーレートが問題となった減算回路２２も本実施形態では存在しない。これらのことから、本実施形態の回路構成によっても、モータ２を極めて低速回転させた場合まで過電流検出が可能となる。
【００８０】
（第４の実施形態） 図６、図９、図１０を参照して、本発明の第４の実施形態について説明する。本実施形態の電気的構成は、図６と図９に示した回路により構成される。本実施形態も第３の実施形態と同じく、負荷であるモータ１を直流電源のプラス側に接続し、駆動トランジスタＱ２をモータ１と接地Ｖeeとの間に接続する回路構成に対応したものである。
【００８１】
本実施形態の回路構成が第３の実施形態と異なる点は、ドレイン電圧切換回路２６cを、図９に示すドレイン電圧切換回路２６ｄに置き替えた点にある。また、図９のドレイン電圧切換回路２６ｄが、第２の実施形態の場合のドレイン電圧切換回路２６ａ（図４）と異なる点は、コンパレータ回路２７をコンパレータ回路２７ａに置き替えた点、及び第３のアナログスイッチ回路ＳＷ３の入力端子Ｔ３iを接地ノードＮＶeeに接続した点の２点である。この相違点の内、コンパレータ回路２７ａの構成と動作は、第３の実施形態で説明した通りである。
【００８２】
このドレイン電圧切換回路２６dの動作時の各部の波形を図１０に示す。トランジスタＱ２のドレイン電圧波形（ａ）、コンパレータ回路２７ａの出力電圧波形（ｂ）、単安定回路２８の出力電圧波形（ｃ）は、第３の実施形態の図８の対応する波形（ａ）、（ｂ）、（ｃ）と同じである。
【００８３】
ドレイン電圧切換回路２６dの出力電圧Ｖdsは、単安定回路２８が“ Low "レベルにある場合は０Ｖ、“ High"レベルにある場合は、トランジスタＱ２のドレイン−ソース間電圧となるので、図１０の（ｅ）に示すような波形になる。この波形は、第２の実施形態の場合の減算回路２２の出力電圧波形（図５の（ｆ））と同じである（減算回路２２の演算増幅器ＯＰ１のスルーレートが無限大と仮定した場合）。
【００８４】
従って、第３の実施形態の場合と同様に、単安定回路２８の出力パルス幅を、モータ１が最低速で駆動されている状態において、トランジスタＱ２のドレイン電圧Ｖdがコンパレータ回路２７ａのしきい値電圧Ｖ−以下になってから、トランジスタＱ２をＯＮさせるためにそのゲートに加えられるＰＷＭパルスの終了するまでの時間幅以内に設定する。そして、Ａ／Ｄ変換器２３によるサンプリングとＡ／Ｄ変換のタイミングも、図１０の（ｅ）の中の△印で示したように、単安定回路２８の出力パルスが終了する直前になるように、単安定回路２８の出力パルスの立ち上がりを基準に設定する。
【００８５】
このように単安定回路２８のパルス幅と、Ａ／Ｄ変換器２３のサンプリングとＡ／Ｄ変換のタイミングを設定しておくことで、モータ１が最低速で駆動されている場合においても、トランジスタＱ２のドレイン電流が過電流か否かを正確に検出することができる。
【００８６】
図１０の（ｅ）のドレイン電圧切換回路２６cの波形中の上向きのスパイク状波形は、トランジスタＱ２がコンパレータ回路２７ａのしきい値電圧Ｖ−以下になってから、トランジスタＱ２の導通時のドレイン−ソース間電圧Ｖdsonに飽和するまで波形である。このスパイク状パルスの幅は極めて狭く、第３の実施形態の中で述べたと同じ理由により、実際には殆ど消滅して現れない。また、第１、第２の実施形態の図１の中で、スルーレートが問題となった減算回路２２も存在しない。これらのことから、本実施形態の回路構成によっても、モータ２を極めて低速回転させた場合まで過電流検出が可能となる。
【００８７】
（第５の実施形態） 図１１を参照して、本発明の第５の実施形態について説明する。本実施形態の負荷駆動回路２ｃは、図１に示した第１の実施形態の負荷駆動回路２ａ中の最終的な過電流判定部を、ディジタル式からアナログ式に変更した回路である。図１中のＡ／Ｄ変換器２３、ディジタル式のコンパレータ２４による過電流判定部を、Ｄ／Ａ変換器３０とアナログ式のコンパレータ２４ａとからなる回路に置き替えてある。
【００８８】
過電流検出しきい値電圧Ｖthの値は、予めディジタル数値で制御部２５に記憶させておく。その過電流検出しきい値電圧ＶthがＤ／Ａ変換器３０にてアナログのしきい値電圧Ｖthに変換されて、コンパレータ２４ａのマイナス側入力端子に入力される。コンパレータ２４ａのプラス側入力端子には、減算回路２２の出力電圧Ｖsdが入力され、出力電圧Ｖsdの値がしきい値電圧Ｖthを上回った時にコンパレータ２４ａにより過電流と判定され、その信号が制御部２５に伝達される。
【００８９】
ドレイン電圧切換回路２６には、第１の実施形態の場合と同じ図２に示した回路２６を使用している。従って、減算回路２２の出力電圧Ｖsdの波形は、図３の（ｆ）に示した波形と同じである。第１の実施形態の説明の中で述べたように、図３の（ｆ）の波形中の鋭いスパイク状波形は、減算回路２２内の演算増幅器ＯＰ１のスルーレートの値が小さい場合には、殆ど消滅して現れない。仮に、スパイク状波形が残った場合には、減算回路２２の出力とコンパレータ２４ａのプラス入力端子との間に、簡単なローパスフィルタを挿入することで容易に消滅させることができる。従って、減算回路２２の出力電圧Ｖsdには、トランジスタＱ１にドレイン電流が流れた時のソース−ドレイン間飽和電圧Ｖsdonが常時出力されている。このため、その出力電圧Ｖsdをサンプリングすることなく、直接に過電流検出しきい値電圧Ｖthと比較することによっても過電流を検出することができる。
【００９０】
図２のドレイン電圧切換回路２６の設定条件として、第１の実施形態の場合と同じく、単安定回路２８の出力パルス幅を、モータ１が最低速で駆動されている状態において、トランジスタＱ１のドレイン電圧Ｖdがコンパレータ回路２７のしきい値電圧Ｖ＋を越えてから、トランジスタＱ１をＯＮさせるためにそのゲートに加えられるＰＷＭパルスの終了するまでの時間幅以内に設定する。且つ、その間にコンデンサＣ１が、トランジスタＱ１にドレイン電流が流れた時のソース−ドレイン間飽和電圧Ｖsdonに充電されるのに十分な時間幅以上であるように設定する。
【００９１】
このように単安定回路２８のパルス幅を設定しておけば、モータ１を最低速で駆動した場合においても、トランジスタＱ１のドレイン電流が過電流か否かを正確に検出することができる。
【００９２】
（第６の実施形態） 図１２を参照して、本発明の第６の実施形態について説明する。本実施形態の負荷駆動回路２ｄは、図６に示した第３の実施形態の負荷駆動回路２ｂ中の最終的な過電流判定部を、ディジタル式からアナログ式に変更した回路である。図６中のＡ／Ｄ変換器２３、ディジタル式のコンパレータ２４による過電流判定部は、Ｄ／Ａ変換器３０とアナログ式のコンパレータ２４ａとからなる回路に置き替えてある。
【００９３】
第５の実施形態の場合と同様に、過電流検出しきい値電圧Ｖthは、予めディジタル数値で制御部２５に記憶させておく。その過電流検出しきい値電圧ＶthはＤ／Ａ変換器３０にてアナログのしきい値電圧Ｖthに変換され、コンパレータ２４ａのマイナス側入力端子に入力される。コンパレータ２４ａのプラス側入力端子には、ドレイン電圧切換回路２６ｃの出力電圧Ｖsdが入力され、出力電圧Ｖsdがしきい値電圧Ｖthを上回った時にコンパレータ２４ａにより過電流と判定され、その信号が制御部２５に伝達される。
【００９４】
ドレイン電圧切換回路２６ｃには、第３の実施形態の場合と同じ図７に示した回路２６ｃを使用している。従って、ドレイン電圧切換回路２６ｃの出力電圧波形は、図８の（ｅ）に示した波形と同じである。波形中の鋭いスパイク状波形は、トランジスタＱ２のドレイン−ソース間電圧が、コンパレータ回路２７ａのしきい値電圧Ｖ−以下になってから、トランジスタＱ２のドレイン−ソース間電圧がＯＮ時電圧Ｖdsonに飽和するまでの波形によるものである。このパルス幅はトランジスタＱ２のスイッチング速度が速いために非常に狭い。従って、通常は、単安定回路２８がトリガされてから出力パルスが現れるまでの遅延時間、及びその後段のアナログスイッチ回路ＳＷ１の動作遅延時間等のために消滅してしまい、図８の（ｅ）の波形のような形で現れることは殆どない。図は、上記各遅延時間等をゼロと仮定した理想的場合を示した図である。仮に、このスパイク状波形が残るようなことがあった場合には、ドレイン電圧切換回路２６ｃの出力ノードＮＶoとコンパレータ２４ａの非反転入力端子間に簡単なローパスフィルタを挿入することで簡単に消滅させることができる。
【００９５】
従って、ドレイン電圧切換回路２６ｃの出力ノードＮＶoには、トランジスタＱ１にドレイン電流が流れた時のそのソース−ドレイン間飽和電圧Ｖdsonが常時出力されている。このことから、その出力電圧をサンプリングすることなく過電流しきい値電圧Ｖthと直接に比較することによっても過電流を検出することができる。
【００９６】
図１２のドレイン電圧切換回路２６ｃには、図７のドレイン電圧切換回路２６ｃを使用しているので、第３の実施形態の場合と同様に、単安定回路２８の出力パルス幅は、モータ１が最低速で駆動されている状態において、トランジスタＱ２のドレイン電圧Ｖdがコンパレータ回路２７ａのしきい値電圧Ｖ−以下になってから、トランジスタＱ２をＯＮさせるためにそのゲートに加えられるＰＷＭパルスの終了するまでの時間幅以内に設定する。且つ、その間にコンデンサＣ１が、トランジスタＱ２にドレイン電流が流れた時のそのドレイン−ソース間飽和電圧Ｖdsonに充電されるのに十分な時間幅以上であるように設定する。
【００９７】
このように単安定回路２８のパルス幅を設定しておくことで、モータ１が最低速で駆動されている場合においても、トランジスタＱ２のドレイン電流が過電流か否かを正確検出することができる。
【００９８】
（その他の実施形態） 請求項１ないし６に記載した発明は、上述した各実施形態に限定されるものではなく、これらの発明の範囲内で種々変形可能である。例えば、第１、第３の実施形態では、Ａ／Ｄ変換器２３によるサンプリングとＡ／Ｄ変換が、単安定回路２８が出力パルスを出力している間に行なわれるようにタイミングを設定した。しかし、これらの実施形態においては、単安定回路２８が出力パルスを出力していない間には、コンデンサＣ１に充電されたトランジスタＱ１あるいはＱ２の導通時のソース−ドレイン間飽和電圧Ｖsdonあるいはドレイン-ソース間飽和電圧ＶdsonがＡ／Ｄ変換器２３に入力されている。従って、単安定回路２８の出力が“ Low "レベルの時間帯にＡ／Ｄ変換器２３がサンプリングとＡ／Ｄ変換を実施し、その値を基に過電流判定を行なっても問題は生じない。但し、単安定回路２８の出力パルスが立ち上がった直後は、トランジスタＱ１、Ｑ２がＯＦＦからＯＮへの過渡状態にあるため、その時間帯は避けた方が良い。
【００９９】
また、第５、第６の実施形態では、過電流検出しきい値電圧Ｖthの値を制御部２５に予め記憶せておき、その数値をＤ／Ａ変換器３０にてアナログ値に変換して用いた。これに代わる方法として、負荷駆動回路２ｃ、２ｄに外部から直接にアナログの過電流しきい値電圧Ｖthを供給するようにしてもよい。
【図面の簡単な説明】
【図１】 本発明の第１、第２の実施形態に係る負荷駆動回路の電気的構成図である。
【図２】 本発明の第１、第５の実施形態に係るドレイン電圧切換回路の回路図である。
【図３】 本発明の第１の実施形態に係る各部の電圧波形図である。
【図４】 本発明の第２の実施形態に係るドレイン電圧切換回路の回路図である。
【図５】 本発明の第２の実施形態に係る各部の電圧波形図である。
【図６】 本発明の第３、第４の実施形態に係る負荷駆動回路の電気的構成図である。
【図７】 本発明の第３、第６の実施形態に係るドレイン電圧切換回路の回路図である。
【図８】 本発明の第３の実施形態に係る各部の電圧波形図である。
【図９】 本発明の第４の実施形態に係るドレイン電圧切換回路の回路図である。
【図１０】本発明の第４の実施形態に係る各部の電圧波形図である。
【図１１】 本発明の第５の実施形態に係る負荷駆動回路の電気的構成図である。
【図１２】 本発明の第６の実施形態に係る負荷駆動回路の電気的構成図である。
【図１３】 従来技術を示す図１相当図である。
【図１４】 従来技術を示す図１の回路の電圧波形図である。
【図１５】 ドレイン−ソース間電圧の測定により過電流を測定できることを説明する図である。
【符号の説明】
図面中、１は単相ＤＣモータ、２ａ、２ｂ、２ｃ、２ｄは単相負荷駆動回路、２１はＰＷＭ信号発生回路、２２は減算回路、２３はＡ／Ｄ変換回路、２４はディジタル式のコンパレータ、２４ａはアナログ式のコンパレータ、２５は制御部、２６、２６ａ、２６ｂ、２６ｃはドレイン電圧切換回路、２７、２７ａはコンパレータ回路、２８は単安定回路、２９は非反転バッファ回路、Ｃ１はコンデンサ、Ｄ１はダイオード、ＯＰ１、ＯＰ２、ＯＰ３は演算増幅器、Ｑ１は負荷駆動用ＰＭＯＳトランジスタ、Ｑ２は負荷駆動用ＮＭＯＳトランジスタ、ＳＷ１、ＳＷ２、ＳＷ３はアナログスイッチ回路、Ｖddは直流電源電圧、Ｖdthは基準電圧、Ｖeeは接地電位、Ｖthは過電流検出しきい値電圧を示す。
Claims (8)
- ＰＭＯＳトランジスタを出力段に用いたＰＷＭ電圧制御による単相負荷駆動回路の過電流検出回路であって、ソースを直流電源のプラス電圧出力側に接続し該プラス電圧出力側と該直流電源の接地されたマイナス電圧出力側との間に負荷と直列に接続した負荷駆動用ＰＭＯＳトランジスタと、ドレイン電圧切換回路と、前記ＰＭＯＳトランジスタのソース電圧から前記ドレイン電圧切換回路の出力電圧を減算する減算回路と、該減算回路の出力電圧をサンプリングしてＡ／Ｄ変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器の出力をディジタルな過電流検出しきい値電圧と比較するディジタル式のコンパレータとを備え、
前記ドレイン電圧切換回路は、前記ＰＭＯＳトランジスタのドレイン電圧が前記直流電源の出力電圧を分圧して作った基準電圧を越えた時に出力電圧が立ち上がるコンパレータ回路と、該コンパレータ回路の出力電圧の立ち上がりによりトリガされ一定幅の出力パルスを生成する単安定回路と、該単安定回路の出力電圧により駆動され前記出力パルスが生成されている期間中だけ導通する第１、第２のアナログスイッチ回路と、該出力パルスが生成されていない期間中だけ導通する第３のアナログスイッチ回路と、一端が接地されたコンデンサと、該コンデンサの充電電圧をバッファする非反転バッファ回路とを備えて構成されたものであって、
前記コンデンサは、前記第２のアナログスイッチ回路の導通時には前記ドレイン電圧により充電を受け、該第２のアナログスイッチ回路の非導通時には充電された電圧を維持するものであり、また前記ドレイン電圧切換回路の出力には、前記第１のアナログスイッチ回路の導通時には前記ドレイン電圧が出力され、前記第３のアナログスイッチ回路の導通時には前記非反転バッファ回路の出力電圧が出力されるように構成されたものであり、
前記単安定回路の出力パルス幅は、前記ＰＭＯＳトランジスタのドレイン電圧が前記基準電圧を超えてから前記ＰＭＯＳトランジスタのゲートを駆動する最小パルス幅のＰＷＭ信号が終了する時点までの時間幅以下に設定され、また前記Ａ／Ｄ変換器によるサンプリングとＡ／Ｄ変換は前記単安定回路の出力パルスが終了する直前に行なわれるように設定されており、 前記Ａ／Ｄ変換器の出力電圧が前記過電流検出しきい値電圧を越えた時に過電流と判定することを特徴とする過電流検出回路。 - 請求項１に記載のＰＭＯＳトランジスタを出力段に用いたＰＷＭ電圧制御による単相負荷駆動回路の過電流検出回路において、前記ドレイン電圧切換回路の構成を、前記ＰＭＯＳトランジスタのドレイン電圧が前記直流電源の電圧を分圧して作った基準電圧を越えた時に出力電圧が立ち上がるコンパレータ回路と、該コンパレータ回路の出力電圧の立ち上がりによりトリガされ一定幅の出力パルスを生成する単安定回路と、該単安定回路の出力電圧により駆動され前記出力パルスが生成されている期間中だけ導通する第１のアナログスイッチ回路と、該出力パルスが生成されていない期間中だけ導通する第３のアナログスイッチ回路とを備えた構成に置き替え、
前記ドレイン電圧切換回路の出力には、前記第１のアナログスイッチ回路が導通した時には前記ドレイン電圧が出力され、前記第３のアナログスイッチ回路が導通した時には前記直流電源のプラス側電圧が出力されるように変更したことを特徴とする過電流検出回路。 - ＮＭＯＳトランジスタを出力段に用いたＰＷＭ電圧制御による単相負荷駆動回路の過電流検出回路であって、ソースを直流電源の接地されたマイナス電圧出力側に接続し該マイナス電圧出力側と該直流電源のプラス電圧出力側との間に負荷と直列に接続した負荷駆動用ＮＭＯＳトランジスタと、ドレイン電圧切換回路と、該ドレイン電圧切換回路の出力電圧をサンプリングしてＡ／Ｄ変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器の出力をディジタルな過電流検出しきい値電圧と比較するディジタル式のコンパレータとを備え、
前記ドレイン電圧切換回路は、前記ＮＭＯＳトランジスタのドレイン電圧が前記直流電源の出力電圧を分圧して作った基準電圧を下回った時に出力電圧が立ち上がるコンパレータ回路と、該コンパレータ回路の出力電圧の立ち上がりによりトリガされ一定幅の出力パルスを生成する単安定回路と、該単安定回路の出力電圧により駆動され前記出力パルスが生成されている期間中だけ導通する第１、第２のアナログスイッチ回路と、該出力パルスが生成されていない期間中だけ導通する第３のアナログスイッチ回路と、一端が接地されたコンデンサと、該コンデンサの充電電圧をバッファする非反転バッファ回路とを備えて構成されたものであって、
前記コンデンサは、前記第２のアナログスイッチ回路の導通時には前記ドレイン電圧により充電を受け、該第２のアナログスイッチ回路の非導通時には充電された電圧を維持するものであり、また前記ドレイン電圧切換回路の出力には、前記第１のアナログスイッチ回路の導通時には前記ドレイン電圧が出力され、前記第３のアナログスイッチ回路の導通時には前記非反転バッファ回路の出力電圧が出力されるように構成されたものであり、
前記単安定回路の出力パルス幅は、前記ＮＭＯＳトランジスタのドレイン電圧が前記基準電圧を下回ってから前記ＮＭＯＳトランジスタのゲートを駆動する最小パルス幅のＰＷＭ信号が終了する時点までの時間幅以下に設定され、また前記Ａ／Ｄ変換器によるサンプリングとＡ／Ｄ変換は前記単安定回路の出力パルスが終了する直前に行なわれるように設定されており、 前記Ａ／Ｄ変換器の出力電圧が前記過電流検出しきい値電圧を越えた時に過電流と判定することを特徴とする過電流検出回路。 - 請求項３に記載のＮＭＯＳトランジスタを出力段に用いたＰＷＭ電圧制御による単相負荷駆動回路の過電流検出回路において、前記ドレイン電圧切換回路の構成を、前記ＮＭＯＳトランジスタのドレイン電圧が前記直流電源の出力電圧を分圧して作った基準電圧を下回った時に出力電圧が立ち上がるコンパレータ回路と、該コンパレータ回路の出力電圧の立ち上がりによりトリガされて一定幅の出力パルスを生成する単安定回路と、該単安定回路の出力電圧により駆動され前記出力パルスが生成されている期間中だけ導通する第１のアナログスイッチ回路と、該出力パルスが生成されていない期間中だけ導通する第３のアナログスイッチ回路とを備えた構成に置き替え、
前記ドレイン電圧切換回路の出力には、前記第１のアナログスイッチ回路が導通した時には前記ドレイン電圧が出力され、前記第３のアナログスイッチ回路が導通した時には接地電位が出力されるように変更したことを特徴とする過電流検出回路。 - 請求項１に記載のＰＭＯＳトランジスタを出力段に用いたＰＷＭ電圧制御による単相負荷駆動回路の過電流検出回路において、前記Ａ／Ｄ変換器とディジタル式のコンパレータに代えて、前記減算回路の出力電圧をアナログの過電流検出しきい値電圧と比較するアナログ式のコンパレータを設け、前記減算回路の出力電圧が前記過電流検出しきい値電圧を越えた時に過電流と判定することを特徴とする過電流検出回路。
- 請求項３に記載のＮＭＯＳトランジスタを出力段に用いたＰＷＭ電圧制御による単相負荷駆動回路の過電流検出回路において、前記Ａ／Ｄ変換器とディジタル式のコンパレータに代えて、前記ドレイン電圧切換回路の出力電圧をアナログの過電流検出しきい値電圧と比較するアナログ式のコンパレータを設け、前記ドレイン電圧切換回路の出力電圧が前記過電流検出しきい値電圧を越えたときに過電流と判定することを特徴とする過電流検出回路。
- 請求項１に記載のＰＭＯＳトランジスタを出力段に用いたＰＷＭ電圧制御による単相負荷駆動回路の過電流検出回路において、前記Ａ／Ｄ変換器によるサンプリングとＡ／Ｄ変換とを、前記単安定回路の出力パルスが終了する直前に行なうことに代えて、前記出力パルスが生成されていない期間中に行なうようにしたことを特徴とする過電流検出回路。
- 請求項３に記載のＮＭＯＳトランジスタを出力段に用いたＰＷＭ電圧制御による単相負荷駆動回路の過電流検出回路において、前記Ａ／Ｄ変換器によるサンプリングとＡ／Ｄ変換とを、前記単安定回路の出力パルスが終了する直前に行なうことに代えて、前記出力パルスが生成されていない期間中に行なうようにしたことを特徴とする過電流検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003033645A JP4147965B2 (ja) | 2003-02-12 | 2003-02-12 | Ｍｏｓトランジスタによりｐｗｍ電圧制御する単相負荷の過電流検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003033645A JP4147965B2 (ja) | 2003-02-12 | 2003-02-12 | Ｍｏｓトランジスタによりｐｗｍ電圧制御する単相負荷の過電流検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004247834A JP2004247834A (ja) | 2004-09-02 |
| JP4147965B2 true JP4147965B2 (ja) | 2008-09-10 |
Family
ID=33019563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003033645A Expired - Fee Related JP4147965B2 (ja) | 2003-02-12 | 2003-02-12 | Ｍｏｓトランジスタによりｐｗｍ電圧制御する単相負荷の過電流検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4147965B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4569418B2 (ja) * | 2004-12-07 | 2010-10-27 | 株式会社デンソー | モータ駆動回路 |
| JP5007394B2 (ja) * | 2006-05-08 | 2012-08-22 | シーシーエス株式会社 | 光制御装置及び光照射システム |
| JP5030717B2 (ja) * | 2007-09-10 | 2012-09-19 | 矢崎総業株式会社 | 過電流保護装置 |
| US7948194B2 (en) | 2008-02-15 | 2011-05-24 | Intersil Americas Inc. | Waveform current monitor using RDSon of low-side bridge FET |
| US8587233B2 (en) | 2010-01-25 | 2013-11-19 | Sntech, Inc. | Speed-defined torque control |
| KR101025535B1 (ko) * | 2010-04-02 | 2011-04-04 | (주) 가인테크 | 단락보호회로를 구비한 스위치 제어 회로 |
| WO2011133937A2 (en) * | 2010-04-22 | 2011-10-27 | Sntech, Inc. | Apparatus for selecting speed of electrically commutated motor for use in hvac system |
| JP5537272B2 (ja) | 2010-06-07 | 2014-07-02 | ローム株式会社 | 負荷駆動回路装置及びこれを用いた電気機器 |
| JP6136897B2 (ja) * | 2013-11-28 | 2017-05-31 | 株式会社オートネットワーク技術研究所 | 電流値取得方法及び負荷制御装置 |
| CN107147381B (zh) * | 2017-06-08 | 2019-11-29 | 电子科技大学 | 基于模数转换过流保护电路的电机控制器 |
| CN112379179B (zh) * | 2020-09-25 | 2024-01-30 | 华东光电集成器件研究所 | 一种内置脉宽可调的脉冲采样保持电路 |
| CN114826226A (zh) * | 2021-01-29 | 2022-07-29 | 合肥创源车辆控制技术有限公司 | 一种功率电子开关管的高边电流采集及安全保护电路 |
-
2003
- 2003-02-12 JP JP2003033645A patent/JP4147965B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004247834A (ja) | 2004-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6482665B2 (ja) | 電力用半導体素子の駆動制御回路 | |
| US6967519B2 (en) | Drive circuit for a power semiconductor device | |
| US6246220B1 (en) | Synchronous-rectified DC to DC converter with improved current sensing | |
| US8766671B2 (en) | Load driving apparatus | |
| JP6076223B2 (ja) | 電力用半導体素子の駆動回路 | |
| JP3907196B2 (ja) | パワーウインド挟み込み防止装置 | |
| CN110741542B (zh) | 半导体元件的驱动电路 | |
| CN104620482B (zh) | 绝缘栅型半导体元件的驱动装置 | |
| JP4147965B2 (ja) | Ｍｏｓトランジスタによりｐｗｍ電圧制御する単相負荷の過電流検出回路 | |
| TW201035712A (en) | Voltage regulator | |
| US20030206040A1 (en) | Semiconductor device | |
| CN105027441B (zh) | 功率器件的驱动电路 | |
| CN110022051A (zh) | 用于驱动功率级的装置和方法 | |
| JP3800115B2 (ja) | 過電流検出機能付き負荷駆動回路 | |
| JP3907195B2 (ja) | パワーウインド挟み込み防止装置 | |
| US7015716B2 (en) | Method for detecting a power load of a power supply module according to duty cycle detection, and related device | |
| JP5180714B2 (ja) | 負荷短絡保護回路 | |
| JP3909847B2 (ja) | パワーウィンド駆動制御装置 | |
| CN113169662B (zh) | 电力转换装置 | |
| JP6024498B2 (ja) | 半導体駆動装置 | |
| US10177644B1 (en) | Input current extraction from inductor current in a voltage converter | |
| JP4028466B2 (ja) | パワーウインド挟み込み防止装置 | |
| JP2017142163A (ja) | スイッチング素子の駆動装置 | |
| JP2001157443A (ja) | パルス制御回路及び同期整流回路 | |
| JP4705724B2 (ja) | オートゼロ補正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050516 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080616 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |