JP4961977B2 - 過電流保護回路 - Google Patents

Description

本発明は、電圧駆動形のスイッチング素子を流れる電流を制限する過電流保護回路に関する。

この種の過電流保護回路としては、例えば下記特許文献１に見られるように、スイッチング素子としての絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のセンス端子から出力される微少電流（センス電流）がＩＧＢＴのコレクタ電流と相関を有することを利用して、ＩＧＢＴに流れる電流を検出する保護回路も提案されている。同保護回路では、センス端子及びエミッタ間に接続される抵抗体における電圧降下量に基づき、ＩＧＢＴを流れる電流を間接的に検出する。そして、電圧降下量を閾値電圧と比較することで、ＩＧＢＴを流れる電流が閾値以上であるか否かを判断する。

更に、上記保護回路では、ＩＧＢＴを流れる電流が第１の閾値以上となる継続期間が規定時間となることでＩＧＢＴを遮断し、また、ＩＧＢＴを流れる電流が第１の閾値よりも大きい第２の閾値以上となることでＩＧＢＴを流れる電流を所定量に制限している。これにより、ＩＧＢＴを流れる電流が過度に大きくなることを回避することができる。
特許第２６４３４５９号公報

ところで、ＩＧＢＴをオン状態とするに際し、そのゲートに印加する電圧を可変設定する技術がある。ただし、この場合、ＩＧＢＴを流れる電流の増加速度は、ゲートに印加される電圧に応じて変化する。このため、ゲートに印加される電圧が低電圧とされるときを想定して上記閾値電圧を定めたのでは、高電圧がゲートに印加される際にスイッチング素子を流れる電流の制限が間に合わないおそれがある。一方、ゲートに印加される電圧が高電圧とされるときを想定して上記閾値電圧を定めたのでは、低電圧がゲートに印加される際に未だ制限の必要のないときにスイッチング素子を流れる電流を制限してしまうおそれがある。

本発明は、上記課題を解決するためになされたものであり、その目的は、電圧駆動形のスイッチング素子の導通制御端子に印加される電圧が可変設定される場合であれ、スイッチング素子を流れる電流をより適切に制限することのできる過電流保護回路を提供することにある。

以下、上記課題を解決するための手段、及びその作用効果について記載する。

請求項１記載の発明は、導通制御端子に印加される電圧が可変設定される電圧駆動形のスイッチング素子について、該スイッチング素子を流れる電流を制限する過電流保護回路において、前記スイッチング素子を流れる電流が許容範囲を超えるか否かを判断する判断手段と、該判断手段により前記許容範囲を超えると判断されるとき、前記スイッチング素子を流れる電流を制限する制限手段とを備え、前記判断手段は、前記スイッチング素子を流れる電流と閾値とを比較する比較手段と、前記可変設定される電圧値が高いほど前記閾値を低く設定する閾値可変手段とを備え、前記スイッチング素子を流れる電流が前記閾値以上となるときに前記許容範囲を超えると判断することを特徴とする。

上記発明では、スイッチング素子を流れる電流と閾値との比較という簡易な手法にて、許容範囲を超えるか否かを判断することができる。

請求項２記載の発明は、請求項１記載の発明において、前記閾値可変手段は、第１の抵抗体と、該第１の抵抗体に接続可能な互いに異なる抵抗値を有する２つの抵抗体と、前記第１の抵抗体を前記２つの抵抗体のいずれかに選択的に接続する接続手段とを備えて且つ、前記第１の抵抗体、前記接続手段及び前記２つの抵抗体にて構成される直列接続体の両端は、互いに異なる２つの電位とされるとともに、該互いに異なる２つの電位間の電圧についての前記第１の抵抗体及び前記２つの抵抗体のいずれかによる分圧値に基づき前記閾値が設定されてなることを特徴とする。

上記発明では、２つの抵抗体の抵抗値の相違を利用して閾値を可変設定することができる。

請求項３記載の発明は、請求項１記載の発明において、前記閾値可変手段は、入力信号の変化量に対する出力信号の変化量の比が負となる回路を備えて構成されてなることを特徴とする。

上記発明では、入力信号（可変設定される電圧）が高いほど閾値可変手段の出力信号である閾値を小さい値とすることができる。このため、閾値を適切に可変設定することができる。

請求項４記載の発明は、請求項１〜３のいずれかに記載の発明において、前記スイッチング素子は、互いに直列接続された複数のスイッチング素子の１つであることを特徴とする。

互いに直列接続された複数のスイッチング素子にあっては隣接するスイッチング素子が同時にオン状態となることで、これらを貫通する電流が流れる。この貫通電流は、隣接するスイッチング素子の一方のみがオン状態であるときに流れる電流と比較して大きくなる傾向にある。更に、この貫通電流の増加速度も、隣接するスイッチング素子の一方のみがオン状態であるときに流れる電流の増加速度と比較して大きくなる傾向にある。したがって、貫通電流が流れるときには、上記ゲートに印加される電圧の変化に応じたスイッチング素子を流れる電流の変化が特に問題となる。この点、上記発明では、設定される電圧に応じて許容範囲を超えるか否かの基準を可変設定することで、貫通電流に適切に対処することができる。

請求項５記載の発明は、請求項４記載の発明において、前記判断手段は、前記スイッチング素子を流れる電流と複数の閾値とのそれぞれとを比較し、該複数の閾値のいずれか以上となる状態の継続時間が当該閾値に対応した規定時間以上となるときに前記許容範囲を超えると判断するものであり、前記規定時間は、前記閾値が大きいほど短く設定されてなることを特徴とする。

上述したように、貫通電流が流れるときには、電流量が多くなり、また電流の増加速度も大きくなる。したがって、貫通電流に対処するためには、それ以外の要因による過度の電流に対処する場合と比較して、閾値を大きくして且つ規定時間を短くすることが望ましい。この点、上記発明によれば、許容範囲を超えるか否かの判断基準を、貫通電流に起因するときとそれ以外の要因に起因するときとに応じて適切に設定することができる。

請求項６記載の発明は、請求項５記載の発明において、前記閾値が２つの閾値からなることを特徴とする。

上記発明では、貫通電流用の閾値とそれ以外の閾値とを備える。このため、極力閾値の数を増やすことなく、貫通電流やそれ以外の要因に起因して、流れる電流が許容範囲を超えるか否かを適切に判断することができる。

請求項７記載の発明は、請求項５又は６記載の発明において、前記スイッチング素子は、その入力端子及び出力端子間を流れる電流と相関を有する微少電流を出力するセンス端子を備えるものであり、前記判断手段は、前記スイッチング素子の出力端子及び前記センス端子間を接続する抵抗体による電圧降下量に基づき、前記スイッチング素子を流れる電流を検出して且つ、前記閾値に応じた閾値電圧と前記電圧降下量との大小を比較するものであり、前記閾値電圧の最大値は、前記スイッチング素子の導通制御端子の電圧の安定時に対する前記スイッチング素子のオン操作直後の前記電圧降下量の変化分を補償しつつ設定されてなることを特徴とする。

導通制御端子の電圧の安定時におけるスイッチング素子の入力端子及び出力端子間を流れる電流と電圧降下量との関係は、スイッチング素子のオン操作直後においては成立しないことがある。このため、導通制御端子の電圧の安定時におけるスイッチング素子の入力端子及び出力端子間を流れる電流とセンス端子から出力される電流との関係に基づき、電流の閾値に応じた閾値電圧を設定したのでは、閾値電圧となったと判断されるときの実際の電流が閾値電流と一致しないおそれがある。この点、上記発明は、導通制御端子の電圧の安定時に対するオン操作直後の電圧降下量の変化分を補償しつつ閾値電圧を設定することで、こうした問題を回避することができる。

（第１の実施形態）
以下、本発明にかかる過電流保護回路をハイブリッド車の高圧システムに適用した第１の実施形態について、図面を参照しつつ説明する。

図１に、本実施形態にかかるモータジェネレータの制御システムの全体構成を示す。

図示されるように、モータジェネレータ１０の３つの相（Ｕ相、Ｖ相、Ｗ相）には、インバータ１２が接続されている。このインバータ１２は、３相インバータであり、高圧バッテリ１４の電圧をモータジェネレータ１０の３つの相に適宜印加する。詳しくは、インバータ１２は、３つの相のそれぞれと高圧バッテリ１４の正極側又は負極側とを導通させるべく、スイッチング素子ＳＷ１、ＳＷ２（Ｕ相アーム）とスイッチング素子ＳＷ３，ＳＷ４（Ｖ相アーム）とスイッチング素子ＳＷ５，ＳＷ６（Ｗ相アーム）との並列接続体を備えて構成されている。そして、スイッチング素子ＳＷ１及びスイッチング素子ＳＷ２を直列接続する接続点がモータジェネレータ１０のＵ相と接続されている。また、スイッチング素子ＳＷ３及びスイッチング素子ＳＷ４を直列接続する接続点がモータジェネレータ１０のＶ相と接続されている。更に、スイッチング素子ＳＷ５及びスイッチング素子ＳＷ６を直列接続する接続点がモータジェネレータ１０のＷ相と接続されている。ちなみに、これらスイッチング素子ＳＷ１〜ＳＷ６は、本実施形態では、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）によって構成されている。また、インバータ１２は、各スイッチング素子ＳＷ１〜ＳＷ６に逆並列に接続されたフライホイールダイオードＤ１〜Ｄ６を備えている。

上記スイッチング素子ＳＷ１〜ＳＷ６は、ドライバユニット１６を介して、低圧バッテリ１８を電力源とするマイクロコンピュータ（マイコン２０）により操作される。図２に、ドライバユニット１６のうち、スイッチング素子ＳＷ１〜ＳＷ６のいずれか１つ（以下、スイッチング素子ＳＷ）の駆動に関する構成部分を示す。

図示されるように、ドライバユニット１６は、スイッチング素子ＳＷの駆動に関して、駆動回路３０及び保護回路４０を備えている。

駆動回路３０は、スイッチング素子ＳＷの導通制御端子（ゲート）に電圧を印加するドライバ３１を備えている。ドライバ３１は、Ｐチャネルトランジスタ３１ｐ及びＮチャネルトランジスタ３１ｎの直列接続体である。ドライバ３１の両端には、コンデンサ３２が接続されている。そして、コンデンサ３２の両電極間には、駆動電圧生成回路３３が接続されている。駆動電圧生成回路３３は、ドライバ３１に印加する電圧を生成するものである。

駆動電圧生成回路３３は、トランス３３ａの１次側に、電源３３ｂ及びコンデンサ３３ｃが並列接続されるとともに、これらトランス３３ａと電源３３ｂ及びコンデンサ３３ｃとの間を導通及び遮断するスイッチング素子３３ｄが設けられている。また、トランス３３ａの２次側の出力電圧は、ダイオード３３ｅを介してコンデンサ３２に印加される。こうした構成によれば、スイッチング素子３３ｄのオン・オフ操作をデューティ制御によって行なうことで、駆動電圧生成回路３３の出力電圧を可変設定することができ、コンデンサ３２に印加される電圧を可変設定することができる。これにより、ドライバ３１に印加される電圧を可変設定することができ、ひいてはスイッチング素子ＳＷのゲートに印加される電圧を可変設定することができる。

上記ドライバ３１は、上記マイコン２０からのスイッチング指令信号に応じて駆動される。詳しくは、フォトカプラ３４及び駆動ＩＣ３５により電力変換されたスイッチング指令信号によって駆動される。駆動ＩＣ３５では、スイッチング指令がオン指令であるときには、Ｐチャネルトランジスタ３１ｐをオンして且つＮチャネルトランジスタ３１ｎをオフする。一方、スイッチング指令がオフ指令であるときには、Ｐチャネルトランジスタ３１ｐをオフして且つＮチャネルトランジスタ３１ｎをオンする。これにより、スイッチング素子ＳＷのオン指令時には、コンデンサ３２の電圧がスイッチング素子ＳＷのゲートＧに印加され、スイッチング素子ＳＷのオフ指令時には、スイッチング素子ＳＷのゲートＧはエミッタＥと同電位とされる。

スイッチング素子ＳＷは、そのコレクタＣ及びエミッタＥ間を流れる電流（コレクタ電流）と相関を有する微少な電流（センス電流）を出力するセンス端子ＳＴを備えている。そして、センス端子ＳＴは、上記保護回路４０と接続されている。

保護回路４０は、抵抗体（センス抵抗４１）を備えており、センス抵抗４１を介してセンス端子ＳＴをエミッタＥと接続する。センス抵抗４１による電圧降下量（センス電圧）は、センス電流に応じて定まる。このため、図３に実線にて示すように、センス電圧は、スイッチング素子ＳＷを流れる電流（コレクタ電流Ｉｃ）によって定まることとなる。

センス抵抗４１には、抵抗体４２ａ及びコンデンサ４２ｂからなるＲＣフィルタ回路４２が並列接続されている。ＲＣフィルタ回路４２は、スイッチング素子ＳＷのオン操作直後にセンス電圧に重畳するノイズを除去する手段である。センス抵抗４１の両端の電圧、すなわちセンス電圧は、ＲＣフィルタ回路４２を介して過電流用比較器４３及び貫通電流用比較器４４のそれぞれの非反転入力端子に印加される。これら過電流用比較器４３及び貫通電流用比較器４４の反転入力端子には、互いに異なる２つの閾値電圧Ｖｒｅｆ１及びＶｒｅｆ２がそれぞれ印加されている。これにより、過電流用比較器４３の出力信号は、センス電圧が閾値電圧Ｖｒｅｆ１以上となることで論理「Ｈ」となり、貫通電流用比較器４４の出力信号は、センス電圧が閾値電圧Ｖｒｅｆ２以上となることで論理「Ｈ」となる。

過電流用比較器４３の出力信号は、タイマラッチ４５に取り込まれる。タイマラッチ４５は、過電流用比較器４３の出力信号が論理「Ｈ」となる継続時間が規定時間Ｄｅｌａｙ１（例えば「４〜５μｓ」）となることで論理「Ｈ」の信号を出力する。一方、貫通電流用比較器４４の出力信号は、タイマラッチ４６に取り込まれる。タイマラッチ４６は、貫通電流用比較器４４の出力信号が論理「Ｈ」となる継続時間が規定時間Ｄｅｌａｙ２（＜Ｄｅｌａｙ１、例えば「０〜４μｓ」）となることで論理「Ｈ」の信号を出力する。

ＯＲ回路４７は、タイマラッチ４５，４６の出力信号の論理和信号を、遮断指令回路４８に出力する。遮断指令回路４８は、ＯＲ回路４７の出力信号が論理「Ｈ」であるときに、駆動ＩＣ３５及びソフト遮断回路４９を操作する。ソフト遮断回路４９は、抵抗体５０を介してスイッチング素子ＳＷのゲートＧ及びエミッタＥ間を導通及び遮断するＮチャネルトランジスタを備えて構成されている。そして、遮断指令回路４８では、ＯＲ回路４７の出力信号が論理「Ｈ」であるとき、駆動回路ＩＣを操作することでドライバ３１のＰチャネルトランジスタ３１ｐ及びＮチャネルトランジスタ３１ｎの双方を強制的にオフ状態とするとともに、ソフト遮断回路４９のＮチャネルトランジスタをオン状態とする。これにより、抵抗体５０の抵抗値を調節することで、マイコン２０からのスイッチングのオフ指令に伴うスイッチング素子ＳＷのオン状態からオフ状態への切り替えよりも緩やかな切り替えを行なう。これは、通常時よりも大きな電流が流れる際にスイッチング素子を通常時と同一の速度でオフ状態に切り替えると、サージ電圧が過度に大きくなるおそれがあることに鑑みてなされる設定である。

こうした構成によれば、センス電圧が閾値電圧Ｖｒｅｆ１となる継続時間が規定時間Ｄｅｌａｙ１以上となるときや、センス電圧が閾値電圧Ｖｒｅｆ２となる継続時間が規定時間Ｄｅｌａｙ２以上となるときに、スイッチング素子ＳＷを強制的にオフ状態（遮断状態）とすることができる。

上記貫通電流用比較器４４は、インバータ１２のアームの双方のスイッチング素子ＳＷがオンとなることで、これら直列接続された一対のスイッチング素子を貫通電流が流れる際、これを検出して対処するためのものである。これに対し、上記過電流用比較器４３は、インバータ１２のアームの一方のスイッチング素子ＳＷがオン状態であるときであって、このスイッチング素子ＳＷに過度の電流が流れる際、これを検出して対処するためのものである。ここで、スイッチング素子ＳＷに貫通電流が流れるときには、そうでないときと比較して、電流の増加速度が大きくなる。このため、貫通電流が流れる際には、これを迅速に検出し、スイッチング素子ＳＷを遮断することが望まれる。

このため、貫通電流用の規定時間Ｄｅｌａｙ２は、過電流用の規定時間Ｄｅｌａｙ１よりも短く設定する。また、貫通電流が流れる際には、スイッチング素子ＳＷを流れる電流が通常時よりも特に大きくなることから、貫通電流を判断するための電流の閾値Ｉｔｈ２（閾値電圧Ｖｒｅｆ２と対応）は、一対のスイッチング素子ＳＷの一方がオン状態のときの電流の閾値Ｉｔｈ１（閾値電圧Ｖｒｅｆ１と対応）と比較して大きく設定する。これら閾値Ｉｔｈ１，Ｉｔｈ２は、スイッチング素子ＳＷに許容される電流にマージンを付与することで設定される。

図４に、直列接続された一対のスイッチング素子ＳＷの双方がオン状態であるとき、及び一方がオン状態であるときのそれぞれにおける本実施形態にかかる過電流保護の態様を示す。

図中、ケース１は、直列接続された一対のスイッチング素子ＳＷの一方がオン状態であるときに保護回路４０によってスイッチング素子ＳＷがオフ状態とされる際の電流の挙動を示す。図示されるように、コレクタ電流が閾値Ｉｔｈ１以上となる継続時間が規定時間Ｄｅｌａｙ１となることでスイッチング素子ＳＷが遮断される。これにより、コレクタ電流が減少していく。

一方、ケース２は、直列接続された一対のスイッチング素子ＳＷを貫通電流が流れるときに保護回路４０によってスイッチング素子ＳＷがオフ状態とされる際の電流の挙動を示す。図示されるように、この場合、コレクタ電流が急激に増加していく。そして、コレクタ電流が閾値Ｉｔｈ２以上となる継続時間が規定時間Ｄｅｌａｙ２となることでスイッチング素子ＳＷが遮断される。これにより、コレクタ電流が減少していく。

このように、貫通電流用の規定時間Ｄｅｌａｙ２を短くすることで、貫通電流に適切に対処することが可能となる。

ところで、貫通電流用の閾値電圧Ｖｒｅｆ２を、先の図３に実線にて示した関係においてコレクタ電流が閾値Ｉｔｈ２となるときのセンス電圧としたのでは、コレクタ電流Ｉｃが閾値Ｉｔｈ２となるときを適切に判断することができない。これは、図３に示した関係は、スイッチング素子ＳＷのゲートの電圧が安定しているときの関係であり、センス抵抗４１が大きい場合についてのスイッチング素子ＳＷのオン操作直後における関係（図３中、一点鎖線）とは相違するからである。すなわち、スイッチング素子ＳＷのオン操作直後においては、コレクタ電流Ｉｃが閾値Ｉｔｈ２となるときのセンス電圧は電圧Ｖｓ２となる。

図５に、スイッチング素子ＳＷのオン操作に伴うセンス電圧の挙動を示す。詳しくは、図５（ａ）に、ゲート電圧（正確には、エミッタ及びゲート間の電圧Ｖｇｅ）の推移を示し、図５（ｂ）に、センス電圧の推移を示し、図５（ｃ）に、ＲＣフィルタ回路４２によるフィルタ処理後のセンス電圧の推移を示し、図５（ｄ）に、コレクタ及びエミッタ間の電圧Ｖｃｅとコレクタ電流Ｉｃとの推移を示す。また、図５（ｅ）は、スイッチング素子ＳＷのエミッタ及びゲート間の電圧Ｖｇｅとエミッタ及びコレクタ間の電圧Ｖｃｅとコレクタ電流Ｉｃとの静特性を示す。

図示されるように、時刻ｔ１にスイッチング素子ＳＷがオン操作されると、ゲート電圧が上昇する。そして、時刻ｔ２にゲート電圧が閾値電圧Ｖｔｈを超えることで、スイッチング素子ＳＷがオン状態となり、コレクタ電流Ｉｃが増加していく。これにより、センス電圧も上昇する。ただし、ゲート電圧は、スイッチング素子ＳＷのゲートに印加された電圧Ｖｇ_ｏｎとなる前に、一旦中間の電圧状態で停滞する（時刻ｔ３〜ｔ４）。この停滞期間が周知のミラー期間である。その後、ゲート電圧が上昇し、時刻ｔ５に、ゲートに印加された電圧Ｖｇ_ｏｎとなる。

ゲート電圧が閾値電圧Ｖｔｈを超えることで、コレクタ電流Ｉｃは、ゲート電圧が電圧Ｖｇ_ｏｎとなるときの最終的な電流値まで増加する。ただし、図示されるように、スイッチング素子ＳＷのオン操作直後においては、コレクタ電流Ｉｃが一定となっているにもかかわらず、センス電圧は変化している。これは以下の理由による。

スイッチング素子ＳＷが静特性に沿って動作する際には、エミッタ下流の抵抗値によって定まる負荷線と、図５（ｅ）に示す静特性曲線との交点によって、スイッチング素子ＳＷを流れるコレクタ電流Ｉｃとコレクタ及びエミッタ間の電圧Ｖｃｅとが定まる。ただし、スイッチング素子ＳＷのオン操作直後においては、コレクタ電流Ｉｃの増加に対してコレクタ及びエミッタ間の電圧Ｖｃｅの低下が遅れ、スイッチング素子ＳＷは飽和領域で動作することとなる。すなわち、ゲート電圧が閾値電圧Ｖｔｈとなると、コレクタ電流Ｉｃが急激に増加し、例えば時刻ｔ３頃に所定の値に落ち着く。この際、コレクタ及びエミッタ間の電圧Ｖｃｅはほとんど減少しない。

一方、センス端子については、スイッチング素子のゲート及びセンス端子間の電圧やスイッチング素子のコレクタ及びセンス端子間の電圧と、センス端子から出力されるセンス電流との間に、図５（ｅ）に示したものと同様の静特性が成立する。ただし、本実施形態では、センス抵抗４１として抵抗値の大きいものを用いているため、コレクタ及びセンス端子間の電圧とセンス電流とは、センス抵抗４１による負荷線に略沿ったかたちで変化する。このため、コレクタ電流Ｉｃの増加に伴い、センス電流も増加し、コレクタ及びセンス端子間の電圧が減少する。

しかし、上述したように、コレクタ電流Ｉｃが定常状態となる時刻ｔ３まで、コレクタ及びエミッタ間の電圧Ｖｃｅはほとんど変化しない。一方、時刻ｔ３まで、ゲート電圧は増加し、エミッタの電位に対してセンス端子の電位が上昇していくこととなる。このときのセンス電圧は、コレクタ電流と先の図３に実線にて示したゲート電圧安定時の関係から定まるセンス電圧よりも高くなる。これがセンス電圧の一時的な盛り上がりのメカニズムである。

このようにセンス電圧が一時的に盛り上がるため、先の図３に実線にて示したゲート電圧安定時の関係と、貫通電流用の閾値Ｉｔｈ２とによっては、閾値電圧Ｖｒｅｆ２を定めることができない。もっとも、この盛り上がりは、センス抵抗４１の抵抗値を小さくすることで抑制することはできるが、そうした場合には、センス電圧が低下する。このため、ノイズに対する耐性が低下したり、過電流検出用比較器４３や貫通電流用比較器４４に入力する前にセンス電圧を増幅する必要が生じたりする等、不都合が生じる懸念がある。そこで本実施形態では、センス抵抗４１の抵抗値を高く（例えば数ｋΩ）設定する一方、センス電圧の盛り上がりによって貫通電流が流れたと誤判断されることがないように、閾値電圧Ｖｒｅｆ２を、先の図２に示した関係と貫通電流用の閾値Ｉｔｈ２とによって定まる値よりも大きい値に設定する（図５（ｃ））。これにより、貫通電流が流れたか否かを適切に判断することができる。

なお、貫通電流を適切に判断するためには、貫通電流の判断を、ゲートの電圧が安定するまでに行うことが望ましい。より望ましくは、貫通電流の判断を、ミラー期間の終了までに行うことが望ましい。こうした観点から、規定時間Ｄｅｌａｙ２を設定する。ここでは例えば、規定時間Ｄｅｌａｙ２を、ミラー期間以下の長さとすればよい。

ところで、上述したように、本実施形態では、スイッチング素子ＳＷのゲートに印加する電圧を可変設定することが可能である。ただし、この場合、図６に示されるように、ゲートに印加される電圧に応じて、スイッチング素子ＳＷを流れる電流（コレクタ電流）の増加速度が変化することとなる。図６（ａ）は、ゲート電圧（ゲート及びエミッタ間の電圧Ｖｇｅ）の推移を示し、図６（ｂ）は、コレクタ電流の推移を示している。

図中、一点鎖線にて示されるように、ゲートに印加される電圧が高い場合には、コレクタ電流の増加速度が大きくなる。このため、ゲートに印加される電圧が高いときには、規定時間Ｄｅｌａｙ１，Ｄｅｌａｙ２や閾値電圧Ｖｒｅｆ１，Ｖｒｅｆ２の設定によっては、スイッチング素子ＳＷを遮断する前にスイッチング素子ＳＷの信頼性に影響を与える程度の大電流が流れてしまうことが懸念される。

そこで本実施形態では、駆動電圧生成回路３３によって設定される電圧に応じて閾値電圧Ｖｒｅｆ１，Ｖｒｅｆ２を可変設定する。詳しくは、先の図２に示すように、コンデンサ３２の正極側の電位に基づき、閾値電圧Ｖｒｅｆ１，Ｖｒｅｆ２を可変設定する。図７に、貫通電流用比較器４４の反転入力端子に印加される閾値電圧Ｖｒｅｆ２を可変設定するための構成を示す。なお、過電流用比較器４３の反転入力端子に印加される閾値電圧Ｖｒｅｆ１を可変設定するための構成については、図７に示すものと同様であるため、その記載及び説明を割愛する。

図示されるように、電源６１には、抵抗体６２が接続されている。一方、抵抗値Ｒ１の抵抗体６３及び抵抗値Ｒ２（＞Ｒ１）の抵抗体６４は、接地されている。そして、上記抵抗体６２を、抵抗体６３及び抵抗体６４のいずれかと接続すべく、切り替え回路６５が設けられている。そして、抵抗体６３及び抵抗体６４のいずれかと抵抗体６２とによって分圧された電源６１の電圧が、貫通電流用比較器４４の反転入力端子に入力される。

上記切り替え回路６５は、比較器６６によって操作される。比較器６６の反転入力端子には、基準電圧Ｖ０が印加されており、非反転入力端子には、ゲートに印加される電圧、すなわち、コンデンサ３２の正極電圧が印加されている。そして、ゲート印加電圧が基準電圧Ｖ０以上であるときには、比較器６６から論理「Ｈ」の信号が出力され、抵抗体６３が抵抗体６２と接続される。一方、ゲート印加電圧が基準電圧よりも低いときには、比較器６６から論理「Ｌ」の信号が出力され、抵抗体６４が抵抗体６２と接続される。

図８に、閾値電圧Ｖｒｅｆ２の設定態様を示す。詳しくは、図８（ａ）は、ゲートに印加される電圧（詳しくは、コンデンサ３２の正極電圧）の推移を示し、図８（ｂ）は、閾値電圧Ｖｒｅｆ２の推移を示している。図示されるように、ゲートに印加される電圧が基準電圧Ｖ０以上となると、閾値電圧Ｖｒｅｆ２が低い値に設定される。これにより、ゲートに印加される電圧が高くなることでコレクタ電流の増加速度が上昇しても、これに適切に対処することができる。

以上詳述した本実施形態によれば、以下の効果が得られるようになる。

（１）ゲートに印加される電圧値（コンデンサ３２の正極電圧値）に基づき、スイッチング素子ＳＷに許容範囲を超える電流が流れるか否かの判断の基準を可変設定した。これにより、ゲートに印加される都度の電圧に応じて、適切な判断を行なうことができる。

（２）ゲートに印加される電圧値が高いほど、許容範囲を超えると判断する領域を拡大した。これにより、ゲートに印加される電圧値が高いときに、スイッチング素子ＳＷを流れる電流が許容範囲を超えるとの判断をより迅速に行なうことができるようになる。

（３）スイッチング素子ＳＷを流れる電流が閾値Ｉｔｈ１，Ｉｔｈ２以上となるときに許容範囲を超えると判断した。これにより、簡易な手法にて、許容範囲を超えるか否かを判断することができる。

（４）閾値Ｉｔｈ１，Ｉｔｈ２に応じた閾値電圧Ｖｒｅｆ１，Ｖｒｅｆ２を可変設定すべく、抵抗体６２に、互いに異なる抵抗値を有する２つの抵抗体６３，６４のいずれかを選択的に接続することで、電源６１の電圧を、抵抗体６２及び抵抗体６３，６４のいずれかによって分圧した。これにより、抵抗体６３，６４の抵抗値の相違を利用して閾値を可変設定することができる。

（５）インバータ１２を構成するスイッチング素子ＳＷ、換言すれば、互いに直列接続された複数のスイッチング素子ＳＷを、保護対象とした。このスイッチング素子ＳＷには、貫通電流が流れるおそれがあるため、貫通電流からの保護が特に要求されるものであるが、この要求に適切に応じることができる。

（６）閾値電圧Ｖｒｅｆ２に対応する規定時間Ｄｅｌａｙ２を、これよりも小さい閾値電圧Ｖｒｅｆ１に対応する規定時間Ｄｅｌａｙ１よりも短く設定した。これにより、許容範囲を超えるのか否かの判断基準を、貫通電流に起因したものかそれ以外の要因に起因したものかに応じて適切に設定することができる。

（７）閾値電圧Ｖｒｅｆ２を、スイッチング素子ＳＷのゲートの電圧の安定時に対するスイッチング素子ＳＷのオン操作直後のセンス電圧の変化分を補償しつつ設定した。これにより、閾値電圧Ｖｒｅｆ２をより適切に設定することができる。

（第２の実施形態）
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図９に、貫通電流用比較器４４の反転入力端子に印加される閾値電圧Ｖｒｅｆ２を可変設定するための本実施形態にかかる構成を示す。

図示されるように、本実施形態では、反転増幅回路を用いてゲートに印加される電圧が高いほど閾値電圧Ｖｒｅｆ２を低く設定する。すなわち、オペアンプ７０の非反転入力端子は、反転増幅回路の入力端子として、抵抗体７１を介してゲートに印加される電圧を取り込む。また、オペアンプ７０の非反転入力端子には、抵抗体７２を介して出力端子から負帰還がかけられている。また、オペアンプ７０の反転入力端子には、抵抗体７４及び抵抗体７５によって分圧された電源７３の電圧が印加される。これにより、反転増幅回路の出力する信号（閾値電圧Ｖｒｅｆ２）は、抵抗体７１，７２，７４，７５の抵抗値を抵抗値Ｒ１，Ｒ２，Ｒ３，Ｒ４として且つ、電源７３の電圧を電圧Ｖ、ゲートに印加される電圧を電圧Ｖｇとすると、以下の式によって表現される。
Ｖｒｅｆ２＝（Ｒ１＋Ｒ２）／Ｒ１×
｛Ｖ×Ｒ４／（Ｒ３＋Ｒ４）−Ｖｇ×Ｒ２／（Ｒ１＋Ｒ２）｝
このように、反転増幅回路の出力する信号（閾値電圧Ｖｒｅｆ２）は、その変化量と、ゲートに印加される電圧Ｖｇの変化量との比が負の値となって且つ抵抗体７１，７２の抵抗比によって変化度合いが変換される信号となる。また、閾値電圧Ｖｒｅｆ２の絶対値（オフセット値）は、抵抗体Ｒ３，Ｒ４によって調節可能である。

図１０に、閾値電圧Ｖｒｅｆ２の設定態様を示す。詳しくは、図１０（ａ）は、ゲートに印加される電圧（詳しくは、コンデンサ３２の正極電圧）の推移を示し、図１０（ｂ）は、閾値電圧Ｖｒｅｆ２の推移を示している。図示されるように、ゲートに印加される電圧が高くなるほど、閾値電圧Ｖｒｅｆ２が低い値に設定される。これにより、ゲートに印加される電圧が高くなることでコレクタ電流の増加速度が上昇しても、これに適切に対処することができる。

以上説明した本実施形態によれば、先の第１の実施形態の上記（１）〜（３）、（５）〜（７）の効果と同様の効果に加えて、更に以下の効果が得られるようになる。

（８）反転増幅回路によって、閾値電圧Ｖｒｅｆ１，Ｖｒｅｆ２を可変設定した。これにより、閾値電圧Ｖｒｅｆ１，Ｖｒｅｆ２を適切に可変設定することができる。

（第３の実施形態）
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、閾値電圧Ｖｒｅｆ１、Ｖｒｅｆ２は固定値とし、ゲートに印加される電圧に応じてセンス電圧を補正する。

図１１に、本実施形態にかかる貫通電流用比較器４４の非反転入力端子に印加される信号の生成回路の構成を示す。なお、過電流用比較器４３の非反転入力端子に印加される信号の生成回路の構成についても、図１１に示すものと同様であるため、その記載及び説明を割愛する。

図示されるように、貫通電流用比較器４４の非反転入力端子には、加算回路８０の出力端子が接続されている。そして、加算回路８０の入力端子には、センス電圧と、非反転増幅回路９０の出力信号とが印加されている。非反転増幅回路９０は、ゲートに印加される電圧の変化量の符号を保ちつつ、その値を変換する回路である。

詳しくは、非反転増幅回路９０は、オペアンプ９１を備えている。また、オペアンプ９１の出力端子から反転入力端子へと負帰還をかける抵抗体９２を備えている。そして、オペアンプ９１の反転入力端子には、抵抗体９５、９６によって分圧された電源９４の電圧が、抵抗体９３を介して印加される。また、オペアンプ９１の非反転入力端子には、上記ゲートに印加される電圧が印加される。ここで、上記抵抗体９２，９３，９５，９６の抵抗値によって、入力信号に対する非反転増幅回路９０の出力信号の変化及び大きさを調節することができる。

上記構成によれば、同一のセンス電圧であっても、ゲートに印加される電圧が高いほど、閾値電圧Ｖｒｅｆ２と比較される電圧は高くなる。このため、ゲートに印加される電圧が高いほど、低いセンス電圧で貫通電流用比較器４４の出力を論理「Ｈ」とすることができる。これは、ゲートに印加される電圧が高いほど、スイッチング素子ＳＷを流れる電流の閾値Ｉｔｈ２が小さくなることを意味する。

以上説明した本実施形態によっても、先の第１の実施形態の上記（１）〜（３）、（５）〜（７）の効果と同様の効果や、先の第２の実施形態の上記（８）の効果に準じた効果を得ることができる。

（第４の実施形態）
以下、第４の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、図１２に貫通電流用のものについて例示するように、ゲートに印加される電圧にかかわらず閾値電圧Ｖｒｅｆ１，Ｖｒｅｆ２を固定値として且つ、ゲートに印加される電圧が高いほど、規定時間Ｄｅｌａｙ１，Ｄｅｌａｙ２を短く設定する。これにより、ゲートに印加される電圧が高いためにスイッチング素子ＳＷを流れる電流の増加速度が大きくなるとき、スイッチング素子ＳＷを迅速に遮断することができる。

なお、これは例えば、上記タイマラッチ回路４５，４６を、抵抗体及びコンデンサからなるＲＣ直列回路を備え且つ、その抵抗体の抵抗値を、ゲートに印加される電圧に応じて可変とする構成を実現すればよい。

以上説明した本実施形態によっても、上記第１の実施形態の上記（１）、（２）、（５）〜（７）の効果を得ることができる。

（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。

・可変設定される電圧値の取得手法としては、上記各実施形態で例示したものに限らず、例えば前回ゲートに電圧を印加した際の電圧安定時のゲート電圧を、上記可変設定される電圧値として用いてもよい。

・先の第３の実施形態において、センス電圧を補正するための信号を、非反転増幅回路９０によって生成する代わりに、先の第１の実施形態の閾値電圧Ｖｒｅｆ１、Ｖｒｅｆ２を可変とするための分圧回路によって生成してもよい。

・上記第１〜第３の実施形態に、上記第４の実施形態の構成を組み合わせてもよい。

・センス電圧とコレクタ電流Ｉｃとの関係は、実際にはスイッチング素子ＳＷの温度に応じて変化する。このため、閾値電圧Ｖｒｅｆ１，Ｖｒｅｆ２を、スイッチング素子ＳＷの温度に応じて可変設定してもよい。

・閾値電圧は、２つに限らない。例えば、スイッチング素子ＳＷに許容される電流とその電流が流れる許容時間との関係が、許容電流が増大するほど許容時間が短くなるというものであることに鑑みて、３つ以上設定してもよい。

・遮断指令回路４８やソフト遮断回路４９を用いなくても、貫通電流や過度の電流が流れるときにスイッチング指令をオフ指令に変更することで、スイッチング素子ＳＷを遮断することはできる。

・直列接続されたスイッチング素子を備える回路としては、インバータに限らない。例えば同期整流式のＤＣ―ＤＣコンバータであってもよい。

・直列接続された一対のスイッチング素子に限らず、導通制御端子の電圧を可変設定するものであるなら、同電圧に応じてスイッチング素子を流れる電流の増加速度が変化するために、本発明の適用は有効である。

・スイッチング素子ＳＷの入出力端子間を流れる電流と相関を有する電気的な状態量としては、上記各実施形態で例示したものに限らない。例えば特許第３３６７６９９号公報に見られるように、コレクタ及びエミッタ間の電圧であってもよい。

第１の実施形態にかかるモータジェネレータの制御システムの全体構成を示す図。 同実施形態のドライバユニットの内部構成を示す図。 センス電圧及びコレクタ電流の関係を示す図。 上記実施形態にかかる過電流からの保護の態様を示すタイムチャート。 同実施形態にかかるセンス電圧の挙動を示すタイムチャート。 ゲートに印加される電圧とスイッチング素子を流れる電流との関係を示すタイムチャート。 上記実施形態にかかる閾値電圧の可変設定手段の構成を示す図。 同実施形態にかかる閾値電圧の可変設定態様を示すタイムチャート。 第２の実施形態にかかる閾値電圧の可変設定手段の構成を示す図。 同実施形態にかかる閾値電圧の可変設定態様を示すタイムチャート。 第３の実施形態にかかる電流の閾値の可変設定手段の構成を示す図。 第４の実施形態にかかる過電流からの保護の態様を示すタイムチャート。

符号の説明

４１…センス抵抗、４２…ＲＣフィルタ回路、４３…過電流用比較器、４４…貫通電流用比較器、４５，４６…タイマラッチ、ＳＷ…スイッチング素子。

Claims (7)

1. 導通制御端子に印加される電圧が可変設定される電圧駆動形のスイッチング素子について、該スイッチング素子を流れる電流を制限する過電流保護回路において、
   前記スイッチング素子を流れる電流が許容範囲を超えるか否かを判断する判断手段と、
   該判断手段により前記許容範囲を超えると判断されるとき、前記スイッチング素子を流れる電流を制限する制限手段とを備え、
   前記判断手段は、前記スイッチング素子を流れる電流と閾値とを比較する比較手段と、前記可変設定される電圧値が高いほど前記閾値を低く設定する閾値可変手段とを備え、前記スイッチング素子を流れる電流が前記閾値以上となるときに前記許容範囲を超えると判断することを特徴とする過電流保護回路。
2. 前記閾値可変手段は、第１の抵抗体と、該第１の抵抗体に接続可能な互いに異なる抵抗値を有する２つの抵抗体と、前記第１の抵抗体を前記２つの抵抗体のいずれかに選択的に接続する接続手段とを備えて且つ、前記第１の抵抗体、前記接続手段及び前記２つの抵抗体にて構成される直列接続体の両端は、互いに異なる２つの電位とされるとともに、該互いに異なる２つの電位間の電圧についての前記第１の抵抗体及び前記２つの抵抗体のいずれかによる分圧値に基づき前記閾値が設定されてなることを特徴とする請求項１記載の過電流保護回路。
3. 前記閾値可変手段は、入力信号の変化量に対する出力信号の変化量の比が負となる回路を備えて構成されてなることを特徴とする請求項１記載の過電流保護回路。
4. 前記スイッチング素子は、互いに直列接続された複数のスイッチング素子の１つであることを特徴とする請求項１〜３のいずれかに記載の過電流保護回路。
5. 前記判断手段は、前記スイッチング素子を流れる電流と複数の閾値とのそれぞれとを比較し、該複数の閾値のいずれか以上となる状態の継続時間が当該閾値に対応した規定時間以上となるときに前記許容範囲を超えると判断するものであり、
   前記規定時間は、前記閾値が大きいほど短く設定されてなることを特徴とする請求項４記載の過電流保護回路。
6. 前記閾値が２つの閾値からなることを特徴とする請求項５記載の過電流保護回路。
7. 前記スイッチング素子は、その入力端子及び出力端子間を流れる電流と相関を有する微少電流を出力するセンス端子を備えるものであり、
   前記判断手段は、前記スイッチング素子の出力端子及び前記センス端子間を接続する抵抗体による電圧降下量に基づき、前記スイッチング素子を流れる電流を検出して且つ、前記閾値に応じた閾値電圧と前記電圧降下量との大小を比較するものであり、
   前記閾値電圧の最大値は、前記スイッチング素子の導通制御端子の電圧の安定時に対する前記スイッチング素子のオン操作直後の前記電圧降下量の変化分を補償しつつ設定されてなることを特徴とする請求項５又は６記載の過電流保護回路。

Images