JP2017108244A

JP2017108244A - 半導体素子の制御回路

Info

Publication number: JP2017108244A
Application number: JP2015239395A
Authority: JP
Inventors: 浩之岡部; Hiroyuki Okabe
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2015-12-08
Filing date: 2015-12-08
Publication date: 2017-06-15

Abstract

【課題】本発明は過電流保護機能を備えた半導体素子の制御回路に係り、電力半導体素子への使用に好適な半導体素子の制御回路に関し、異なる電圧条件下で適切な過電流保護機能を実現可能な半導体素子の制御回路を得ることを目的とする。【解決手段】半導体素子の駆動に係る電圧を検知電圧として検知する電圧検知回路と、前記検知電圧が高いほど過電流判定条件を緩和する条件設定手段と、前記過電流判定条件が成立する場合に過電流検知信号を出力する過電流判定手段と、前記過電流検知信号が入力されると前記半導体素子の流通電流を低下させる駆動ロジック部と、を備える。【選択図】図１

Description

本発明は過電流保護機能を備えた半導体素子の制御回路に係り、電力半導体素子への使用に好適な半導体素子の制御回路に関する。

特許文献１には短絡保護機能を備えた半導体素子の制御回路が開示されている。半導体素子は電流センス端子を備える。電流センス端子を流れる電流値から得られるセンス電圧が閾値電圧を越えると、比較回路は過電流検知信号を出力する。過電流検知信号はフィルター回路によって一定時間遮断された後に、駆動回路に入力される。駆動回路は過電流検知信号の入力に応じて、半導体素子を駆動させるための電圧を低下させる。

特開平８−１３９５７８号公報

半導体素子の駆動に係る電圧が高いほど、半導体素子または制御回路に大きな過電流が流れ易い。半導体素子の制御回路は、過電流からの保護のために、過電流の値が大きいほど速やかに半導体素子を駆動させるための電圧を低下させる必要がある。従って、制御回路は過電流の値が大きいほど速やかに、過電流状態である事を判定する必要がある。過電流の発生から判定までの時間を短縮する手法としては、過電流判定条件を緩和することが考えられる。ここで、過電流判定条件が緩和された条件に固定されると、半導体素子の駆動に係る電圧が低い状況下で制御回路を使用する場合に、過電流保護機能が過度に働く場合がある。

本発明は、上述の問題点を解決するためになされたもので、その目的は、異なる電圧条件下で適切な過電流保護機能を実現可能な半導体素子の制御回路を得ることである。

半導体素子の駆動に係る電圧を検知電圧として検知する電圧検知回路と、前記検知電圧が高いほど過電流判定条件を緩和する条件設定手段と、前記過電流判定条件が成立する場合に過電流検知信号を出力する過電流判定手段と、前記過電流検知信号が入力されると前記半導体素子の流通電流を低下させる駆動ロジック部と、を備える。

本発明に係る半導体素子の制御回路は、検知電圧が高いほど過電流状態と判定し易くなる。従って、検知電圧が高いほど、過電流時において半導体素子を駆動するための電圧が速やかに低下される。また、検知電圧が低い場合には、過電流判定条件は緩和されない。このため過度な保護機能を抑制できる。従って、異なる電圧条件下で適切な過電流保護機能が実現できる。

本発明の実施の形態１に係る半導体素子の制御回路のブロック図である。本発明の実施の形態１に係る半導体素子の制御回路の信号波形を示すイメージ図（その１）である。本発明の実施の形態１に係る半導体素子の制御回路の信号波形を示すイメージ図（その２）である。比較例に係る半導体素子の制御回路のブロック図である。本発明の実施の形態２に係る半導体素子の制御回路のブロック図である。本発明の実施の形態３に係る半導体素子の制御回路のブロック図である。本発明の実施の形態４に係る半導体素子の制御回路を説明する平面図である。

本発明の実施の形態に係る半導体素子の制御回路１００、２００および３００について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１は、実施の形態１に係る半導体素子１０の制御回路１００のブロック図である。半導体素子１０はＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ、絶縁ゲートバイポーラトランジスタ）である。また、半導体素子１０は、電流センスセル１１および電流センス端子１２を備える。半導体素子１０のエミッタとコレクタの間には母線電源１４から電圧が供給される。

半導体素子１０を流れる電流は電流センスセルで分流される。この分流電流は電流センス端子１２からセンス電流として出力される。制御回路１００には、電流センス端子１２からセンス電流が入力される。制御回路１００は、図示しない電流電圧変換回路を備える。電流電圧変換回路によってセンス電流はセンス電圧に変換される。

制御回路１００は、比較回路２８を備える。比較回路２８には、半導体素子１０からの入力信号および閾値が入力される。本実施の形態では、入力信号はセンス電圧である。また、閾値は過電流状態を判定するための閾値電圧である。比較回路２８は、センス電圧が閾値電圧よりも大きい場合に過電流状態と判定する。過電流状態と判定されると、比較回路２８は過電流検知信号を出力する。

比較回路２８の出力は、可変フィルター回路２４に接続される。可変フィルター回路２４は、過電流検知信号をフィルター時間の間、遮断するフィルター２４１を備える。このため、フィルター時間よりも短い過電流検知信号は、可変フィルター回路２４から出力されない。従って、センス電圧が閾値電圧を超える状態がフィルター時間よりも短い場合、過電流検知信号は後段の回路には通知されない。これにより、瞬時の電流増加を過電流状態と誤判定することを防止することが可能になる。過電流状態がフィルター時間よりも長く継続すると、可変フィルター回路２４から過電流検知信号が出力される。

可変フィルター回路２４の出力は駆動ロジック部３２に接続される。駆動ロジック部３２の出力は半導体素子１０のゲートに接続される。駆動ロジック部３２は外部からの入力および過電流検知信号に応じて、半導体素子１０の駆動を制御する機能を備える。また駆動ロジック部３２は、半導体素子１０の制御状態に応じて、外部に対しエラー信号を出力する。駆動ロジック部３２は、過電流検知信号の入力を受けると、半導体素子１０のゲート電圧を低下させ、遮断する。この結果、半導体素子１０の流通電流は低下し、遮断される。

以上から、短絡などにより過電流が生じた場合、制御回路１００によって半導体素子１０のゲート電圧が遮断される。従って、過電流から制御回路１００および半導体素子１０を保護することが可能になる。本実施の形態では、比較回路２８および可変フィルター回路２４が過電流判定手段となる。

制御電源２２は、制御回路１００に電圧を供給する。このため、制御電源２２の電圧が高いほど、過電流時に制御回路１００を流れる電流が大きくなる。従って、過電流から制御回路１００を保護するためには、制御電源２２の電圧が高いほど、過電流の発生からゲート電圧を遮断するまでの時間を短くする必要がある。過電流の発生からゲート電圧を遮断するまでの時間を短くする手法としては、閾値電圧を低く設定することが考えられる。また、フィルター時間を短く設定することが考えられる。

制御回路１００は半導体素子１０の駆動に係る電圧を検知する電圧検知回路を備える。本実施の形態において、半導体素子１０の駆動に係る電圧は制御電源２２の電圧である。また、電圧検知回路は制御電源電圧検知回路２０である。制御電源電圧検知回路２０は、制御電源２２の電圧を検知する。制御電源電圧検知回路２０によって検知された検知電圧は、可変フィルター回路２４および閾値可変回路２６に通知される。

閾値可変回路２６には、制御電源電圧検知回路２０から検知電圧が入力される。閾値可変回路２６は、検知電圧が高いほど過電流判定条件が緩和される様に閾値電圧を変更する。本実施の形態では、制御電源２２の電圧が高いほど、閾値電圧は低く変更される。閾値可変回路２６によって変更された閾値電圧は、比較回路２８に入力される。従って、変更された閾値電圧を用いて、過電流状態が判定される。このため、制御電源２２の電圧が高いほど低い電流値で過電流状態と判定される。この結果、制御電源２２の電圧が高いほど、過電流状態と判定されるまでの時間が短くすることが出来る。従って、速やかにゲート電圧は遮断される。

可変フィルター回路２４には、制御電源電圧検知回路２０からの検知電圧が入力される。可変フィルター回路２４は、検知電圧が高いほど過電流判定条件が緩和される様にフィルター時間を変更する機能を備える。従って、制御電源２２の電圧が高いほど、フィルター時間は短く変更される。このため、過電流状態において、制御電源２２の電圧が高いほど短時間で駆動ロジック部３２に対して過電流検知信号が出力されることになる。この結果、制御電源２２の電圧が高いほど速やかにゲート電圧は遮断される。本実施の形態では、閾値可変回路２６および可変フィルター回路２４が過電流を判定するための条件設定手段となる。

図２は、本実施の形態に係る半導体素子１０の制御回路１００の信号波形を示すイメージ図（その１）である。実線５０は、短絡による過電流状態における半導体素子１０を流れる電流値の時間変化を示す。短絡電流閾値は過電流状態を判定するための閾値である。短絡が生じると電流値が上昇する。電流値が短絡電流閾値を超えると、過電流状態と判定される。この時点からフィルター時間Ｔ０が経過した後に、ゲート電圧が遮断される。この結果、短絡電流が減少する。従って、フィルター時間が短いほど過電流の発生からゲート電圧を遮断するまでの時間を短くすることが出来る。実線５２は短絡電流の変化に伴う半導体素子１０のコレクタ、エミッタ間電圧の時間変化を示す。

図３は、本実施の形態に係る半導体素子１０の制御回路１００の信号波形を示すイメージ図（その２）である。破線５６は、短絡による過電流状態における半導体素子１０を流れる電流値の時間変化の一例である。実線５４は比較例であり、破線５６よりも閾値電圧を高く設定した場合の電流値の時間変化の一例である。実線５８は、破線５６に示す電流値の時間変化に伴う半導体素子１０のコレクタ、エミッタ間電圧の時間変化を示す。短絡電流閾値を低く設定すると、過電流の発生から過電流と判定されるまでの時間を短縮できる。従って、過電流の発生からゲート電圧を遮断するまでの時間を短くすることが出来る。また、図３に示すように、閾値電圧が低く変更されることで、ピーク電流が低減される。従って、過電流時において電流と電圧の積である電力損失を低減することが可能になる。

本実施の形態では、制御電源２２の電圧が高い場合に、条件設定手段によってフィルター時間が短く変更される。また、閾値電圧が低く変更される。この結果、制御電源２２の電圧が高い環境において過電流から制御回路１１０および半導体素子１０を保護することが可能になる。

図４は、比較例に係る半導体素子１０の制御回路１１０のブロック図である。制御回路１１０は比較回路２８を備える。比較回路２８には、半導体素子１０からのセンス電圧および短絡電流閾値１２６が入力される。短絡電流閾値１２６は過電流状態を判定するための閾値である。比較回路２８は、センス電圧が短絡電流閾値１２６よりも大きい場合に過電流状態と判定する。過電流状態と判定すると、比較回路２８は過電流検知信号を出力する。

過電流検知信号はフィルター１２４によってフィルター時間の間、遮断される。過電流状態がフィルター時間よりも長く継続すると、フィルター１２４から過電流検知信号が出力される。過電流検知信号の入力に応じて、駆動ロジック部３２は半導体素子１０のゲート電圧を低下させる。この結果、半導体素子１０のゲート電圧は遮断される。

制御回路１１０を制御電源２２の電圧が高い条件下で使用する場合、上述したように、過電流からの保護の手法として、過電流判定条件を緩和することが考えられる。この時、フィルター時間を短く、短絡電流閾値１２６を低く設定することが考えられる。ここで、比較例において、短絡電流閾値１２６およびフィルター時間は固定値である。従って、制御電源２２の電圧が低い状態で制御回路１１０を使用する場合も、緩和された過電流判定条件が適用される。この時、過電流保護機能が過度に働く場合がある。このため、不要な遮断が頻繁に起こる可能性がある。

これに対し、本実施の形態では、過電流判定条件は可変である。制御回路１００は条件設定手段を備える。条件設定手段は検知電圧が高いほど過電流判定条件を緩和する。このため、制御電源２２の電圧が高いほど、過電流判定条件は緩和される。また、制御電源２２の電圧が低いとき、過電流判定条件は緩和されない。従って、過電流保護機能が過度に働くことを抑制することが出来る。以上から、本実施の形態では、過電流判定条件を制御電源２２の電圧が異なる条件下においても適切に設定することが可能になる。このため、異なる電圧条件下で適切な過電流保護機能が実現される。

実施の形態２．
図５は、実施の形態２に係る半導体素子１０の制御回路２００のブロック図である。本実施の形態は、制御電源電圧検知回路２０が母線電源電圧検知回路４０に置き換わった以外は実施の形態１と同様である。母線電源電圧検知回路４０は、母線電源１４の電圧を検知する。母線電源１４は、半導体素子１０のエミッタ、コレクタ間に電圧を供給する。このため、母線電源１４の電圧が高いほど、短絡時に半導体素子１０を流れる電流が大きくなる。従って、短絡による過電流から半導体素子１０を保護するためには、母線電源１４の電圧が高いほど、過電流の発生からゲート電圧を遮断するまでの時間を短くする必要がある。

母線電源電圧検知回路４０によって検知された検知電圧は、閾値可変回路２６および可変フィルター回路２４に通知される。実施の形態１と同様に、制御回路２００は検知電圧が高いほど過電流判定条件を緩和する。従って、母線電源１４の電圧が高いほど、フィルター時間は短くなり、閾値電圧は低くなる。この結果、過電流の発生からゲート電圧を遮断するまでの時間が短くなる。また、母線電源１４の電圧が低いとき、過電流判定条件は緩和されない。従って、母線電源１４の電圧が異なる条件下において適切な過電流判定条件を設定することが可能になる。

実施の形態３．
図６は、実施の形態３に係る半導体素子１０の制御回路３００のブロック図である。制御回路３００は、制御電源電圧検知回路２０および母線電源電圧検知回路４０を両方備えること以外、実施の形態１および２と同様である。本実施の形態では、制御電源２２および母線電源１４の電圧を両方検知して、過電流判定条件を設定する。従って、実施の形態１および２と比較して、過電流判定条件を高精度で設定することが可能になる。

実施の形態１〜３では、検知電圧が高いほど、過電流判定条件を緩和するものとした。この変形例として、検知電圧が規定値よりも高くなると、過電流判定条件を第１の判定条件から第２の判定条件に変更するものとしても良い。第２の判定条件は第１の判定条件よりも緩和された条件である。

具体的には、検知電圧が規定値よりも高くなると、可変フィルター回路２４はフィルター時間を第１設定時間から第２設定時間に変更する。第２設定時間は第１設定時間よりも短い。また、検知電圧が規定値よりも高くなると、閾値可変回路２６は、閾値電圧を第１閾値から第２閾値に変更する。ここで、第２閾値は第１閾値よりも低い電圧である。この変形例では、フィルター時間および閾値電圧は、それぞれ２つの値のみを取り得る。このため、実施の形態１〜３と比較して、制御回路１００、２００および３００の回路構成が単純化できる。従って、安価で制御回路を生産する事が可能になる。

実施の形態１〜３の別の変形例として、制御回路１００、２００および３００は閾値可変回路２６と可変フィルター回路２４のどちらか一方を備えるものとしてもよい。可変フィルター回路２４のみを備える場合、比較回路２８には閾値電圧として固定値が入力される。閾値可変回路２６のみを備える場合、比較回路２８からの出力信号は予め決められたフィルター時間の間遮断される。この変形例では、閾値可変回路２６および可変フィルター回路２４を両方備える場合と比較して、安価で生産が可能になる。

実施の形態４．
実施の形態４に係る半導体素子１０の制御回路１００を説明する平面図である。本実施の形態では、制御回路１００は制御ＩＣ４００に内蔵される。この場合、制御回路１００を実装する装置を組み立てる際に、電子部品の数を削減することが可能になる。従って、製造コストを削減できる。また、複数の電子部品を制御ＩＣにまとめる事で、装置を小型化することが可能になる。

本実施の形態では制御回路１００を制御ＩＣ４００に内蔵するものとしたが、制御回路２００または３００を制御ＩＣ４００に内蔵しても良い。また、制御回路１００のうち一部の電子部品を制御ＩＣ４００に内蔵するものとしてもよい。

１０半導体素子、１４母線電源、２２制御電源、２８比較回路、３２駆動ロジック部、１００、２００、３００制御回路、２４１フィルター

Claims

半導体素子の駆動に係る電圧を検知電圧として検知する電圧検知回路と、
前記検知電圧が高いほど過電流判定条件を緩和する条件設定手段と、
前記過電流判定条件が成立する場合に過電流検知信号を出力する過電流判定手段と、
前記過電流検知信号が入力されると前記半導体素子の流通電流を低下させる駆動ロジック部と、
を備える事を特徴とする半導体素子の制御回路。
前記過電流判定条件はフィルター時間であり、
前記過電流判定手段は、前記過電流検知信号をフィルター時間の間遮断するフィルターを備え、
前記条件設定手段は、前記検知電圧が高いほど前記フィルター時間を短くする事を特徴とする請求項１に記載の半導体素子の制御回路。
前記条件設定手段は、前記検知電圧が規定値よりも高くなると前記フィルター時間を第１設定時間から第２設定時間に変更することを特徴とする請求項２に記載の半導体素子の制御回路。
前記過電流判定手段は、前記半導体素子からの入力信号と閾値とを比較する事で前記過電流判定条件の成否を判定する比較回路を備え、
前記条件設定手段は、前記検知電圧が高いほど前記過電流判定条件を緩和する様に前記閾値を変更する事を特徴とする請求項１〜３の何れか１項に記載の半導体素子の制御回路。
前記閾値は閾値電圧であり、前記入力信号は前記半導体素子の前記流通電流を検知するためのセンス電圧であることを特徴とする請求項４に記載の半導体素子の制御回路。
前記条件設定手段は、前記検知電圧が規定値よりも高くなると前記閾値を第１閾値から第２閾値に変更することを特徴とする請求項４または５に記載の半導体素子の制御回路。
前記駆動ロジック部は、前記過電流検知信号が入力されると前記半導体素子の前記流通電流を遮断することを特徴とする請求項１〜６の何れか１項に記載の半導体素子の制御回路。
前記半導体素子の駆動に係る前記電圧は、前記駆動ロジック部に供給される制御電源の電圧であることを特徴とする請求項１〜７の何れか１項に記載の半導体素子の制御回路。
前記半導体素子の駆動に係る前記電圧は、前記半導体素子の母線電源の電圧であることを特徴とする請求項１〜８の何れか１項に記載の半導体素子の制御回路。