JP2007312504A - 電力変換装置 - Google Patents

Abstract

【課題】電力変換用半導体素子の負荷短絡などの発生時の過電流保護を行うとともに、過電流遮断時の過電流ピーク値の抑制および過電流遮断時のサージ電圧の抑制を最適に行い、発生損失を低減した電力変換装置を得る。
【解決手段】過電流保護用の複数のゲート遮断手段として、第１の遮断回路４ａ、４ｂと第２の遮断回路５ａ、５ｂとを備えている。ゲート遮断手段のそれぞれは、同時に作動することなく１つずつ作動し、かつ連続して作動することにより、電力変換用半導体素子１５ａ、１５ｂの遮断時のゲート電圧の遮断速度を制御する。また、負荷短絡などの発生時の過電流のピーク値抑制と過電流遮断時のサージ電圧抑制を最適に行い、発生損失を低減する。
【選択図】図１

Description

この発明は、電気自動車駆動装置やインバータ装置などに用いられる電力変換装置に関し、特に電力変換用半導体素子の過電流保護手段の高機能化に関するものである。

従来から、電力変換用半導体素子として、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）などのスイッチング素子を用いた電力変換装置はよく知られている。
この種の電力変換装置においては、負荷短絡などに起因した過電流によって電力変換用半導体素子が破壊するのを防ぐために、過電流保護回路が設けられている（たとえば、特許文献１参照）。

図５は特許文献１に記載された従来の電力変換装置を概略的に示す回路図であり、過電流保護回路１１と電力変換用半導体素子（ＩＧＢＴ）１５との接続関係を示している。
図５において、過電流保護回路１１は、遮断手段として機能するトランジスタ１２と、トランジスタ１２に接続されたダイオード１３、抑制抵抗１４および検出抵抗１６とにより構成されている。

ダイオード１３のカソードは、トランジスタ１２のコレクタに接続されており、ダイオード１３のアノードは、ＩＧＢＴ１５のゲート端子６に接続されている。
抑制抵抗１４は、トランジスタ１２のエミッタとＩＧＢＴ１５のエミッタ端子７との間に挿入されている。
検出抵抗１６は、トランジスタ１２のベースとＩＧＢＴ１５のエミッタ端子７との間に挿入されている。
ＩＧＢＴ１５は、分流電流を取り出すためのセンシング端子１を有し、センシング端子１は、過電流保護回路１１内のトランジスタ１２のベースに接続されている。

次に、図５に示した従来の電力変換装置における過電流保護回路１１の動作について説明する。
まず、ＩＧＢＴ１５のオン状態において負荷短絡が発生すると、ＩＧＢＴ１５に過電流が流れ、過電流の一部がＩＧＢＴ１５に付属のセンシング端子１から流出するので、センシング端子１からの流出電流は、正常時よりも大きくなる。
センシング端子１からの流出電流は、検出抵抗１６に流れて、検出抵抗１６の両端電圧は正常時よりも大きくなる。

正常動作時においては、過電流保護回路１１内のトランジスタ１２のベース・エミッタ間電圧が順バイアス電圧以下であるため、トランジスタ１２は、動作せずにオフ状態である。
しかし、上記のように過電流が流れて検出抵抗１６の両端電圧が上昇すると、トランジスタ１２のベース・エミッタ間電圧が順バイアス電圧を超えて、トランジスタ１２がオン状態となり、ゲート端子６とエミッタ端子７との間の電圧は急激に低下する。
この結果、ＩＧＢＴ１５のゲートが遮断されてＩＧＢＴ１５がオフされることにより、ＩＧＢＴ１５の破壊を防止するようになっている。

特開２００３−１２５５８８号公報

従来の電力変換装置では、ＩＧＢＴ１５のゲート遮断用の遮断手段として、過電流保護回路１１内に１つのみのトランジスタ１２を設置しているので、過電流保護回路１１内の抑制抵抗１４の定数によってＩＧＢＴ１５の遮断速度が決定してしまう。
したがって、抑制抵抗１４の定数を小さく設定した場合には、ＩＧＢＴ１５の遮断速度が速いことから、短絡電流を小さく抑制することができるものの、正常時電流よりも過大な短絡電流を急速に遮断すると、急速な電流遮断速度（大きいｄｉ／ｄｔ値）によって過大なサージ電圧が発生してしまい、ＩＧＢＴ１５の耐電圧を超過して破壊させる可能性があるという課題があった。

一方、抑制抵抗１４の定数を大きく設定した場合には、短絡電流の遮断速度が遅くなる（ｄｉ／ｄｔ値が小さくなる）ので、サージ電圧を小さく抑制することができるものの、ＩＧＢＴ１５の遮断時間が長くなるので、ＩＧＢＴ１５に発生する損失が大きくなって、ＩＧＢＴ１５を熱破壊させる可能性があるという課題があった。
すなわち、過電流保護回路１１内の単一の遮断手段（トランジスタ１２）を用いて、トレードオフの関係にあるサージ電圧および短絡電流の両方を抑制することは非常に困難であり、上記の課題を解決するためには、たとえば電力変換装置のＩＧＢＴ１５として十分な耐電圧特性や許容損失特性を有する高価なものを使用するか、またはＩＧＢＴ１５のコレクタ・エミッタ間にスナバ回路を並列接続するなどの耐電圧対策を施す必要があり、コストアップや装置の大型化を招くという課題があった。

この発明は、上記課題を解決するためになされたものであり、電力変換用半導体素子のゲートを遮断して過電流保護を行うための遮断手段を複数設け、過電流発生時の電力変換用半導体素子のゲート電圧の遮断速度を制御し、負荷短絡などの過電流発生時の過電流ピーク値の抑制と過電流遮断時のサージ電圧の抑制とを最適に行うことにより、発生する損失を低減することのできる電力変換装置を得ることを目的とする。

この発明による電力変換装置は、電力変換用半導体素子と、電力変換用半導体素子の分流電流を取り出すセンシング端子と、分流電流を電圧値に変換する電流−電圧変換手段と、電流−電圧変換手段からの電圧値と電力変換用半導体素子の短絡電流に相当するしきい値とを比較する過電流検出手段と、センシング端子から流れ出す分流電流により駆動されて電力変換用半導体素子を遮断する第１の遮断手段と、第１の遮断手段の作動状態を検出する遮断検出手段と、過電流検出手段および遮断検出手段の各検出結果に応答して電力変換用半導体素子を遮断する第２の遮断手段とを備えたものである。

また、この発明による電力変換装置は、電力変換用半導体素子と、電力変換用半導体素子の分流電流を取り出すセンシング端子と、分流電流を電圧値に変換する電流−電圧変換手段と、電流−電圧変換手段からの電圧値と電力変換用半導体素子の短絡電流に相当するしきい値とを比較する過電流検出手段と、センシング端子から流れ出す分流電流により駆動されて電力変換用半導体素子を遮断する第１の遮断手段と、過電流検出手段の検出結果に応答して、第１の遮断手段の動作終了後に電力変換用半導体素子を遮断する第２の遮断手段と、過電流検出手段の検出結果に応答して、電力変換用半導体素子を一定期間にわたって遮断する第３の遮断手段とを備えたものである。

この発明によれば、複数の遮断手段が同時に作動することなく１つずつ作動して電力変換用半導体素子を遮断することにより、コストアップや装置の大型化を招くことなく、電力変換用半導体素子に対する過電流保護を実現することができる。

実施の形態１．
以下、図面を参照しながら、この発明の実施の形態１について詳細に説明する。
図１はこの発明の実施の形態１に係る電力変換装置を示す回路ブロック図である。
図１において、電力変換装置は、制御基板部１０と、制御基板部１０により駆動される電力変換素子部１７とにより構成されている。

なお、電力変換装置の基本動作については、一般的にインバータと称されるものと同一または類似であるため詳述を省略するが、電力変換素子部１７内の電力変換用半導体素子１５ａ、１５ｂの表記については、直流電力入力（Ｐ−Ｎ間）の高電位側（Ｐ）に連なる素子を上アーム素子、低電位側（Ｎ）に連なる素子を下アーム素子と呼ぶ。
また、図１においては、煩雑さを回避するために、３相（Ｕ相、Ｖ相、Ｗ相）のうちのＵ相のみの回路構成に注目して代表的に示しているが、他のＶ相、Ｗ相のアーム（図示せす）も同様の接続構成を有する。

電力変換素子部１７は、Ｕ相アーム１７ｕと、Ｖ相アーム１７ｖとＷ相アーム１７ｗとにより構成されており、Ｕ相アーム１７ｕに代表されるように、各アーム１７ｕ、１７ｖ、１７ｗは、一対の電力変換用半導体素子（ＩＧＢＴ）すなわち上アーム素子１５ａおよび下アーム素子１５ｂを有する。

また、電力変換素子部１７は、電力変換用半導体素子１５ａ、１５ｂの分流電流を取り出すためのセンシング端子１ａ、１ｂと、電力変換用半導体素子１５ａ、１５ｂのゲート端子６ａ、６ｂと電力変換用半導体素子１５ａ、１５ｂのエミッタ端子７ａ、７ｂとを備えている。

制御基板部１０は、電流−電圧変換回路２ａ、２ｂと、過電流検出回路３ａ、３ｂと、第１の遮断回路４ａ、４ｂと、第２の遮断回路５ａ、５ｂと、ゲート駆動制御回路８ａ、８ｂと、ゲート抵抗Ｒ１ａ、Ｒ１ｂと、遮断検出回路１８ａ、１８ｂとにより構成されている。

ゲート駆動制御回路８ａ、８ｂは、ゲート抵抗Ｒ１ａ、Ｒ１ｂを介して、電力変換用半導体素子１５ａ、１５ｂのゲート端子６ａ、６ｂに駆動信号を印加し、電力変換用半導体素子１５ａ、１５ｂをオン／オフ動作させる。

電流−電圧変換回路２ａ、２ｂは、センシング端子１ａ、１ｂから取り出された電力変換用半導体素子１５ａ、１５ｂの分流電流を、それぞれ電圧値Ｖａ、Ｖｂに変換して過電流検出回路３ａ、３ｂおよび遮断検出回路１８ａ、１８ｂに入力する。

第１の遮断回路４ａ、４ｂは、それぞれ、トランジスタＱ１ａ、Ｑ１ｂと、ゲート遮断抵抗Ｒ２ａ、Ｒ２ｂとにより構成されている。
トランジスタＱ１ａ、Ｑ１ｂは、センシング端子１ａ、１ｂから流れ出す分流電流によりオン駆動されて、電力変換用半導体素子１５ａ、１５ｂを遮断する。

過電流検出回路３ａ、３ｂは、電流−電圧変換回路２ａ、２ｂからの電圧値Ｖａ、Ｖｂと、電力変換用半導体素子１５ａ、１５ｂの短絡電流（過負荷時などの過電流）に相当するしきい値ＶＡａ、ＶＡｂとを比較し、電圧値Ｖａ、ＶｂがＶａ＞ＶＡａ、Ｖｂ＞ＶＡｂを示す場合には、過電流状態を示すＨレベルの過電流検出信号Ａａ、Ａｂ（過電流検出結果）を生成し、ゲート駆動制御回路８ａ、８ｂおよび第２の遮断回路５ａ、５ｂに入力する。

遮断検出回路１８ａ、１８ｂは、電流−電圧変換回路２ａ、２ｂからの電圧値Ｖａ、Ｖｂとしきい値ＶＢａ、ＶＢｂとを比較して、第１の遮断回路４ａ、４ｂの作動状態を検出し、電圧値Ｖａ、ＶｂがＶａ＞ＶＢａ、Ｖｂ＞ＶＢｂを示す場合には、遮断状態を示すＨレベルの遮断検出信号Ｂａ、Ｂｂ（遮断検出結果）を生成し、第２の遮断回路５ａ、５ｂに入力する。

第２の遮断回路５ａ、５ｂは、保持タイマ１９ａ、１９ｂと、遅延タイマ２０ａ、２０ｂと、論理積回路２１ａ、２１ｂと、電界効果型のトランジスタＱ２ａ、Ｑ２ｂとにより構成されている。
保持タイマ１９ａ、１９ｂおよび遅延タイマ２０ａ、２０ｂは、論理積回路２１ａ、２１ｂの一方の入力端子側に直列に挿入されている。

過電流検出回路３ａ、３ｂの出力値（過電流検出結果）は、保持タイマ１９ａ、１９ｂに入力された後、遅延タイマ２０ａ、２０ｂを介して、論理積回路２１ａ、２１ｂの一方の入力端子に印加される。
また、遮断検出回路１８ａ、１８ｂからの遮断検出信号Ｂａ、Ｂｂは、レベル反転された後、論理積回路２１ａ、２１ｂの他方の入力端子に印加される。

すなわち、第２の遮断回路５ａ、５ｂは、過電流検出回路３ａ、３ｂおよび遮断検出回路１８ａ、１８ｂの各検出結果に応答して、電力変換用半導体素子１５ａ、１５ｂのゲート遮断タイミングを決定し、電力変換用半導体素子１５ａ、１５ｂを遮断する。
これにより、第１の遮断回路４ａ、４ｂと、第２の遮断回路５ａ、５ｂとが同時に作動することなく、１つずつ作動し、かつ各遮断回路が連続して動作して電力変換用半導体素子１５ａ、１５ｂを遮断することにより、電力変換用半導体素子１５ａ、１５ｂに対する過電流保護を行うようになっている。

次に、代表的に上アーム素子１５ａに関連した回路構成に注目して、図２のタイミングチャートを参照しながら、図１に示したこの発明の実施の形態１による動作について説明する。
図２においては、電力変換用半導体素子（ＩＧＢＴ）１５ａのコレクタ・エミッタ電圧Ｖｃｅと、電力変換用半導体素子１５ａのコレクタ電流Ｉｃと、電力変換用半導体素子１５ａのゲート・エミッタ電圧Ｖｇｅと、電圧値（電流−電圧変換回路２ａの両端電圧）と、過電流検出結果（過電流検出回路３ａの出力値）と、遮断検出結果（遮断検出回路１８ａの出力値）と、トランジスタＱ１ａ、Ｑ２ａの動作（オン／オフ）状態との各時間変化が、相互に関連付けて示されている。

図１、図２において、負荷短絡などにより電力変換用半導体素子１５ａに過電流Ｉｃ’が流れると、センシング端子１ａから正常時よりも大きな分流電流が流出し、電流−電圧変換回路２ａからは、過電流Ｉｃ’に同期して上昇した電圧値Ｖａ’（電流−電圧変換回路２ａの両端電圧）が出力される。
これにより、過電流検出回路３ａは、過電流Ｉｃ’に対応した電圧値Ｖａ’を検出して、Ｈレベルの過電流検出信号Ａａを出力する。
また、ゲート駆動制御回路８ａは、Ｈレベルの過電流検出信号Ａａに応答して、電力変換用半導体素子１５ａに対するゲート駆動電圧の出力を停止する。

その後、センシング端子１ａから分流電流がさらに流出して電圧値Ｖａが上昇し、第１の遮断回路４ａ内のトランジスタＱ１ａのベース・エミッタ間電圧（電圧値Ｖａ）が順バイアス電圧ＶＱ１を超えると、トランジスタＱ１ａはオン状態となる。
これにより、電力変換用半導体素子１５ａのゲート・エミッタ間の電圧Ｖｇｅは、ゲート抵抗Ｒ１ａとゲート遮断抵抗Ｒ２ａとで分圧された電圧値Ｖｇｅ’に低下する。

このとき、ゲート抵抗Ｒ１ａとゲート遮断抵抗Ｒ２ａとで分圧されたゲート電圧値Ｖｇｅ’は、電力変換用半導体素子１５ａのしきい値電圧以上に設定されており、まずは短絡電流の増加を抑制して減少側に転じさせる。
一方、遮断検出回路１８ａの検出基準となるしきい値ＶＢａは、第１の遮断回路４ａ内のトランジスタＱ１ａのオフ状態を検出するために、トランジスタＱ１ａのベース・エミッタ間順バイアス電圧ＶＱ１以下の電圧値に設定されている。

第２の遮断回路５ａ内の保持タイマ１９ａは、過電流検出回路３ａからの過電流検出信号Ａａの状態を一定期間にわたって保持し、遅延タイマ２０ａは、さらに一定期間だけ遅らせてから、過電流検出信号Ａａの状態を論理積回路２１ａに入力する。
論理積回路２１ａは、過電流検出信号Ａａと、遮断検出回路１８ａからの遮断検出信号Ｂとの論理積をとり、トランジスタＱ２ａの動作を決定する。

保持タイマ１９ａは、過電流検出信号ＡａのＨレベル継続時間によらず、一定期間にわたって過電流状態を保持しており、その保持時間は、電力変換装置のキャリア周波数などの駆動条件を考慮して設定されている。
また、遅延タイマ２０ａの遅延時間は、第１の遮断回路４ａの応答速度を考慮して、トランジスタＱ２ａがオンした後にトランジスタＱ１ａがオンすることがないように設定されている。

このように、過電流検出信号ＡａのＨレベル状態を保持した状態で、かつ遮断検出回路１８ａからの遮断検出信号ＢａがＬレベルであれば、論理積回路２１ａは、Ｈレベルの出力信号により第２の遮断回路５ａのトランジスタＱ２ａをオンさせて、電力変換用半導体素子１５ａのゲートを遮断する。
このとき、第１の遮断回路４ａ内のトランジスタＱ１ａはオフ状態である。

このように、トランジスタＱ１ａにより、電力変換用半導体素子１５ａのゲート電圧Ｖｇｅを電圧値Ｖｇｅ’で示すようななだらかな遮断速度でゲートしきい値電圧付近まで下げることにより、過電流（短絡電流）Ｉｃ’のピーク値を抑制しつつ、なだらかに短絡電流を減少させて、過大電流域でのサージを抑制することができる。

その後、トランジスタＱ２ａにおいて、減少された短絡電流を、トランジスタＱ１ａでのゲート遮断時よりも急速な遮断速度でゲート遮断を行うことにより、短絡時間を短縮することができる。
また、このとき、短絡電流は小さくなっているので、過大なサージが発生することはない。

さらに、仮にトランジスタＱ１ａおよびＱ２ａのオン状態が重なると、急激にゲート電圧を遮断することになって想定外の過大なサージが発生する可能性があるが、前述のように２つのトランジスタＱ１ａ、Ｑ２ａのオン状態が重なることはないので、想定外の過大なサージが発生することはない。
以上のように、この発明の実施の形態１によれば、電力変換用半導体素子１５ａを、負荷短絡などによる短絡電流から確実に保護することができる。

なお、上記説明では、負荷短絡などによる過大な短絡電流に対する動作について説明したが、短絡電流ではなく、過負荷などによる定格電流を超過する過電流に対しても、同様に対応することができる。
以下、過負荷などによる過電流に対するこの発明の実施の形態１の動作について説明する。

まず、前述のように、過電流検出回路３ａが過電流を検出すると、ゲート駆動制御回路８ａは、Ｈレベルの過電流検出信号Ａａに応答して、ゲート駆動電圧の出力を停止する。
一方、このとき、遮断検出信号ＢａがＬレベルであれば、第１の遮断回路４ａのトランジスタＱ１ａはオフ状態であるため、第２の遮断回路５ａは、遅延タイマ２０ａを介して一定期間だけ遅れたタイミングでトランジスタＱ２ａをオンさせて、電力変換用半導体素子１５ａのゲートを遮断する。

なお、第２の遮断回路５ａ内の遅延タイマ２０ａの遅延時間は、前述のように、第１の遮断回路４ａの応答速度を考慮して設定されているので、トランジスタＱ２ａがオンした後にトランジスタＱ１ａがオンすることはなく、トランジスタＱ１ａおよびＱ２ａのオン状態が重なって急激なゲート遮断による過大なサージが発生することはない。

このように、過負荷などによる過電流に対しても、トランジスタＱ２ａによるゲート遮断は、正常時のゲート遮断速度よりもなだらかになるように抑制抵抗値を設定するので、過大なサージを発生させることなく、電力変換用半導体素子１５ａを過負荷などによる過電流から確実に保護することができる。
また、上記説明では、代表的に上アーム素子１５ａ側に関する動作のみに注目したが、下アーム素子１５ｂ側に関しても同様の動作が行われ、同等の作用効果を奏することは言うまでもない。

以上のように、この発明の実施の形態１によれば、電力変換用半導体素子１５ａ、１５ｂの分流電流を取り出すセンシング端子１ａ、１ｂと、分流電流を電圧値Ｖａ、Ｖｂに変換する電流−電圧変換回路２ａ、２ｂと、電流−電圧変換回路２ａ、２ｂからの電圧値Ｖａ、Ｖｂと電力変換用半導体素子１５ａ、１５ｂの短絡電流に相当するしきい値ＶＡａ、ＶＡｂとを比較する過電流検出回路３ａ、３ｂと、センシング端子１ａ、１ｂから流れ出す分流電流により駆動されて電力変換用半導体素子１５ａ、１５ｂを遮断する第１の遮断回路４ａ、４ｂと、第１の遮断回路４ａ、４ｂの作動状態を検出する遮断検出回路１８ａ、１８ｂと、過電流検出回路３ａ、３ｂおよび遮断検出回路１８ａ、１８ｂの各検出結果である過電流検出信号Ａａ、Ａｂおよび遮断検出信号Ｂａ、Ｂｂに応答して電力変換用半導体素子１５ａ、１５ｂを遮断する第２の遮断回路５ａ、５ｂとを備えたので、電力変換用半導体素子１５ａ、１５ｂを、負荷短絡などによる短絡電流または過負荷などによる過電流から確実に保護することができる。

また、第１および第２の遮断回路（ゲート遮断手段）のそれぞれが、同時に作動することなく１つずつ作動し、かつ連続して作動するので、電力変換用半導体素子１５ａ、１５ｂのゲート電圧Ｖｇｅの遮断速度を最適に制御することができ、過電流のピーク値を最適に抑制するとともに、過電流遮断時のサージ電圧を最適に抑制することができる。
また、発生する損失を低減させることができるので、電力変換用半導体素子１５ａ、１５ｂの破壊を防ぐことができる。

さらに、電力変換装置の電力変換用半導体素子（ＩＧＢＴ）１５ａ、１５ｂとして、必要以上の耐電圧特性や許容損失特性を有する高価なものを使用する必要がなくなるうえ、ＩＧＢＴのコレクタ・エミッタ間に並列にスナバ回路を接続するなどの耐電圧対策を施す必要もなくなるので、コストアップを抑制するとともに電力変換装置の小型化を実現することができる。

実施の形態２．
なお、上記実施の形態１（図１参照）では、電圧値Ｖａに応じて動作する遮断検出回路１８ａ、１８ｂを設けたが、遮断検出回路１８ａ、１８ｂに代えて、図３に示すように、過電流検出信号Ａａ、Ａｂに応じて動作するセンシングオフ回路９ａ、９ｂ（第３の遮断回路）を設けてもよい。
以下、図３および図４を参照しながら、この発明の実施の形態２について説明する。

図３はこの発明の実施の形態２に係る電力変換装置を示す回路ブロック図であり、図４はこの発明の実施の形態２による動作を説明するためのタイミングチャートである。
図３および図４において、前述（図１、図２参照）と同様のものについては、前述と同一符号を付して詳述を省略する。

図３において、制御基板部３０および第２の遮断回路３５ａ、３５ｂは、前述の制御基板部１０および第２の遮断回路５ａ、５ｂにそれぞれ対応している。
また、前述と同様に、図３ではＵ相アームでの接続構成のみを代表的に示しているが、他のアームでも同様の接続構成を有する。

センシングオフ回路９ａ、９ｂは、第３の遮断回路として機能し、過電流検出回路３ａ、３ｂの検出結果（過電流検出信号Ａａ、Ａｂ）に応答して、電力変換用半導体素子１５ａ、１５ｂを一定期間にわたって遮断することにより、センシング端子１ａ、１ｂから流れ出した分流電流を遮断する。

上アーム素子１５ａに対するセンシングオフ回路９ａは、過電流検出信号Ａａを遅延させて出力する遅延タイマ２２ａと、遅延タイマ２２ａを介した過電流検出信号Ａａによりオン動作するトランジスタＱ３ａとを備えている。
同様に、下アーム素子１５ｂに対するセンシングオフ回路９ｂは、遅延タイマ２２ｂと、遅延タイマ２２ｂを介した過電流検出信号Ａｂによりオン動作するトランジスタＱ３ｂとを備えている。

また、この場合、第２の遮断回路３５ａ、３５ｂは、前述（図１参照）の論理積回路２１ａ、２１ｂが除去されており、過電流検出信号Ａａ、Ａｂに応答して、第１の遮断回路４ａ、４ｂの動作終了後に電力変換用半導体素子１５ａ、１５ｂを遮断するようになっている。

次に、図４を参照しながら、図３に示したこの発明の実施の形態２による動作について説明する。
まず、図４において、負荷短絡などにより電力変換用半導体素子１５ａに過電流Ｉｃ’が流れた場合、センシング端子１ａから正常時よりも大きな分流電流が流出し、電流−電圧変換回路２ａの両端電圧（電圧値Ｖａ）は、電圧値Ｖａ’のように上昇する。

過電流検出回路３ａは、しきい値ＶＡａを超えた電圧値Ｖａ’（過電流Ｉｃ’に対応）を検出すると、過電流検出信号ＡａをＨレベルとし、これに応答して、ゲート駆動制御回路８ａは、ゲート駆動電圧の出力を停止する。
その後、さらに分流電流が流出して電圧値Ｖａが上昇し、第１の遮断回路４ａのトランジスタＱ１ａのベース・エミッタ間電圧（電圧値Ｖａ）が順バイアス電圧ＶＱ１を超えると、トランジスタＱ１ａはオン状態となる。

このとき、電力変換用半導体素子１５ａのゲート・エミッタ間の電圧Ｖｇｅは、ゲート抵抗Ｒ１ａおよびゲート遮断抵抗Ｒ２ａで分圧された電圧Ｖｇｅ１に低下する。
なお、ゲート抵抗Ｒ１ａおよびゲート遮断抵抗Ｒ２ａで分圧される電圧値Ｖｇｅ１は、電力変換用半導体素子１５ａのしきい値電圧以上に設定されており、まずは短絡電流の増加を抑制して減少へ転じさせる。

また、このとき、過電流検出回路３ａは、Ｈレベルの過電流検出信号Ａａを出力しているが、センシングオフ回路９ａ内のトランジスタＱ３ａは、遅延タイマ２２ａにより設定された一定期間にわたってオン状態とならず、オフ状態を保持する。
その後、過電流検出信号ＡａがＨレベルとなってから一定期間の経過後に、トランジスタＱ３ａはオン状態となり、第１の遮断回路４ａ内のトランジスタＱ１ａをオフさせる。

一方、第２の遮断回路３５ａは、過電流検出信号Ａａを遅延タイマ２０ａで一定期間だけ遅延させ、一定期間の経過後にトランジスタＱ２ａをオン状態にして、電力変換用半導体素子１５ａのゲートを遮断する。

なお、センシングオフ回路９ａ（第３の遮断回路）内の遅延タイマ２２ａの遅延時間は、第１の遮断回路４ａ内のトランジスタＱ１ａがオンして短絡電流が減少に転じるまでの時間と一致するように調整されている。
また、第２の遮断回路３５ａ内の遅延タイマ２０ａの遅延時間は、トランジスタＱ１ａがオフ状態になるまでの時間に設定されている。

すなわち、遅延タイマ２０ａの遅延時間は、センシングオフ回路９ａ内の遅延タイマ２２ａの遅延時間と、第１の遮断回路４ａ内のトランジスタＱ１ａがオンからオフになるまでの応答時間とを加算して設定されており、トランジスタＱ１ａがオフされた状態でトランジスタＱ２ａがオンになるように調整されている。

この結果、第１の遮断回路４ａ内のトランジスタＱ１ａを用いて、電力変換用半導体素子１５ａのゲート電圧Ｖｇｅを、図４内の電圧値Ｖｇｅ１で示すように、しきい値電圧付近まで急速に下げることにより、短絡電流のピーク値を急速に抑制するとともに、その後、第２の遮断回路３５ａ内のトランジスタＱ２ａを用いて、電力変換用半導体素子１５ａのゲート電圧Ｖｇｅを、図４内の電圧値Ｖｇｅ’に示すように、なだらかな遮断速度で電力変換用半導体素子１５ａのゲートを遮断することができる。

これにより、大電流域でのサージ電圧を抑制して電力変換用半導体素子１５ａの耐電圧超過を確実に防止することができる。
また、短絡電流のピーク値を抑制するとともに、短絡電流遮断時のサージ電圧を抑制することができるので、損失を低減することもできる。
以上のように、電力変換用半導体素子１５ａを負荷短絡などによる短絡電流から保護することができる。

また、上記のような負荷短絡などによる過大な短絡電流のみではなく、過負荷などによる定格電流を超過する過電流に対しても同様に保護機能を実現することができる。
次に、過負荷などによる過電流に対するこの発明の実施の形態２の動作について説明する。

まず、過電流検出回路３ａが過電流を検出すると、前述のように、ゲート駆動制御回路８ａは、ゲート駆動電圧の出力を停止する。
この時点では、電流−電圧変換回路２ａの両端電圧（電圧値Ｖａ）は、第１の遮断回路４ａ内のトランジスタＱ１ａをオンさせるまでの順バイアス電圧ＶＱ１に達しておらず、また、センシングオフ回路９ａ内のトランジスタＱ３ａは、遅延タイマ２２ａにより一定期間の遅延後にオンするので、トランジスタＱ１ａはオフ状態を維持している。

その後、第２の遮断回路３５ａ内のトランジスタＱ２ａは、過電流検出回路３ａからの過電流検出信号Ａａに応答し、保持タイマ１９ａおよび遅延タイマ２０ａを介した一定期間の遅延後にオン状態となり、電力変換用半導体素子１５ａのゲートを遮断する。
このとき、第２の遮断回路３５ａ内の遅延タイマ２０ａの遅延時間は、前述のように、センシングオフ回路９ａ内の遅延タイマ２２ａの遅延時間と、第１の遮断回路４ａ内のトランジスタＱ１ａの応答時間とを考慮して設定されているので、トランジスタＱ２ａがオンした後にトランジスタＱ１ａがオンすることはない。

したがって、トランジスタＱ１ａおよびＱ２ａのオン状態が重なって急激なゲート遮断による過大サージが発生することはない。
また、トランジスタＱ２ａによる電力変換用半導体素子１５ａのゲート遮断は、正常時のゲート遮断速度よりもなだらかになるように抑制抵抗値を設定するので、過大なサージを発生させることなく、電力変換用半導体素子１５ａを過負荷などによる過電流から保護することができる。
さらに、上記説明では、代表的に上アーム素子１５ａ側に関する動作のみに注目したが、下アーム素子１５ｂ側に関しても同様の動作が行われ、同等の作用効果を奏することは言うまでもない。

以上のように、この発明の実施の形態２によれば、電力変換用半導体素子１５ａ、１５ｂの分流電流を取り出すセンシング端子１ａ、１ｂと、分流電流を電圧値Ｖａ、Ｖｂに変換する電流−電圧変換回路２ａ、２ｂと、電圧値Ｖａ、Ｖｂと電力変換用半導体素子１５ａ、１５ｂの短絡電流に相当するしきい値ＶＡａ、ＶＡｂとを比較する過電流検出回路３ａ、３ｂと、センシング端子１ａ、１ｂから流れ出す分流電流により駆動されて電力変換用半導体素子１５ａ、１５ｂを遮断する第１の遮断回路４ａ、４ｂと、過電流検出回路３ａ、３ｂの検出結果（過電流検出信号Ａａ、Ａｂ）に応答して、第１の遮断回路４ａ、４ｂの動作終了後に電力変換用半導体素子１５ａ、１５ｂを遮断する第２の遮断回路３５ａ、３５ｂと、過電流検出回路３ａ、３ｂの検出結果（過電流検出信号Ａａ、Ａｂ）に応答して、電力変換用半導体素子１５ａ、１５ｂを一定期間にわたって遮断するセンシングオフ回路９ａ、９ｂ（第３の遮断回路）とを備えたので、電力変換用半導体素子１５ａ、１５ｂを、負荷短絡などによる短絡電流または過負荷などによる過電流から確実に保護することができる。

また、第１および第２の遮断回路（ゲート遮断手段）のそれぞれが、同時に作動することなく１つずつ作動し、かつ連続して作動するので、電力変換用半導体素子１５ａ、１５ｂのゲート電圧の遮断速度を最適に制御することができ、過電流のピーク値抑制と過電流遮断時のサージ電圧抑制を最適に行うことができる。
また、発生損失を低減させて、電力変換用半導体素子１５ａ、１５ｂの破壊を防ぐことができるうえ、電力変換用半導体素子１５ａ、１５ｂとして必要以上の耐電圧特性や許容損失特性を有するものを使用する必要がなく耐電圧対策も不要となるので、コストアップを抑制するとともに電力変換装置の小型化を実現することができる。

なお、上記実施の形態１、２（図１、図３参照）では、負荷短絡（過負荷）などによる短絡電流（過電流）から電力変換用半導体素子１５ａ、１５ｂを保護するために、それぞれ、２個のゲート遮断手段（第１の遮断回路４ａ、４ｂと、第２の遮断回路５ａ、５ｂまたは３５ａ、３５ｂと）を設けたが、任意数（３個以上）のゲート遮断手段を設けてもよく、前述と同等以上の作用効果を奏することができる。
ただし、この場合も、各ゲート遮断手段は、同時に作動することなく１個ずつ作動させ、かつ連続して作動させる必要がある。

この発明の実施の形態１に係る電力変換装置を示す回路ブロック図である。 この発明の実施の形態１に係る電力変換装置の動作を示すタイミングチャートである。 この発明の実施の形態２に係る電力変換装置を示す回路ブロック図である。 この発明の実施の形態２に係る電力変換装置の動作を示すタイミングチャートである。 従来の電力変換装置における過電流保護回路と電力変換用半導体素子との接続関係を示す回路図である。

符号の説明

１ａ、１ｂ センシング端子、２ａ、２ｂ 電流−電圧変換回路、３ａ、３ｂ 過電流検出回路、４ａ、４ｂ 第１の遮断回路、５ａ、５ｂ、３５ａ、３５ｂ 第２の遮断回路、８ａ、８ｂ ゲート駆動制御回路、９ａ、９ｂ センシングオフ回路（第３の遮断回路）、１０、３０ 制御基板部、１５ａ、１５ｂ 電力変換用半導体素子、１７ 電力変換素子部、１８ａ、１８ｂ 遮断検出回路、Ａａ、Ａｂ 過電流検出信号（検出結果）、Ｂａ、Ｂｂ 遮断検出信号（検出結果）、Ｑ１ａ、Ｑ１ｂ、Ｑ２ａ、Ｑ２ｂ、Ｑ３ａ、Ｑ３ｂ トランジスタ、Ｖａ、Ｖｂ 電圧値、ＶＡａ、ＶＡｂ しきい値。

Claims (2)

1. 電力変換用半導体素子と、
   前記電力変換用半導体素子の分流電流を取り出すセンシング端子と、
   前記分流電流を電圧値に変換する電流−電圧変換手段と、
   前記電流−電圧変換手段からの電圧値と前記電力変換用半導体素子の短絡電流に相当するしきい値とを比較する過電流検出手段と、
   前記センシング端子から流れ出す分流電流により駆動されて前記電力変換用半導体素子を遮断する第１の遮断手段と、
   前記第１の遮断手段の作動状態を検出する遮断検出手段と、
   前記過電流検出手段および前記遮断検出手段の各検出結果に応答して前記電力変換用半導体素子を遮断する第２の遮断手段と
   を備えた電力変換装置。
2. 電力変換用半導体素子と、
   前記電力変換用半導体素子の分流電流を取り出すセンシング端子と、
   前記分流電流を電圧値に変換する電流−電圧変換手段と、
   前記電流−電圧変換手段からの電圧値と前記電力変換用半導体素子の短絡電流に相当するしきい値とを比較する過電流検出手段と、
   前記センシング端子から流れ出す分流電流により駆動されて前記電力変換用半導体素子を遮断する第１の遮断手段と、
   前記過電流検出手段の検出結果に応答して、前記第１の遮断手段の動作終了後に前記電力変換用半導体素子を遮断する第２の遮断手段と、
   前記過電流検出手段の検出結果に応答して、前記電力変換用半導体素子を一定期間にわたって遮断する第３の遮断手段と
   を備えた電力変換装置。

Images