JP2005137072A - 過電流保護回路 - Google Patents

Abstract

【課題】電圧駆動型パワー半導体素子を用いた回路の過電流保護として、コレクタ電流検出用のセンス端子出力で前記パワー半導体素子のゲート電極の電位を制御する方法が知られている。この方法では、前記センス端子の特性がパワー半導体の物理構造で決定されているため急激な大電流変化に十分追従できなかった。このため、大電流変化に追従できる信頼性の高い保護回路の開発を目的とした。
【解決手段】電圧駆動型パワー半導体素子の接地部と、このパワー半導体制御回路の接地部とをツェナーダイオード等スイッチ素子で結合し、パワー半導体のエミッタ電圧が予め定められた電圧を超えた時にこの電圧駆動型パワー半導体素子のコレクタ電流とセンス電流との比を可変とすることによりコレクタ電流の急激な増大に対しても追従し得るようにした。
【選択図】図１

Description

本発明は大電流用半導体素子の過電流に対する保護回路に係る。

パワー半導体素子としてＩＧＢＴ（Insulated Gate Bipolar Transistor）を用いた回路において、負荷が短絡状態となってこのパワー半導体素子に過電流が流れた場合、これを保護するためゲート電圧を下げることによりメイン電流を十分に小さくする制御を行う必要がある。このため、従来は例えば下記特許文献１において以下の方法が開示されている。すなわち、ＩＧＢＴの電流検出用センス端子により検出した過電流を、このセンス端子とエミッタ端子間に挿入されているセンス抵抗に流すことにより発生する電圧を、当該ＩＧＢＴのゲート側に設けられたゲート電圧抑制用トランジスタ（短絡保護トランジスタ）のベースに供給する構成としている。

しかしながら、このベース電流はＩＧＢＴの物理構造で決定している電流検出用センス端子からのセンス電流特性により制限されているため、短絡電流（過電流）が急激に大きくなる大電流システムの場合、センス端子出力がこの変化に追従し得ず短絡保護が行われない問題があった。

特開平９−６４７０７号公報

本発明においては、特殊な素子を用いることなく上記問題を解決し、短絡時等における過電流状態においても効果的な短絡保護が行われるような保護回路を提供することを目的とした。

電流検出用センス端子を有する電圧駆動型パワー半導体素子、例えばＩＧＢＴを用いてそのセンス端子出力として検出された過電流を、センス端子とエミッタ端子間に接続した抵抗に流すことにより発生した電圧をゲート電圧制御回路に設けられているゲート電圧抑圧用トランジスタのベース端子に接続した構成の過電流保護回路において、ＩＧＢＴのエミッタ電圧が予め設定された電圧以上となった場合にＩＧＢＴのコレクタ端子電流に対するセンス端子電流の比を増大させる電流比増大手段を備えた過電流保護回路について規定している。

本発明により、ＩＧＢＴ等電圧駆動素子のエミッタ電圧が予め定められた電圧以上となった場合にＩＧＢＴのコレクタ端子電流に対するセンス端子電流の比を増大するように変化させることが可能となるため、負荷の短絡時等により過電流状態になった場合での制御範囲を広げることが出来、コレクタ電流急増を効果的に抑制することが可能となった。

本発明による電流検出用センス端子付き電圧駆動型パワー半導体の一つである絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴと表記；Insulated Gate Bipolar Transistor）を用いた過電流保護回路およびその制御回路の例を図１に示す。
ＩＧＢＴ（Ｑ１０１）には、コレクタ端子Ｃと、エミッタメインセルに接続されたエミッタ端子Ｅと、制御回路１０２用に取り出された制御用制御用エミッタ端子ＥＣと、エミッタ電流検出用セルに接続されたセンス端子Ｓとが設けられている。ＩＧＢＴ（Ｑ１０１）は、駆動パルス１０８を入力としたドライバ回路１０７で駆動される構成となっており、このＩＧＢＴ（Ｑ１０１)のゲート端子Ｇとドライバ回路１０７の出力端子はゲート抵抗Ｒ１０９を介して接続されている。また、前記ドライバ回路１０７は制御回路電源Ｖｃｃと制御回路の基準接地であるＧＮＤＣに接続されている。

ＩＧＢＴ（Ｑ１０１）のコレクタ端子Ｃからエミッタ端子Ｅを流れるコレクタ電流Ｉｃは、負荷端子ＬからＩＧＢＴを経て接地となるＰ−ＧＮＤへ流れ出すように構成されている。前記センス端子Ｓは、制御回路１０２の制御入力端子となっているゲート電圧抑制用トランジスタＱ１０５のベース端子に接続すると同時に、センス抵抗Ｒ１０４を介して制御回路１０２側接地ＧＮＤＣに接続する。また、この接地ＧＮＤＣとＩＧＢＴ側の接地Ｐ−ＧＮＤとは予め定められた電圧が印加されると通電を開始する電圧動作型のスイッチ素子を介して接続している。これにより、ＩＧＢＴのコレクタ電流とセンス電流との比を実質的に増大せしめ、この電圧動作型のスイッチ素子が前記コレクタ電流／センス電流比の増大手段としている。本実施の形態においては、このスイッチ素子としてツェナーダイオードＺ１０６を用いている。なお、センス抵抗Ｒ１０４と調整抵抗Ｒ１０３は、Ｒ１０４＞＞Ｒ１０３の大小関係が成立するように設定する。また、調整抵抗Ｒ１０３はツェナーダイオードＺ１０６に定格電流値以上の電流が流れることを防止するために挿入された抵抗で、この調整抵抗Ｒ１０３で発生する電圧降下は少ない方が望ましく、大きくとも制御回路側の電源電圧Ｖｃｃの１０％以内になるように設定することが好ましい。

ＩＧＢＴを利用した過電流保護回路としては図２に示す回路が知られている(前記特許文献１)。この回路構成においては、ＩＧＢＴ（Ｑ２０１）は、図１の場合と同様にコレクタ端子Ｃと、制御回路２０２用に取り出された制御用エミッタ端子ＥＣと、エミッタ電流検出用セルに接続されたセンス端子Ｓとが設けられている。ＩＧＢＴ（Ｑ２０１）は駆動パルス２０８を入力としたドライバ回路２０７で駆動され、このＩＧＢＴ（Ｑ２０１）のゲート端子Ｇとドライバ回路２０７の出力端子はゲート抵抗Ｒ２０９を介して接続されている。ドライバ回路２０７は電源Ｖｃｃと接地ＧＮＤＣとの間に接続され、このＧＮＤＣは制御回路２０２の基準電位となる。ＩＧＢＴ（Ｑ２０１）のコレクタ端子Ｃからエミッタ端子Ｅに流れるコレクタ電流Ｉｃは、負荷端子Ｌから負荷側の接地Ｐ−ＧＮＤに流れ出すように構成されている。前記のセンス端子Ｓは、ゲート電圧抑制用トランジスタ２０５のベースに接続すると同時に、センス抵抗Ｒ２０４を介して接地ＧＮＤＣに接続する。ここで、ＩＧＢＴ（Ｑ２０１）の制御用エミッタ端子ＥＣは、ＧＮＤＣに接続し、Ｐ−ＧＮＤと同電位になるように構成する。

以上のような従来の回路構成においては、一般的な電流検出用センス端子付きＩＧＢＴが任意の動作状態にあるとき、ＩＧＢＴのエミッタメインセルとエミッタ電流検出用セルとは、同じゲート電圧Ｖｇｅと、同じコレクタ−エミッタ間電圧Ｖｃｅとがバイアスされている。このときエミッタメインセルとエミッタ電流検出用セルの出力電流が一定の関係になるように、各々セルサイズが形成されているため、任意にコレクタ電流Ｉｃに対して、センス電流Ｉｓとの電流比が一定となることがよく知られている。図３はこのような従来公知の例におけるＩＧＢＴのエミッタメインセルに流れ込むコレクタ電流Ｉｃと、エミッタ電流検出用セルから流れ出すセンス電流ＩｓのＩ−Ｖ特性を示したものである。いま、任意の動作点ａにおけるエミッタメインセルのコレクタ−エミッタ間電圧Ｖｃｅ１に対して、エミッタ電流検出用セルに印加されるコレクタ−エミッタ電圧をＶｃｅｓ１とすると、コレクタ電流Ｉｃ１とセンス電流Ｉｓ１の電流比が一定（式１）になるように以下の関係式(式２)が成立している。

Is1/Ic1 = 一定値(D) （１）
Vce1 = Vces1 ＋ Is1×R204 （２）
これに対し、本発明においては図１に示したように負荷側の接地と制御回路１０２とはツェナーダイオードＺ１０６を介して接続されている。このため、通常の動作範囲（過電流が発生しない場合）では図４に示すように、センス端子Ｓからの電流Ｉｓはセンス抵抗Ｒ１０４および調整抵抗Ｒ１０３を経由して制御用エミッタ端子ＥＣに至る経路で流れる。図５は本発明におけるＩＧＢＴのエミッタメインセルへ流れ込むコレクタ電流Ｉｃと、エミッタ電流検出用セルから流れ出すセンス電流Ｉｓとに関するＩ−Ｖ特性を示すものである。過電流が流れていない通常の動作範囲（図６における期間Ｔ１の動作状態）である任意の動作点ｂでは、エミッタメインセルのコレクタ−エミッタ間電圧Ｖｃｅ１に対して、エミッタ電流検出用セルに印加されるコレクタ−エミッタ電圧をＶｃｅｓ１とすると、コレクタ電流Ｉｃとセンス電流Ｉｓとの電流比（Ｉｓ／Ｉｃ）が一定値になるように以下の関係式（３）が成立している。このような状態においては、図６の期間Ｔ１の部分で示す各部波形のように、ツェナーダイオードＺ１０６には電流は流れていないため調整抵抗Ｒ１０３に流れる電流値Ｉｍとセンス抵抗Ｒ１０４に流れる電流値Ｉｓと等しくなる。

Vce1 = Vces1 + Is×R104 + Im×R103
R104>>R103 であり、かつ Is = Im であるから
Vce1 ≒ Vces1 + Is×R104 （３）
なお、Im×R103 の項は、厳密には０となるものではないが、Ｒ１０４＞＞Ｒ１０３の条件下では
Ｖｃｅ１の値の変化に影響するものではない。このことから式（３）は近似式で与えられることになる。

また、図６における期間Ｔ２においては通常の電流域を大幅に越える過電流状態の各部の波形を示すものである。この場合は大きなコレクタ電流Ｉｃにより、ＩＧＢＴ（Ｑ１０１）のエミッタ−Ｐ−ＧＮＤ間の配線等で生じる抵抗分あるいはインダクタンス分である寄生抵抗Ｒ１１０および寄生インダクタンスＬ１１１とによる寄生電圧Ｖｐが生じる。この寄生電圧Ｖｐは直列接続された調整抵抗Ｒ１０３とツェナーダイオードＺ１０６の両端に印加されており、コレクタに大電流が流れることによりこの寄生電圧Ｖｐが予め定められた電圧以上になるとツェナーダイオードが導通状態となり期間Ｔ２（時間ｔｓ）の時間だけ電流Ｉｚが発生する。これにより調整抵抗Ｒ１０３の両端に電圧が発生する。この時の電流の流れを図７に示す。

ツエナーダイオードＺ１０６が動作するような過電流状態では、制御用エミッタ端子ＥＣからの電流Ｉｍは変化してＩｍ’となる。この電流Ｉｍ’は、コレクタ過電流と寄生抵抗Ｒ１１０および寄生インダクタンスＬ１１１によって発生する寄生電圧Ｖｐと、ツェナーダイオードＺ１０６の両端電圧Ｖｚと調整抵抗Ｒ１０３との間に以下の関係式が成立する。

Im’ = (Vp−Vz)/R103 （４）
この時の各端子ＥＣ，ＧＮＤＣ，Ｐ−ＧＮＤ，Ｓの電位関係を図８に示す。図８に示したように、過電流発生時においてはツェナー電圧Ｖｚで電位が決定されている制御回路１０２の接地電位に、さらに変化した調整抵抗Ｒ１０３を流れる電流Ｉｍ’による電圧が加算され、エミッタ端子の電位はセンス端子Ｓの電位を大きく上回ることになる。なお、図９に示す電位関係は式（３）の場合を比較のため示したもので、制御用エミッタ端子ＥＣの電位はセンス端子Ｓの電位を上回ることはない。この場合の電流は図８の電位関係から図７に示すように流れ、過電流発生直後（図６の期間Ｔ２の開始点）においては下記に示す式（５）および式（４）の関係式が成立する。

Vce1’ = Vces1’ + Is×R104 + Im’×R103 （５）
Is2/Ic1 > Is1/Ic1 （６）
ここで、Ｉｃ１はＩＧＢＴのコレクタ電流、Ｉｓ１はツェナーダイオード非動作時のセンス電流、Ｉｓ２はツェナーダイオード動作時のセンス電流である。この時、エミッタメインセルのコレクタ−エミッタ間電圧Ｖｃｅ１は、ＩＧＢＴ（Ｑ１０１）の素子特性で決定しているので変化しないため、電流検出用センスについてのみ、前記Ｖｃｅｓ１電圧がＶｃｅｓ１’へ変化し、ツェナー電流Ｉｚと調整抵抗Ｒ１０３の積による電圧差だけエミッタ−コレクタ電圧Ｖｃｅ１はＶｃｅ１’に変化したように振舞う。故に図５に示すように、コレクタ電流Ｉｃとセンス電流Ｉｓの電流比（Ｉｓ／Ｉｃ）は、可変となり通常の一定値（Ｄ）に比べて大となる（Ｉｓ２／Ｉｓ１）。前記のセンス端子の電流Ｉｓは、前記ゲート抑制用トランジスタのベースに接続されているため、このセンス電流Ｉｓが大きくなることで、ゲート抑制用トランジスタによるゲートオフ電流Ｉｇｏｆｆが大きくなり、ＩＧＢＴ（Ｑ１０１）のコレクタ電流を抑制できる。

以上述べた、過電流発生時の動作を図６の期間Ｔ２により説明する。電流比Ｉｓ／Ｉｃは過電流発生直後に大きく変化している（式（６）参照）。ＩＧＢＴの物理的構造で決定している電流検出用センス端子Ｓからのセンス電流特性を可変とすることが出来、過電流状態のコレクタ電流Ｉｃを効果的に抑制することが可能となる。なお、比較のため，図６におけるコレクタ電流波形において、従来の過電流状態のコレクタ電流Ｉｃを点線で示した。
以上のことから、電流検出両センス端子付き電圧駆動素子について、素子内の物理的構造で決定しているコレクタ電流とセンス電流の電流比を本発明より可変とすることが出来るようになり、負荷の短絡時等の過電流状態時に電圧駆動素子を破壊することなく保護し得るようになった。

本発明による過電流保護回路の回路図。 従来の過電流保護回路の例を示す回路図。 従来の保護回路でのコレクタ電流とセンス電流との関係を示す特性図。 通常の動作範囲における電流経路を示す回路図。 本発明におけるコレクタ電流とセンス電流とのＶ−Ｉ特性図。 通常時と過電流発生時とにおける各部波形図。 本発明における過電流発生時の電流経路を示す回路図。 過電流発生直後における各部電位を示す電位比較図。 通常時における各部電位を示す電位比較図。

符号の説明

１０２，２０２：制御回路 １０７，２０７：ドライバ回路
１０８，２０８：駆動パルス Ｌ１１１：寄生インダクタンス
Ｑ１０１，Ｑ２０１：電流検出用センス端子付きパワー半導体素子
Ｑ１０５，Ｑ２０５：ゲート電圧制御用トランジスタ
Ｒ１０３：調整抵抗 Ｒ１０４，Ｒ２０４：センス抵抗
Ｒ１０９，Ｒ２０９：ゲート抵抗 Ｒ１１０：寄生抵抗
Ｚ１０６：ツェナーダイオード

Claims (3)

1. 電流検出用のセンス端子を有する電圧駆動型パワー半導体素子の該センス端子出力は、
   第１の抵抗を介して前記電圧駆動型パワー半導体素子のゲート電圧制御回路の接地電位に保たれている第１の接地端子と、該ゲート電圧制御回路の制御入力端子とに接続され、
   前記電圧駆動型パワー半導体素子のエミッタメインセル出力端子は前記ゲート電圧制御回路の接地電位に保たれている過電流保護回路において、
   前記電圧駆動型パワー半導体素子のエミッタ電圧が予め設定された電圧以上となった場合に、前記電圧駆動型パワー半導体素子のコレクタ端子電流に対するセンス端子電流の比を増大させる電流比増大手段を備えたことを特徴とする過電流保護回路。
2. 請求項１に記載の過電流保護回路において、
   前記電流比増大手段は、カソード側が前記電圧駆動型パワー半導体素子の制御用エミッタ端子に接続され、アノード側が前記電圧駆動型パワー半導体素子のエミッタが接続された第２の接地端子に接続されているツェナーダイオードであることを特徴とする過電流保護回路。
3. 請求項２に記載の過電流保護回路において、
   前記ツェナーダイオードと電圧駆動型パワー半導体素子の制御用エミッタ端子との間にツェナーダイオードに流れる電流調整用として第２の抵抗が接続されていることを特徴とする過電流保護回路。

Images