JP2002368593A - 半導体回路 - Google Patents

Abstract

(57)【要約】 【課題】 制御信号に対する出力トランジスタの応答速
度が速い半導体回路を提供する。 【解決手段】 半導体回路１は、出力端子１５に閾値を
越える過電圧が印加されると、補助トランジスタ１２が
オンすることにより制御信号のレベルに関わらず入力ト
ランジスタ１２がオフし、これにより出力トランジスタ
６が確実にオンして過電圧によるサージ電流が接地部４
に放電され、出力トランジスタ６は保護される。通常動
作時には補助トランジスタ１２はオフしており、制御信
号がハイレベルからロウレベルに切り替わった場合に、
出力トランジスタ６内の寄生容量に蓄積された電荷が入
力トランジスタ３を介して短時間で放電されるので、制
御信号に対して、速い応答速度で出力トランジスタ６の
スイッチング制御が行われる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パワーエレクトロ
ニクス装置等に使用される出力トランジスタに所定の閾
値を越える過電圧が印加されてもこの出力トランジスタ
が破壊されないように過電圧保護回路が設けられた半導
体回路に関する。

【０００２】

【従来の技術】従来より、パワーエレクトロニクス装置
等に使用される出力トランジスタには、所定の閾値例え
ば許容耐圧電圧を越える過電圧が印加された場合に電圧
破壊を起こさないように、過電圧保護回路が設けられて
半導体回路が構成されている。

【０００３】図４は、この種の半導体回路１００の一例
を示すものである。この図４において、ハイレベル／ロ
ウレベルの制御信号を入力するための制御信号入力端子
１０１には、ｎｐｎ型バイポーラトランジスタ（以下、
入力トランジスタと称す）１０２のベースが接続されて
いる。入力トランジスタ１０２のエミッタは接地部１１
０に接地され、コレクタは定電流源１０３の出力端子、
及び、ダイオード１０４のアノードに接続されている。
定電流源１０３は、その電源入力端子に接続された直流
電圧電源１０５を駆動源として、一定量の駆動電流を出
力するように構成されている。

【０００４】ダイオード１０４のカソードは、ｎｐｎ型
バイポーラトランジスタ（以下、出力トランジスタと称
す）１０６のベース、複数のツェナダイオード１０７ａ
が順方向に直列接続されて構成された過電圧検出回路１
０７の一端のアノード、及び、抵抗１０８の一端に接続
されている。出力トランジスタ１０６のコレクタは出力
端子１０９に接続され、エミッタは接地部１１０に接地
されている。過電流検出回路１０７の他端は出力端子１
０９に接続され、抵抗１０８の他端は接地部１１０に接
地されている。尚、過電圧検出回路１０７は、各ツェナ
ダイオード１０７ａの降伏電圧を足し合わせた値が閾値
として設定されている。以上のようにして半導体回路１
００が構成されている。

【０００５】＜通常動作時の作用説明＞次に、この半導
体回路１００の通常動作時における作用について説明す
る。まず、制御信号入力端子１０１にハイレベルの制御
信号が印加された場合には、入力トランジスタ１０２の
コレクタ、エミッタ間が導通（オン）し、駆動電流はこ
のコレクタ、エミッタ間を介して接地部１１０に放電さ
れる。このため、出力トランジスタ１０６のベースには
駆動電流が出力されず、そのコレクタ、エミッタ間は遮
断（オフ）された状態になり、出力端子１０９はオープ
ンになる。尚、一般的にこのようなオープン出力型の出
力端子１０９には、半導体回路１００の外部において、
図示はしないが、抵抗を介して直流電圧電源が接続され
ており、その場合には出力端子１０９はハイレベルにな
る。

【０００６】また、制御信号入力端子１０１にロウレベ
ルの制御信号が印加された場合には、入力トランジスタ
１０２のコレクタ、エミッタ間は遮断（オフ）され、駆
動電流はダイオード１０４を介して、出力トランジスタ
１０６のベースに出力される。この場合、そのコレク
タ、エミッタ間は導通（オン）した状態になり、出力端
子１０９はロウレベルになる。以上のようにして、通常
動作時には、制御信号に応じて入力トランジスタ１０２
をオンオフさせることにより、出力トランジスタ１０６
のスイッチング制御が行われる。

【０００７】＜過電圧印加時の作用説明＞続いて、この
半導体回路１００の出力端子１０９に閾値を越える過電
圧が印加された場合の作用について説明する。尚、この
場合の出力トランジスタ１０９の作用は、制御信号のレ
ベルに関わらず同様であるので、説明を簡単にするため
に制御信号はハイレベルに設定され、入力トランジスタ
１０２はオンし、出力トランジスタ１０６はオフしてい
るものとする。

【０００８】出力端子１０９に閾値を越える過電圧が印
加されると、過電圧検出回路１０７を構成するツェナー
ダイオード１０７ａが導通し、一端のアノードから検出
電流が出力される。これにより、出力トランジスタ１０
６のベース電圧が順方向バイアス電圧（０．６Ｖ）とな
り、そのコレクタ、エミッタ間が導通し、前記過電圧に
よるサージ電流が前記コレクタ、エミッタ間を介して接
地部１１０に放電される。それ故、出力トランジスタ１
０６のコレクタ、エミッタ間に印加される電圧は、許容
耐圧電圧よりも小さくなり、出力トランジスタ１０９は
電圧破壊を回避することができる。

【０００９】

【発明が解決しようとする課題】ところで、ダイオード
１０４は、入力トランジスタ１０２のオン時に出力端子
１０９に閾値を越える過電圧が印加された場合に、検出
電流が入力トランジスタ１０２に流れ込むのを防止する
ためのものである。もし、このダイオード１０４が無い
と、検出電流が入力トランジスタ１０２に流れ込んでし
まい、その結果、出力トランジスタ１０６のベース電圧
が順方向バイアス電圧よりも小さな入力トランジスタ１
０２のコレクタ、エミッタ間電圧まで低下してしまうた
め、出力トランジスタ１０６をオンさせることができず
に電圧破壊させてしまうことになる。即ち、このダイオ
ード１０４によって、出力トランジスタ１０６は、制御
信号のレベルに関わらず、閾値を越える過電圧から保護
されるようになっている。

【００１０】その一方で、ダイオード１０４を設けたこ
とによって、通常動作時に、制御信号のレベル切り替え
動作（入力トランジスタ１０２のスイッチング動作）に
対する出力トランジスタ１０６のスイッチング動作の応
答速度が遅延してしまうという問題が発生していた。即
ち、通常動作時において、出力トランジスタ１０６をオ
ンからオフに切り替える際に、前記応答速度を速くする
ためには、出力トランジスタ１０６のベース、エミッタ
間に存在する寄生容量に蓄積された電荷をできるだけ短
時間に放電させる必要があるのだが、ダイオード１０４
があるために、前記寄生容量に蓄積された電荷を入力ト
ランジスタ１０２を介して放電させることができず、放
電時間の長い抵抗１０８を介して放電させなければなら
ず、前記寄生容量及び抵抗１０８からなる時定数に応じ
た遅延が生じ、応答速度が遅延していた。

【００１１】この場合、応答速度を速くするために抵抗
１０８の値を小さくして前記時定数を小さくすることが
考えられるが、抵抗１０８の値が小さくなる分だけ抵抗
１０８に流れる電流量が増加し、出力トランジスタ１０
６のベース電流が減少してしまうため、出力トランジス
タ１０６の出力電流能力を低下させてしまうことにな
り、従って、抵抗１０８の値を小さくするとによる応答
速度の改善には限界がある。

【００１２】本発明は上述の事情に鑑みてなされたもの
であり、従ってその目的は、入力トランジスタにより出
力トランジスタのスイッチング制御を行い、出力トラン
ジスタに対する過電圧保護回路を備えた半導体回路にお
いて、制御信号に対する出力トランジスタの応答速度が
速い半導体回路を提供することにある。

【００１３】

【課題を解決するための手段】上記した目的を達成する
ために請求項１に記載した手段を採用できる。この手段
によれば、入力トランジスタと出力トランジスタの制御
端子との結線間にダイオードを設けずに済むので、出力
トランジスタをオンからオフに切り替える際に、出力ト
ランジスタ内の寄生容量に蓄積された電荷を入力トラン
ジスタを介して短時間で放電させることができる。これ
により、制御信号に対する出力トランジスタの応答速度
を速くすることができる。

【００１４】また、レベル調整回路によって検出信号及
び駆動信号の降圧レベルを調整し、検出信号が出力され
た場合に補助トランジスタをオンさせるようにしたの
で、予め設定された閾値を越える過電圧が出力トランジ
スタに印加された場合に、補助トランジスタをオンさせ
ることによって入力トランジスタをオフさせることがで
きる。これにより、検出電流が入力トランジスタに流れ
込むのを防止して、確実に出力トランジスタからサージ
電流を流すことができ、出力トランジスタの電圧破壊を
防止することができる。

【００１５】請求項２に記載した手段によれば、過電圧
検出回路は、ツェナーダイオードの降伏電圧値を利用し
て、過電圧を検出するための閾値を簡単に設定すること
ができる。

【００１６】請求項３に記載した手段によれば、レベル
調整回路は、駆動信号によっては補助トランジスタがオ
ンしないように駆動信号の降圧レベルを調整する１つ以
上のダイオードを備えるようにしたので、前記ダイオー
ドの順方向バイアス電圧値を利用して、駆動信号の降圧
レベルの調整を簡単に行うことができる。

【００１７】請求項４に記載した手段によれば、出力ト
ランジスタを熱破壊する可能性のある過大なサージ電流
が出力トランジスタの主端子間に流れたされた場合に、
そのサージ電流が緩和回路によって緩和されるので、過
大なサージ電流によって出力トランジスタが熱破壊され
るのを防止することができる。

【００１８】

【発明の実施の形態】［第１の実施例］以下、本発明の
半導体回路の第１の実施例について、図１及び図２を参
照しながら説明する。尚、以下に示すｎｐｎ型バイポー
ラトランジスタのベースは制御端子に、コレクタは第１
の主端子に、エミッタは第２の主端子に相当するものと
する。

【００１９】図１は、半導体回路１の回路構成を示すも
のである。この図１において、ハイレベル／ロウレベル
の制御信号を入力するための制御信号入力端子２には、
ｎｐｎ型バイポーラトランジスタ（以下、入力トランジ
スタと称す）３のベースが接続されている。入力トラン
ジスタ３のエミッタは接地部４に接地され、コレクタは
駆動信号生成回路たる定電流源５の出力端子に接続され
ている。定電流源５は、その電源入力端子に接続された
直流電圧電源６を駆動源として、駆動信号たる一定量の
駆動電流を出力するように構成されている。

【００２０】また、入力トランジスタ３のコレクタは、
ｎｐｎ型バイポーラトランジスタ（以下、出力トランジ
スタと称す）６のベース、抵抗７を介した接地部４、お
よび、抵抗８を介した過電圧検出回路（後述）９の一端
のアノードに接続されている。過電圧検出回路９は、ｎ
個のツェナーダイオード９ａが順方向に直列接続されて
構成されており、その他端のカソードは出力部たる出力
端子１５に接続されている。そして、各ツェナーダイオ
ード９ａの降伏電圧を足し合わせた値が過電圧を検出す
るための閾値に設定されている。

【００２１】抵抗８と過電圧検出回路９との共通接続点
には、抵抗１０を介してダイオード１１のアノードが接
続されている。ダイオード１１のカソードはｎｐｎ型バ
イポーラトランジスタ（以下、補助トランジスタと称
す）１２のベース、及び、抵抗１３を介した接地部４に
接続されている。そして、これら抵抗８及び１０、及
び、ダイオード１１でレベル調整回路１４が構成されて
いる。また、補助トランジスタ１２のエミッタは接地部
４に接地され、コレクタは入力トランジスタ３のベース
に接続されている。そして、これら過電圧検出回路９、
レベル調整回路１４及び補助トランジスタ１２で過電圧
保護回路１６が構成され、以上のようにして半導体回路
１が構成されている。

【００２２】尚、このレベル調整回路１４は、過電圧検
出回路９から検出信号たる検出電流（後述）が出力され
た場合に、出力トランジスタ６及び補助トランジスタ１
２のベース電圧が順方向バイアス電圧（０．６Ｖ）にな
るように、降圧レベル（抵抗８及び１０の抵抗値）が設
定されている。また、定電流源５から出力トランジスタ
６のベースに向かって駆動電流が出力された場合には、
出力トランジスタ６のベース電圧が順方向バイアス電圧
になり、補助トランジスタ１２のベース電圧が接地電位
になるように、ダイオード１１の順方向バイアス電圧
（０．６Ｖ）を利用して降圧レベルが設定されている。
即ち、補助トランジスタ１２は、検出電流によってオン
し駆動電流によってはオンしないようになっている。

【００２３】＜通常動作時の作用説明＞次に、この半導
体回路１の通常動作時における作用について説明する。
まず、制御信号入力端子２にハイレベルの制御信号が印
加された場合には、入力トランジスタ３のコレクタ、エ
ミッタ間が導通（オン）して、駆動電流はそのコレク
タ、エミッタ間を介して接地部４に放電される。このた
め、出力トランジスタ６のベース電圧は順方向バイアス
電圧より小さくなり、そのコレクタ、エミッタ間は遮断
（オフ）された状態になり、出力端子１５はオープンに
なる。尚、一般的にこのようなオープン出力型の出力端
子１５には、半導体回路１の外部において、図示はしな
いが、抵抗を介して直流電圧電源が接続されており、そ
の場合には出力端子１５はハイレベルになる。また、補
助トランジスタ１２のベース電圧も順方向バイアス電圧
より小さくなり、そのコレクタ、エミッタ間は遮断（オ
フ）された状態になる。

【００２４】続いて、制御信号入力端子２にロウレベル
の制御信号が印加された場合には、入力トランジスタ３
のコレクタ、エミッタ間は遮断（オフ）され、駆動電流
は出力トランジスタ６のベースに向かって出力される。
これにより、出力トランジスタ６のベース電圧は順方向
バイアス電圧になり、そのコレクタ、エミッタ間は導通
（オン）した状態になり、出力端子１５はロウレベルに
なる。そして、前記ベース電圧はレベル調整回路１４に
よってその電圧値が接地電位まで降圧されるので、補助
トランジスタ１２のベース電圧は順方向バイアス電圧よ
りも小さくなり、そのコレクタ、エミッタ間は遮断（オ
フ）された状態になる。以上のようにして、通常動作時
には、制御信号に応じて入力トランジスタ３をスイッチ
ングさせることにより、出力トランジスタのスイッチン
グ制御が行われる。

【００２５】また、図２（ａ）及び（ｂ）は、従来の半
導体回路１００（図４参照）と本実施例の半導体回路１
（図１参照）とで、制御信号をロウレベルからハイレベ
ルに切り替えてから出力トランジスタ１０６及び６がロ
ウレベルからハイレベルに切り替わる迄の応答速度を比
較した場合の一例を示すものである。これら図２（ａ）
及び（ｂ）を比較すると、従来例のものの応答速度は
６．２（μｓ）であり、本実施例のものの応答速度は
１．７（μｓ）であり、本実施例のものの方が従来例の
ものに比べて４．５（μｓ）も応答速度が短縮されてい
ることが分かる。

【００２６】これは、本実施例のものは、入力トランジ
スタ３のコレクタと出力トランジスタ６のベースとの結
線間に、検出信号が入力トランジスタ３のコレクタに流
れ込まないようにするためのダイオードが無いために、
出力トランジスタ６をオンからオフに切り替える際に、
出力トランジスタ６内の寄生容量に蓄積された電荷を入
力トランジスタ３を介して短時間で放電させることがで
きるからである。

【００２７】＜過電圧印加時の作用説明＞次に、この半
導体回路１の出力端子１５に閾値を越える過電圧が印加
された場合の作用について説明する。尚、この場合の出
力トランジスタ６の作用は、制御信号のレベルに関わら
ず同様であるので、説明を簡単にするために制御信号は
ハイレベルに設定され、入力トランジスタ３はオンし、
出力トランジスタ６及び補助トランジスタ１２はオフし
ているものとする。

【００２８】出力端子１５に閾値を越える過電圧が印加
された場合には、過電圧検出回路９を構成する各ツェナ
ーダイオード９ａが導通し、一端のアノードから検出電
流が出力される。そして、検出電流の一部が出力トラン
ジスタ６のベースに流れ、該ベース電圧が順方向バイア
ス電圧になることによってそのコレクタ、エミッタ間が
導通し、前記過電圧によるサージ電流が前記コレクタ、
エミッタ間を介して接地部４に放電される。それ故、出
力トランジスタ６のコレクタ、エミッタ間に印加される
電圧は、許容耐圧電圧よりも小さくなり、出力トランジ
スタ６は電圧破壊を回避することができる。

【００２９】また、検出電流の一部は補助トランジスタ
１２のベースにも流れ、そのコレクタ、エミッタ間が導
通することによって、入力トランジスタ３のベース電圧
は順方向バイアス電圧よりも小さな値に降圧させられ
る。それ故、過電圧検出回路９から検出電流が出力され
ている期間は、入力トランジスタ３のコレクタ、エミッ
タ間は強制的に遮断され、制御信号によるスイッチング
制御が無効化される。

【００３０】以上説明したように、本実施例によれば、
入力トランジスタ３のコレクタと出力トランジスタ６の
ベースとの結線間に、検出信号が入力トランジスタ３の
コレクタに流れ込まないようにするためのダイオードを
設けずに済むので、出力トランジスタ６をオンからオフ
に切り替える際に、出力トランジスタ６内の寄生容量に
蓄積された電荷を入力トランジスタ３を介して短時間で
放電させることができる。これにより、制御信号に対す
る出力トランジスタ６の応答速度を速くすることができ
る。

【００３１】また、レベル調整回路９によって検出電流
及び駆動電流の降圧レベルを調整し、検出電流が出力さ
れた場合に補助トランジスタ１２をオンさせるようにし
たので、予め設定された閾値を越える過電圧が出力トラ
ンジスタ６に印加された場合に、補助トランジスタ１２
をオンさせることによって入力トランジスタ３をオフさ
せることができる。これにより、検出電流が入力トラン
ジスタ３に流れ込むのを防止して、確実に出力トランジ
スタ６からサージ電流を流すことができ、出力トランジ
スタ６の電圧破壊を防止することができる。

【００３２】また、過電圧検出回路９は、ｎ個のツェナ
ーダイオード９ａを順方向に直列に多段接続して構成
し、これらツェナーダイオード９ａの降伏電圧値を足し
合わせたものを過電圧を検出するための閾値として設定
するようにしたので、前記閾値の設定を簡単に行うこと
ができる。

【００３３】また、レベル調整回路１４は、補助トラン
ジスタ１２が駆動信号によってオンしないように駆動信
号の降圧レベルを調整する１個のダイオード１１を備え
るようにしたので、このダイオード１１の順方向バイア
ス電圧値を利用して、駆動信号の降圧レベルの調整を簡
単に行うことができる。

【００３４】［第２の実施例］次に、本発明の第２の実
施例について、図３を参照して説明する。尚、第１の実
施例と同一部分については同一符号を付して説明を省略
し、以下異なる部分についてのみ説明する。

【００３５】図３は、本第２の実施例の半導体回路２０
の回路構成を示すものである。この図３に示すように、
出力トランジスタ６のベースと接地部４との間には、抵
抗２１及び２２からなる直列回路が接続されている。ま
た、出力トランジスタ６のベースには、ｎｐｎ型バイポ
ーラトランジスタ（以下、緩和トランジスタと称す）２
３のコレクタが接続され、この緩和トランジスタ２３の
エミッタは接地され、ベースは抵抗２１及び２２の共通
接続点に接続されている。そして、これら抵抗２１及び
２２、及び、緩和トランジスタ２３で緩和回路２４が構
成されている。

【００３６】尚、この緩和回路２４は、出力トランジス
タ６のベース電圧が順方向バイアス電圧よりも大きな値
例えば１Ｖまで上昇したときに、緩和トランジスタ２３
のベース電圧に順方向バイアス電圧が印加されて、その
コレクタ、エミッタ間が導通するように、抵抗２１及び
２２の分圧比が設定されている。

【００３７】＜通常動作時の作用説明＞次に、この半導
体回路２０の通常動作時における作用について、緩和回
路２４の作用を中心に説明する。まず、制御信号入力端
子２にハイレベルの制御信号が印加された場合には、駆
動電流は入力トランジスタ３を介して接地部４に放電さ
れるので、緩和トランジスタ２３はオンしない。そし
て、第１の実施例と同様にして、出力トランジスタ６の
コレクタ、エミッタ間は遮断された状態になり、出力端
子１５はハイインピーダンス（又はハイレベル）にな
る。

【００３８】また、制御信号入力端子２にロウレベルの
制御信号が印加された場合には、入力トランジスタ３は
オフするので、駆動電流は出力トランジスタ６のベース
に向かって出力される。これにより、第１の実施例と同
様にして、出力トランジスタ６はオンし、出力端子１５
はロウレベルになる。このとき、緩和トランジスタ２３
のベースには，抵抗２１及び２２によって分圧された電
圧が印加されるが、この電圧は順方向バイアス電圧より
も小さいので、緩和トランジスタ２３はオンしない。

【００３９】＜過電圧印加時の作用説明＞次に、この半
導体回路２０の出力端子１５に閾値を越える過電圧が印
加された場合の作用について、緩和回路２４の作用を中
心に説明する。出力端子１５に閾値を越える過電圧が印
加された場合には、過電圧検出回路９から検出電流が出
力され、第１の実施例と同様にして出力トランジスタ６
がオンする。

【００４０】ところで、ｎｐｎ型バイポーラトランジス
タには、コレクタ電流が増加すると、それに応じてベー
ス、エミッタ間電圧が上昇するという性質がある。その
ため、出力端子１５に印加された過電圧の大きさに応じ
て出力トランジスタ６のサージ電流（コレクタ電流）が
多くなると、そのベース、エミッタ間電圧が大きくな
り、即ち、そのベース電圧が上昇する。このとき、緩和
トランジスタ２３は、出力トランジスタ６のベース電圧
が１Ｖよりも小さいときにはオンしないが、１Ｖ迄上昇
するとオンする。そして、緩和トランジスタ２３がオン
した場合には、そのベースに流れ込んでいた検出電流の
一部が緩和トランジスタ２３のコレクタ、エミッタ間を
介して接地部４に放電されるため、出力トランジスタ６
のコレクタ、エミッタ間に流れるサージ電流は出力トラ
ンジスタ６が熱破壊されないような所定値以下に抑制さ
れる。

【００４１】以上説明したように、本第２の実施例によ
れば、出力トランジスタ６を熱破壊する可能性のある過
大なサージ電流が出力トランジスタ６のコレクタ、エミ
ッタ間に流れた場合には、緩和回路２４によってそのサ
ージ電流を緩和するようにしたので、過大なサージ電流
によって出力トランジスタ６が熱破壊されるのを防止す
ることができる。

【００４２】尚、本発明は、上記実施例に限定されるも
のではなく、次のような変形、拡張が可能である。本発
明の実施例では、駆動信号生成回路を定電流源に適用し
たが、これに限定されるものではなく、例えば、定電流
源の代わりに抵抗を設けるように構成してもよい。

【００４３】本発明の実施例では、出力トランジスタ、
入力トランジスタ、補助トランジスタ及び緩和トランジ
スタをｎｐｎ型バイポーラトランジスタに適用したが、
これに限定されるものではなく、ｐｎｐ型バイポーラト
ランジスタに適用してもよい。また、電界効果型トラン
ジスタに適用してもよく、例えば出力トランジスタを電
界効果型トランジスタに適用する場合には、そのゲート
にゲート保護回路を設けるとよい。本発明の実施例で
は、過電圧検出回路を構成するツェナーダイオードの数
をｎ個にしたが、これは、閾値に応じて１個以上に調整
すればよい。また、過電圧検出回路は、ツェナーダイオ
ードで構成するものに限定されるものではなく、要は、
出力端子に印加された過電圧を検出してその検出信号を
出力することができるものであればよい。

【００４４】本発明の実施例では、レベル調整回路を構
成するダイオードの数を１個にしたが、これに限定され
るものではなく、駆動信号及び検出信号の降圧レベルに
応じて１個以上に調整すればよい。また、レベル調整回
路は、ダイオードを備えたものに限定されるものではな
く、要は、検出信号及び駆動信号の降圧レベルが調整で
きるものであればよい。本発明の実施例では、出力トラ
ンジスタ６のベースと過電圧検出回路１６のアノードと
を抵抗８を介して接続するように構成したが、この抵抗
８は必要に応じて設ければよい。ここで、抵抗８を設け
ないようにした場合には、レベル調整回路１４はダイオ
ード１１を無くして抵抗だけで構成するようにしてもよ
い。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す半導体回路の電気
回路図

【図２】制御信号に対する出力トランジスタの応答特性
を示す波形図

【図３】本発明の第２の実施例を示す図１相当図

【図４】従来例を示す図１相当図

【符号の説明】

図面中、１，２０は半導体回路、３は入力トランジス
タ、５は定電流源（駆動信号生成回路）、６は出力トラ
ンジスタ、９は過電圧検出回路、９ａはツェナーダイオ
ード、１１はダイオード、１２は補助トランジスタ、１
４はレベル調整回路、１６は過電圧保護回路、２３は緩
和トランジスタ、２４は緩和回路を示す。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H740 AA04 AA05 BA11 KK01 MM01 5J055 AX03 AX34 BX16 BX17 CX23 DX04 DX52 EX06 EY01 EY12 EY13 EY17 EZ00 EZ03 EZ62 FX18 FX34 GX01 GX04

Claims (4)

【特許請求の範囲】
1. 【請求項１】 第１の主端子が出力部を形成し第２の主
   端子が接地された出力トランジスタと、 駆動信号生成回路により生成された駆動信号を所定の制
   御信号に応じて前記出力トランジスタの制御端子に出力
   することにより、この出力トランジスタの主端子間を導
   通させる入力トランジスタと、 前記出力トランジスタの第１の主端子に所定の閾値を越
   える過電圧が印加された場合にこの出力トランジスタの
   主端子間を導通させてサージ電流を放電させる過電圧保
   護回路とを備え、 前記過電圧保護回路は、予め設定された閾値に基づいて
   過電圧を検出しその検出信号を出力する過電圧検出回路
   と、この検出信号にて自身の主端子間を導通することに
   より前記入力トランジスタの主端子間を遮断させる補助
   トランジスタと、この補助トランジスタの主端子間が前
   記検出信号により導通するように前記検出信号の降圧レ
   ベルを調整するレベル調整回路とで構成されていること
   を特徴とする半導体回路。
2. 【請求項２】 前記過電圧検出回路は、１つ以上のツェ
   ナーダイオードで構成されていることを特徴とする請求
   項１記載の半導体回路。
3. 【請求項３】 前記レベル調整回路は、前記補助トラン
   ジスタの主端子間が前記駆動信号によって導通しないよ
   うに前記駆動信号の降圧レベルを調整する１つ以上のダ
   イオードを備えていることを特徴とする請求項１又は２
   記載の半導体回路。
4. 【請求項４】 前記出力トランジスタの制御端子には、
   この出力トランジスタの主端子間に過大なサージ電流が
   流れるのを緩和するための緩和回路が設けられているこ
   とを特徴とする請求項１乃至３の何れかに記載の半導体
   回路。