JP2006352931A - スイッチング素子保護回路 - Google Patents
スイッチング素子保護回路 Download PDFInfo
- Publication number
- JP2006352931A JP2006352931A JP2003319047A JP2003319047A JP2006352931A JP 2006352931 A JP2006352931 A JP 2006352931A JP 2003319047 A JP2003319047 A JP 2003319047A JP 2003319047 A JP2003319047 A JP 2003319047A JP 2006352931 A JP2006352931 A JP 2006352931A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- mos
- fet
- protection circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
Abstract
【課題】 スイッチング素子を大型化せずに高温動作時におけるスイッチング素子の特性劣化や破壊を防止できるスイッチング素子保護回路を提供する。
【解決手段】 本発明によるスイッチング素子保護回路は、MOS-FET(4)の動作温度を検出する温度検出用サーミスタ(11)と、温度検出用サーミスタ(11)により検出した動作温度が所定のレベルを越えるときに保全信号を発生する比較回路(12)と、過電圧保護回路(10)の検出電圧を設定する2つのアバランシェダイオード(5,6)とMOS-FET(4)の制御端子(G)との間に接続された切換手段(13)を構成するトランジスタ(14)とを備え、比較回路(12)の保全信号が発生したときにトランジスタ(14)をオン状態にして過電圧保護回路(10)の検出電圧を低下させる。これにより、高温動作時のMOS-FET(4)が低下した安全動作領域内での動作に切り換わるので、高温動作時におけるMOS-FET(4)の特性劣化や破壊を防止できる。
【選択図】 図1
【解決手段】 本発明によるスイッチング素子保護回路は、MOS-FET(4)の動作温度を検出する温度検出用サーミスタ(11)と、温度検出用サーミスタ(11)により検出した動作温度が所定のレベルを越えるときに保全信号を発生する比較回路(12)と、過電圧保護回路(10)の検出電圧を設定する2つのアバランシェダイオード(5,6)とMOS-FET(4)の制御端子(G)との間に接続された切換手段(13)を構成するトランジスタ(14)とを備え、比較回路(12)の保全信号が発生したときにトランジスタ(14)をオン状態にして過電圧保護回路(10)の検出電圧を低下させる。これにより、高温動作時のMOS-FET(4)が低下した安全動作領域内での動作に切り換わるので、高温動作時におけるMOS-FET(4)の特性劣化や破壊を防止できる。
【選択図】 図1
Description
本発明は、高温動作時におけるスイッチング素子の電気的特性の劣化や破壊を防止することができるスイッチング素子保護回路に関する。
一般に、一次及び二次絶縁用のトランスを有するスイッチング電源装置では、スイッチング素子のターンオフ時にトランス等で発生する過電圧によるスイッチング素子の過熱破壊を防止するために、スイッチング素子保護回路が設けられる。図4は、従来から知られているスイッチング素子保護回路の一例を示す。図4に示すスイッチング素子保護回路では、スイッチング素子として自己消弧型のスイッチング素子、例えば図示のようにMOS-FET(4)が使用され、そのドレインから引き出された第1の主端子(D)を出力端子、ソースから引き出された第2の主端子(S)をGND(接地)端子とし、両端子(D,S)間に電流制限抵抗(3)、負荷としてのパルストランス等の誘導性負荷(2)及び直流電源(1)を直列に接続することにより、例えば直流電源(1)から誘導性負荷(2)に直流電力を供給するスイッチング電源装置の主回路が構成される。また、MOS-FET(4)のゲートから引き出された制御端子(G)を入力端子とし、制御端子(G)と第2の主端子(S)との間に入力電位規定抵抗(7)を接続すると共に、制御端子(G)に接続されたゲート直列抵抗(8)を介して駆動回路(9)を接続し、駆動回路(9)から出力される制御信号VGによってMOS-FET(4)をオン・オフ制御すれば、誘導性負荷(2)に供給される直流電力を制御信号VGの時比率に対応して制御することができる。
図4に示す構成において、MOS-FET(4)をオン・オフ制御すると、そのターンオフに際して誘導性負荷(2)に流れる電流ILを遮断することにより誘導性負荷(2)のインダクタンスにエネルギが蓄積され、その放出をMOS-FET(4)が遮断することによりMOS-FET(4)のドレイン−ソース間、即ち第1及び第2の主端子(D,S)間に過渡的な過電圧が発生する。このような過電圧がMOS-FET(4)の定格電圧を超えると素子が過熱して破壊されるため、過電圧保護手段としての過電圧保護回路(10)が設けられる。
過電圧保護回路(10)は、MOS-FET(4)のドレイン−ゲート間、即ち第1の主端子(D)と制御端子(G)との間に互いに逆極性で直列に接続された2つのアバランシェ(雪崩)ダイオード(5,6)から構成され、各アバランシェダイオード(5,6)はPN接合における逆方向電圧が降伏電圧を超えると逆方向電流が急激に増加するアバランシェ降伏(雪崩降伏)特性を有する。これにより、MOS-FET(4)がオンからオフ状態となったときに誘導性負荷(2)のインダクタンスにより発生する過電圧がアバランシェダイオード(5)の降伏電圧を超えると、MOS-FET(4)の制御端子(G)に電圧信号が付与され、ターンオフ過程にあるMOS-FET(4)が一時的にオン状態となる。このとき、誘導性負荷(2)の蓄積エネルギがMOS-FET(4)の第1及び第2の主端子(D,S)を介して接地側に放出されるので、MOS-FET(4)のドレイン−ソース間に印加される過電圧が安全なレベルに制限され、MOS-FET(4)を過電圧から保護することができる。また、アバランシェダイオード(5)に対して逆極性に接続されたもう一方のアバランシェダイオード(6)は、MOS-FET(4)の高周波スイッチング過程でMOS-FET(4)がオンしてドレイン−ゲート間の電圧が0[V]近くまで低下したとき、ゲートに付与される制御信号VGにより制御端子(G)から過電圧保護回路(10)を介して第1の主端子(D)に向けて電流が流れることを防止する。
なお、上記のスイッチング素子保護回路以外に、MOS-FET(4)のドレイン−ソース間と並列に図示しないアバランシェダイオードから成る過電圧保護回路、又はスナバ回路を設けて、ドレイン−ソース間に印加される過電圧を制限するスイッチング素子保護回路も知られている。以上で述べた構成と略類似の構成を有するスイッチング素子保護回路は、例えば下記の特許文献1に開示されている。
特開平7−288456号公報(第6頁、図3)
ところで、図4に示す構成の回路では、MOS-FET(4)のオフ時に誘導性負荷(2)の蓄積エネルギを放出する必要があり、また一般的なMOS-FETでは順バイアス動作時の安全動作領域(SOA:Safe Operation Area)の方が逆バイアス動作時の安全動作領域よりも支配的であるため、MOS-FET(4)のドレイン−ゲート間に過電圧保護回路(10)が接続される。即ち、MOS-FET(4)のオフ時に誘導性負荷(2)の蓄積エネルギの放出により逆起電圧が発生すると、MOS-FET(4)のドレインから引き出された第1の主端子(D)の電位が上昇する。第1の主端子(D)の電位が上昇して過電圧保護回路(10)を構成するアバランシェダイオード(5)が降伏(ブレークダウン)状態になると、第1の主端子(D)から過電圧保護回路(10)を通してMOS-FET(4)のゲートから引き出された制御端子(G)に電流が流れ込み、MOS-FET(4)のゲートの電位が上昇してMOS-FET(4)がオン状態となる。MOS-FET(4)がオンしてドレイン電流IDが流れ始めると、第1の主端子(D)の電位の上昇が停止し、誘導性負荷(2)の蓄積エネルギが放出される。このときの動作は、MOS-FET(4)において順バイアス動作となるため、安全動作領域が高くなる。
しかしながら、MOS-FET(4)の安全動作領域(SOA)は温度の上昇に伴い低下するため、MOS-FET(4)を連続的にオン・オフ動作させる場合には温度が上昇し、低下した安全動作領域の限界を超えて素子が破壊される場合がある。また、MOS-FET(4)の動作温度の上昇に伴ってドレイン−ソース間の内部抵抗が増加するため、MOS-FET(4)のドレイン−ソース間の電圧VDSが上昇し、最大定格以下で使用していても特性の劣化や破壊を引き起こすことがある。一方、誘導性負荷(2)のインダクタンスの値が変動した場合、例えばインダクタンスの値が増加した場合には、誘導性負荷(2)に流れる電流ILの値が同一であっても放出されるエネルギが大きくなるため、結局、安全動作領域の限界を超えて素子が破壊される可能性がある。
ここで、素子の破壊防止対策としては、MOS-FET(4)の最大定格を十分に大きくして異常時を含めた全ての動作に対して安全動作領域に余裕を持たせることが考えられるが、MOS-FET(4)が大型となり、製造コストも高騰する問題点がある。また、MOS-FET(4)のオン時のドレイン電流IDの値(図2(B)の期間A)を制限して誘導性負荷(2)に蓄積されるエネルギを制限することも考えられるが、電流制限抵抗(3)の抵抗値にばらつきがあっても電流制限回路等により対応できる反面、他の要因、例えば温度上昇による安全動作領域の低下等に対しては効果がない問題点がある。更に、温度が上昇したときにMOS-FET(4)のオン時のドレイン電流ID(図2(B)の期間A)を低下させることも考えられるが、MOS-FET(4)のオン時の発熱や平均温度の上昇に対しては効果がある反面、最も発熱量の多い過電圧のクランプ時(図2(C)の期間B)に対しては十分な効果が得られない問題点がある。したがって、現実的にはMOS-FET(4)の最大定格を十分に大きくする以外に方法がなく、このためMOS-FET(4)が大型となる欠点があった。
そこで、本発明はスイッチング素子を大型化せずに高温動作時におけるスイッチング素子の特性劣化や破壊を防止できるスイッチング素子保護回路を提供することを目的とする。
本発明によるスイッチング素子保護回路は、直流電源(1)及び負荷(2)に対して直列に接続された第1及び第2の主端子(D,S)を有するスイッチング素子(4)と、スイッチング素子(4)の制御端子(G)に制御信号(VG)を付与することによりスイッチング素子(4)をオン・オフ制御させて直流電源(1)から負荷(2)に直流電力を供給する駆動回路(9)と、スイッチング素子(4)の第1及び第2の主端子(D,S)の一方と制御端子(G)との間に接続された過電圧保護手段(10)とを備え、スイッチング素子(4)のターンオフ時にスイッチング素子(4)の第1及び第2の主端子(D,S)間に発生する電圧(VDS)が所定のレベルを超えるとき、過電圧保護手段(10)がオン状態となり、スイッチング素子(4)の制御端子(G)に制御信号(VG)を付与して前記スイッチング素子(4)をターンオンさせる。このスイッチング素子保護回路は、スイッチング素子(4)の動作温度を検出する温度検出手段(11)と、温度検出手段(11)により検出した動作温度が所定のレベルを越えるときに保全信号を発生する比較手段(12)と、過電圧保護手段(10)の検出電圧を設定する複数の電圧設定素子(5,6)とスイッチング素子(4)の制御端子(G)との間に接続された切換手段(13)とを備え、切換手段(13)は比較手段(12)の保全信号が発生したときに過電圧保護手段(10)の検出電圧を低下させる。
スイッチング素子(4)の動作温度が上昇すると、スイッチング素子(4)の安全動作領域が低下すると共に、スイッチング素子(4)の第1及び第2の主端子(D,S)間の内部抵抗が増加する。これに伴って第1及び第2の主端子(D,S)間の電圧(VDS)が上昇し、最大定格以下で使用していても特性の劣化や破壊を起こすことがある。そこで、温度検出手段(11)によりスイッチング素子(4)の動作温度を検出し、比較手段(12)は温度検出手段(11)により検出した動作温度が所定のレベルを越えるときに保全信号を発生する。比較手段(12)の保全信号が発生したとき、過電圧保護手段(10)の検出電圧を設定する複数の電圧設定素子(5,6)とスイッチング素子(4)の制御端子(G)との間に接続された切換手段(13)は、過電圧保護手段(10)の検出電圧を低下させて、スイッチング素子(4)を低下した安全動作領域内での動作に切り換えることができる。したがって、高温動作時に、過電圧保護手段(10)は低下された電圧レベルでオン状態となり、スイッチング素子(4)をターンオンさせるので、スイッチング素子(4)の特性劣化や破壊を防止することができる。
本発明の一実施の形態では、負荷(2)は誘導性負荷であり、過電圧保護手段(10)は降伏特性を有する複数の定電圧素子(5,6)を直列に接続して構成され、切換手段(13)は複数の定電圧素子(5,6)の一部(6)と並列に接続され比較手段(12)の保全信号によりオン状態となるスイッチ手段(14)から成る。負荷(2)が誘導性のときは、スイッチング素子(4)のターンオフ時にスイッチング素子(4)の第1及び第2の主端子(D,S)間に過電圧(VDS)が発生する。この過電圧(VDS)が複数の定電圧素子(5,6)の降伏電圧を超えると、過電圧保護手段(10)がオン状態となり、スイッチング素子(4)の制御端子(G)に制御信号(VG)が付与されてスイッチング素子(4)がターンオンする。これにより、スイッチング素子(4)を過電圧から保護することができる。温度検出手段(11)により検出したスイッチング素子(4)の動作温度が所定のレベルを越えると、比較手段(12)から保全信号が出力され、複数の定電圧素子(5,6)の一部(6)と並列に接続されたスイッチ手段(14)がオン状態となる。これにより、複数の定電圧素子(5,6)の一部(6)が短絡されて過電圧保護手段(10)の検出電圧が低下するので、スイッチング素子(4)を低下した安全動作領域内での動作に切り換えることができる。したがって、高温動作時に、スイッチング素子(4)を過電圧から保護すると共に、スイッチング素子(4)の特性劣化や破壊を防止することができる。
本発明の他の実施の形態では、負荷(2)は誘導性負荷であり、過電圧検出手段(10)は降伏特性を有する複数の定電圧素子(5,6)を並列に接続して構成され、切換手段(13)は複数の定電圧素子(5,6)の一部又は各々と直列に接続された少なくとも一つのスイッチ手段(14a,14b)から成り、比較手段(12)は温度検出手段(11)により検出した動作温度に応じてスイッチ手段(14a,14b)を選択的にオン状態にする。負荷(2)が誘導性のときは、スイッチング素子(4)のターンオフ時にスイッチング素子(4)の第1及び第2の主端子(D,S)間に過電圧(VDS)が発生する。この過電圧(VDS)が複数の定電圧素子(5,6)の降伏電圧を超えると、過電圧保護手段(10)がオン状態となり、スイッチング素子(4)の制御端子(G)に制御信号(VG)が付与されてスイッチング素子(4)がターンオンする。これにより、スイッチング素子(4)を過電圧から保護することができる。温度検出手段(11)により検出したスイッチング素子(4)の動作温度に応じて比較手段(12)により複数の定電圧素子(5,6)と直列に接続されたスイッチ手段(14a,14b)が選択的にオン状態となり、過電圧保護手段(10)の検出電圧が低下するので、スイッチング素子(4)を低下した安全動作領域内での動作に切り換えることができる。したがって、高温動作時に、スイッチング素子(4)を過電圧から保護すると共に、スイッチング素子(4)の特性劣化や破壊を防止することができる。
また、温度検出手段(11)をスイッチング素子(4)と同一の半導体基板上に取り付けた場合は、スイッチング素子(4)の発熱部分と温度検出手段(11)との熱的な結合が密となるため、スイッチング素子(4)の温度上昇を温度検出手段(11)により迅速且つ正確に検出して過熱保護回路を迅速且つ確実に動作させることができる。更に、少なくとも一つの過電圧保護手段(10)と、少なくとも一つの温度検出手段(11)と、少なくとも一つのスイッチ手段(14)とを設け、スイッチング素子(4)の動作温度又は負荷(2)に発生する過電圧の大きさに応じてスイッチ手段(14)を切り換えることにより過電圧保護手段(10)の検出電圧を調整する場合は、スイッチング素子(4)の周囲温度の変化や負荷(2)の変動に対応してスイッチング素子保護回路をきめ細かく動作させることができる。
本発明によれば、スイッチング素子の動作温度が上昇して温度検出手段の検出温度が所定のレベルを超えたときは、切換手段により過電圧保護手段の検出電圧を低下させて、スイッチング素子を低下した安全動作領域内での動作に切り換える。このため、高温動作時に、過電圧保護手段が低下された電圧レベルでオン状態となり、スイッチング素子をターンオンさせるので、スイッチング素子の電気的特性の劣化や破壊を防止することができる。したがって、従来のようにスイッチング素子の最大定格を十分に大きくする必要がないので、スイッチング素子を大型化することなく高温動作時におけるスイッチング素子の電気的特性の劣化や過熱による破壊を防止することが可能となる。
以下、本発明によるスイッチング素子保護回路の2つの実施の形態を図1〜図3に基づいて説明する。但し、これらの図面では図4に示す箇所と実質的に同一の部分には同一の符号を付し、その説明を省略する。
本発明のスイッチング素子保護回路は、図1に示すように、MOS-FET(4)の動作温度を検出する温度検出手段としての温度検出用サーミスタ(11)と、温度検出用サーミスタ(11)により検出した動作温度が所定のレベルを越えるときに保全信号を発生する比較手段としての比較回路(12)と、過電圧保護回路(10)の検出電圧を設定する複数の電圧設定素子としての定電圧素子(5,6)とMOS-FET(4)の制御端子(G)との間に接続された切換手段(13)とを備え、比較回路(12)の保全信号が発生したときに切換手段(13)により過電圧保護回路(10)の検出電圧を低下させる点で、図4に示す従来のスイッチング素子保護回路と異なる。
本発明のスイッチング素子保護回路は、図1に示すように、MOS-FET(4)の動作温度を検出する温度検出手段としての温度検出用サーミスタ(11)と、温度検出用サーミスタ(11)により検出した動作温度が所定のレベルを越えるときに保全信号を発生する比較手段としての比較回路(12)と、過電圧保護回路(10)の検出電圧を設定する複数の電圧設定素子としての定電圧素子(5,6)とMOS-FET(4)の制御端子(G)との間に接続された切換手段(13)とを備え、比較回路(12)の保全信号が発生したときに切換手段(13)により過電圧保護回路(10)の検出電圧を低下させる点で、図4に示す従来のスイッチング素子保護回路と異なる。
本発明の一実施の形態を示す実施例1の過電圧保護回路(10)は、図1に示すように、MOS-FET(4)の第1の主端子(D)と制御端子(G)との間に雪崩降伏特性を有する2つの定電圧素子としてのアバランシェダイオード(5,6)を互いに同極性で直列に接続して構成される。温度検出用サーミスタ(11)は、MOS-FET(4)を構成するチップ(素子)の動作温度の変化に対応して抵抗値が変化し、その抵抗値の変化をその両端電圧の変化として検出する。切換手段(13)は、アバランシェダイオード(6)と並列に接続され、比較回路(12)から出力される高い電圧(H)レベルの保全信号によりオン状態となるスイッチ手段としてのトランジスタ(14)から成る。比較回路(12)は、温度検出用サーミスタ(11)の検出電圧が所定の電圧レベルを越えるときに高い電圧(H)レベルの保全信号をトランジスタ(14)のベースに付与する。その他の構成は、図4に示す従来のスイッチング素子保護回路と略同様である。
上記の構成において、図2(A)に示すように、駆動回路(9)からゲート直列抵抗(8)を介してMOS-FET(4)の制御端子(G)に付与される制御信号VGが時刻t0にて低い電圧(L)レベルから高い電圧(H)レベルになると、MOS-FET(4)がオン状態となり、誘導性負荷(2)に直流電源(1)の電圧が印加され、誘導性負荷(2)に流れる電流ILが徐々に増加してエネルギが蓄積される。誘導性負荷(2)に印加される電圧は、電流制限抵抗(3)で直流電源(1)の電圧を分圧した分だけ低下するので、誘導性負荷(2)に流れる電流ILが制限される。これに伴って、MOS-FET(4)に流れるドレイン電流IDが図2(B)に示すように徐々に増加し、時刻t1にて電流制限抵抗(3)で制限された電流値になると、次にMOS-FET(4)がターンオフするまでの期間Aだけその電流値を保持する。
時刻t2において、図2(A)に示すようにMOS-FET(4)の制御端子(G)に付与される制御信号VGが高い電圧(H)レベルから低い電圧(L)レベルになると、MOS-FET(4)がターンオフし、誘導性負荷(2)に逆起電圧が発生して蓄積されたエネルギが放出される。これにより、MOS-FET(4)の第1及び第2の主端子(D,S)間に過渡的な過電圧が発生して図2(C)に示すようにMOS-FET(4)の第1及び第2の主端子(D,S)間の電圧VDSが急激に上昇し、過電圧保護回路(10)を構成するアバランシェダイオード(5,6)の降伏電圧によりクランプされる。MOS-FET(4)の第1及び第2の主端子(D,S)間に発生した過電圧は、過電圧保護回路(10)によりMOS-FET(4)の制御端子(G)に付与され、制御端子(G)の電圧が一時的に上昇するため、ターンオフ過程にあるMOS-FET(4)が一時的にオン状態となる。これにより、誘導性負荷(2)に蓄積されたエネルギがMOS-FET(4)の第1又は第2の主端子(D,S)を介して接地側に放出され、第1及び第2の主端子(D,S)間に印加される過電圧が安全なレベルに制限されるので、MOS-FET(4)を過電圧から保護することができる。これと共に、MOS-FET(4)に流れるドレイン電流IDは図2(B)に示すように徐々に減少して行くが、MOS-FET(4)では第1及び第2の主端子(D,S)間に印加される過電圧VDSとドレイン電流IDとの積に等しい電力損失が発生するため、MOS-FET(4)を構成する素子の温度が急激に上昇する。
MOS-FET(4)を構成する素子の動作温度は、温度検出用サーミスタ(11)により電圧として検出され、時刻t3において温度検出用サーミスタ(11)の検出電圧が所定の電圧レベルを超えると、比較回路(12)から切換手段(13)を構成するトランジスタ(14)のベースに高い電圧(H)レベルの保全信号が付与され、トランジスタ(14)がオン状態となる。これにより、過電圧保護回路(10)のアバランシェダイオード(6)が短絡され、過電圧保護回路(10)の検出電圧、即ちMOS-FET(4)の第1の主端子(D)と制御端子(G)との間の電圧が低下する結果、図2(C)に示すようにMOS-FET(4)の第1及び第2の主端子(D,S)間の電圧VDSが低下する。このため、MOS-FET(4)を安全動作領域(SOA)内での動作に切り換えることができる。一方、MOS-FET(4)に流れるドレイン電流IDは図2(B)に示すように引き続き徐々に減少して行き、時刻t5において誘導性負荷(2)の蓄積エネルギの放出が完了するとドレイン電流IDは略ゼロとなる。これと共に、図2(C)に示すようにMOS-FET(4)の第1及び第2の主端子(D,S)間の電圧VDSが時刻t3における値から略0[V]まで急激に降下する。
ここで、図2(B)及び(C)の破線部は図4に示す従来の回路の場合を示す。図4に示す従来の回路の場合は、MOS-FET(4)のターンオフ時に第1及び第2の主端子(D,S)間に発生する高い過電圧により誘導性負荷(2)の蓄積エネルギを放出するため、時刻t5よりも早い時刻t4で蓄積エネルギの放出が完了する。しかし、過電圧保護回路(10)により過電圧をクランプする期間BにおけるMOS-FET(4)の動作温度の上昇が大きいため、MOS-FET(4)の第1及び第2の主端子(D,S)間の電圧VDSとドレイン電流IDが動作温度の上昇により低下した安全動作領域を超えると、MOS-FET(4)が過熱により破壊される。これに対して、図1に示す実施例1の回路の場合は、誘導性負荷(2)の蓄積エネルギを放出するための電圧VDSが低いため、図4に示す従来の回路の場合よりも蓄積エネルギの放出期間が長くなる。しかし、MOS-FET(4)の第1及び第2の主端子(D,S)間の電圧VDSが低い分だけMOS-FET(4)で発生する電力損失が低減されるため、過電圧のクランプ期間BにおけるMOS-FET(4)の動作温度の上昇も図4に示す従来の回路の場合に比較して低く抑えられる。
実施例1では、温度検出用サーミスタ(11)によりMOS-FET(4)の動作温度を検出し、その動作温度が所定のレベルを越えるときに比較回路(12)から切換手段(13)を構成するトランジスタ(14)のベースに高い電圧(H)レベルの保全信号を付与する。これにより、トランジスタ(14)がオン状態となり、過電圧保護回路(10)を構成する2つのアバランシェダイオード(5,6)の一方(6)が短絡されるので、過電圧保護回路(10)の検出電圧が低下し、この結果、MOS-FET(4)の第1及び第2の主端子(D,S)間の電圧VDSが低下する。このため、MOS-FET(4)を低下した安全動作領域内での動作に切り換えることができる。したがって、MOS-FET(4)の高温動作時において、過電圧保護回路(10)が低下された電圧レベルでオン状態となり、MOS-FET(4)を一時的にターンオンさせるので、誘導性負荷(2)で発生する過電圧からMOS-FET(4)を保護することができると共に、MOS-FET(4)の電気的特性の劣化や破壊を防止することができる。
図1に示す実施例1は変更が可能である。例えば、本発明の他の実施の形態を示す実施例2のスイッチング素子保護回路は、図3に示すように、MOS-FET(4)の第1の主端子(D)と制御端子(G)との間に2つのアバランシェダイオード(5,6)を並列に接続して過電圧保護回路(10)を構成し、2つのトランジスタ(14a,14b)を2つのアバランシェダイオード(5,6)の各々と直列に接続して切換手段(13)を構成する。比較回路(12)は、温度検出用サーミスタ(11)の検出電圧が所定の電圧レベルよりも低いときは2つのトランジスタ(14a,14b)の何れか一方のベースに高い電圧(H)レベルの保全信号を付与して何れか一方のトランジスタ(14a,14b)をオン状態にし、温度検出用サーミスタ(11)の検出電圧が所定の電圧レベルを超えたときに2つのトランジスタ(14a,14b)の各ベースに高い電圧(H)レベルの保全信号を付与して2つのトランジスタ(14a,14b)を同時にオン状態にする。その他の構成は、図1に示す実施例1におけるスイッチング素子保護回路と略同様である。
実施例2では、MOS-FET(4)の動作温度が上昇して温度検出用サーミスタ(11)の検出電圧が所定の電圧レベルを超えると、比較回路(12)により2つのトランジスタ(14a,14b)が同時にオン状態となり、過電圧保護回路(10)の検出電圧、即ちMOS-FET(4)の第1の主端子(D)及び制御端子(G)間の電圧が低下し、MOS-FET(4)の第1及び第2の主端子(D,S)間の電圧VDSが低下する。これにより、MOS-FET(4)を低下した安全動作領域(SOA)内での動作に切り換えることができる。このため、図3に示す実施例2においても図1に示す実施例1と同様に、MOS-FET(4)の高温動作時において、過電圧保護回路(10)が低下された電圧レベルでオン状態となり、MOS-FET(4)を一時的にターンオンさせるので、誘導性負荷(2)で発生する過電圧からMOS-FET(4)を保護できると共に、MOS-FET(4)の電気的特性の劣化や破壊を防止できる。
本発明の実施態様は前記の2つの実施例1及び2に限定されず、更に種々の変更が可能である。例えば、温度検出用サーミスタ(11)をMOS-FET(4)と同一の半導体基板上に取り付けてもよい。或いは半導体基板に作り付けの半導体素子の順方向電圧や逆漏れ電流等で温度を検出する温度検出手段を設けてもよい。この場合は、MOS-FET(4)の発熱部分と温度検出用サーミスタ等の温度検出手段(11)との熱的な結合が密となるため、MOS-FET(4)の温度上昇を温度検出手段(11)により迅速且つ正確に検出して過熱保護回路を迅速且つ確実に動作させることができる。また、複数の過電圧保護回路(10)と、複数の温度検出用サーミスタ等の温度検出手段(11)と、複数のトランジスタ(14)とを設け、MOS-FET(4)の温度又は誘導性負荷(2)に発生する過電圧の大きさに応じて複数のトランジスタ(14)を適宜切り換えることにより過電圧保護回路(10)の検出電圧を調整してもよい。この場合は、MOS-FET(4)の温度又は誘導性負荷(2)に発生する過電圧の大きさに応じて過電圧保護回路(10)の検出電圧が調整されるので、MOS-FET(4)の周囲温度の変化や誘導性負荷(2)の変動に対応して過熱保護回路をきめ細かく動作させることができる。また、上記の実施例2では2つのトランジスタ(14a,14b)を2つのアバランシェダイオード(5,6)の各々と直列に接続して切換手段(13)を構成したが、2つのトランジスタ(14a,14b)の何れか一方を省略し、MOS-FET(4)の動作温度が上昇して温度検出用サーミスタ(11)の検出電圧が所定の電圧レベルを超えたとき、比較回路(12)によりトランジスタ(14)をオン状態にしてMOS-FET(4)の第1の主端子(D)及び制御端子(G)間の電圧を低下させ、MOS-FET(4)の第1及び第2の主端子(D,S)間の電圧VDSを低下させてもよい。また、上記の各実施例1及び2ではMOS-FET(4)のソースから引き出された第2の主端子(S)を接地電位としたが、MOS-FET(4)のドレインから引き出された第1の主端子(D)を接地電位としてもよい。また、上記の各実施例1及び2では複数のアバランシェ(雪崩)ダイオードを使用して過電圧保護回路(10)を構成したが、基準電源、比較器、抵抗及びトランジスタスイッチ等を使用して過電圧保護回路(10)を構成してもよい。更に、本発明はMOS-FET(MOS型電界効果トランジスタ)以外の自己消弧型スイッチング素子、例えばIGBT(絶縁ゲート型トランジスタ)又はSIT(静電誘導型トランジスタ)等にも適用が可能である。
本発明は、高温環境下で使用されるスイッチング電源装置のスイッチング素子保護回路及びソレノイド駆動装置に効果が顕著である。
(1)・・直流電源、 (2)・・誘導性負荷(負荷)、 (3)・・電流制限抵抗、 (4)・・MOS-FET(スイッチング素子)、 (5,6)・・アバランシェダイオード(電圧設定素子/定電圧素子)、 (7)・・入力電位規定抵抗、 (8)・・ゲート直列抵抗、 (9)・・駆動回路、 (10)・・過電圧保護回路(過電圧保護手段)、 (11)・・温度検出用サーミスタ(温度検出手段)、 (12)・・比較回路(比較手段)、 (13)・・切換手段、 (14,14a,14b)・・トランジスタ(スイッチ手段)、 (D)・・第1の主端子、 (S)・・第2の主端子、 (G)・・制御端子
Claims (5)
- 直流電源及び負荷に対して直列に接続された第1及び第2の主端子を有するスイッチング素子と、該スイッチング素子の制御端子に制御信号を付与することにより前記スイッチング素子をオン・オフ制御させて前記直流電源から前記負荷に直流電力を供給する駆動回路と、前記スイッチング素子の第1及び第2の主端子の一方と前記制御端子との間に接続された過電圧保護手段とを備え、前記スイッチング素子のターンオフ時に前記スイッチング素子の第1及び第2の主端子間に発生する電圧が所定のレベルを超えるとき、前記過電圧保護手段がオン状態となり、前記スイッチング素子の制御端子に制御信号を付与して、前記スイッチング素子をターンオンさせるスイッチング素子保護回路において、
前記スイッチング素子の動作温度を検出する温度検出手段と、
該温度検出手段により検出した動作温度が所定のレベルを越えるときに保全信号を発生する比較手段と、
前記過電圧保護手段の検出電圧を設定する複数の電圧設定素子と前記スイッチング素子の制御端子との間に接続された切換手段とを備え、
該切換手段は、前記比較手段の保全信号が発生したとき、前記過電圧保護手段の検出電圧を低下させることを特徴とするスイッチング素子保護回路。 - 前記負荷は、誘導性負荷であり、
前記過電圧保護手段は、降伏特性を有する複数の定電圧素子を直列に接続して構成され、
前記切換手段は、前記複数の定電圧素子の一部と並列に接続され、前記比較手段の保全信号によりオン状態となるスイッチ手段から成る請求項1に記載のスイッチング素子保護回路。 - 前記負荷は、誘導性負荷であり、
前記過電圧検出手段は、降伏特性を有する複数の定電圧素子を並列に接続して構成され、
前記切換手段は、前記複数の定電圧素子の一部又は各々と直列に接続された少なくとも一つのスイッチ手段から成り、
前記比較手段は、前記温度検出手段により検出した動作温度に応じて前記スイッチ手段を選択的にオン状態にする請求項1に記載のスイッチング素子保護回路。 - 前記温度検出手段を前記スイッチング素子と同一の半導体基板上に取り付けた請求項1〜3の何れか1項に記載のスイッチング素子保護回路。
- 少なくとも一つの前記過電圧保護手段と、少なくとも一つの前記温度検出手段と、少なくとも一つの前記スイッチ手段とを設け、
前記スイッチング素子の動作温度又は前記負荷に発生する過電圧の大きさに応じて前記スイッチ手段を切り換えることにより前記過電圧保護手段の検出電圧を調整する請求項1〜4の何れか1項に記載のスイッチング素子保護回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003319047A JP2006352931A (ja) | 2003-09-10 | 2003-09-10 | スイッチング素子保護回路 |
PCT/JP2004/007936 WO2005027326A1 (ja) | 2003-09-10 | 2004-06-07 | スイッチング素子保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003319047A JP2006352931A (ja) | 2003-09-10 | 2003-09-10 | スイッチング素子保護回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006352931A true JP2006352931A (ja) | 2006-12-28 |
Family
ID=34308548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003319047A Pending JP2006352931A (ja) | 2003-09-10 | 2003-09-10 | スイッチング素子保護回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2006352931A (ja) |
WO (1) | WO2005027326A1 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007041784A1 (de) * | 2007-09-03 | 2009-03-05 | Continental Automotive Gmbh | Schaltungsanordnung zum Schalten einer induktiven Last |
DE102008033138A1 (de) * | 2008-07-15 | 2010-01-21 | Continental Automotive Gmbh | Schaltungsanordnung zum Schalten einer induktiven Last |
JP2011024382A (ja) * | 2009-07-17 | 2011-02-03 | Fuji Electric Systems Co Ltd | ゲート駆動回路 |
JP2017042039A (ja) * | 2013-10-28 | 2017-02-23 | フィッシャー コントロールズ インターナショナル リミテッド ライアビリティー カンパニー | 本質安全電圧クランプ装置 |
WO2018042881A1 (ja) * | 2016-09-01 | 2018-03-08 | 日立オートモティブシステムズ株式会社 | 半導体装置 |
JP2019530397A (ja) * | 2016-09-01 | 2019-10-17 | ヴァレオ ジーメンス エーアオトモーティヴェ ゲルマニー ゲーエムベーハーValeo Siemens eAutomotive Germany GmbH | スイッチモードにおける半導体スイッチの制御 |
US11309152B2 (en) | 2013-09-20 | 2022-04-19 | Maxim Integrated Products, Inc. | Temperature-based control of inductor demagnetization |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3442019A4 (en) * | 2016-04-06 | 2019-12-04 | Shindengen Electric Manufacturing Co., Ltd. | POWER MODULE |
CN107516873A (zh) * | 2017-10-18 | 2017-12-26 | 新誉轨道交通科技有限公司 | 逆变器与逆变器保护装置 |
US11676752B2 (en) * | 2020-03-30 | 2023-06-13 | Maxim Integrated Products, Inc. | Systems and methods to safely discharge inductors without energy limitations |
DE102021209514A1 (de) | 2021-08-31 | 2023-03-02 | Robert Bosch Gesellschaft mit beschränkter Haftung | Verfahren zum Betreiben einer Vorrichtung und Vorrichtung |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2693853B1 (fr) * | 1992-07-16 | 1994-10-21 | Sgs Thomson Microelectronics | Circuit de protection d'un composant de puissance contre des surtensions directes. |
JPH06295591A (ja) * | 1993-04-06 | 1994-10-21 | Citizen Watch Co Ltd | 半導体集積回路装置 |
EP0749208A2 (en) * | 1995-06-15 | 1996-12-18 | AT&T IPM Corp. | Field effect transistor protection circuit |
JP3381491B2 (ja) * | 1995-11-30 | 2003-02-24 | 三菱電機株式会社 | 半導体素子の保護回路 |
JP2002119044A (ja) * | 2000-10-12 | 2002-04-19 | Fuji Electric Co Ltd | 電力用半導体素子のゲート駆動回路 |
JP2002151989A (ja) * | 2000-11-14 | 2002-05-24 | Toyota Industries Corp | クランプ回路 |
-
2003
- 2003-09-10 JP JP2003319047A patent/JP2006352931A/ja active Pending
-
2004
- 2004-06-07 WO PCT/JP2004/007936 patent/WO2005027326A1/ja not_active Application Discontinuation
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007041784A1 (de) * | 2007-09-03 | 2009-03-05 | Continental Automotive Gmbh | Schaltungsanordnung zum Schalten einer induktiven Last |
DE102007041784B4 (de) * | 2007-09-03 | 2010-02-25 | Continental Automotive Gmbh | Schaltungsanordnung zum Schalten einer induktiven Last |
DE102008033138A1 (de) * | 2008-07-15 | 2010-01-21 | Continental Automotive Gmbh | Schaltungsanordnung zum Schalten einer induktiven Last |
JP2011024382A (ja) * | 2009-07-17 | 2011-02-03 | Fuji Electric Systems Co Ltd | ゲート駆動回路 |
US11309152B2 (en) | 2013-09-20 | 2022-04-19 | Maxim Integrated Products, Inc. | Temperature-based control of inductor demagnetization |
JP2017042039A (ja) * | 2013-10-28 | 2017-02-23 | フィッシャー コントロールズ インターナショナル リミテッド ライアビリティー カンパニー | 本質安全電圧クランプ装置 |
WO2018042881A1 (ja) * | 2016-09-01 | 2018-03-08 | 日立オートモティブシステムズ株式会社 | 半導体装置 |
JP2018037932A (ja) * | 2016-09-01 | 2018-03-08 | 日立オートモティブシステムズ株式会社 | 半導体装置 |
JP2019530397A (ja) * | 2016-09-01 | 2019-10-17 | ヴァレオ ジーメンス エーアオトモーティヴェ ゲルマニー ゲーエムベーハーValeo Siemens eAutomotive Germany GmbH | スイッチモードにおける半導体スイッチの制御 |
US10763845B2 (en) | 2016-09-01 | 2020-09-01 | Hitachi Automotive Systems, Ltd. | Semiconductor device |
JP7083338B2 (ja) | 2016-09-01 | 2022-06-10 | ヴァレオ ジーメンス エーアオトモーティヴェ ゲルマニー ゲーエムベーハー | スイッチモードにおける半導体スイッチの制御 |
Also Published As
Publication number | Publication date |
---|---|
WO2005027326A1 (ja) | 2005-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112073040B (zh) | 具有动态定时的多级栅极断开 | |
JP4031539B2 (ja) | 過大な入力電圧に対する負荷の保護回路を含む装置及び過大な入力電圧に対する負荷の保護方法 | |
JP6045611B2 (ja) | ゲート駆動回路 | |
US7830196B2 (en) | Semiconductor device alleviating or preventing surge voltage | |
KR100748570B1 (ko) | 반도체 장치 | |
US8587362B2 (en) | Gate driver and semiconductor device employing the same | |
JP5989265B2 (ja) | 電力用半導体素子の駆動回路 | |
US7315439B2 (en) | Method and circuit arrangement for limiting an overvoltage | |
JP2017534237A (ja) | 抵抗器エミュレーション及びゲートブースト | |
JP2016092907A (ja) | 半導体装置 | |
CN109217858B (zh) | 晶体管装置的过电压保护 | |
JP3793012B2 (ja) | 負荷駆動装置 | |
US7161783B2 (en) | Overcurrent protection circuit for switching power supply | |
JP2006352931A (ja) | スイッチング素子保護回路 | |
JP4912444B2 (ja) | 半導体装置 | |
WO2020158853A1 (ja) | 過電流保護回路及びスイッチング回路 | |
JP2015177591A (ja) | 半導体装置及び半導体システム | |
JP2005530342A (ja) | 保護されたデュアルボルテージ超小形電子回路の電源構成 | |
WO2021048973A1 (ja) | 過電流保護回路及びスイッチング回路 | |
JP2018098849A (ja) | パワーモジュール | |
JP6094879B2 (ja) | Ldmosfetのサージ電流保護回路 | |
US11962291B2 (en) | Driver circuit for a low inductive power module and a low inductive power module with enhanced short circuit withstand capability | |
JP6312946B1 (ja) | 電力用半導体素子の駆動回路およびモータ駆動装置 | |
JP2004236485A (ja) | 電圧駆動素子の過電流検知回路 | |
JP2007088653A (ja) | 過電流保護回路 |