JP2018037932A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018037932A
JP2018037932A JP2016170716A JP2016170716A JP2018037932A JP 2018037932 A JP2018037932 A JP 2018037932A JP 2016170716 A JP2016170716 A JP 2016170716A JP 2016170716 A JP2016170716 A JP 2016170716A JP 2018037932 A JP2018037932 A JP 2018037932A
Authority
JP
Japan
Prior art keywords
transistor
temperature
active clamp
semiconductor device
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016170716A
Other languages
English (en)
Other versions
JP6749184B2 (ja
Inventor
和田　真一郎
Shinichiro Wada
真一郎 和田
理仁 曽根原
Michihito Sonehara
理仁 曽根原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2016170716A priority Critical patent/JP6749184B2/ja
Priority to PCT/JP2017/024911 priority patent/WO2018042881A1/ja
Priority to US16/314,783 priority patent/US10763845B2/en
Priority to CN201780047545.XA priority patent/CN109643993B/zh
Priority to DE112017003835.9T priority patent/DE112017003835T5/de
Publication of JP2018037932A publication Critical patent/JP2018037932A/ja
Application granted granted Critical
Publication of JP6749184B2 publication Critical patent/JP6749184B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】電流性能を維持しつつ、アクティブクランプ状態におけるトランジスタの温度の均一性を向上することができる半導体装置を提供する。【解決手段】パワートランジスタ１４は、パワートランジスタ１３に並列接続される。アクティブクランプ回路８は、パワートランジスタ１３とパワートランジスタ１４との間の接続点Ｐ１からパワートランジスタ１３のゲートまでの経路Ｒ１に設けられ、接続点Ｐ１の電圧が第１閾値を超えた場合、導通する。アクティブクランプ遮断回路１２は、アクティブクランプ回路１２からパワートランジスタ１４のゲートまでの経路Ｒ２に設けられ、経路Ｒ２に流れる電流を遮断又は抑制する。【選択図】図１

Description

本発明は、半導体装置に関する。
車載ＥＣＵ（Electrical Control Unit）に搭載されるソレノイド負荷などの駆動回路を構成する半導体装置には、３０Ｖ以上の高耐圧とアンペアオーダーの高い電流駆動能力に加え、誤動作やパワートランジスタの素子破壊が生じないように出力端子に発生した電流エネルギーを吸収することが求められる。このため、出力段のパワートランジスタのゲートとドレインにアクティブクランプ回路を設ける方法がある（例えば、特許文献１参照）。これによって、出力端子に発生した電流エネルギーをグランドに放出することができる。
ここで、アクティブクランプ動作時におけるパワートランジスタで消費可能な電流エネルギー（熱破壊エネルギー）はトランジスタの自己発熱による熱暴走の発生条件によって決まり、一般にトランジスタサイズを大きくすることで、その値を大きくすることができる。しかしながら、トランジスタサイズの増大はチップコストの増大を招く問題がある。
一方、サイズの比較的大きなパワートランジスタにおいては、その放熱性が異なるために、その中央領域と周辺領域で温度差が生じる。すなわち、放熱性が悪い中央領域ではより温度が高くなっているが、周辺領域では放熱効果によって温度が低くなっている。この結果、トランジスタの熱破壊エネルギーをサイズ増大相当分大きくすることができないという問題や、信頼性の観点からトランジスタの接合温度が、定格温度を超えないようにするため、許容エネルギー量が小さく制限される他、トランジスタの使用環境温度を高くすることができないといった問題がある。
この問題に対して、トランジスタ内の温度分布を一様にするための技術が開示されている。その１つは、並列に配置されたトランジスタの能動領域の間隔を中央領域で大きくし、周辺領域で小さくする方法で（例えば、特許文献２参照）、もう１つは中央領域の入力電力を周辺領域の入力電力より低減する方法である。いずれの方法も、単位面積あたりの消費電力を周辺領域から中央領域に向けて減少させることにより、トランジスタ内の温度分布を一様にすることができ、その結果、トランジスタの熱破壊エネルギーを高めることができる。
また、パワートランジスタの中央領域に非活性領域を設け、非活性領域上に放熱用電極を形成する技術が開示されている（例えば、特許文献３参照）。温度が高くなる中央領域を非活性化することで、トランジスタ内の温度を低減できると共に温度の均一性を向上できる。また、放熱用電極を介して半導体外部に放熱することで、温度をさらに低減することができる。この結果、トランジスタの熱破壊エネルギーを高めることができる。
また、パワートランジスタの温度が所定温度以上かどうかを検出する過温度検出回路を持った半導体集積回路で、トランジスタの温度が所定以上となったときに、トランジスタを非駆動とすると共に、第１のクランプ電圧より低い第２のクランプ電圧で、パワートランジスタをアクティブクランプ状態にする技術が開示されている（例えば、特許文献４参照）。サージエネルギーを消費する時間を長くして、トンジスタの急激な温度上昇を抑えることができるため、過温度と検知するための温度設定を最大の動作保証温度に近づけることができる。この結果、より高温でトランジスタを動作させることが可能になる。
特開２００８−３５０６７号公報 特開平６−３４２８０３号公報 特開２００８−１８２１２２号公報 特開２００１−８５６１８号公報
しかしながら、特許文献２に開示されるような技術では、いずれもトランジスタの消費電力密度を周辺領域から中央領域に向けて小さくなるように、中央領域のトランジスタと周辺領域のトランジスタとで能動領域の間隔や形状を変えている。このため、通常動作時にトランジスタの面積あたりの性能が中央領域で低下するという問題がある。また、トランジスタ形状を変える必要があるためにトランジスタの構造設計が複雑になるといった問題がある。
また、特許文献３に開示されるような方法では、トランジスタの温度の均一性は向上できるものの、通常動作時のトランジスタの電流性能を同一とするには、非活性領域を設けない場合と比べて、非活性領域分だけトランジスタのサイズが大きくなるという問題がある。
また、特許文献４に開示されるような方法では、通常動作時のトランジスタの面積あたりの電流性能を低下させること無く、過温度検出時のクランプ電圧を下げることにより、急激な温度上昇を抑えられ、熱破壊エネルギーを増大することができる。一方、アクティブクランプ状態における、トランジスタの接合温度は中央部が周辺部に比べて高くなる問題は残っており、トランジスタ中央部の接合温度が最大定格温度を超えないように電流エネルギー量が制限されるという問題がある。また、電流エネルギーを消費する時間が長くなるために、アクティブクランプ動作の時間が増大するという問題がある。
本発明の目的は、電流性能を維持しつつ、アクティブクランプ状態におけるトランジスタの温度の均一性を向上することができる半導体装置を提供することにある。
上記目的を達成するために、本発明は、第１制御電極を有する第１トランジスタと、前記第１トランジスタに並列接続され、第２制御電極を有する第２トランジスタと、前記第１トランジスタと前記第２トランジスタとの間の第１接続点から前記第１制御電極までの第１経路に設けられ、前記第１接続点の電圧が第１閾値を超えた場合、導通するアクティブクランプ回路と、前記アクティブクランプ回路から前記第２制御電極までの第２経路に設けられ、前記第２経路に流れる電流を遮断又は抑制するアクティブクランプ遮断回路と、を備える。
本発明によれば、電流性能を維持しつつ、アクティブクランプ状態におけるトランジスタの温度の均一性を向上することができる。上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
第１の実施形態による負荷駆動回路の回路図である。 図１に示されるパワートランジスタの平面構造図である。 図１に示される負荷駆動回路においてアクティブクランプ動作時のトランジスタ内温度の時間推移を示す図である。 図１に示されるアクティブクランプ遮断回路の構成を示す回路図である。 図１に示される温度検出回路の回路図である。 第２の実施形態による負荷駆動回路の回路図である。 第３の実施形態による負荷駆動回路の回路図である。 第４の実施形態による負荷駆動回路の回路図である。 第４の実施形態を自動変速機制御ＡＴＣＵに用いた装置構成図である。 比較例である負荷駆動回路の回路図である。 図１０に示される負荷駆動回路におけるアクティブクランプ動作時のトランジスタ内温度の時間推移を示す図である。
以下、図面を用いて、本発明の第１〜第４の実施形態による負荷駆動回路（半導体装置）の構成及び動作について説明する。なお、各図において、同一符号は同一部分を示す。本発明の実施形態による負荷駆動回路は、前述した目的と一部重複するが、例えば、次の第１〜第２の目的を達成しようとするものである。
第１の目的は、トランジスタサイズを増大させることなく、また、通常動作時におけるトランジスタの面積あたりの電流性能を低下させることなく、アクティブクランプ時のトランジスタの温度の均一性を向上させて、トランジスタの熱破壊エネルギーやトランジスタが定格温度を越えないための許容エネルギーを増大することにある。
また、第２の目的は、アクティブクランプ時間を増大すること無く、アクティブクランプ動作時のトランジスタの温度の均一性を向上させることで、より高温の環境下でトランジスタを動作させることを可能とすることにある。
（比較例）
最初に、図１０を用いて、本発明の実施形態との比較例であるアクティブクランプ回路８を持った負荷駆動回路６Ｐの構成及び基本動作を簡単に説明する。
電磁負荷２（誘導負荷）からの大きな誘導性電流エネルギーの放出や電流ノイズによって、絶対最大定格を超えるような電圧が出力端子４に発生したときに、ツェナーダイオード１５、１６がアバランシェ降伏して、アクティブクランプ回路８に電流が流れ、パワートランジスタ２９のソース・ゲート間に接続されたゲート抵抗９に電流が流れて、パワートランジスタ２９をオン（アクティブクランプ動作）させる。これによって、出力端子４に発生した電流エネルギーをグランドに放出することができる。
（第１の実施形態）
図１乃至５は本発明の実施形態を示しており、以下これについて説明する。
図１は第１の実施形態による負荷駆動回路６（半導体装置）の回路図である。負荷駆動回路６は、半導体基板上に形成された第１群のＭＯＳＦＥＴ（半導体素子）で構成されるパワートランジスタ１３と、第２群のＭＯＳＦＥＴで構成されるパワートランジスタ１４をもち、前記第１群のＭＯＳＦＥＴで構成されるパワートランジスタ１３のソースは前記第２群のＭＯＳＦＥＴで構成されるパワートランジスタ１４のソースと電気的に接続されている。また、前記第１群のＭＯＳＦＥＴで構成されるパワートランジスタ１３のドレインは前記第２群のＭＯＳＦＥＴで構成されるパワートランジスタ１４のドレインと電気的に接続されている。
換言すれば、パワートランジスタ１４（第２トランジスタ）は、パワートランジスタ１３（第１トランジスタ）に並列接続される。
前記第１群のＭＯＳＦＥＴで構成されるパワートランジスタ１３のゲートとソース間には、ゲート抵抗９が接続され、ゲートとドレイン間には、アクティブクランプ回路８が接続されている。さらに、前記第２群のＭＯＳＦＥＴで構成されるパワートランジスタ１４のゲートとソース間には、ゲート抵抗１０が接続され、ゲートと前記アクティブクランプ回路８間には、アクティブクランプ（ACP）遮断回路１２が接続される。
換言すれば、アクティブクランプ回路８は、パワートランジスタ１３（第１トランジスタ）とパワートランジスタ１４（第２トランジスタ）との間の接続点Ｐ１（第１接続点）からパワートランジスタ１３のゲート（第１制御電極）までの経路Ｒ１（第１経路）に設けられ、接続点Ｐ１の電圧が第１閾値を超えた場合、導通する。ゲート抵抗９（第１抵抗）は、パワートランジスタ１３とパワートランジスタ１４との間の接続点Ｐ２（第２接続点）とパワートランジスタ１３のゲート（第１制御電極）の間に接続される。また、ゲート抵抗１０（第２抵抗）は、接続点Ｐ２とパワートランジスタ１４のゲート（第２制御電極）の間に接続される。アクティブクランプ遮断回路１２は、アクティブクランプ回路１２からパワートランジスタ１４のゲート（第２制御電極）までの経路Ｒ２（第２経路）に設けられ、経路Ｒ２に流れる電流を遮断又は抑制する。
前記アクティブクランプ回路８は、直列に接続された逆流防止ダイオード１７とツェナーダイオード１５、１６からなる。また、アクティブクランプ遮断回路１２には、前記パワートランジスタ１３、１４の温度を検出する温度検出回路１１が接続されている。
ここで、アクティブクランプ遮断回路１２は図４にその実施例を示すように、ＰＭＯＳトランジスタ２１で構成されており、ソースがアクティブクランプ回路８に、ドレインがパワートランジスタ１４のゲートに、ゲートが温度検出回路１１に接続されている。温度検出回路１１は通常時はＬＯＷを出力し、ＰＭＯＳトランジスタ２１はオン状態となって、アクティブクランプ回路８とパワートランジスタ１４のゲート間が電気的に接続されている。
また、温度検出回路１１は図５にその実施例を示すように、パワートランジスタ１３、１４の温度を検出するための感熱ダイオード２２は電流源２３と、比較器２４に接続されている。ダイオードの順方向電圧Ｖｆは温度増大と共に低下して、所定の判定電圧Ｖｒｅｆ（基準電圧）以下となると比較器２４の出力はＬＯＷからＨｉｇｈとなるように構成されている。なお、感熱ダイオード２２は、熱応答性を良くするために、パワートランジスタ１４の内部、もしくは近傍に配置されることが望ましい。
換言すれば、温度検出回路１１は、パワートランジスタ１４（第２トランジスタ）の温度を検出する。アクティブクランプ遮断回路１２は、パワートランジスタ１４の温度が第２閾値以下である場合にオンし、パワートランジスタ１４の温度が第２閾値を超える場合にオフするＰＭＯＳトランジスタ２１（第３トランジスタ）を有する。
次に、図２に前記第１群のＭＯＳＦＥＴで構成されるパワートランジスタ１３と前記第２群のＭＯＳＦＥＴで構成されるパワートランジスタ１４の平面構造を示す。パワートランジスタは複数のＭＯＳＦＥＴからなり、第２群のＭＯＳＦＥＴは中央部に位置するＭＯＳＦＥＴで構成され、第１群のＭＯＳＦＥＴは非中央部のＭＯＳＦＥＴで構成されている。
換言すれば、パワートランジスタ１３（第１トランジスタ）は、半導体基板上の第１領域（図２に示す太い破線で囲まれる領域）に形成される。パワートランジスタ１４（第２トランジスタ）は、第１領域に隣接する第２領域（図２に示す細い破線で囲まれる領域）に形成される。詳細には、第１領域は、第２領域に隣接する２つの領域から構成される。第２領域は、半導体基板の中央部に位置する。なお、パワートランジスタ１４がオンの場合のパワートランジスタ１４の温度は、パワートランジスタ１３がオンの場合のパワートランジスタ１３の温度よりも高い。
図には記載されていないが、各ソース１９は互いに配線層（ソース用）により電気的に接続され、各ドレイン２０は互いに配線層（ドレイン用）により電気的に接続される。第１群のＭＯＳＦＥＴのゲート１８は配線層Ｇａｔｅ１により互いに接続されて、第２群のＭＯＳＦＥＴのゲート１８は配線層Ｇａｔｅ２により互いに接続されている。
続いて、図１に示す負荷駆動回路６の動作を説明する。アクティブクランプ状態にない通常動作時において、アクティブクランプ遮断回路１２は導通状態にあり、第１群のＭＯＳＦＥＴで構成されるパワートランジスタ１３のゲート（配線層Ｇａｔｅ１）と第２群のＭＯＳＦＥＴで構成されるパワートランジスタ１４のゲート（配線層Ｇａｔｅ２）は電気的に接続されるように構成され、入力端子３に入力された制御信号は、バッファ７を介して、配線層Ｇａｔｅ１及びＧａｔｅ２に供給され、パワートランジスタ１３、１４のゲートは同じ電圧で駆動される。このため、第１群のＭＯＳＦＥＴで構成されるパワートランジスタ１３と第２群のＭＯＳＦＥＴで構成されるパワートランジスタ１４の面積あたりの電流性能は等しくなり、図１０に示す比較例におけるパワートランジスタ２９と同等の面積あたりの電流性能を示す。
次に、電流ノイズや電磁負荷からの電流エネルギー放出によって、出力端子４の電圧が所定の電圧以上となった場合、アクティブクランプ回路８にはツェナーダイオード１５、１６がブレークダウンすることで電流が流れる。この電流が、第１群のＭＯＳＦＥＴで構成されるパワートランジスタ１３のゲートに接続されるゲート抵抗９に流れることで、ゲートの電圧が上昇して、パワートランジスタ１３は駆動状態となる。この状態をアクティブクランプ状態といい、トランジスタのドレイン電圧は所望の電圧（クランピング電圧）にクランプされる。
一方、アクティブクランプ回路８からの電流は、第２群のＭＯＳＦＥＴで構成されるパワートランジスタ１４のゲートに接続されるゲート抵抗１０にも流れるために、ゲート電圧が上昇して、パワートランジスタ１４は駆動状態となり、同様にアクティブクランプ状態となる。
この時、パワートランジスタ１３、１４ではドレイン電流とクランプ電圧の積で与えられる比較的大きな電力が消費されるために、自己発熱によってその接合温度が時間と共に増大する。図１１は比較例におけるアクティブクランプ時のトランジスタ内の温度の時間的変化を示す。トランジスタ内の温度分布は、電力密度が一定となる条件下では、放熱効果の差によって、トランジスタの中央部が最も温度が高くなり、周辺部で小さくなる（ＴＣ１＞Ｔｐ１）。一方、トランジスタの温度は、定格温度Ｔｊｍａｘを超えないようにする必要があるために、Ｔｊｍａｘ＞ＴＣ１となるように、アクティブクランプ時のエネルギー量と使用環境温度Ｔａが制限される。
図３は本発明の第１の実施形態における、アクティブクランプ時のトランジスタ内の温度の時間的変化を示す。アクティブクランプ動作が開始（ｔ０）した直後の温度変化は、比較例（図１１参照）と変わらないが、温度検出回路１１にて、中央部のＭＯＳＦＥＴで構成されるパワートランジスタ１４の温度が所定の温度を超えることを検出すると、アクティブクランプ遮断回路１２が動作して、中央部のＭＯＳＦＥＴで構成されるアクティブクランプ回路８とパワートランジスタ１４のゲートが電気的に非接続状態となり、パワートランジスタ１４は非駆動状態となる。
一方、非中央部のＭＯＳＦＥＴで構成されるパワートランジスタ１３はアクティブクランプ状態が継続される。この結果、中央部のパワートランジスタ１４のみ発熱が抑えられて、トランジスタ中央部の温度は低下もしくは温度上昇が抑制されるが、非中央部のパワートランジスタ１３は発熱し続けるために、非中央部のトランジスタの温度は増大し続ける。
この結果、トランジスタ中央部の温度（Ｔｃ３）と周辺部の温度（Ｔｐ３）差が小さくなって、トランジスタの温度の均一性が上がると共に、アクティブクランプ時のトランジスタの最大温度が比較例（図１１参照）に比べて低減できる（ＴＣ２＜ＴＣ１、ＴＣ３＜ＴＣ１）。このため、使用環境温度Ｔａを増大できる。また、同じ使用環境温度Ｔａ条件では、アクティブクランプ時により多くのエネルギーをパワートランジスタが消費することが可能となる。さらにこの効果によって、電流エネルギーに対する、パワートランジスタの熱破壊耐性を向上でき、熱破壊エネルギーを向上することができる。
なお、本実施例では、パワートランジスタ１３、１４をＭＯＳトランジスタとしたが、ＩＧＢＴ（半導体素子）とすることもでき、その際のトランジスタ動作は、ＭＯＳトランジスタと同様である。
また、本実施例では、パワートランジスタ１３を非中央部の第１群のＭＯＳＦＥＴで構成し、パワートランジスタ１４を中央部の第２群のＭＯＳＦＥＴで構成しているが、この限りではなく、パワートランジスタ１４を構成する第２群のＭＯＳＦＥＴを中央部に重み付けをした複数の領域に分けて構成（配置）するなどとしても、アクティブクランプ時のパワートランジスタの温度の均一性を上げることが可能である。
以上説明したように、本実施形態によれば、電流性能を維持しつつ、アクティブクランプ状態におけるトランジスタの温度の均一性を向上することができる。
詳細には、トランジススタサイズを大きくすることなく、また、通常動作時におけるトランジスタの面積あたりの電流性能の低下をさせることなく、アクティブクランプ動作時のトランジスタ中央部の温度の増大量を抑えると共に、トランジスタ内の接合温度の均一性を上げることで、トランジスタの熱破壊エネルギーやトランジスタの定格温度を越えない中での許容エネルギーを増大することができる。
また、アクティブクランプ時間を増大すること無く、アクティブクランプ動作時のトランジスタの中央部の接合温度の増大量を抑えて、過温度と検知するための温度設定を最大の動作保証温度に近づけることで、より高温でトランジスタを動作させることができる。
（第２の実施形態）
図６は本発明の第２の実施形態による回路図を示す。第１の実施形態との差分は、アクティブクランプ遮断回路１２が、ＰＭＯＳトランジスタ２１とＰＭＯＳトランジスタ２１に並列に接続された、ゲート電圧低減抵抗２６（抵抗）を備えている点にある。非アクティブクランプ状態である通常動作時は、ＰＭＯＳトランジスタ２１がオン状態にあって、アクティブクランプ回路８とパワートランジスタ１４のゲートは低インピーダンスで接続されるので、第１の実施形態と同様な動作状態となる。
一方、アクティブクランプ状態にあって、温度検出回路１１がＨｉｇｈ出力となり、ＰＭＯＳトランジスタ２１がオフ状態となった場合、アクティブクランプ回路８とパワートランジスタ１４のゲート（配線層Ｇａｔｅ２）とはゲート電圧低減抵抗２６を介して接続される。
この結果、パワートランジスタ１４のゲート電圧はゲート電圧低減抵抗２６とゲート抵抗１０の分圧比で決まる電圧となって、ＰＭＯＳトランジスタがオン状態にある時と比べて、ゲート電圧は小さくなる。これにより、中央部にあるパワートランジスタ１４のドレイン電流が小さくなって、面積あたりの消費電力は、非中央部にあるパワートランジスタ１３に比べて小さくなる。この結果、パワートランジスタ１３、１４の温度の均一性を向上でき、第１の実施形態と同様な効果を得ることができるが、ゲート電圧低減抵抗２６の抵抗値を調整することで、中央部のパワートランジスタ１４のアクティブクランプ時のドレイン電流を自由に調整できるため、第１の実施形態に比べて、アクティブクランプ時のトランジスタの温度の均一性をより向上することができる。
（第３の実施形態）
図７は本発明の第３の実施形態による回路図を示す。第２の実施形態との差分は、温度検出回路１１（図６）が、アクティブクランプ検出回路２６Ａ（図７）となっている点である。非アクティブクランプ状態である通常動作時は、ＰＭＯＳトランジスタ２１がオン状態にあって、アクティブクランプ回路８とパワートランジスタ１４のゲートは低インピーダンスで接続されるので、第１の実施形態と同様な動作状態となる。
アクティブクランプ検出回路２６Ａは、出力端子４の電圧と判定電圧源２８を入力とする比較器からなり、出力端子４の電圧が判定電圧Ｖｒｅｆ２より大きくなると、アクティブクランプ検出回路２６Ａの出力がＨｉｇｈ状態となって、アクティブクランプ遮断回路１２のＰＭＯＳトランジスタ２１がオフ状態になる。
換言すれば、アクティブクランプ検出回路２６Ａは、アクティブクランプ回路８が導通している状態を示すアクティブクランプ状態を検出する。アクティブクランプ遮断回路１２は、アクティブクランプ状態が検出されない場合にオンし、アクティブクランプ状態が検出された場合にオフするＰＭＯＳトランジスタ２１（第３トランジスタ）を有する。
この結果、アクティブクランプ回路８と中央部のパワートランジスタ１４のゲートはゲート電圧低減抵抗２６を介して接続されて、第２の実施形態と同様に、抵抗分圧されたゲート電圧がパワートランジスタ１４に印加される。このため、中央部にあるパワートランジスタ１４のドレイン電流が小さくなって、面積あたりの消費電力は、非中央部にあるパワートランジスタ１３に比べて小さくなる。この結果、パワートランジスタ１３、１４の温度の均一性を向上でき、第２の実施形態と同様な効果を得ることができるが、温度検出回路を用いた第２の実施形態に比べて、アクティブクランプ動作開始直後から、中央部のパワートランジスタ１４の面積あたりの消費電力が、非中央部のパワートランジスタ１３の面積あたりの消費電力に比べて小さくなっており、アクティブクランプ時のパワートランジスタ１３、１４の温度の均一性をより向上することができる。
なお、アクティブクランプ検出回路２６Ａにおける、比較器２７の入力はかならずしも出力端子４とする必要は無く、ツェナーダイオード１５あるいはツェナーダイオード１６のカソード電圧とすることもできる。さらに、アクティブクランプ回路８に抵抗素子（センス抵抗等）を接続して、所望の電流がアクティブクランプ回路８に流れた時に、抵抗素子の電圧降下を検出することで構成することもできる。
（第４の実施形態）
第１の実施形態による負荷駆動回路をローサイドに用いて、ハイサイドトランジスタ３２とローサイドトランジスタ３０、３１で構成されるソレノイド３８を駆動する負荷駆動回路３４を構成したものを図８に示す。ローサイド入力端子３６とハイサイド入力端子３７を通じてＰＷＭ制御信号が入力され、通常動作においては、ソレノイド３８を駆動する電流が出力端子４を通じて流れる。電流量を増大する時はローサイドトランジスタ３０、３１がオン状態に、電流量を減少する時はハイサイドトランジスタ３２がオン状態になるが、両トランジスタが同時にオン状態とならないように、両トランジスタがいずれもオフ状態となる期間がある。この時、ソレノイド３８に流れる電流は出力端子４からハイサイドトランジスタ３２と並列に接続されるダイオードを通じて電源端子３５を経て、ソレノイド３８に流れ込む環流状態となる。
ここで、この環流状態において、何らかの原因で、電源端子３５と電源１とがオープン状態なる異常（ロードダンプ状態）が発生した場合、ソレノイド３８に流れる電流は行き場を失うことになるため、出力端子４の電圧は増大し、電源電圧ＶＢを越える。出力端子４の電圧がツェナーダイオード１５、１６のブレークダウン電圧以上となると出力端子４からツェナーダイオード１５、１６に電流が流れて、ローサイドトランジスタ３０、３１のゲート抵抗９、１０に電流が流れる。これにより出力端子４の電圧が、ローサイドトランジスタ３０、３１のソース・ドレイン間の耐圧電圧となる前に、ローサイドトランジスタ３０、３１がオンして、ソレノイド３８からの電流を流すことができる。
この時、ローサイドトランジスタ３０、３１は高い電力消費のため発熱するが、トランジスタの中央部は特に温度が増大する。温度検出回路１１でこの温度を検出し、一定の閾値を超えた場合、熱によるトランジスタの破壊を防ぐために、中央領域にあるローサイドトランジスタ３１のみをアクティブクランプ遮断回路１２により、オフ状態にする。一方、非中央領域にあるローサイドトランジスタ３０はオン状態を維持して、ソレノイド３８からの電流を流す。これにより、ローサイドトランジスタ３０、３１が熱破壊するソレノイド３８の最大電流を増大することができる。
図９はこの負荷駆動回路３４を自動変速機制御ＡＴＣＵ（Automatic Transmission Control Unit）に用いた場合の装置構成図を示す。自動変速制御ＡＴＣＵは、負荷駆動回路34を含む負荷駆動半導体44a、44b、…、44eとこれを制御するマイクロコントローラ43からなる。マイクロコントローラ43は、エンジン回転数センサ40、シフトレバー位置センサ41、アクセルペダル位置センサ42などからなるセンサからの信号を入力として、最適な変速比を算出する。ソレノイド38a、38b、 …、38eは変速機内のクラッチを油圧で制御するために、負荷駆動半導体44a、44b、…、44eにより電流制御される。なお、この制御電流はバッテリーVBからソレノイド38a、38b、 …、38eを経て負荷駆動半導体44a、44b、…、44eに流れる。
以上説明したように、本実施形態による自動変速機制御ＡＴＣＵによれば、ロードダンプ状態において、ローサイドトランジスタ３０、３１が熱破壊するソレノイド３８の最大電流を増大することができる。
なお、本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上述した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
なお、本発明の実施形態は、以下の態様であってもよい。
（１）半導体基板と、前記半導体基板上に設けられた複数のトランジスタが並列に配置されたＭＯＳＦＥＴであって、前記ＭＯＳＦＥＴは、第１群のトランジスタと、第２群のトランジスタで構成されていて、第１群のトランジスタのソースは第２群のトランジスタのソースと電気的に接続されていて、第１群のトランジスタのドレインは第２群のトランジスタのドレインと電気的に接続されていて、前記ドレイン電圧が所定の電圧を超えると前記ＭＯＳＦＥＴをオン状態とするアクティブクランプ回路が前記第１群のトランジスタのゲートとドレインとの間に接続されていて、前記第２群のトランジスタのゲートと前記アクティブクランプ回路との間には、アクティブクランプ遮断回路が接続されていていることを特徴とする半導体装置。
前記ＭＯＳＦＥＴのドレイン電圧がクランプ電圧以上となった時に、アクティブクランプ回路に電流が流れて、前記ＭＯＳＦＥＴのゲート抵抗に電流が流れ、ゲート電圧が増大することで、前記ＭＯＳＦＥＴが駆動状態となるアクティブクランプ状態となる。アクティブクランプ状態における、第２群のトランジスタの温度は、第１群のトランジスタの温度に比べて高くなっているが、前記ＭＯＳＦＥＴの温度が所定の温度以上となると、前記アクティブクランプ遮断回路が動作して、第２群のトランジスタのゲートとアクティブクランプ回路が電気的に非接続として、第２群のトランジスタのみ非導通状態とする。
かかる構成により、第１群のトランジスタと比べて温度が高い第２群のトランジスタの温度の上昇を抑えながら、第１群のトランジスタの駆動を継続して電流エネルギーを吸収することができる。このため、トランジスタの温度の均一性を上げられるため、トランジスタの熱破壊エネルギーを向上することができる。また、非アクィテブクランプ状態の通常動作時には、第１群のトランジスタと第２群のトランジスタのゲートは電気的に接続されるため、トランジスタの面積あたりの電流性能を低下させることなく、トランジスタの熱破壊エネルギーやトランジスタの定格温度を越えないための許容エネルギーを増大することができる。また、クランプ電圧の電圧は一定であるために、アクティブクランプ時間が増大することもない。
（２）半導体基板と、前記半導体基板上に設けられた複数のトランジスタが並列に配置されたＩＧＢＴであって、前記ＩＧＢＴは、第１群のトランジスタと、第２群のトランジスタで構成されていて、第１群のトランジスタのエミッタは第２群のトランジスタのエミッタと電気的に接続されていて、第１群のトランジスタのコレクタは第２群のトランジスタのコレクタと電気的に接続されていて、前記コレクタ電圧が所定の電圧を超えると前記ＩＧＢＴをオン状態とするアクティブクランプ回路が前記第１群のトランジスタのゲートとコレクタとの間に接続されていて、前記第２群のトランジスタのゲートと前記アクティブクランプ回路との間には、アクティブクランプ遮断回路が接続されていていることを特徴とする半導体装置。
前記ＩＧＢＴのコレクタ電圧がクランプ電圧以上となった時に、アクティブクランプ回路に電流が流れて、前記ＩＧＢＴのゲート抵抗に電流が流れ、ゲート電圧が増大することで、前記ＩＧＢＴが駆動状態となるアクティブクランプ状態となる。アクティブクランプ状態における、第２群のトランジスタの温度は、第１群のトランジスタの温度に比べて高くなっているが、前記ＩＧＢＴの温度が所定の温度以上となると、前記アクティブクランプ遮断回路が動作して、第２群のトランジスタのゲートとアクティブクランプ回路が電気的に非接続として、第２群のトランジスタのみ非導通状態とする。
かかる構成により、第１群のトランジスタと比べて温度が高い第２群のトランジスタの温度の上昇を抑えながら、第１群のトランジスタの駆動を継続して電流エネルギーを吸収することができる。このため、トランジスタの温度の均一性を上げられるため、トランジスタの熱破壊エネルギーを向上することができる。また、非アクィテブクランプ状態の通常動作時には、第１群のトランジスタと第２群のトランジスタのゲートは電気的に接続されるため、トランジスタの面積あたりの電流性能を低下させることなく、トランジスタの熱破壊エネルギーやトランジスタの定格温度を越えないための許容エネルギーを増大することができる。また、クランプ電圧の電圧は一定であるために、アクティブクランプ時間が増大することもない。
（３）トランジスタ導通時の前記第２群のトランジスタの温度は、トランジスタ導通時の前記第１群のトランジスタの温度より高いことを特徴とする（１）、（２）に記載の半導体装置。
（４）前記第２群のトランジスタは、前記ＭＯＳＦＥＴもしくはＩＧＢＴの中央部にあるトランジスタを含んでいることを特徴とする（３）に記載の半導体装置。
かかる構成により、アクティブクランブ時に最も温度が高くなる中央部にあるトランジスタの温度の増大を抑えながら、中央部以外にあるトランジスタの駆動を継続して出力端子に発生した電流エネルギーを吸収することができる。このため、トランジスタの温度の均一性を上げられるため、トランジスタの熱破壊エネルギーを向上することができる。また、アクティブクランプ動作時のトランジスタの中央部の接合温度の増大量を抑えて、過温度と検知するための温度設定を最大の動作保証温度に近づけることで、より高温でトランジスタを動作させることを可能とする。
（５）前記アクティブクランプ遮断回路には、前記ＭＯＳＦＥＴもしくはＩＧＢＴの接合温度を検出する温度検出回路が接続されて、前記温度検出回路によって検出したＭＯＳＦＥＴもしくはＩＧＢＴの接合温度が所定の閾値を超えると、記アクティブクランプ遮断回路が動作して、前記アクティブクランプ回路と前記第２群のトランジスタのゲートが電気的に切断されることを特徴とする（３）乃至（４）に記載の半導体装置。
（６）前記アクティブクランプ遮断回路には、前記ＭＯＳＦＥＴもしくはＩＧＢＴの接合温度を検出する温度検出回路が接続されて、前記温度検出回路によって検出したＭＯＳＦＥＴもしくはＩＧＢＴの接合温度が所定の閾値を超えると、前記アクティブクランプ遮断回路が動作して、前記アクティブクランプ回路と前記第２群のトランジスタのゲートは抵抗素子を介して電気的に接続されることを特徴とする（３）乃至（４）に記載の半導体装置。
（７）前記温度検出回路は、前記トランジスタの内部、もしくは近傍に配置された感熱ダイオードを備えていて、前記感熱ダイオードの生成する電圧と、基準電圧とを比較する比較回路を備えていることを特徴とする（５）乃至（６）に記載の半導体装置。
（８）前記アクティブクランプ遮断回路には、前記ＭＯＳＦＥＴもしくはＩＧＢＴのアクティブクランプ状態を検出するアクティブクランプ検知回路が接続されていることを特徴とする（３）乃至（４）に記載の半導体装置。
かかる構成により、アクティブクランプ状態を検知すると、前記アクティブクランプ遮断回路が動作して、ＰＭＯＳトランジスタは非導通となる。この結果、前記アクティブクランプ回路と第２群のトランジスタのゲートは前記抵抗素子を介して電気的に接続される。この結果、前記第２群のトランジスタは非導通となり、第１群のトランジスタより温度の高い第２群のトランジスタの温度の増大を抑えることができる。このため、トランジスタの温度の均一性を上げられるため、トランジスタの熱破壊エネルギーやトランジスタの定格温度を越えないための許容エネルギーを増大することができる。また、アクティブクランプ動作時のトランジスタの中央部の接合温度の増大量を抑えて、過温度と検知するための温度設定を最大の動作保証温度に近づけることで、より高温でトランジスタを動作させることを可能とする。
（９）前記アクティブクランプ遮断回路はＰＭＯＳトランジスタで構成されることを特徴とする（５）乃至（７）に記載の半導体装置。
かかる構成により、前記トランジスタの温度が所定の温度以上となると前記アクティブクランプ遮断回路が動作して、ＰＭＯＳトランジスタは非導通となる。この結果、前記第２群のトランジスタは非導通となり、第１群のトランジスタより温度の高い第２群のトランジスタの温度の増大を抑えることができる。このため、トランジスタの温度の均一性を上げられるため、トランジスタの熱破壊エネルギーやトランジスタの定格温度を越えないための許容エネルギーを増大することができる。また、アクティブクランプ動作時のトランジスタの中央部の接合温度の増大量を抑えて、過温度と検知するための温度設定を最大の動作保証温度に近づけることで、より高温でトランジスタを動作させることを可能とする。
（１０）前記アクティブクランプ遮断回路はＰＭＯＳトランジスタと、前記ＰＭＯＳトランジスタと並列に接続された抵抗素子で構成されることを特徴とする（６）乃至（７）記載の半導体装置。
かかる構成により、前記トランジスタの温度が所定の温度以上となると前記アクティブクランプ遮断回路が動作して、ＰＭＯＳトランジスタは非導通となる。この結果、前記アクティブクランプ回路と第２群のトランジスタのゲートは前記抵抗素子を介して電気的に接続される。この結果、第１群のトランジスタのゲート電圧より第２群のトランジスタのゲート電圧は小さくなって、第２群のトランジスタの電流密度が小さく抑えされるので、第１群のトランジスタより温度の高い第２群のトランジスタの温度の増大を抑えることができる。このため、トランジスタの温度の均一性を上げられるため、トランジスタの熱破壊エネルギーやトランジスタの定格温度を越えないための許容エネルギーを増大することにある。また、アクティブクランプ動作時のトランジスタの中央部の接合温度の増大量を抑えて、過温度と検知するための温度設定を最大の動作保証温度に近づけることで、より高温でトランジスタを動作させることを可能とする。
１…電源
２…電磁負荷
３…入力端子
４…出力端子
５…グランド端子
６…負荷駆動回路
７…バッファ
８…アクティブクランプ回路
９、１０…ゲート抵抗
１１…温度検出回路
１２…アクティブクランプ遮断回路
１３…非中央部のＭＯＳＦＥＴで構成されるパワートランジスタ
１４…中央部のＭＯＳＦＥＴで構成されるパワートランジスタ
１５、１６…ツェナーダイオード
１７…逆流防止ダイオード
１８…ゲート（ゲート電極）
１９…ソース（ソース電極）
２０…ドレイン（ドレイン電極）
２１…ＰＭＯＳトランジスタ
２２…感熱ダイオード
２３…電流源
２４…比較器
２５…温度検出回路出力
２６…ゲート電圧低減抵抗
２６Ａ…アクティブクランプ検出回路（アクティブクランプ検知回路）
２７…比較器
２８…判定電圧源（基準電源）
２９…パワートランジスタ
３０…非中央部のＭＯＳＦＥＴで構成されるローサイドパワートランジスタ（ローサイドトランジスタ）
３１…中央部のＭＯＳＦＥＴで構成されるローサイドパワートランジスタ（ローサイドトランジスタ）
３２…ハイサイドパワートランジスタ（ハイサイドトランジスタ）
３３…ゲート抵抗
３４…負荷駆動回路
３５…電源端子
３６…ローサイド入力端子
３７…ハイサイド入力端子
３８…ソレノイド
３９…自動変速機
４０…エンジン回転数センサ
４１…シフトレバー位置センサ
４２…アクセルペダル位置センサ
４３…マイクロコントローラ
４４…負荷駆動半導体
Ｐ１、Ｐ２…接続点
Ｒ１、Ｒ２…経路

Claims (11)

  1. 第１制御電極を有する第１トランジスタと、
    前記第１トランジスタに並列接続され、第２制御電極を有する第２トランジスタと、
    前記第１トランジスタと前記第２トランジスタとの間の第１接続点から前記第１制御電極までの第１経路に設けられ、前記第１接続点の電圧が第１閾値を超えた場合、導通するアクティブクランプ回路と、
    前記アクティブクランプ回路から前記第２制御電極までの第２経路に設けられ、前記第２経路に流れる電流を遮断又は抑制するアクティブクランプ遮断回路と、
    を備えることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置であって、
    半導体基板を備え、
    前記第１トランジスタは、
    前記半導体基板上の第１領域に形成され、
    前記第２トランジスタは、
    前記第１領域に隣接する第２領域に形成される
    ことを特徴とする半導体装置。
  3. 請求項２に記載の半導体装置であって、
    前記第１領域は、
    前記第２領域に隣接する２つの領域から構成される
    ことを特徴とする半導体装置。
  4. 請求項３に記載の半導体装置であって、
    前記第２領域は、
    前記半導体基板の中央部に位置する
    ことを特徴とする半導体装置。
  5. 請求項１に記載の半導体装置であって、
    前記第２トランジスタの温度を検出する温度検出回路を備え、
    前記アクティブクランプ遮断回路は、
    前記第２トランジスタの温度が第２閾値以下である場合にオンし、前記第２トランジスタの温度が前記第２閾値を超える場合にオフする第３トランジスタを有する
    ことを特徴とする半導体装置。
  6. 請求項５に記載の半導体装置であって、
    前記アクティブクランプ遮断回路は、
    前記第３トランジスタに並列接続される抵抗を有する
    ことを特徴とする半導体装置。
  7. 請求項１に記載の半導体装置であって、
    前記アクティブクランプ回路が導通している状態を示すアクティブクランプ状態を検出するアクティブクランプ検出回路を備え、
    前記アクティブクランプ遮断回路は、
    前記アクティブクランプ状態が検出されない場合にオンし、前記アクティブクランプ状態が検出された場合にオフする第３トランジスタを有する
    ことを特徴とする半導体装置。
  8. 請求項４に記載の半導体装置であって、
    前記第２トランジスタがオンの場合の前記第２トランジスタの温度は、前記第１トランジスタがオンの場合の前記第１トランジスタの温度よりも高い
    ことを特徴とする半導体装置。
  9. 請求項５に記載の半導体装置であって、
    前記温度検出回路は、
    温度が増大するにつれて順方向電圧が低下する感熱ダイオードと、
    前記感熱ダイオードの順方向電圧と基準電圧とを比較する比較器と、
    を備えることを特徴とする半導体装置。
  10. 請求項２に記載の半導体装置であって、
    前記第１トランジスタは、
    前記半導体基板上に並列に配置された第１群の半導体素子から構成され、
    前記第２トランジスタは、
    前記半導体基板上に並列に配置された第２群の前記半導体素子から構成され、
    前記半導体素子は、
    ＭＯＳＦＥＴ又はＩＧＢＴである
    ことを特徴とする半導体装置。
  11. 請求項１に記載の半導体装置であって、
    前記第１トランジスタと前記第２トランジスタとの間の第２接続点と前記第１制御電極の間に接続される第１抵抗と、
    前記第２接続点と前記第２制御電極の間に接続される第２抵抗と、
    を備えることを特徴とする半導体装置。
JP2016170716A 2016-09-01 2016-09-01 半導体装置 Active JP6749184B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016170716A JP6749184B2 (ja) 2016-09-01 2016-09-01 半導体装置
PCT/JP2017/024911 WO2018042881A1 (ja) 2016-09-01 2017-07-07 半導体装置
US16/314,783 US10763845B2 (en) 2016-09-01 2017-07-07 Semiconductor device
CN201780047545.XA CN109643993B (zh) 2016-09-01 2017-07-07 半导体装置
DE112017003835.9T DE112017003835T5 (de) 2016-09-01 2017-07-07 Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016170716A JP6749184B2 (ja) 2016-09-01 2016-09-01 半導体装置

Publications (2)

Publication Number Publication Date
JP2018037932A true JP2018037932A (ja) 2018-03-08
JP6749184B2 JP6749184B2 (ja) 2020-09-02

Family

ID=61300711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016170716A Active JP6749184B2 (ja) 2016-09-01 2016-09-01 半導体装置

Country Status (5)

Country Link
US (1) US10763845B2 (ja)
JP (1) JP6749184B2 (ja)
CN (1) CN109643993B (ja)
DE (1) DE112017003835T5 (ja)
WO (1) WO2018042881A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019213169A (ja) * 2018-06-08 2019-12-12 株式会社ダイヘン 負荷駆動装置
WO2020130141A1 (ja) * 2018-12-21 2020-06-25 ローム株式会社 半導体装置
WO2020246537A1 (ja) * 2019-06-06 2020-12-10 ローム株式会社 半導体装置
WO2021024813A1 (ja) * 2019-08-02 2021-02-11 ローム株式会社 半導体装置
WO2021131778A1 (ja) * 2019-12-26 2021-07-01 日立Astemo株式会社 負荷駆動装置
WO2022176040A1 (ja) * 2021-02-17 2022-08-25 三菱電機株式会社 半導体スイッチング素子の駆動回路

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6749184B2 (ja) * 2016-09-01 2020-09-02 日立オートモティブシステムズ株式会社 半導体装置
JP2019216519A (ja) * 2018-06-12 2019-12-19 日立オートモティブシステムズ株式会社 電磁コイル駆動装置および半導体集積回路装置
US11218144B2 (en) * 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates
CN110993516B (zh) * 2019-12-13 2021-06-25 上海贝岭股份有限公司 自钳位igbt器件及其制造方法
JP7076055B2 (ja) * 2020-05-13 2022-05-26 ヌヴォトンテクノロジージャパン株式会社 半導体装置
CN114465202A (zh) * 2022-02-25 2022-05-10 重庆长安新能源汽车科技有限公司 一种igbt过温保护电路及其方法、电机控制器和车辆
EP4333302A1 (en) * 2022-08-31 2024-03-06 Infineon Technologies Austria AG Electronic circuit with a transistor device and a clamp circuit and method

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63318781A (ja) * 1987-06-22 1988-12-27 Nissan Motor Co Ltd 過電流保護機能を備えたｍｏｓｆｅｔ
WO1997045957A1 (fr) * 1996-05-28 1997-12-04 Hitachi, Ltd. Dispositif semiconducteur
JPH10256541A (ja) * 1997-03-12 1998-09-25 Denso Corp 電流検出機能を有する負荷駆動回路
JP2001085618A (ja) * 1999-09-10 2001-03-30 Nissan Motor Co Ltd 半導体集積回路
US20060006853A1 (en) * 2004-07-08 2006-01-12 International Rectifier Corporation Power switching circuit with current sharing capability
JP2006352931A (ja) * 2003-09-10 2006-12-28 Sanken Electric Co Ltd スイッチング素子保護回路
JP2008539625A (ja) * 2005-04-28 2008-11-13 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング ツェナー電圧対称化を有する出力段
JP2014216703A (ja) * 2013-04-23 2014-11-17 株式会社デンソー 負荷駆動回路
JP2016119815A (ja) * 2014-12-23 2016-06-30 株式会社デンソー 制御装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6342803A (ja) 1986-08-08 1988-02-24 東陶機器株式会社 鋳込み成形法及び装置
US4893158A (en) 1987-06-22 1990-01-09 Nissan Motor Co., Ltd. MOSFET device
JPH06342803A (ja) 1992-05-29 1994-12-13 Texas Instr Inc <Ti> トランジスタ
JP2000040951A (ja) * 1998-05-18 2000-02-08 Toshiba Corp 半導体素子、その駆動方法及び駆動装置
JP4135648B2 (ja) * 2004-01-30 2008-08-20 株式会社デンソー クランプ機能を有するスイッチ回路およびアナログマルチプレクサ
GB0416174D0 (en) * 2004-07-20 2004-08-18 Koninkl Philips Electronics Nv Insulated gate field effect transistors
DE102005051004A1 (de) * 2005-10-25 2007-04-26 Robert Bosch Gmbh Temperaturkompensation bei Endstufen
JP4866672B2 (ja) 2006-07-27 2012-02-01 ルネサスエレクトロニクス株式会社 負荷駆動回路
JP2008182122A (ja) 2007-01-25 2008-08-07 Sanyo Electric Co Ltd 半導体装置
US7809864B1 (en) * 2007-12-03 2010-10-05 Xilinx, Inc. Method and apparatus for a hot-swappable input/output device with programmable over-voltage clamp protection
KR100968647B1 (ko) * 2007-12-28 2010-07-06 매그나칩 반도체 유한회사 Ｅｓｄ 보호회로
JP4968487B2 (ja) * 2010-03-08 2012-07-04 サンケン電気株式会社 ゲートドライブ回路
JP5682269B2 (ja) * 2010-12-06 2015-03-11 サンケン電気株式会社 ゲート駆動回路及び半導体装置
JP5863183B2 (ja) * 2012-05-31 2016-02-16 ルネサスエレクトロニクス株式会社 半導体装置
EP2822035A1 (en) * 2013-07-01 2015-01-07 Ams Ag Electrostatic discharge protection circuit and method for electrostatic discharge protection
US10270438B2 (en) * 2014-12-12 2019-04-23 Fairchild Semiconductor Corporation Switch device with switch circuits that provide high voltage surge protection
WO2017199716A1 (ja) * 2016-05-17 2017-11-23 株式会社村田製作所 アクティブスナバー回路付きスイッチ回路およびｄｃ－ｄｃコンバータ
JP6649845B2 (ja) * 2016-05-24 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置
JP6749184B2 (ja) * 2016-09-01 2020-09-02 日立オートモティブシステムズ株式会社 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63318781A (ja) * 1987-06-22 1988-12-27 Nissan Motor Co Ltd 過電流保護機能を備えたｍｏｓｆｅｔ
WO1997045957A1 (fr) * 1996-05-28 1997-12-04 Hitachi, Ltd. Dispositif semiconducteur
JPH10256541A (ja) * 1997-03-12 1998-09-25 Denso Corp 電流検出機能を有する負荷駆動回路
JP2001085618A (ja) * 1999-09-10 2001-03-30 Nissan Motor Co Ltd 半導体集積回路
JP2006352931A (ja) * 2003-09-10 2006-12-28 Sanken Electric Co Ltd スイッチング素子保護回路
US20060006853A1 (en) * 2004-07-08 2006-01-12 International Rectifier Corporation Power switching circuit with current sharing capability
JP2008539625A (ja) * 2005-04-28 2008-11-13 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング ツェナー電圧対称化を有する出力段
JP2014216703A (ja) * 2013-04-23 2014-11-17 株式会社デンソー 負荷駆動回路
JP2016119815A (ja) * 2014-12-23 2016-06-30 株式会社デンソー 制御装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019213169A (ja) * 2018-06-08 2019-12-12 株式会社ダイヘン 負荷駆動装置
JP7096074B2 (ja) 2018-06-08 2022-07-05 株式会社ダイヘン 負荷駆動装置
WO2020130141A1 (ja) * 2018-12-21 2020-06-25 ローム株式会社 半導体装置
JPWO2020130141A1 (ja) * 2018-12-21 2021-02-15 ローム株式会社 半導体装置
WO2020246537A1 (ja) * 2019-06-06 2020-12-10 ローム株式会社 半導体装置
US11764758B2 (en) 2019-06-06 2023-09-19 Rohm Co., Ltd. Semiconductor device
JP7449932B2 (ja) 2019-06-06 2024-03-14 ローム株式会社 半導体装置
WO2021024813A1 (ja) * 2019-08-02 2021-02-11 ローム株式会社 半導体装置
WO2021131778A1 (ja) * 2019-12-26 2021-07-01 日立Astemo株式会社 負荷駆動装置
JPWO2021131778A1 (ja) * 2019-12-26 2021-07-01
JP7301163B2 (ja) 2019-12-26 2023-06-30 日立Astemo株式会社 負荷駆動装置
WO2022176040A1 (ja) * 2021-02-17 2022-08-25 三菱電機株式会社 半導体スイッチング素子の駆動回路

Also Published As

Publication number Publication date
US20190260371A1 (en) 2019-08-22
CN109643993A (zh) 2019-04-16
CN109643993B (zh) 2023-06-13
US10763845B2 (en) 2020-09-01
WO2018042881A1 (ja) 2018-03-08
DE112017003835T5 (de) 2019-05-09
JP6749184B2 (ja) 2020-09-02

Similar Documents

Publication Publication Date Title
WO2018042881A1 (ja) 半導体装置
CN107615664B (zh) 功率晶体管驱动装置
JP4356248B2 (ja) 半導体スイッチング素子駆動回路
JP5627512B2 (ja) パワーモジュール
JP5927739B2 (ja) 半導体装置
JP5063124B2 (ja) 半導体装置
JP5383426B2 (ja) 異常検出時急速放電回路
JP5767734B2 (ja) 電力用半導体装置
WO2016117329A1 (ja) 駆動装置
US9490793B2 (en) Insulated-gate type device driving circuit
JP2008042317A (ja) 駆動回路
US9698772B2 (en) Drive circuit for reverse-conducting IGBTs
JP6052068B2 (ja) 半導体装置の保護回路
US20060027917A1 (en) Component arrangement having an evaluation circuit for detecting wear on connections
JP2008218611A (ja) 半導体装置
JP5700145B2 (ja) 絶縁ゲート型デバイスの駆動回路
JP5682587B2 (ja) 半導体装置
JP2008029059A (ja) 半導体装置の駆動回路
JP5699958B2 (ja) ゲート駆動回路
JP2013207552A (ja) 半導体装置
US20170062407A1 (en) Power transistor device and protection method therefor
US20230073508A1 (en) Semiconductor device
US11611340B2 (en) Drive circuit and semiconductor device
JP2023046512A (ja) 半導体装置
JP2008183755A (ja) サーマルヘッド駆動用ｉｃおよびその制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200721

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200811

R150 Certificate of patent or registration of utility model

Ref document number: 6749184

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350