JP2014216703A - 負荷駆動回路 - Google Patents
負荷駆動回路 Download PDFInfo
- Publication number
- JP2014216703A JP2014216703A JP2013090367A JP2013090367A JP2014216703A JP 2014216703 A JP2014216703 A JP 2014216703A JP 2013090367 A JP2013090367 A JP 2013090367A JP 2013090367 A JP2013090367 A JP 2013090367A JP 2014216703 A JP2014216703 A JP 2014216703A
- Authority
- JP
- Japan
- Prior art keywords
- switching elements
- voltage
- mos1
- load
- mos2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/64—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors having inductive loads
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/68—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors specially adapted for switching ac currents or voltages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Abstract
【課題】 誘導性を有する負荷への通電を停止したときに、サージ電流が流れるのに伴って発生する熱による不具合を回避することのできる負荷駆動回路を提供する。
【解決手段】 負荷駆動回路1は、制御端子および出力端子の間の電圧Vgが所定の電圧Vgsを超えたときにオンされる互いに並列に接続された複数のスイッチング素子MOS1、MOS2と、複数のスイッチング素子の入力端子にカソードが、制御端子にアノードがそれぞれ接続されたツェナーダイオードZDと、複数のスイッチング素子にそれぞれ直列に接続された複数の抵抗R1、R2と、を備え、複数のスイッチング素子がオフされたときに負荷の逆起電力により発生する電圧がツェナーダイオードZDを介して制御端子に印加されたときに、複数のスイッチング素子間の所定の電圧Vgsの差異Vgs(dif)を吸収するように、複数の抵抗の抵抗値rが設定される。
【選択図】図1
【解決手段】 負荷駆動回路1は、制御端子および出力端子の間の電圧Vgが所定の電圧Vgsを超えたときにオンされる互いに並列に接続された複数のスイッチング素子MOS1、MOS2と、複数のスイッチング素子の入力端子にカソードが、制御端子にアノードがそれぞれ接続されたツェナーダイオードZDと、複数のスイッチング素子にそれぞれ直列に接続された複数の抵抗R1、R2と、を備え、複数のスイッチング素子がオフされたときに負荷の逆起電力により発生する電圧がツェナーダイオードZDを介して制御端子に印加されたときに、複数のスイッチング素子間の所定の電圧Vgsの差異Vgs(dif)を吸収するように、複数の抵抗の抵抗値rが設定される。
【選択図】図1
Description
本発明は、誘導性を有する負荷を駆動するための負荷駆動回路に関するものである。
従来の負荷駆動回路として、例えば図5に示すものが知られている。同図の負荷駆動回路20は、誘導性を有するコイルLを駆動するためのものであり、コイルLと、電源の電圧VBよりも低電圧の基準電圧部GNDとの間に、第1および第2スイッチング素子MOS01、MOS02が設けられている。第1および第2スイッチング素子MOS01、MOS02は同じ仕様のMOSFETで構成され、互いに並列に接続されおり、そのゲートには、駆動信号発生回路110が接続されている。
第1および第2スイッチング素子MOS01、MOS02は、駆動信号発生回路110から出力された駆動信号に応じて同時にオン/オフされ、オンされたときには電源と基準電圧部GNDとが導通され、コイルLに電流が通電されることによって、コイルLが駆動される。その際、コイルLに通電された電流は、第1スイッチング素子MOS01側の経路と第2スイッチング素子MOS02側の経路に分流されることによって、2つのスイッチング素子MOS01、MOS02に分散して熱が発生する。
また、第1および第2スイッチング素子MOS01、MOS02がオフされたときには、電源と基準電圧部GNDとの間の導通が遮断され、コイルLへの通電が停止される。このとき、コイルLの誘導性によってサージ電圧が発生し、このサージ電圧によって、各スイッチング素子のドレイン端子およびゲート端子の間に接続されたツェナーダイオードZD0がブレークされる。それにより、第1および第2スイッチング素子MOS01、MOS02のゲートにサージ電圧が印加されることによって、両スイッチング素子MOS01、MOS02がオンされ、サージ電圧によるサージ電流が、第1および第2スイッチング素子MOS01、MOS02を経由して基準電圧部GNDに逃がされる。
しかし、上述した従来の負荷駆動回路20では、サージ電流がスイッチング素子に通電されたときに過大な熱が発生することにより、スイッチング素子の動作に不具合を来すおそれがある。例えば、第1および第2スイッチング素子MOS01、MOS02をオン/オフするのに要するゲートカットオフ電圧に、個体差などに起因して差異がある場合、ゲートに電圧が印加されると、実際にはゲートカットオフ電圧の低い方のスイッチング素子が先にオンされることによって、そのスイッチング素子に先に通電が開始される。特に、第1および第2スイッチング素子MOS01、MOS02をオフした直後に、両スイッチング素子MOS01、MOS02がサージ電圧によってオンされる場合、双方が完全にオンされるまで、先にオンされた方のスイッチング素子にサージ電流が偏って通電される。その結果、先にオンされたスイッチング素子に過大な熱が発生することで、その動作に不具合を来すおそれがある。
本発明は、以上のような課題を解決するためになされたものであり、誘導性を有する負荷への通電を停止したときに、サージ電流が流れるのに伴って発生する熱による不具合を回避することのできる負荷駆動回路を提供することを目的としている。
上記の目的を達成するために、本発明に係る負荷駆動回路は、電源と当該電源の電圧よりも低い基準電圧を有する基準電圧部とを導通させることにより、前記電源と前記基準電圧部との間に設けられた誘導性を有する負荷を駆動するための負荷駆動回路であって、前記負荷と前記基準電圧部の間に配置されるとともに互いに並列に接続され、前記負荷に接続された入力端子、出力端子および制御端子をそれぞれ有し、前記制御端子と前記出力端子との間の電圧が所定の電圧を超えたときにオンされることによって、前記入力端子および前記出力端子の間がそれぞれ導通される複数のスイッチング素子と、前記電源の電圧よりも高いツェナー電圧を有し、前記複数のスイッチング素子の前記入力端子側にカソードが、前記制御端子側にアノードがそれぞれ接続されたツェナーダイオードと、前記複数のスイッチング素子よりも前記基準電圧部側において、当該複数のスイッチング素子にそれぞれ直列に接続された複数の抵抗と、前記複数のスイッチング素子の前記制御端子に、当該複数のスイッチング素子をオン/オフするための駆動信号を出力する信号出力部と、を備え、当該信号出力部により前記複数のスイッチング素子がオフされるのに伴って前記負荷の逆起電力により発生する電圧が、前記ツェナーダイオードを経由して前記複数のスイッチング素子の前記制御端子に印加されたときに、前記複数のスイッチング素子間の前記所定の電圧の差異を吸収するように、前記複数の抵抗の抵抗値がそれぞれ設定されていることを特徴とする。
この負荷駆動回路によれば、誘導性を有する負荷と電源の電圧よりも低い基準電圧を有する基準電圧部との間に配置された複数のスイッチング素子がオンされ、電源と基準電圧部とが導通されて負荷に電流が流れることにより、負荷が駆動される。複数のスイッチング素子は、信号出力部から出力された駆動信号が各スイッチング素子の制御端子に入力されることによってオン/オフされる。各スイッチング素子は、制御端子と出力端子の間の電圧が所定の電圧を超えたときにオンされることによって、その入力端子と出力端子との間が導通される。また、複数のスイッチング素子が互いに並列に接続されているので、各スイッチング素子には、負荷に通電された電流が分流され、より小さな電流が通電される。
一方、負荷の駆動を停止するために各スイッチング素子がオフされると、負荷に通電される電流が停止し、その際、負荷が誘導性を有していることによる逆起電力によって、電源電圧よりも高い電圧が発生する。この高電圧は、ツェナーダイオードにカソード側から印加され、ツェナーダイオードのツェナー電圧に達してこれをブレークすると、複数のスイッチング素子の制御端子に印加される。これにより制御端子と出力端子の間の電圧が所定の電圧を超えたときに各スイッチング素子がオンされることによって、逆起電力による電流が、各スイッチング素子を経由して基準電圧部に逃がされる。
各スイッチング素子の基準電圧部側には抵抗が直列に接続されており、逆起電力による電圧が制御端子に印加されたときに、この抵抗によって、複数のスイッチング素子間の所定の電圧の差異が吸収される。その結果、いずれかのスイッチング素子に逆起電力による電流が偏って流れることが防止され、複数のスイッチング素子間で発熱量が平準化される。
より具体的には、複数のスイッチング素子がすべて完全にオンされるまでの過渡領域において、例えば個体差に起因して所定の電圧に差異がある場合、いずれかのスイッチング素子で逆起電力による電流が先に通電され始め、そのスイッチング素子に直列の抵抗に電流が通電されたときに、その抵抗で電圧降下が生じる。抵抗はスイッチング素子よりも基準電圧部側に配置されているので、抵抗とスイッチング素子の出力端子との間の電圧が持ち上げられる結果、制御端子と出力端子の間の電圧が低下してスイッチング素子に電流が流れにくくなる。その間に、他のスイッチング素子の制御端子と出力端子の間の電圧が上昇して他のスイッチング素子がオンされることによって、他のスイッチング素子への通電が開始される。
以上のように、いずれかのスイッチング素子が先にオンされ、それよりも基準電圧部側の抵抗に電流が通電されると、スイッチング素子の出力端子側の電圧が即座に持ち上げられ、他のスイッチング素子への通電が開始される。したがって、スイッチング素子の個体差に起因して各スイッチング素子に通電が開始されるタイミングにずれが生じたとしても、所定の電圧の差異が抵抗によって迅速に吸収され、他のスイッチング素子への通電が開始されるようにフィードバックが働くので、先に通電が開始されたスイッチング素子に電流が偏って流れるのを防止することができる。それにより、電流が通電されたときの複数のスイッチング素子での発熱量を複数のスイッチング素子間で平準化でき、いずれかのスイッチング素子に過大な熱が発生するのを回避できる。その結果、熱による不具合が各スイッチング素子に生じるのを防止できるので、負荷を適切に駆動することができる。
以下、本発明の一実施形態に係る負荷駆動回路について、図面を参照しながら説明する。本実施形態の負荷駆動回路1は、例えば車両に搭載されたエンジンを制御するための制御装置(いずれも図示せず)に実装されており、燃料を噴射するためのインジェクタ(図示せず)を駆動するものである。
図1に示すように、負荷駆動回路1は、コイルL(負荷)と、第1および第2スイッチング素子MOS1、MOS2と、両スイッチング素子MOS1、MOS2をオン/オフするための駆動信号発生回路10(信号出力部)などを備えている。コイルLは、インジェクタに組み込まれており、通電されたときにプランジャ(図示せず)を駆動することによって燃料を噴射させる。コイルLの一方の端子には、バッテリー(電源(図1では、電源電圧を出力するバッテリーのプラス端子で示す))から所定の電源電圧VB(例えば12[V])が入力され、他方の端子には、第1および第2スイッチング素子MOS1、MOS2が接続されている。
第1および第2スイッチング素子MOS1、MOS2は、同じ仕様のNチャンネル型のパワーMOSFETで構成され、互いに並列に接続されており、両スイッチング素子MOS1、MOS2のドレイン端子(入力端子)に、上述したコイルLの他方の端子が接続されている。また、第1および第2スイッチング素子MOS1、MOS2のソース端子(出力端子)には、第1および第2抵抗R1、R2がそれぞれ直列に接続されている。
第1および第2抵抗R1、R2は、互いに同じ抵抗値rを有しており、一方の端子が第1および第2スイッチング素子MOS1、MOS2のソース端子にそれぞれ接続され、他方の端子が基準電圧部GNDに接地されている。抵抗値rは後述する方法によって決定される。また、基準電圧部GNDの基準電圧はほぼ0[V]に設定されている。
また、第1および第2スイッチング素子MOS1、MOS2のゲート端子(制御端子)には、抵抗Raを介して駆動信号発生回路10が接続されている。抵抗Raは、後述するサージ電流から駆動信号発生回路10を保護するために、例えば数k[Ω]の高い抵抗値を有している。
駆動信号発生回路10は、車両の運転状態に応じて第1および第2スイッチング素子MOS1、MOS2のゲート端子に駆動信号を出力する。駆動信号は例えばPWM信号で構成され、そのデューティ比に応じた駆動信号の電圧レベルが高い(以下「Hi」という)ときに、ゲート端子およびソース端子の間の電圧が所定のゲートカットオフ電圧(以下、単に「カットオフ電圧」という)Vgs(所定の電圧)を超えることによって、第1および第2スイッチング素子MOS1、MOS2がオンされる。それにより、両スイッチング素子MOS1、MOS2のドレイン端子とソース端子の間が導通される結果、バッテリーと基準電圧部GNDの間が導通され、バッテリーから基準電圧部GNDに電流が流れる。一方、駆動信号の電圧レベルが低い(以下「Lo」という)ときには、第1および第2スイッチング素子MOS1、MOS2はオフされ、バッテリーと基準電圧部GNDとの間の導通が遮断される。
また、第1および第2スイッチング素子MOS1、MOS2のドレイン端子とゲート端子の間には、ツェナーダイオードZDおよびダイオードDが接続されている。具体的には、両スイッチング素子MOS1、MOS2のドレイン端子とコイルLの間の第1中間端子a側に、ツェナーダイオードZDのカソードが接続され、そのアノードにはダイオードDのアノードが接続され、また、抵抗Raとゲート端子の間の第2中間端子bに、ダイオードDのカソードが接続されている。また、ツェナーダイオードZDとして、電源電圧VBよりも高いツェナー電圧Vz(例えば70[V])を有するものが用いられている。また、第1および第2スイッチング素子MOS1、MOS2として、ツェナー電圧Vzよりも高い耐圧性(例えば100[V])を有するものが用いられている。
次いで、上述した構成の負荷駆動回路1の動作について説明する。電圧レベルがHiの駆動信号が駆動信号発生回路10から出力され、この駆動信号が抵抗Raを介して第1および第2スイッチング素子MOS1、MOS2のゲートに印加され、両スイッチング素子MOS1、MOS2がいずれも完全にオンされたオン状態においては、バッテリーおよび基準電圧部GNDの間が導通される。それにより、バッテリーから、コイルL、第1および第2スイッチング素子MOS1、MOS2、第1および第2抵抗R1、R2を経由して基準電圧部GNDに電流が通電される。このとき、ダイオードDによって両スイッチング素子MOS1、MOS2のドレイン側への駆動信号の伝搬が阻止されるとともに、ツェナーダイオードZDによって電源電圧VBのゲート側への電源電圧VBの伝搬が阻止される。また、コイルLに電流が通電されると、インジェクタが駆動されることによって燃料が噴射される。
この状態では、図2に示すように、中間端子aの電圧Vaは基準電圧に応じて0[V]に近い値であり、コイルLに通電される電流、すなわち中間端子aに通電される電流Iaの大きさは、電源電圧VBに応じた一定の電流値IBに維持される。また、第1および第2スイッチング素子MOS1、MOS2は互いに同じ仕様で、第1および第2スイッチング素子R1、R2の抵抗値rは互いに同じであることから、両スイッチング素子MOS1、MOS2には、電流Iaが分流されて電流値IB/2の電流I1、I2がそれぞれ通電される。なお、バッテリーと基準電圧部GNDの間に計2つの第1および第2スイッチング素子MOS1、MOS2が設けられている理由は、電流が通電されたときに発生する熱を分散させることで、スイッチング素子に過大な熱が発生するのを回避するためである。
以上のようなコイルLの駆動状態から燃料の噴射を中止するときには、例えばタイミングt1において駆動信号の電圧レベルをLoに切り換え、第1および第2スイッチング素子MOS1、MOS2をオフにする。このとき、コイルLの逆起電力によって、電源電圧VBよりも高いサージ電圧が発生する。このサージ電圧は、ツェナー電圧Vzに達するとツェナーダイオードZDをブレークし、ダイオードDを経由して両スイッチング素子MOS1、MOS2のゲートに印加されることによって、ツェナー電圧Vzにクランプされる。抵抗Raの抵抗値は前述したように大きな値に設定されているので、駆動信号発生回路10は、サージ電圧による電流(以下「サージ電流」という)から保護される。
また、第1および第2スイッチング素子MOS1、MOS2がオフに切り換えられたことにより、電流Iaの大きさは急激に低下し、タイミングt2においてサージ電圧がツェナー電圧Vzを下回るまでの間にほぼ0[A]になる。それに伴い、両スイッチング素子MOS1、MOS2に通電される電流I1、I2の大きさもまた、急激に低下して0[A]になる。このとき、電流値がほぼ0[A]になるまで、両スイッチング素子MOS1およびMOS2に通電される電流I1、I2は、以下に説明するように相対的に同じ大きさに維持される。
第1および第2スイッチング素子MOS1、MOS2が互いに完全に同じ特性を有している場合、サージ電流は、第1スイッチング素子MOS1側の経路と第2スイッチング素子MOS2側の経路に1:1の大きさで分流される。しかし、同じ仕様のスイッチング素子を用いたとしても、実際には若干の個体差が存在する可能性が高く、その場合、両スイッチング素子MOS1、MOS2がいずれも完全にオンされたオン状態に移行するまでの過渡領域において、一方の経路に電流が偏って流れてしまう。例えば、第1スイッチング素子MOS1をオン/オフするのに要するカットオフ電圧Vgsが、第2スイッチング素子MOS2側のカットオフ電圧Vgsよりも小さい場合、ツェナー電圧Vzが各ゲートに印加されると、よりオンしやすい第1スイッチング素子MOS1がより早期にオンされる一方、第2スイッチング素子MOS2のオンされるタイミングが遅れる。その結果、電流のより流れやすい第1スイッチング素子MOS1側の経路にサージ電流が偏って流れ始める。
このとき、本実施形態においては、第1抵抗R1に電流が流れることによって、第1抵抗R1で電圧降下が発生する結果、第1抵抗R1と第1スイッチング素子MOS1のソース端子との間の電圧が持ち上げられ、第1スイッチング素子MOS1のゲート端子およびソース端子間の実際の電圧(以下「ゲート電圧」という)Vgが低下する。それにより、第1スイッチング素子MOS1側の経路に電流が流れにくくなる。このように第1スイッチング素子MOS1で電流の通電が滞っている間に第2スイッチング素子MOS2側のゲート電圧Vgが上昇し、第2スイッチング素子MOS2でも電流の通電が開始される。
一方、第2スイッチング素子MOS2側により大きな電流が流れようとしても、第1スイッチング素子MOS1側と同様に、第2抵抗R2によって第2スイッチング素子MOS2のゲート電圧Vgが低下し、電流が通電されにくくなる。以上のように、過渡領域においては、第1および第2抵抗R1、R2によって、第1および第2スイッチング素子MOS1、MOS2間のカットオフ電圧Vgsの差異Vgs(dif)が吸収され、両スイッチング素子MOS1、MOS2に通電される電流I1、I2の大きさが互いに同じになるようにフィードバックが働く。
また、上述した場合とは逆に第2スイッチング素子MOS2のカットオフ電圧Vgsが第1スイッチング素子MOS1側よりも小さく、第2スイッチング素子MOS2に先に通電が開始された場合でも、過渡領域においては、第2抵抗R2によって第2スイッチング素子MOS2のゲート電圧Vgが低下することによって、両スイッチング素子MOS1、MOS2に同じ大きさの電流が流れるようにフィードバックが働く。また、第1および第2スイッチング素子MOS1、MOS2がオン状態に移行した後においても、第1および第2抵抗R1、R2の抵抗値rは同じであることから、双方の経路には電流Iaが1:1に分流されて互いに同じ大きさの電流I1、I2が流れる。
また、第1および第2抵抗R1、R2に電流が通電されたときの損失をなるべく小さくするためには、第1および第2抵抗R1、R2として、より小さな抵抗値rを有するものを用いることが望ましい。抵抗値rは、第1および第2スイッチング素子MOS1、MOS2間のカットオフ電圧Vgsの差異Vgs(dif)および電流Iaに応じ、次式(1)に基づいて算出される。
r = Vgs(dif)/Ia ・・・ (1)
r = Vgs(dif)/Ia ・・・ (1)
例えば、第1スイッチング素子MOS1のカットオフ電圧Vgsが第2スイッチング素子MOS2側よりも小さく、その差異Vgs(dif)が0.2[V]で、過渡領域において、第1スイッチング素子MOS1が先にオンされてサージ電流として2[A]の電流Iaが流れる場合を考える。この場合、第1スイッチング素子MOS1の電流I1もまた2[A]である。このような状態から、カットオフ電圧Vgsの差異を吸収するためには、少なくとも、第1スイッチング素子MOS1のゲート電圧Vgをカットオフ電圧Vgsの差異Vgs(dif)である0.2[V]だけ低下させる必要がある。すなわち、第1抵抗R1で0.2[V]の電圧降下を発生させる必要がある。したがって、上記の式(1)から、カットオフ電圧Vgsの差異Vgs(dif)を電流Iaで除することによって、第1抵抗R1の抵抗値rは、カットオフ電圧Vgsの差異Vgs(dif)を吸収するのに必要な最小の抵抗値である0.1[Ω]に決定される。第2抵抗R2の抵抗値rも同じ0.1[Ω]に決定される。
また、両スイッチング素子MOS1、MOS2では、タイミングt1〜t2にかけてサージ電圧およびサージ電流が生じるのに伴ってエネルギー(電力)が消費される。エネルギーは電圧と電流の積で表され、また、前述した回路構成から、第1および第2スイッチング素子MOS1、MOS2の電圧は同じであり、さらに両スイッチング素子MOS1、MOS2には、前述した過渡領域を含めて相対的に同じ大きさの電流が通電される。したがって、第1および第2スイッチング素子MOS1、MOS2では同じ大きさのエネルギーが消費される。例えば、タイミングt1において両スイッチング素子MOS1、MOS2で消費されたエネルギーの合計がE[W]のときには、両スイッチング素子MOS1、MOS2ではそれぞれE/2[W]のエネルギーが消費される。また、タイミングt1〜t2にかけて電流が減衰するのに伴って、両スイッチング素子MOS1、MOS2で消費されるエネルギーもまた、減衰する。
また、第1および第2スイッチング素子MOS1、MOS2では、消費されるエネルギーに対応した熱が発生する。上述したように、電流I1および電流I2は相対的に同じ大きさに維持されるので、両スイッチング素子MOS1、MOS2で発生する熱量もまた、両スイッチング素子MOS1、MOS2間で平準化され、一方に偏ることなく相対的に同じ大きさに維持される。また、タイミングt1〜t2において、第1および第2スイッチング素子MOS1、MOS2でそれぞれ消費されるエネルギーの総量に対応し、両スイッチング素子MOS1、MOS2でそれぞれ発生する熱の総量もまた、ほぼ均等になる。
また、サージ電圧が次第に減衰し、タイミングt2でツェナー電圧Vzを下回ると、第1および第2スイッチング素子MOS1、MOS2はいずれもオフされる。また、タイミングt3においてサージ電圧が消失すると、中間端子aの電圧Vaは、電源電圧VBで安定する。
そして、タイミングt4において、燃料を噴射するために駆動信号が再度、Hiに切り換えられると、両スイッチング素子MOS1、MOS2はいずれもオンされ、バッテリーと基準電圧部GNDとの間が導通される。それに伴って、電流Iaの大きさが電流値IBまで急激に上昇するとともに、両スイッチング素子MOS1、MOS2の電流I1、I2の大きさも、電流値IB/2まで上昇する。また、バッテリーと基準電圧部GNDとの間が導通されたことにより、電圧Vaはほぼ0[V]に低下する。そして、タイミングt5において駆動信号が再びLoに切り換えられたときには、上述したタイミングt1〜t3と同様に、サージ電流が、第1スイッチング素子MOS1側の経路、および第2スイッチング素子MOS2側の経路に1:1の大きさで分流され、両スイッチング素子MOS1、MOS2の間で発熱量が平準化される。
以上のように、本実施形態に係る負荷駆動回路1によれば、第1および第2スイッチング素子MOS1、MOS2をオフした直後に発生するサージ電圧で両スイッチング素子MOS1、MOS2が完全にオンされるまでの過渡領域において、個体差に起因して両スイッチング素子MOS1、MOS2の一方に先に通電が開始されたとしても、カットオフ電圧Vgsの差異Vgs(dif)が第1および第2抵抗R1、R2によって即座に吸収され、両スイッチング素子MOS1、MOS2の他方への通電が迅速に開始される。このように、第1および第2スイッチング素子MOS1、MOS2に通電される電流の大きさが互いに等しくなるようにフィードバックが働くので、両スイッチング素子MOS1、MOS2のいずれかにサージ電流が偏って流れるのを防止でき、過大な熱の発生が回避される。その結果、第1および第2スイッチング素子MOS1、MOS2間で発熱量が平準化され、熱による不具合が両スイッチング素子MOS1、MOS2に生じるのを防止できるので、コイルLを適切に駆動することができる。
また、互いに同じ仕様の第1および第2スイッチング素子MOS1、MOS2が用いられるとともに、互いに同じ抵抗値rの第1および第2の抵抗R1、R2が用いられるので、サージ電流は第1スイッチング素子MOS1側の経路と第2スイッチング素子MOS2側の経路に1:1の大きさで分流される。したがって、サージ電流が通電されたときの発熱を、両スイッチング素子MOS1、MOS2にほぼ均等に分散させることができるので、熱による不具合の発生をより確実に回避することができる。
また、第1および第2抵抗R1、R2の抵抗値rは、第1および第2スイッチング素子MOS1、MOS2間のカットオフ電圧の差異Vgs(dif)に応じて、実際のゲート電圧Vgの差異を吸収することのできる最小の値に設定される。したがって、第1および第2抵抗R2での損失を最小限に抑制しながら、コイルLを適切に駆動することができる。
図3は、上述した実施形態に係る負荷駆動回路1の第1変形例を示している。以下、第1の変形例に係る負荷駆動回路2について、実施形態の負荷駆動回路1と共通する構成には同じ符号を付し、負荷駆動回路1との差異を中心として説明する。
負荷駆動回路2では、互いに並列に接続された3つの第1〜第3スイッチング素子MOS1〜MOS3が設けられている。第3スイッチング素子MOS3のゲート端子(制御端子)には、ダイオードDのアノードが接続され、駆動信号発生回路10から駆動信号が入力される。また、ドレイン端子(入力端子)には、コイルLの他方の端子およびツェナーダイオードZDのカソードが接続されている。また、ソース端子(出力端子)には、第3抵抗R3の一方の端子が接続されており、第3抵抗R3の他方の端子は基準電圧部GNDに接地されている。また、第3スイッチング素子MOS3は、第1および第2スイッチング素子MOS1、MOS2と同じ仕様のものであり、第3抵抗R3は、第1および第2抵抗R1、R2と同じ抵抗値rを有している。他の構成は、前述した実施形態に係る負荷駆動回路1と同様である。
以上の構成の負荷駆動回路2では、電流Iaは、第1〜第3スイッチング素子MOS1〜MOS3の3つの経路に分流され、その際、第1〜第3スイッチング素子MOS1〜MOS3には電流I1〜I3がそれぞれ通電される。また、第1〜第3スイッチング素子MOS1〜MOS3がオフされたときには、第1〜第3スイッチング素子MOS1〜MOS3にカットオフ電圧Vgsの差異Vgs(dif)が存在する場合でも、前述した負荷駆動回路1と同様に、第1〜第3抵抗R1〜R3によって差異Vgs(dif)が吸収される。したがって、第1〜第3スイッチング素子MOS1〜MOS3には、過渡領域を含めて、電流値がIa/3で、相対的に同じ大きさの電流I1〜I3がそれぞれ通電される。
以上のように、負荷駆動回路2によれば、第1〜第3スイッチング素子MOS1〜MOS3の間で発熱量を平準化することができ、且つ、負荷駆動回路1の場合よりも小さな電流I1〜I3が第1〜第3スイッチング素子MOS1〜MOS3に通電されるので、熱による不具合の発生をより確実に回避することができる。
図4は、上述した実施形態に係る負荷駆動回路1の第2変形例を示している。以下、第2の変形例に係る負荷駆動回路3について、実施形態の負荷駆動回路1と共通する構成には同じ符号を付し、負荷駆動回路1との差異を中心として説明する。
負荷駆動回路3の第1スイッチング素子Tr1は、実施形態のパワーMOSFETで構成された第1スイッチング素子MOS1に代えて設けられており、npn型のバイポーラトランジスタで構成されている。また、本変形例ではダイオードDが省略されており、第1スイッチング素子Tr1のベース(制御端子)には、ツェナーダイオードZDのアノードが接続されている。また、第1スイッチング素子Tr1のベースには、駆動信号発生回路10から駆動信号が入力される。また、コレクタ(入力端子)にはコイルLの他方の端子、およびツェナーダイオードZDのカソードが接続され、エミッタ(出力端子)には第1抵抗R1が接続されている。
また、第2スイッチング素子Tr2は、第2スイッチング素子MOS2に代えて設けられており、この第2スイッチング素子Tr2もまた、npn型のバイポーラトランジスタで構成されている。第2スイッチング素子Tr2のベース(制御端子)には、ツェナーダイオードZDのカソードが接続され、駆動信号発生回路10から駆動信号が入力される。また、第2スイッチング素子Tr2のコレクタ(入力端子)にはコイルLの他方の端子、およびツェナーダイオードZDのカソードが接続され、エミッタ(出力端子)には第2抵抗R2が接続されている。他の構成は実施形態に係る負荷駆動回路1と同様である。
本変形例に係る負荷駆動回路3においても、実施形態と同様に、駆動信号をLoに切り換えて両スイッチング素子Tr1、Tr2がオフされたときから、ツェナーダイオードZDを経由するサージ電流によって完全にオンされるまでの過渡領域において、両スイッチング素子Tr1、Tr2のコレクタおよびエミッタ間に通電される電流の相対的な大きさが同じになるように、ベースおよびエミッタ間の電圧にフィードバックが働く。したがって、実施形態に係る負荷駆動回路1と同様に、第1および第2スイッチング素子Tr1、Tr2間で発熱量を平準化でき、これらに熱による不具合が発生するのを防止できるので、コイルLを適切に駆動することができる。
なお、上述した実施形態および変形例では、複数のスイッチング素子として、2つまたは3つのスイッチング素子を用いているが、これに限定されることなく、例えば、電源の電圧がより高い場合やスイッチング素子の仕様に応じて、任意の数のスイッチング素子および抵抗を用い、各スイッチング素子での発熱量をより低減するようにしてもよい。その他、本発明の趣旨の範囲内で、細部の構成を適宜、変更することが可能である。
1〜3 負荷駆動回路
10 駆動信号発生回路(信号出力部)
GND 基準電圧部
MOS1〜MOS3 第1〜第3スイッチング素子
Tr1、Tr2 第1、第2スイッチング素子
R1〜R3 第1〜第3抵抗
r 抵抗値
L コイル(負荷)
ZD ツェナーダイオード
VB 電源電圧
Vz ツェナー電圧
Vg ゲート電圧(制御端子と出力端子との間の電圧)
Vgs カットオフ電圧(所定の電圧)
Vgs(dif) カットオフ電圧の差異
10 駆動信号発生回路(信号出力部)
GND 基準電圧部
MOS1〜MOS3 第1〜第3スイッチング素子
Tr1、Tr2 第1、第2スイッチング素子
R1〜R3 第1〜第3抵抗
r 抵抗値
L コイル(負荷)
ZD ツェナーダイオード
VB 電源電圧
Vz ツェナー電圧
Vg ゲート電圧(制御端子と出力端子との間の電圧)
Vgs カットオフ電圧(所定の電圧)
Vgs(dif) カットオフ電圧の差異
Claims (4)
- 電源と当該電源の電圧(VB)よりも低い基準電圧を有する基準電圧部(GND)とを導通させることにより、前記電源と前記基準電圧部との間に設けられた誘導性を有する負荷(L)を駆動するための負荷駆動回路(1〜3)であって、
前記負荷と前記基準電圧部の間に配置されるとともに互いに並列に接続され、前記負荷に接続された入力端子、出力端子および制御端子をそれぞれ有し、前記制御端子と前記出力端子との間の電圧(Vg)が所定の電圧(Vgs)を超えたときにオンされることによって、前記入力端子および前記出力端子の間がそれぞれ導通される複数のスイッチング素子(MOS1〜MOS3、Tr1、Tr2)と、
前記電源の電圧よりも高いツェナー電圧(Vz)を有し、前記複数のスイッチング素子の前記入力端子側にカソードが、前記制御端子側にアノードがそれぞれ接続されたツェナーダイオード(ZD)と、
前記複数のスイッチング素子よりも前記基準電圧部側において、当該複数のスイッチング素子にそれぞれ直列に接続された複数の抵抗(R1〜R3)と、
前記複数のスイッチング素子の前記制御端子に、当該複数のスイッチング素子をオン/オフするための駆動信号を出力する信号出力部(10)と、
を備え、
当該信号出力部により前記複数のスイッチング素子がオフされるのに伴って前記負荷の逆起電力により発生する電圧が、前記ツェナーダイオードを経由して前記複数のスイッチング素子の前記制御端子に印加されたときに、前記複数のスイッチング素子間の前記所定の電圧の差異(Vgs(dif))を吸収するように、前記複数の抵抗の抵抗値(r)がそれぞれ設定されていることを特徴とする負荷駆動回路。 - 前記複数のスイッチング素子は互いに同じ仕様、且つ前記複数の抵抗の抵抗値は互いに同じであることを特徴とする請求項1に記載の負荷駆動回路。
- 前記誘導性負荷と前記基準電圧部の間には、互いに並列に接続された2つのスイッチング素子(MOS1、MOS2、Tr1、Tr2)、および当該2つのスイッチング素子にそれぞれ直列に接続された2つの抵抗(R1、R2)が、前記複数のスイッチング素子および前記複数の抵抗として配置されていることを特徴とする請求項1または2に記載の負荷駆動回路。
- 前記2つの抵抗の抵抗値は、前記負荷の逆起電力により発生する電圧が前記2つのスイッチング素子の前記制御端子に印加されたときに、当該2つのスイッチング素子間の前記所定の電圧の差異を、前記2つのスイッチング素子のうちの先にオンされたスイッチング素子に通電される電流の大きさで除することによって、算出されることを特徴とする請求項3に記載の負荷駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013090367A JP2014216703A (ja) | 2013-04-23 | 2013-04-23 | 負荷駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013090367A JP2014216703A (ja) | 2013-04-23 | 2013-04-23 | 負荷駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014216703A true JP2014216703A (ja) | 2014-11-17 |
Family
ID=51942106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013090367A Pending JP2014216703A (ja) | 2013-04-23 | 2013-04-23 | 負荷駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014216703A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017108608A (ja) * | 2015-11-27 | 2017-06-15 | 株式会社リコー | 電子回路、保護装置および画像形成装置 |
CN107181396A (zh) * | 2017-05-05 | 2017-09-19 | 北京精密机电控制设备研究所 | 一种并联mos管均流及短路保护电路 |
WO2018042881A1 (ja) * | 2016-09-01 | 2018-03-08 | 日立オートモティブシステムズ株式会社 | 半導体装置 |
WO2024142656A1 (ja) * | 2022-12-27 | 2024-07-04 | 株式会社デンソー | レーザ発光装置および光測距装置 |
-
2013
- 2013-04-23 JP JP2013090367A patent/JP2014216703A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017108608A (ja) * | 2015-11-27 | 2017-06-15 | 株式会社リコー | 電子回路、保護装置および画像形成装置 |
WO2018042881A1 (ja) * | 2016-09-01 | 2018-03-08 | 日立オートモティブシステムズ株式会社 | 半導体装置 |
JP2018037932A (ja) * | 2016-09-01 | 2018-03-08 | 日立オートモティブシステムズ株式会社 | 半導体装置 |
CN109643993A (zh) * | 2016-09-01 | 2019-04-16 | 日立汽车系统株式会社 | 半导体装置 |
US10763845B2 (en) | 2016-09-01 | 2020-09-01 | Hitachi Automotive Systems, Ltd. | Semiconductor device |
CN109643993B (zh) * | 2016-09-01 | 2023-06-13 | 日立安斯泰莫株式会社 | 半导体装置 |
CN107181396A (zh) * | 2017-05-05 | 2017-09-19 | 北京精密机电控制设备研究所 | 一种并联mos管均流及短路保护电路 |
CN107181396B (zh) * | 2017-05-05 | 2019-06-18 | 北京精密机电控制设备研究所 | 一种并联mos管均流及短路保护电路 |
WO2024142656A1 (ja) * | 2022-12-27 | 2024-07-04 | 株式会社デンソー | レーザ発光装置および光測距装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9093836B2 (en) | Method for controlling a transistor and control circuit | |
JP7087373B2 (ja) | 半導体素子の電流検出回路及び電流検出方法 | |
JP5383426B2 (ja) | 異常検出時急速放電回路 | |
JP6388039B2 (ja) | スイッチ回路及び電源システム | |
JP2006109286A (ja) | 半導体装置 | |
JP5767734B2 (ja) | 電力用半導体装置 | |
JP2014216703A (ja) | 負荷駆動回路 | |
JP4735429B2 (ja) | 負荷駆動装置 | |
JP2013026838A (ja) | アクティブクランプ回路 | |
JP4912444B2 (ja) | 半導体装置 | |
JP5929959B2 (ja) | 負荷駆動装置 | |
JP6048164B2 (ja) | 過電流保護回路 | |
JP2012227825A (ja) | 負荷駆動装置 | |
JP7165044B2 (ja) | 燃料噴射弁駆動装置 | |
JP2019190453A (ja) | 噴射制御装置 | |
JP5171979B2 (ja) | 電子制御装置 | |
JP4453006B2 (ja) | リレー駆動回路 | |
JP6575333B2 (ja) | 燃料噴射制御装置 | |
JP2009095166A (ja) | 電圧制御形スイッチングデバイスのゲート駆動装置 | |
JP6034719B2 (ja) | 電子制御装置 | |
JP2020096125A (ja) | ソレノイド駆動装置 | |
JP2014218923A (ja) | 負荷駆動回路およびサージ保護回路 | |
KR20200048803A (ko) | 메인 스위치를 위한 드라이버 회로 및 그것을 포함하는 제어 장치 | |
US20230016629A1 (en) | Load drive device | |
JP6527788B2 (ja) | 電磁負荷駆動装置 |