JP2014216703A - 負荷駆動回路 - Google Patents

Abstract

【課題】 誘導性を有する負荷への通電を停止したときに、サージ電流が流れるのに伴って発生する熱による不具合を回避することのできる負荷駆動回路を提供する。
【解決手段】 負荷駆動回路１は、制御端子および出力端子の間の電圧Ｖｇが所定の電圧Ｖｇｓを超えたときにオンされる互いに並列に接続された複数のスイッチング素子ＭＯＳ１、ＭＯＳ２と、複数のスイッチング素子の入力端子にカソードが、制御端子にアノードがそれぞれ接続されたツェナーダイオードＺＤと、複数のスイッチング素子にそれぞれ直列に接続された複数の抵抗Ｒ１、Ｒ２と、を備え、複数のスイッチング素子がオフされたときに負荷の逆起電力により発生する電圧がツェナーダイオードＺＤを介して制御端子に印加されたときに、複数のスイッチング素子間の所定の電圧Ｖｇｓの差異Ｖｇｓ（ｄｉｆ）を吸収するように、複数の抵抗の抵抗値ｒが設定される。
【選択図】図１

Description

本発明は、誘導性を有する負荷を駆動するための負荷駆動回路に関するものである。

従来の負荷駆動回路として、例えば図５に示すものが知られている。同図の負荷駆動回路２０は、誘導性を有するコイルＬを駆動するためのものであり、コイルＬと、電源の電圧ＶＢよりも低電圧の基準電圧部ＧＮＤとの間に、第１および第２スイッチング素子ＭＯＳ０１、ＭＯＳ０２が設けられている。第１および第２スイッチング素子ＭＯＳ０１、ＭＯＳ０２は同じ仕様のＭＯＳＦＥＴで構成され、互いに並列に接続されおり、そのゲートには、駆動信号発生回路１１０が接続されている。

第１および第２スイッチング素子ＭＯＳ０１、ＭＯＳ０２は、駆動信号発生回路１１０から出力された駆動信号に応じて同時にオン／オフされ、オンされたときには電源と基準電圧部ＧＮＤとが導通され、コイルＬに電流が通電されることによって、コイルＬが駆動される。その際、コイルＬに通電された電流は、第１スイッチング素子ＭＯＳ０１側の経路と第２スイッチング素子ＭＯＳ０２側の経路に分流されることによって、２つのスイッチング素子ＭＯＳ０１、ＭＯＳ０２に分散して熱が発生する。

また、第１および第２スイッチング素子ＭＯＳ０１、ＭＯＳ０２がオフされたときには、電源と基準電圧部ＧＮＤとの間の導通が遮断され、コイルＬへの通電が停止される。このとき、コイルＬの誘導性によってサージ電圧が発生し、このサージ電圧によって、各スイッチング素子のドレイン端子およびゲート端子の間に接続されたツェナーダイオードＺＤ０がブレークされる。それにより、第１および第２スイッチング素子ＭＯＳ０１、ＭＯＳ０２のゲートにサージ電圧が印加されることによって、両スイッチング素子ＭＯＳ０１、ＭＯＳ０２がオンされ、サージ電圧によるサージ電流が、第１および第２スイッチング素子ＭＯＳ０１、ＭＯＳ０２を経由して基準電圧部ＧＮＤに逃がされる。

特開２０００−７７５３７号公報 米国特許５７３１９４６号

しかし、上述した従来の負荷駆動回路２０では、サージ電流がスイッチング素子に通電されたときに過大な熱が発生することにより、スイッチング素子の動作に不具合を来すおそれがある。例えば、第１および第２スイッチング素子ＭＯＳ０１、ＭＯＳ０２をオン／オフするのに要するゲートカットオフ電圧に、個体差などに起因して差異がある場合、ゲートに電圧が印加されると、実際にはゲートカットオフ電圧の低い方のスイッチング素子が先にオンされることによって、そのスイッチング素子に先に通電が開始される。特に、第１および第２スイッチング素子ＭＯＳ０１、ＭＯＳ０２をオフした直後に、両スイッチング素子ＭＯＳ０１、ＭＯＳ０２がサージ電圧によってオンされる場合、双方が完全にオンされるまで、先にオンされた方のスイッチング素子にサージ電流が偏って通電される。その結果、先にオンされたスイッチング素子に過大な熱が発生することで、その動作に不具合を来すおそれがある。

本発明は、以上のような課題を解決するためになされたものであり、誘導性を有する負荷への通電を停止したときに、サージ電流が流れるのに伴って発生する熱による不具合を回避することのできる負荷駆動回路を提供することを目的としている。

上記の目的を達成するために、本発明に係る負荷駆動回路は、電源と当該電源の電圧よりも低い基準電圧を有する基準電圧部とを導通させることにより、前記電源と前記基準電圧部との間に設けられた誘導性を有する負荷を駆動するための負荷駆動回路であって、前記負荷と前記基準電圧部の間に配置されるとともに互いに並列に接続され、前記負荷に接続された入力端子、出力端子および制御端子をそれぞれ有し、前記制御端子と前記出力端子との間の電圧が所定の電圧を超えたときにオンされることによって、前記入力端子および前記出力端子の間がそれぞれ導通される複数のスイッチング素子と、前記電源の電圧よりも高いツェナー電圧を有し、前記複数のスイッチング素子の前記入力端子側にカソードが、前記制御端子側にアノードがそれぞれ接続されたツェナーダイオードと、前記複数のスイッチング素子よりも前記基準電圧部側において、当該複数のスイッチング素子にそれぞれ直列に接続された複数の抵抗と、前記複数のスイッチング素子の前記制御端子に、当該複数のスイッチング素子をオン／オフするための駆動信号を出力する信号出力部と、を備え、当該信号出力部により前記複数のスイッチング素子がオフされるのに伴って前記負荷の逆起電力により発生する電圧が、前記ツェナーダイオードを経由して前記複数のスイッチング素子の前記制御端子に印加されたときに、前記複数のスイッチング素子間の前記所定の電圧の差異を吸収するように、前記複数の抵抗の抵抗値がそれぞれ設定されていることを特徴とする。

この負荷駆動回路によれば、誘導性を有する負荷と電源の電圧よりも低い基準電圧を有する基準電圧部との間に配置された複数のスイッチング素子がオンされ、電源と基準電圧部とが導通されて負荷に電流が流れることにより、負荷が駆動される。複数のスイッチング素子は、信号出力部から出力された駆動信号が各スイッチング素子の制御端子に入力されることによってオン／オフされる。各スイッチング素子は、制御端子と出力端子の間の電圧が所定の電圧を超えたときにオンされることによって、その入力端子と出力端子との間が導通される。また、複数のスイッチング素子が互いに並列に接続されているので、各スイッチング素子には、負荷に通電された電流が分流され、より小さな電流が通電される。

一方、負荷の駆動を停止するために各スイッチング素子がオフされると、負荷に通電される電流が停止し、その際、負荷が誘導性を有していることによる逆起電力によって、電源電圧よりも高い電圧が発生する。この高電圧は、ツェナーダイオードにカソード側から印加され、ツェナーダイオードのツェナー電圧に達してこれをブレークすると、複数のスイッチング素子の制御端子に印加される。これにより制御端子と出力端子の間の電圧が所定の電圧を超えたときに各スイッチング素子がオンされることによって、逆起電力による電流が、各スイッチング素子を経由して基準電圧部に逃がされる。

各スイッチング素子の基準電圧部側には抵抗が直列に接続されており、逆起電力による電圧が制御端子に印加されたときに、この抵抗によって、複数のスイッチング素子間の所定の電圧の差異が吸収される。その結果、いずれかのスイッチング素子に逆起電力による電流が偏って流れることが防止され、複数のスイッチング素子間で発熱量が平準化される。

より具体的には、複数のスイッチング素子がすべて完全にオンされるまでの過渡領域において、例えば個体差に起因して所定の電圧に差異がある場合、いずれかのスイッチング素子で逆起電力による電流が先に通電され始め、そのスイッチング素子に直列の抵抗に電流が通電されたときに、その抵抗で電圧降下が生じる。抵抗はスイッチング素子よりも基準電圧部側に配置されているので、抵抗とスイッチング素子の出力端子との間の電圧が持ち上げられる結果、制御端子と出力端子の間の電圧が低下してスイッチング素子に電流が流れにくくなる。その間に、他のスイッチング素子の制御端子と出力端子の間の電圧が上昇して他のスイッチング素子がオンされることによって、他のスイッチング素子への通電が開始される。

以上のように、いずれかのスイッチング素子が先にオンされ、それよりも基準電圧部側の抵抗に電流が通電されると、スイッチング素子の出力端子側の電圧が即座に持ち上げられ、他のスイッチング素子への通電が開始される。したがって、スイッチング素子の個体差に起因して各スイッチング素子に通電が開始されるタイミングにずれが生じたとしても、所定の電圧の差異が抵抗によって迅速に吸収され、他のスイッチング素子への通電が開始されるようにフィードバックが働くので、先に通電が開始されたスイッチング素子に電流が偏って流れるのを防止することができる。それにより、電流が通電されたときの複数のスイッチング素子での発熱量を複数のスイッチング素子間で平準化でき、いずれかのスイッチング素子に過大な熱が発生するのを回避できる。その結果、熱による不具合が各スイッチング素子に生じるのを防止できるので、負荷を適切に駆動することができる。

一実施形態に係る負荷駆動回路を示す回路図である。 駆動信号、図１の中間端子ａの電圧、図１の中間端子ａおよび各スイッチング素子に通電される電流、および各スイッチング素子で消費されるエネルギーを、時系列に沿ってそれぞれ示す図である。 第１の変形例に係る負荷駆動回路を示す回路図である。 第２の変形例に係る負荷駆動回路を示す回路図である。 従来の負荷駆動回路を示す回路図である。

以下、本発明の一実施形態に係る負荷駆動回路について、図面を参照しながら説明する。本実施形態の負荷駆動回路１は、例えば車両に搭載されたエンジンを制御するための制御装置（いずれも図示せず）に実装されており、燃料を噴射するためのインジェクタ（図示せず）を駆動するものである。

図１に示すように、負荷駆動回路１は、コイルＬ（負荷）と、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２と、両スイッチング素子ＭＯＳ１、ＭＯＳ２をオン／オフするための駆動信号発生回路１０（信号出力部）などを備えている。コイルＬは、インジェクタに組み込まれており、通電されたときにプランジャ（図示せず）を駆動することによって燃料を噴射させる。コイルＬの一方の端子には、バッテリー（電源（図１では、電源電圧を出力するバッテリーのプラス端子で示す））から所定の電源電圧ＶＢ（例えば１２［Ｖ］）が入力され、他方の端子には、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２が接続されている。

第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２は、同じ仕様のＮチャンネル型のパワーＭＯＳＦＥＴで構成され、互いに並列に接続されており、両スイッチング素子ＭＯＳ１、ＭＯＳ２のドレイン端子（入力端子）に、上述したコイルＬの他方の端子が接続されている。また、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２のソース端子（出力端子）には、第１および第２抵抗Ｒ１、Ｒ２がそれぞれ直列に接続されている。

第１および第２抵抗Ｒ１、Ｒ２は、互いに同じ抵抗値ｒを有しており、一方の端子が第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２のソース端子にそれぞれ接続され、他方の端子が基準電圧部ＧＮＤに接地されている。抵抗値ｒは後述する方法によって決定される。また、基準電圧部ＧＮＤの基準電圧はほぼ０［Ｖ］に設定されている。

また、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２のゲート端子（制御端子）には、抵抗Ｒａを介して駆動信号発生回路１０が接続されている。抵抗Ｒａは、後述するサージ電流から駆動信号発生回路１０を保護するために、例えば数ｋ［Ω］の高い抵抗値を有している。

駆動信号発生回路１０は、車両の運転状態に応じて第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２のゲート端子に駆動信号を出力する。駆動信号は例えばＰＷＭ信号で構成され、そのデューティ比に応じた駆動信号の電圧レベルが高い（以下「Ｈｉ」という）ときに、ゲート端子およびソース端子の間の電圧が所定のゲートカットオフ電圧（以下、単に「カットオフ電圧」という）Ｖｇｓ（所定の電圧）を超えることによって、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２がオンされる。それにより、両スイッチング素子ＭＯＳ１、ＭＯＳ２のドレイン端子とソース端子の間が導通される結果、バッテリーと基準電圧部ＧＮＤの間が導通され、バッテリーから基準電圧部ＧＮＤに電流が流れる。一方、駆動信号の電圧レベルが低い（以下「Ｌｏ」という）ときには、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２はオフされ、バッテリーと基準電圧部ＧＮＤとの間の導通が遮断される。

また、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２のドレイン端子とゲート端子の間には、ツェナーダイオードＺＤおよびダイオードＤが接続されている。具体的には、両スイッチング素子ＭＯＳ１、ＭＯＳ２のドレイン端子とコイルＬの間の第１中間端子ａ側に、ツェナーダイオードＺＤのカソードが接続され、そのアノードにはダイオードＤのアノードが接続され、また、抵抗Ｒａとゲート端子の間の第２中間端子ｂに、ダイオードＤのカソードが接続されている。また、ツェナーダイオードＺＤとして、電源電圧ＶＢよりも高いツェナー電圧Ｖｚ（例えば７０［Ｖ］）を有するものが用いられている。また、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２として、ツェナー電圧Ｖｚよりも高い耐圧性（例えば１００［Ｖ］）を有するものが用いられている。

次いで、上述した構成の負荷駆動回路１の動作について説明する。電圧レベルがＨｉの駆動信号が駆動信号発生回路１０から出力され、この駆動信号が抵抗Ｒａを介して第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２のゲートに印加され、両スイッチング素子ＭＯＳ１、ＭＯＳ２がいずれも完全にオンされたオン状態においては、バッテリーおよび基準電圧部ＧＮＤの間が導通される。それにより、バッテリーから、コイルＬ、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２、第１および第２抵抗Ｒ１、Ｒ２を経由して基準電圧部ＧＮＤに電流が通電される。このとき、ダイオードＤによって両スイッチング素子ＭＯＳ１、ＭＯＳ２のドレイン側への駆動信号の伝搬が阻止されるとともに、ツェナーダイオードＺＤによって電源電圧ＶＢのゲート側への電源電圧ＶＢの伝搬が阻止される。また、コイルＬに電流が通電されると、インジェクタが駆動されることによって燃料が噴射される。

この状態では、図２に示すように、中間端子ａの電圧Ｖａは基準電圧に応じて０［Ｖ］に近い値であり、コイルＬに通電される電流、すなわち中間端子ａに通電される電流Ｉａの大きさは、電源電圧ＶＢに応じた一定の電流値ＩＢに維持される。また、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２は互いに同じ仕様で、第１および第２スイッチング素子Ｒ１、Ｒ２の抵抗値ｒは互いに同じであることから、両スイッチング素子ＭＯＳ１、ＭＯＳ２には、電流Ｉａが分流されて電流値ＩＢ／２の電流Ｉ１、Ｉ２がそれぞれ通電される。なお、バッテリーと基準電圧部ＧＮＤの間に計２つの第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２が設けられている理由は、電流が通電されたときに発生する熱を分散させることで、スイッチング素子に過大な熱が発生するのを回避するためである。

以上のようなコイルＬの駆動状態から燃料の噴射を中止するときには、例えばタイミングｔ１において駆動信号の電圧レベルをＬｏに切り換え、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２をオフにする。このとき、コイルＬの逆起電力によって、電源電圧ＶＢよりも高いサージ電圧が発生する。このサージ電圧は、ツェナー電圧Ｖｚに達するとツェナーダイオードＺＤをブレークし、ダイオードＤを経由して両スイッチング素子ＭＯＳ１、ＭＯＳ２のゲートに印加されることによって、ツェナー電圧Ｖｚにクランプされる。抵抗Ｒａの抵抗値は前述したように大きな値に設定されているので、駆動信号発生回路１０は、サージ電圧による電流（以下「サージ電流」という）から保護される。

また、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２がオフに切り換えられたことにより、電流Ｉａの大きさは急激に低下し、タイミングｔ２においてサージ電圧がツェナー電圧Ｖｚを下回るまでの間にほぼ０［Ａ］になる。それに伴い、両スイッチング素子ＭＯＳ１、ＭＯＳ２に通電される電流Ｉ１、Ｉ２の大きさもまた、急激に低下して０［Ａ］になる。このとき、電流値がほぼ０［Ａ］になるまで、両スイッチング素子ＭＯＳ１およびＭＯＳ２に通電される電流Ｉ１、Ｉ２は、以下に説明するように相対的に同じ大きさに維持される。

第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２が互いに完全に同じ特性を有している場合、サージ電流は、第１スイッチング素子ＭＯＳ１側の経路と第２スイッチング素子ＭＯＳ２側の経路に１：１の大きさで分流される。しかし、同じ仕様のスイッチング素子を用いたとしても、実際には若干の個体差が存在する可能性が高く、その場合、両スイッチング素子ＭＯＳ１、ＭＯＳ２がいずれも完全にオンされたオン状態に移行するまでの過渡領域において、一方の経路に電流が偏って流れてしまう。例えば、第１スイッチング素子ＭＯＳ１をオン／オフするのに要するカットオフ電圧Ｖｇｓが、第２スイッチング素子ＭＯＳ２側のカットオフ電圧Ｖｇｓよりも小さい場合、ツェナー電圧Ｖｚが各ゲートに印加されると、よりオンしやすい第１スイッチング素子ＭＯＳ１がより早期にオンされる一方、第２スイッチング素子ＭＯＳ２のオンされるタイミングが遅れる。その結果、電流のより流れやすい第１スイッチング素子ＭＯＳ１側の経路にサージ電流が偏って流れ始める。

このとき、本実施形態においては、第１抵抗Ｒ１に電流が流れることによって、第１抵抗Ｒ１で電圧降下が発生する結果、第１抵抗Ｒ１と第１スイッチング素子ＭＯＳ１のソース端子との間の電圧が持ち上げられ、第１スイッチング素子ＭＯＳ１のゲート端子およびソース端子間の実際の電圧（以下「ゲート電圧」という）Ｖｇが低下する。それにより、第１スイッチング素子ＭＯＳ１側の経路に電流が流れにくくなる。このように第１スイッチング素子ＭＯＳ１で電流の通電が滞っている間に第２スイッチング素子ＭＯＳ２側のゲート電圧Ｖｇが上昇し、第２スイッチング素子ＭＯＳ２でも電流の通電が開始される。

一方、第２スイッチング素子ＭＯＳ２側により大きな電流が流れようとしても、第１スイッチング素子ＭＯＳ１側と同様に、第２抵抗Ｒ２によって第２スイッチング素子ＭＯＳ２のゲート電圧Ｖｇが低下し、電流が通電されにくくなる。以上のように、過渡領域においては、第１および第２抵抗Ｒ１、Ｒ２によって、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２間のカットオフ電圧Ｖｇｓの差異Ｖｇｓ（ｄｉｆ）が吸収され、両スイッチング素子ＭＯＳ１、ＭＯＳ２に通電される電流Ｉ１、Ｉ２の大きさが互いに同じになるようにフィードバックが働く。

また、上述した場合とは逆に第２スイッチング素子ＭＯＳ２のカットオフ電圧Ｖｇｓが第１スイッチング素子ＭＯＳ１側よりも小さく、第２スイッチング素子ＭＯＳ２に先に通電が開始された場合でも、過渡領域においては、第２抵抗Ｒ２によって第２スイッチング素子ＭＯＳ２のゲート電圧Ｖｇが低下することによって、両スイッチング素子ＭＯＳ１、ＭＯＳ２に同じ大きさの電流が流れるようにフィードバックが働く。また、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２がオン状態に移行した後においても、第１および第２抵抗Ｒ１、Ｒ２の抵抗値ｒは同じであることから、双方の経路には電流Ｉａが１：１に分流されて互いに同じ大きさの電流Ｉ１、Ｉ２が流れる。

また、第１および第２抵抗Ｒ１、Ｒ２に電流が通電されたときの損失をなるべく小さくするためには、第１および第２抵抗Ｒ１、Ｒ２として、より小さな抵抗値ｒを有するものを用いることが望ましい。抵抗値ｒは、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２間のカットオフ電圧Ｖｇｓの差異Ｖｇｓ（ｄｉｆ）および電流Ｉａに応じ、次式（１）に基づいて算出される。
ｒ ＝ Ｖｇｓ（ｄｉｆ）／Ｉａ ・・・ （１）

例えば、第１スイッチング素子ＭＯＳ１のカットオフ電圧Ｖｇｓが第２スイッチング素子ＭＯＳ２側よりも小さく、その差異Ｖｇｓ（ｄｉｆ）が０．２［Ｖ］で、過渡領域において、第１スイッチング素子ＭＯＳ１が先にオンされてサージ電流として２［Ａ］の電流Ｉａが流れる場合を考える。この場合、第１スイッチング素子ＭＯＳ１の電流Ｉ１もまた２［Ａ］である。このような状態から、カットオフ電圧Ｖｇｓの差異を吸収するためには、少なくとも、第１スイッチング素子ＭＯＳ１のゲート電圧Ｖｇをカットオフ電圧Ｖｇｓの差異Ｖｇｓ（ｄｉｆ）である０．２［Ｖ］だけ低下させる必要がある。すなわち、第１抵抗Ｒ１で０．２［Ｖ］の電圧降下を発生させる必要がある。したがって、上記の式（１）から、カットオフ電圧Ｖｇｓの差異Ｖｇｓ（ｄｉｆ）を電流Ｉａで除することによって、第１抵抗Ｒ１の抵抗値ｒは、カットオフ電圧Ｖｇｓの差異Ｖｇｓ（ｄｉｆ）を吸収するのに必要な最小の抵抗値である０．１［Ω］に決定される。第２抵抗Ｒ２の抵抗値ｒも同じ０．１［Ω］に決定される。

また、両スイッチング素子ＭＯＳ１、ＭＯＳ２では、タイミングｔ１〜ｔ２にかけてサージ電圧およびサージ電流が生じるのに伴ってエネルギー（電力）が消費される。エネルギーは電圧と電流の積で表され、また、前述した回路構成から、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２の電圧は同じであり、さらに両スイッチング素子ＭＯＳ１、ＭＯＳ２には、前述した過渡領域を含めて相対的に同じ大きさの電流が通電される。したがって、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２では同じ大きさのエネルギーが消費される。例えば、タイミングｔ１において両スイッチング素子ＭＯＳ１、ＭＯＳ２で消費されたエネルギーの合計がＥ［Ｗ］のときには、両スイッチング素子ＭＯＳ１、ＭＯＳ２ではそれぞれＥ／２［Ｗ］のエネルギーが消費される。また、タイミングｔ１〜ｔ２にかけて電流が減衰するのに伴って、両スイッチング素子ＭＯＳ１、ＭＯＳ２で消費されるエネルギーもまた、減衰する。

また、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２では、消費されるエネルギーに対応した熱が発生する。上述したように、電流Ｉ１および電流Ｉ２は相対的に同じ大きさに維持されるので、両スイッチング素子ＭＯＳ１、ＭＯＳ２で発生する熱量もまた、両スイッチング素子ＭＯＳ１、ＭＯＳ２間で平準化され、一方に偏ることなく相対的に同じ大きさに維持される。また、タイミングｔ１〜ｔ２において、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２でそれぞれ消費されるエネルギーの総量に対応し、両スイッチング素子ＭＯＳ１、ＭＯＳ２でそれぞれ発生する熱の総量もまた、ほぼ均等になる。

また、サージ電圧が次第に減衰し、タイミングｔ２でツェナー電圧Ｖｚを下回ると、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２はいずれもオフされる。また、タイミングｔ３においてサージ電圧が消失すると、中間端子ａの電圧Ｖａは、電源電圧ＶＢで安定する。

そして、タイミングｔ４において、燃料を噴射するために駆動信号が再度、Ｈｉに切り換えられると、両スイッチング素子ＭＯＳ１、ＭＯＳ２はいずれもオンされ、バッテリーと基準電圧部ＧＮＤとの間が導通される。それに伴って、電流Ｉａの大きさが電流値ＩＢまで急激に上昇するとともに、両スイッチング素子ＭＯＳ１、ＭＯＳ２の電流Ｉ１、Ｉ２の大きさも、電流値ＩＢ／２まで上昇する。また、バッテリーと基準電圧部ＧＮＤとの間が導通されたことにより、電圧Ｖａはほぼ０［Ｖ］に低下する。そして、タイミングｔ５において駆動信号が再びＬｏに切り換えられたときには、上述したタイミングｔ１〜ｔ３と同様に、サージ電流が、第１スイッチング素子ＭＯＳ１側の経路、および第２スイッチング素子ＭＯＳ２側の経路に１：１の大きさで分流され、両スイッチング素子ＭＯＳ１、ＭＯＳ２の間で発熱量が平準化される。

以上のように、本実施形態に係る負荷駆動回路１によれば、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２をオフした直後に発生するサージ電圧で両スイッチング素子ＭＯＳ１、ＭＯＳ２が完全にオンされるまでの過渡領域において、個体差に起因して両スイッチング素子ＭＯＳ１、ＭＯＳ２の一方に先に通電が開始されたとしても、カットオフ電圧Ｖｇｓの差異Ｖｇｓ（ｄｉｆ）が第１および第２抵抗Ｒ１、Ｒ２によって即座に吸収され、両スイッチング素子ＭＯＳ１、ＭＯＳ２の他方への通電が迅速に開始される。このように、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２に通電される電流の大きさが互いに等しくなるようにフィードバックが働くので、両スイッチング素子ＭＯＳ１、ＭＯＳ２のいずれかにサージ電流が偏って流れるのを防止でき、過大な熱の発生が回避される。その結果、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２間で発熱量が平準化され、熱による不具合が両スイッチング素子ＭＯＳ１、ＭＯＳ２に生じるのを防止できるので、コイルＬを適切に駆動することができる。

また、互いに同じ仕様の第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２が用いられるとともに、互いに同じ抵抗値ｒの第１および第２の抵抗Ｒ１、Ｒ２が用いられるので、サージ電流は第１スイッチング素子ＭＯＳ１側の経路と第２スイッチング素子ＭＯＳ２側の経路に１：１の大きさで分流される。したがって、サージ電流が通電されたときの発熱を、両スイッチング素子ＭＯＳ１、ＭＯＳ２にほぼ均等に分散させることができるので、熱による不具合の発生をより確実に回避することができる。

また、第１および第２抵抗Ｒ１、Ｒ２の抵抗値ｒは、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２間のカットオフ電圧の差異Ｖｇｓ（ｄｉｆ）に応じて、実際のゲート電圧Ｖｇの差異を吸収することのできる最小の値に設定される。したがって、第１および第２抵抗Ｒ２での損失を最小限に抑制しながら、コイルＬを適切に駆動することができる。

図３は、上述した実施形態に係る負荷駆動回路１の第１変形例を示している。以下、第１の変形例に係る負荷駆動回路２について、実施形態の負荷駆動回路１と共通する構成には同じ符号を付し、負荷駆動回路１との差異を中心として説明する。

負荷駆動回路２では、互いに並列に接続された３つの第１〜第３スイッチング素子ＭＯＳ１〜ＭＯＳ３が設けられている。第３スイッチング素子ＭＯＳ３のゲート端子（制御端子）には、ダイオードＤのアノードが接続され、駆動信号発生回路１０から駆動信号が入力される。また、ドレイン端子（入力端子）には、コイルＬの他方の端子およびツェナーダイオードＺＤのカソードが接続されている。また、ソース端子（出力端子）には、第３抵抗Ｒ３の一方の端子が接続されており、第３抵抗Ｒ３の他方の端子は基準電圧部ＧＮＤに接地されている。また、第３スイッチング素子ＭＯＳ３は、第１および第２スイッチング素子ＭＯＳ１、ＭＯＳ２と同じ仕様のものであり、第３抵抗Ｒ３は、第１および第２抵抗Ｒ１、Ｒ２と同じ抵抗値ｒを有している。他の構成は、前述した実施形態に係る負荷駆動回路１と同様である。

以上の構成の負荷駆動回路２では、電流Ｉａは、第１〜第３スイッチング素子ＭＯＳ１〜ＭＯＳ３の３つの経路に分流され、その際、第１〜第３スイッチング素子ＭＯＳ１〜ＭＯＳ３には電流Ｉ１〜Ｉ３がそれぞれ通電される。また、第１〜第３スイッチング素子ＭＯＳ１〜ＭＯＳ３がオフされたときには、第１〜第３スイッチング素子ＭＯＳ１〜ＭＯＳ３にカットオフ電圧Ｖｇｓの差異Ｖｇｓ（ｄｉｆ）が存在する場合でも、前述した負荷駆動回路１と同様に、第１〜第３抵抗Ｒ１〜Ｒ３によって差異Ｖｇｓ（ｄｉｆ）が吸収される。したがって、第１〜第３スイッチング素子ＭＯＳ１〜ＭＯＳ３には、過渡領域を含めて、電流値がＩａ／３で、相対的に同じ大きさの電流Ｉ１〜Ｉ３がそれぞれ通電される。

以上のように、負荷駆動回路２によれば、第１〜第３スイッチング素子ＭＯＳ１〜ＭＯＳ３の間で発熱量を平準化することができ、且つ、負荷駆動回路１の場合よりも小さな電流Ｉ１〜Ｉ３が第１〜第３スイッチング素子ＭＯＳ１〜ＭＯＳ３に通電されるので、熱による不具合の発生をより確実に回避することができる。

図４は、上述した実施形態に係る負荷駆動回路１の第２変形例を示している。以下、第２の変形例に係る負荷駆動回路３について、実施形態の負荷駆動回路１と共通する構成には同じ符号を付し、負荷駆動回路１との差異を中心として説明する。

負荷駆動回路３の第１スイッチング素子Ｔｒ１は、実施形態のパワーＭＯＳＦＥＴで構成された第１スイッチング素子ＭＯＳ１に代えて設けられており、ｎｐｎ型のバイポーラトランジスタで構成されている。また、本変形例ではダイオードＤが省略されており、第１スイッチング素子Ｔｒ１のベース（制御端子）には、ツェナーダイオードＺＤのアノードが接続されている。また、第１スイッチング素子Ｔｒ１のベースには、駆動信号発生回路１０から駆動信号が入力される。また、コレクタ（入力端子）にはコイルＬの他方の端子、およびツェナーダイオードＺＤのカソードが接続され、エミッタ（出力端子）には第１抵抗Ｒ１が接続されている。

また、第２スイッチング素子Ｔｒ２は、第２スイッチング素子ＭＯＳ２に代えて設けられており、この第２スイッチング素子Ｔｒ２もまた、ｎｐｎ型のバイポーラトランジスタで構成されている。第２スイッチング素子Ｔｒ２のベース（制御端子）には、ツェナーダイオードＺＤのカソードが接続され、駆動信号発生回路１０から駆動信号が入力される。また、第２スイッチング素子Ｔｒ２のコレクタ（入力端子）にはコイルＬの他方の端子、およびツェナーダイオードＺＤのカソードが接続され、エミッタ（出力端子）には第２抵抗Ｒ２が接続されている。他の構成は実施形態に係る負荷駆動回路１と同様である。

本変形例に係る負荷駆動回路３においても、実施形態と同様に、駆動信号をＬｏに切り換えて両スイッチング素子Ｔｒ１、Ｔｒ２がオフされたときから、ツェナーダイオードＺＤを経由するサージ電流によって完全にオンされるまでの過渡領域において、両スイッチング素子Ｔｒ１、Ｔｒ２のコレクタおよびエミッタ間に通電される電流の相対的な大きさが同じになるように、ベースおよびエミッタ間の電圧にフィードバックが働く。したがって、実施形態に係る負荷駆動回路１と同様に、第１および第２スイッチング素子Ｔｒ１、Ｔｒ２間で発熱量を平準化でき、これらに熱による不具合が発生するのを防止できるので、コイルＬを適切に駆動することができる。

なお、上述した実施形態および変形例では、複数のスイッチング素子として、２つまたは３つのスイッチング素子を用いているが、これに限定されることなく、例えば、電源の電圧がより高い場合やスイッチング素子の仕様に応じて、任意の数のスイッチング素子および抵抗を用い、各スイッチング素子での発熱量をより低減するようにしてもよい。その他、本発明の趣旨の範囲内で、細部の構成を適宜、変更することが可能である。

１〜３ 負荷駆動回路
１０ 駆動信号発生回路（信号出力部）
ＧＮＤ 基準電圧部
ＭＯＳ１〜ＭＯＳ３ 第１〜第３スイッチング素子
Ｔｒ１、Ｔｒ２ 第１、第２スイッチング素子
Ｒ１〜Ｒ３ 第１〜第３抵抗
ｒ 抵抗値
Ｌ コイル（負荷）
ＺＤ ツェナーダイオード
ＶＢ 電源電圧
Ｖｚ ツェナー電圧
Ｖｇ ゲート電圧（制御端子と出力端子との間の電圧）
Ｖｇｓ カットオフ電圧（所定の電圧）
Ｖｇｓ（ｄｉｆ） カットオフ電圧の差異

Claims (4)

1. 電源と当該電源の電圧（ＶＢ）よりも低い基準電圧を有する基準電圧部（ＧＮＤ）とを導通させることにより、前記電源と前記基準電圧部との間に設けられた誘導性を有する負荷（Ｌ）を駆動するための負荷駆動回路（１〜３）であって、
   前記負荷と前記基準電圧部の間に配置されるとともに互いに並列に接続され、前記負荷に接続された入力端子、出力端子および制御端子をそれぞれ有し、前記制御端子と前記出力端子との間の電圧（Ｖｇ）が所定の電圧（Ｖｇｓ）を超えたときにオンされることによって、前記入力端子および前記出力端子の間がそれぞれ導通される複数のスイッチング素子（ＭＯＳ１〜ＭＯＳ３、Ｔｒ１、Ｔｒ２）と、
   前記電源の電圧よりも高いツェナー電圧（Ｖｚ）を有し、前記複数のスイッチング素子の前記入力端子側にカソードが、前記制御端子側にアノードがそれぞれ接続されたツェナーダイオード（ＺＤ）と、
   前記複数のスイッチング素子よりも前記基準電圧部側において、当該複数のスイッチング素子にそれぞれ直列に接続された複数の抵抗（Ｒ１〜Ｒ３）と、
   前記複数のスイッチング素子の前記制御端子に、当該複数のスイッチング素子をオン／オフするための駆動信号を出力する信号出力部（１０）と、
   を備え、
   当該信号出力部により前記複数のスイッチング素子がオフされるのに伴って前記負荷の逆起電力により発生する電圧が、前記ツェナーダイオードを経由して前記複数のスイッチング素子の前記制御端子に印加されたときに、前記複数のスイッチング素子間の前記所定の電圧の差異（Ｖｇｓ（ｄｉｆ））を吸収するように、前記複数の抵抗の抵抗値（ｒ）がそれぞれ設定されていることを特徴とする負荷駆動回路。
2. 前記複数のスイッチング素子は互いに同じ仕様、且つ前記複数の抵抗の抵抗値は互いに同じであることを特徴とする請求項１に記載の負荷駆動回路。
3. 前記誘導性負荷と前記基準電圧部の間には、互いに並列に接続された２つのスイッチング素子（ＭＯＳ１、ＭＯＳ２、Ｔｒ１、Ｔｒ２）、および当該２つのスイッチング素子にそれぞれ直列に接続された２つの抵抗（Ｒ１、Ｒ２）が、前記複数のスイッチング素子および前記複数の抵抗として配置されていることを特徴とする請求項１または２に記載の負荷駆動回路。
4. 前記２つの抵抗の抵抗値は、前記負荷の逆起電力により発生する電圧が前記２つのスイッチング素子の前記制御端子に印加されたときに、当該２つのスイッチング素子間の前記所定の電圧の差異を、前記２つのスイッチング素子のうちの先にオンされたスイッチング素子に通電される電流の大きさで除することによって、算出されることを特徴とする請求項３に記載の負荷駆動回路。

Images