JP2008029059A - 半導体装置の駆動回路 - Google Patents

Abstract

【課題】半導体装置の駆動回路において、ターンオン時のＥＭＩノイズ耐性を高く保ちながら、スイッチング損失を小さく抑える。
【解決手段】ＩＧＢＴのゲート端子２に、第１の電流Ｉ_１を供給する第１の駆動回路６、第２の電流Ｉ_２を供給する第２の駆動回路７、ゲート端子２の電圧値を検知する電圧モニター８が接続されている。ゲート端子２の電圧値が、ＩＧＢＴの閾値電圧Ｖ_１よりも低い間は、第１の駆動回路６のみが、ゲート端子２に第１の電流Ｉ_１を供給する。ゲート端子２の電圧値がＶ_１に達すると、Ｉ_１に加えてＩ_２をゲート端子２に供給する。これにより、ターンオン時のコレクタ−エミッタ間の電流の電流変化率ｄｉ／ｄｔが小さく抑えられ、かつ、ゲート端子２の電圧値が一定となるミラー領域の期間を短くできる。従って、ターンオン時のＥＭＩノイズ耐性を高く保ちながら、スイッチング損失を小さく抑えることができる。
【選択図】図１

Description

本発明は半導体装置の駆動回路に関し、特に、パワー半導体素子等のターンオン時の電力損失を小さくするための駆動回路に関するものである。

パワー半導体素子として、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）が広く用いられている。ＩＧＢＴはゲート端子、エミッタ端子およびコレクタ端子を有し、ゲート端子には、ＩＧＢＴをターンオンさせるための駆動回路が接続されている。ＩＧＢＴをターンオンさせる際には、駆動回路からゲート端子に電流が流れる。そして、ゲート端子の電圧値が所定値以上になると、コレクタ端子−エミッタ端子間に電流が流れる。

ＩＧＢＴの駆動回路として、定電圧駆動回路を用いた例を図９（ａ）に示す。また、図９（ａ）のＩＧＢＴゲート電圧、ＩＧＢＴゲート電流のタイミングチャートを図９（ｂ）に示す。図９（ｂ）に示すように、ＩＧＢＴゲート電圧には、ミラー領域と呼ばれる電圧が一定となる期間が存在する。この期間の長さは、ＩＧＢＴのコレクタ−ゲート間、ゲート−エミッタ間、コレクタ−エミッタ間の各容量により決まる。

ＩＧＢＴの駆動回路として、定電流駆動回路を用いた例を図１０（ａ）に示す。また、図１０（ａ）のＩＧＢＴゲート電流、ＩＧＢＴコレクタ−エミッタ間電圧、ＩＧＢＴコレクタ電流のタイミングチャートを図１０（ｂ）に示す。図１０（ｂ）に示すように、ＩＧＢＴがターンオンし、ＩＧＢＴコレクタ電流が立ち上がった後に、ＥＭＩ（Electromagnetic Interference）ノイズが発生することがある（例えば、特許文献１参照）。従来は、このＥＭＩノイズの発生を抑制するため、ＩＧＢＴのゲート端子と駆動回路との間にゲート抵抗を設け、この抵抗値を大きくしていた。

特開平６−９７４３９号公報

ＩＧＢＴの駆動回路として図９（ａ）に示した定電圧駆動回路を用いた場合、ＥＭＩノイズの発生を防止するためにゲート抵抗の抵抗値を大きくすると、上述したミラー領域の期間が長くなり、ターンオン時のスイッチング損失が大きくなるという問題があった。また、図１０（ａ）に示した定電流駆動回路を用いた場合は、ゲート端子に一定の電流を流すことができるため、図９（ａ）の回路を用いた場合と比較すると、ミラー領域の期間を短くすることが可能である。しかし、一定以上の電流を流すとＩＧＢＴコレクタ電流の電流変化率（di/dt）が大きくなるためＥＭＩノイズ耐性が劣化する。このため、ＥＭＩノイズ耐性を考慮すると、一定量以上の損失低減は実現できないという問題があった。

本発明は上記課題を解決するためになされたもので、半導体装置の駆動回路において、ターンオン時のＥＭＩノイズ耐性を高く保ちながら、スイッチング損失を小さく抑えることを目的とする。

本発明に係る半導体装置の駆動回路は、入力端子、当該入力端子に接続された第１の端子および第２の端子を有し、前記入力端子の電圧値が第１の電圧以上のとき、前記第１の端子と前記第２の端子との間に電流が流れる第１の素子の前記入力端子に接続され、前記入力端子に第１の電流を供給する第１の駆動回路と、前記第１の駆動回路と前記入力端子との間に接続され、前記入力端子に第２の電流を供給する第２の駆動回路と、前記入力端子および前記第２の駆動回路に接続され、前記入力端子の電圧値を検知する電圧モニターとを有し、前記第１の駆動回路から前記入力端子に前記第１の電流が供給されて前記入力端子の電圧値が上昇し、前記電圧モニターにより検知される前記入力端子の電圧値が前記第１の電圧未満である第１の期間は、前記第１の駆動回路のみが前記入力端子に前記第１の電流を供給し、前記第１の期間の終了後、前記電圧モニターにより検知される前記入力端子の電圧値が前記第１の電圧以上となり、かつ前記第１の電圧よりも高い第２の電圧未満である第２の期間は、前記第１の駆動回路が前記入力端子に前記第１の電流を供給し、前記第２の駆動回路が前記入力端子に前記第２の電流を供給し、前記第２の期間の終了後、前記電圧モニターにより検知される前記入力端子の電圧値が前記第２の電圧に到達すると、前記第１の駆動回路および前記第２の駆動回路から前記入力端子への電流の供給を停止することを特徴とする。本発明のその他の特徴については、以下において詳細に説明する。

本発明によれば、半導体装置の駆動回路において、ターンオン時のＥＭＩノイズ耐性を高く保ちながら、スイッチング損失を小さく抑えることができる。

以下、図面を参照しながら本発明の実施の形態について説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。

実施の形態１．
本実施の形態１に係る半導体装置の駆動回路を図１に示す。ここでは、絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor；以下、「ＩＧＢＴ」という）を駆動するための駆動回路の例について説明する。

図１に示すように、駆動回路により駆動される第１の素子として、ＩＧＢＴ１が配置されている。ＩＧＢＴ１は入力端子としてのゲート端子２、この端子に接続された第１の端子（コレクタ端子）３および第２の端子（エミッタ端子）４を有している。ＩＧＢＴ１は、ゲート端子２の電圧値が閾値電圧（第１の電圧）Ｖ_１以上であるとき、第１の端子３と第２の端子４との間に電流が流れる素子である。ＩＧＢＴ１と並列に、ダイオード５が接続されている。ダイオード５のアノードは、第２の端子４に接続され、ダイオード５のカソードは、第１の端子３に接続されている。

ＩＧＢＴ１のゲート端子２には、ゲート端子２に所定の定電流（第１の電流Ｉ_１）を供給する第１の駆動回路６が接続されている。この第１の駆動回路６は、一定の電流を供給できる定電流回路である。第１の駆動回路６とゲート端子２との間には、ゲート端子２に所定の定電流（第２の電流Ｉ_２）を供給する第２の駆動回路７が接続されている。この第２の駆動回路７は、第１の駆動回路６と同様に、一定の電流を供給できる定電流回路である。ゲート端子２、第１の駆動回路６および第２の駆動回路７には、ゲート端子２の電圧値を検知するための電圧モニター８が接続されている。電圧モニター８は、論理素子９、１０を介して、インテリジェントパワーモジュール（以下、「ＩＰＭ」という）の入出力部１１に接続されている。さらに論理素子１０は、第２の駆動回路７に接続されている。

次に、図１の駆動回路の動作について説明する。図１のＩＧＢＴ１のゲート電圧、ゲート電流、コレクタ電流、コレクタ−エミッタ間電圧のタイミングチャートを、図２に示す。図２に示すように、ＩＧＢＴ１のゲート電圧値の立ち上がり開始時を起点として、順に第１の期間Ｔ_１、第２の期間Ｔ_２、第３の期間Ｔ_３が存在する。以下、各期間の駆動回路およびＩＧＢＴの動作について説明する。

まず、第１の期間Ｔ_１の動作について説明する。第１の期間Ｔ_１開始後、第１の駆動回路６が、ＩＧＢＴ１のゲート端子２に、一定の第１の電流（Ｉ_１）を供給する。すると、時間の経過とともにゲート端子２の電圧値が上昇する。この電圧値は、電圧モニター８により検知される。第１の期間Ｔ_１では、電圧モニター８により検知されるゲート端子２の電圧値は第１の電圧（Ｖ_１）未満であり、この期間では、第１の駆動回路６のみがゲート端子２に一定電流（第１の電流Ｉ_１）を供給する。そして、ＩＧＢＴ１のゲート−コレクタ間、およびゲート−エミッタ間が充電される。

次に、第２の期間Ｔ_２の動作について説明する。第１の期間Ｔ_１の終了後、ゲート端子２の電圧値はＶ_１に到達する。ゲート端子２には、第１の駆動回路６から供給される第１の電流Ｉ_１に加えて、第２の駆動回路７から第２の電流Ｉ_２が供給される。第２の期間Ｔ_２の初期段階Ｔ_２ａでは、ゲート−コレクタ間の容量が増加する。このため、ＩＧＢＴ１のゲート電圧は、この段階では、ほぼ一定の値であり殆んど上昇しない。すなわち、第２の期間Ｔ_２の初期段階には、ゲート端子２の電圧値がＶ_１で一定の値となる電圧値一定期間（ミラー領域）Ｔ_２ａが存在する。

さらに、第２の期間Ｔ_２において、ゲート−コレクタ間、およびゲート−エミッタ間が充電されると、電圧値一定期間Ｔ_２ａに引き続き、ゲート端子２の電圧値が上昇する電圧値上昇期間Ｔ_２ｂに移行する。そしてこの期間では、ゲート端子２の電圧値は、第１の電圧Ｖ_１よりも高い第２の電圧Ｖ_２の近傍まで上昇する。

すなわち、第２の期間Ｔ_２では、電圧モニター８により検知されるゲート端子２の電圧値は第１の電圧Ｖ_１以上、かつ第２の電圧Ｖ_２未満である。この期間では、第１の駆動回路６がゲート端子２に第１の電流Ｉ_１を供給し、これに加えて、第２の駆動回路７（定電流回路）が、ゲート端子２に第２の電流Ｉ_２を供給する。

次に、電圧モニター８により検知されるゲート端子２の電圧値が第２の電圧Ｖ_２に到達すると、第２の期間Ｔ_２が終了し、引き続き第３の期間Ｔ_３に移行する。この期間に移行すると、第１の駆動回路６および第２の駆動回路７は、ゲート端子２への電流の供給を停止する。

以上説明したように、本実施の形態１に係る駆動回路は、ゲート端子２に接続される第１の駆動回路６および第２の駆動回路７を設け、これらの駆動回路として、定電流回路を用いるようにしたものである。そして、ＩＧＢＴ１の立ち上がり電圧を電圧モニター８により検知し、ＩＧＢＴ１のゲート端子２の電圧値が第１の電圧Ｖ_１未満のときは、第１の駆動回路６のみによりゲート端子２に第１の電流Ｉ_１を供給する。さらに、ゲート端子２の電圧値が第１の電圧Ｖ_１に達すると、第１の駆動回路６が第１の電流Ｉ_１を供給するのに加えて、第２の駆動回路７が第２の電流Ｉ_２を供給するようにした。

上記構成とすることにより、ゲート端子２に電流を供給する初期段階では、従来技術と同様にゲート端子２に供給する電流を小さく抑えられるので、図２に示すように、ＩＧＢＴのコレクタ電流の傾き１２を小さくすることができる。これにより、ＩＧＢＴコレクタ電流の電流変化率（di/dt）を小さく抑え、ＥＭＩノイズ耐性を高く保つことができる。

さらに、ゲート端子２の電圧値がＶ_１に到達した後は、第１の駆動回路６から供給される電流に加えて第２の駆動回路７からゲート端子２に電流を供給するようにしたので、ゲート−コレクタ間、およびゲート−エミッタ間の充電時間を従来技術と比較して短くできる。これにより、図２に示すように、ＩＧＢＴコレクタ−エミッタ間の電圧の傾き１３が大きくなり、ゲート端子２の電圧値が一定の値となるミラー領域の期間を短くすることができる。従って、ＩＧＢＴ１のターンオン時のスイッチング損失を小さく抑えることができる。

本実施の形態１によれば、半導体装置のターンオン時のＥＭＩノイズ耐性を高く保ちながら、スイッチング損失を小さく抑えることができる。

実施の形態２．
本実施の形態２に係る半導体装置の駆動回路を図３に示す。ここでは、実施の形態１と異なる点を中心に説明する。本実施の形態２では、第１の駆動回路６および第２の駆動回路７にＩＧＢＴ１４が接続され、ＩＧＢＴ１４にはダイオード５が接続されている。ＩＧＢＴ１４とダイオード５は、同一チップ上に設けられた構成（ＩＧＢＴとダイオードのマルチチップ）とする。

すなわち、本実施の形態２では、ＩＧＢＴ１４が第１の端子３および第２の端子４を有し、第１の端子３と第２端子４との間にはダイオード５が接続され、このＩＧＢＴ１４およびダイオード５は、同一のチップ１５に設けられた構成とした。このチップは、ＲＣ（Reverse-Condutive）−ＩＧＢＴ、すなわち逆導通型のＩＧＢＴである。その他の構成については、実施の形態１と同様である。

上記構成とすることにより、ＩＧＢＴとダイオードを別々のチップに設ける場合と比較して、半導体モジュールを安価に作製できる。従って、本実施の形態２によれば、実施の形態１で得られる効果に加えて、半導体モジュールの製造コストを低減させることができる。

実施の形態３．
本実施の形態３に係る半導体装置の駆動回路を図４に示す。ここでは、実施の形態１と異なる点を中心に説明する。実施の形態１では、駆動回路により駆動される第１の素子としてＩＧＢＴ１が配置されるようにした（図１参照）。これに対して本実施の形態３では、図４に示すように、第１の素子としてバイポーラトランジスタ１６が配置されるようにした。

バイポーラトランジスタ１６は、入力端子としてのベース端子１７、これに接続された第１の端子（コレクタ端子）１８および第２の端子（エミッタ端子）１９を有している。バイポーラトランジスタ１６には、ダイオード５が接続されている。ダイオード５のアノードにはエミッタ端子１９が接続され、ダイオード５のカソードにはコレクタ端子１８が接続されている。その他の構成については、実施の形態１と同様である。

第１の素子としてバイポーラトランジスタを配置した場合、ＩＧＢＴを配置した場合と比較して、高温使用時のスイッチング損失を効果的に低減できる。また、バイポーラトランジスタの製造工程は、ＩＧＢＴの製造工程よりも単純であるため、半導体モジュールの製造コストを低減できる。

本実施の形態３によれば、実施の形態１の効果に加えて、高温使用時のスイッチング損失を効果的に低減し、半導体モジュールの製造コストを低減させることができる。

実施の形態４．
本実施の形態４に係る半導体装置の駆動回路を図５に示す。ここでは、実施の形態１と異なる点を中心に説明する。実施の形態１では、駆動回路により駆動される第１の素子としてＩＧＢＴが配置されるようにした（図１参照）。これに対して本実施の形態４では、図５に示すように、第１の素子として金属酸化膜半導体を用いた電界効果トランジスタ（ＭＯＳトランジスタ）２０が配置されるようにした。ここでは、Ｐ型のＭＯＳトランジスタ（以下、「ＰＭＯＳトランジスタ」という）を用いた例を示す。

ＭＯＳトランジスタ２０は、入力端子としてのゲート端子２１、これに接続された第１の端子（ソース端子）２２および第２の端子（ドレイン端子）２３を有している。ＭＯＳトランジスタ２０には、ダイオード５が接続されている。ダイオード５のアノードにはドレイン端子２３が接続され、ダイオード５のカソードにはソース端子２２が接続されている。なお、図５ではＰＭＯＳトランジスタである例を示したが、Ｎ型のＮＭＯＳトランジスタ（以下、「ＮＭＯＳトランジスタ」という）であっても同様の効果を奏する。その他の構成については、実施の形態１と同様である。

第１の素子としてＭＯＳトランジスタを用いた場合、ＩＧＢＴを用いた場合と比較してターンオンする際の第１の端子−第２の端子間の電圧値（この場合は、ソース・ドレイン間のオン電圧Ｖｄｓ（ＯＮ））を小さくすることができる。これにより、実施の形態１と比較して、ターンオン時の電力損失を小さくすることができる。

本実施の形態４によれば、実施の形態１で得られる効果に加えて、ターンオン時の電力損失をさらに小さくすることができる。

実施の形態５．
本実施の形態５に係る半導体装置の駆動回路を図６に示す。ここでは、実施の形態１と異なる点を中心に説明する。図６に示すように、第２の駆動回路として定電流回路２４が用いられ、この定電流回路２４は、ゲート端子２に第２の電流Ｉ_２を供給するための出力トランジスタ２５を有している。そして、この出力トランジスタ２５としてバイポーラトランジスタが用いられている。その他の構成については、実施の形態１と同様である。

上記構成とすることにより、駆動対象のＩＧＢＴのゲート容量が大きい場合や、駆動対象の素子の定格電流値が大きい場合であっても、ゲート端子２（入力端子）に大電流を供給することができる。また、バイポーラトランジスタを半導体チップ上に形成する際、ＭＯＳトランジスタを形成する場合と比較して、所定電流を流すための面積を小さくできる。これにより、駆動回路を構成する半導体チップのチップサイズを小さくでき、半導体モジュールの製造コストを低減させることができる。

本実施の形態５によれば、実施の形態１で得られる効果に加えて、駆動対象となる素子の入力端子に大電流を供給することができる。また、半導体モジュールの製造コストを低減させることができる。

実施の形態６．
本実施の形態６に係る半導体装置の駆動回路を図７に示す。ここでは、実施の形態１と異なる点を中心に説明する。図７に示すように、第２の駆動回路として定電流回路２６が用いられ、この定電流回路２６は、ゲート端子２に第２の電流Ｉ_２を供給するための出力トランジスタ２７を有している。そして、この出力トランジスタ２７は、金属酸化膜半導体を用いた電界効果トランジスタ（ＭＯＳトランジスタ）である。ここでは、ＰＭＯＳトランジスタを用いた例を示したが、ＮＭＯＳトランジスタを用いても良い。その他の構成については、実施の形態１と同様である。

上記構成とすることにより、第２の駆動回路から第１の素子に供給される電流のドライブ損失を低減できる。従って、本実施の形態６によれば、実施の形態１で得られる効果に加えて、駆動回路のドライブ損失を低減することができる。

実施の形態７．
本実施の形態７に係る半導体装置の駆動回路を図８に示す。ここでは、実施の形態１〜６と異なる点を中心に説明する。実施の形態１で示したＩＧＢＴは、制御回路（図示しない）により制御され、この制御回路は、制御回路チップ（制御ＩＣ）に搭載されている。本実施の形態７では、第２の駆動回路（出力トランジスタ）が、この制御回路チップに内蔵された構成とする。

例えば、図８（ａ）に示すように、温度モニター２８およびその周辺回路部品２９が同一の半導体モジュール内に設けられ、温度モニター２８が制御回路チップ３０に接続されていると仮定する。このような半導体モジュールにおいて、本実施の形態７では、図８（ｂ）に示すように、温度モニター２８およびその周辺回路部品２９が、制御回路チップ３０に内蔵された構成とする。この場合、制御回路チップ３０本体が温度モニターとなる。その他の構成については、実施の形態１〜６と同様である。

上記構成とすることにより、高温使用時のスイッチング損失を小さく抑えることができる。また、電子部品点数を削減でき、手直しする対象が少なくなる。このため、部品全体としての不良率を低減させ、加工時間を短縮できる。従って、高温使用時のスイッチング損失を小さく抑え、半導体モジュールの製造コストを低減できる。

本実施の形態７によれば、実施の形態１〜６で得られる効果に加えて、高温使用時のスイッチング損失を小さく抑え、半導体モジュールの製造コストを低減できる。

実施の形態１に係る半導体装置の駆動回路を示す図である。 実施の形態１に係る半導体装置の駆動回路のタイミングチャートである。 実施の形態２に係る半導体装置の駆動回路を示す図である。 実施の形態３に係る半導体装置の駆動回路を示す図である。 実施の形態４に係る半導体装置の駆動回路を示す図である。 実施の形態５に係る半導体装置の駆動回路を示す図である。 実施の形態６に係る半導体装置の駆動回路を示す図である。 実施の形態７に係る半導体装置の駆動回路を示す図である。 従来の半導体装置の駆動回路を示す図である。 従来の半導体装置の駆動回路を示す図である。

符号の説明

１ ＩＧＢＴ、２ ゲート端子、３ 第１の端子（コレクタ端子）、４ 第２の端子（エミッタ端子）、５ ダイオード、６ 第１の駆動回路、７ 第２の駆動回路、８ 電圧モニター、９、１０ 論理素子、１１ ＩＰＭの入出力部、１４ ＩＧＢＴ、１５ ＩＧＢＴとダイオードのマルチチップ、１６ バイポーラトランジスタ、２０ ＭＯＳトランジスタ、２５、２７ 出力トランジスタ、２８ 温度モニター、２９ 周辺回路、３０ 制御回路チップ。

Claims (10)

1. 入力端子、当該入力端子に接続された第１の端子および第２の端子を有し、前記入力端子の電圧値が第１の電圧以上のとき、前記第１の端子と前記第２の端子との間に電流が流れる第１の素子の前記入力端子に接続され、前記入力端子に第１の電流を供給する第１の駆動回路と、
   前記第１の駆動回路と前記入力端子との間に接続され、前記入力端子に第２の電流を供給する第２の駆動回路と、
   前記入力端子および前記第２の駆動回路に接続され、前記入力端子の電圧値を検知する電圧モニターとを有し、
   前記第１の駆動回路から前記入力端子に前記第１の電流が供給されて前記入力端子の電圧値が上昇し、前記電圧モニターにより検知される前記入力端子の電圧値が前記第１の電圧未満である第１の期間は、前記第１の駆動回路のみが前記入力端子に前記第１の電流を供給し、
   前記第１の期間の終了後、前記電圧モニターにより検知される前記入力端子の電圧値が前記第１の電圧以上となり、かつ前記第１の電圧よりも高い第２の電圧未満である第２の期間は、前記第１の駆動回路が前記入力端子に前記第１の電流を供給し、前記第２の駆動回路が前記入力端子に前記第２の電流を供給し、
   前記第２の期間の終了後、前記電圧モニターにより検知される前記入力端子の電圧値が前記第２の電圧に到達すると、前記第１の駆動回路および前記第２の駆動回路から前記入力端子への電流の供給を停止することを特徴とする半導体装置の駆動回路。
2. 前記第１の駆動回路および前記第２の駆動回路は、定電流回路であることを特徴とする請求項１に記載の半導体装置の駆動回路。
3. 前記第２の期間は、
   前記入力端子の電圧値が一定値である電圧値一定期間と、
   前記電圧値一定期間に引き続き、前記入力端子の電圧値が上昇する電圧値上昇期間と、
   を有することを特徴とする請求項１又は２に記載の半導体装置の駆動回路。
4. 前記第１の素子は、絶縁ゲート型バイポーラトランジスタであることを特徴とする請求項１〜３のいずれかに記載の半導体装置の駆動回路。
5. 前記絶縁ゲート型バイポーラトランジスタは、前記第１の端子および前記第２の端子を有し、
   前記第１の端子と前記第２端子との間にはダイオードが接続され、
   前記絶縁ゲート型バイポーラトランジスタおよび前記ダイオードは、同一のチップに設けられていることを特徴とする請求項４に記載の半導体装置の駆動回路。
6. 前記第１の素子は、バイポーラトランジスタであることを特徴とする請求項１〜３のいずれかに記載の半導体装置の駆動回路。
7. 前記第１の素子は、金属酸化膜半導体を用いた電界効果トランジスタであることを特徴とする請求項１〜３のいずれかに記載の半導体装置の駆動回路。
8. 前記第２の駆動回路は、前記入力端子に前記第２の電流を供給するための出力トランジスタを有し、
   前記出力トランジスタは、バイポーラトランジスタであることを特徴とする請求項１〜７のいずれかに記載の半導体装置の駆動回路。
9. 前記第２の駆動回路は、前記入力端子に前記第２の電流を供給するための出力トランジスタを有し、
   前記出力トランジスタは、金属酸化膜半導体を用いた電界効果トランジスタであることを特徴とする請求項１〜７のいずれかに記載の半導体装置の駆動回路。
10. 前記第１の素子は、制御回路により制御され、
    前記制御回路は、制御回路チップに搭載され、
    前記第２の駆動回路は、前記制御回路チップに内蔵されていることを特徴とする請求項１〜９のいずれかに記載の半導体装置の駆動回路。

Images