JP2009194514A - パワー半導体のゲート駆動回路 - Google Patents
パワー半導体のゲート駆動回路 Download PDFInfo
- Publication number
- JP2009194514A JP2009194514A JP2008031643A JP2008031643A JP2009194514A JP 2009194514 A JP2009194514 A JP 2009194514A JP 2008031643 A JP2008031643 A JP 2008031643A JP 2008031643 A JP2008031643 A JP 2008031643A JP 2009194514 A JP2009194514 A JP 2009194514A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- power semiconductor
- drive circuit
- channel mosfet
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
【課題】パワー半導体におけるサージ電圧の上昇を抑制しつつパワー半導体のスイッチングロスを低減することが可能であり、かつパワー半導体装置を小型化することが可能なパワー半導体の駆動回路を提供する。
【解決手段】ゲート駆動回路100に、PチャネルMOSFET11のスイッチング動作によりIGBT200をターンオンするオン側駆動回路2と、NチャネルMOSFET12のスイッチング動作によりIGBT200をターンオフするオフ側駆動回路3と、NチャネルMOSFET13のスイッチング動作によりIGBT200のターンオフ状態を保持するオフ保持回路5と、を具備し、オフ保持回路5に、NチャネルMOSFET13のスイッチング動作によりターンオフ動作を開始し、PチャネルMOSFET11およびNチャネルMOSFET13よりもターンオフ動作に要する時間が長いPNP型バイポーラトランジスタ14を設けた。
【選択図】図1
【解決手段】ゲート駆動回路100に、PチャネルMOSFET11のスイッチング動作によりIGBT200をターンオンするオン側駆動回路2と、NチャネルMOSFET12のスイッチング動作によりIGBT200をターンオフするオフ側駆動回路3と、NチャネルMOSFET13のスイッチング動作によりIGBT200のターンオフ状態を保持するオフ保持回路5と、を具備し、オフ保持回路5に、NチャネルMOSFET13のスイッチング動作によりターンオフ動作を開始し、PチャネルMOSFET11およびNチャネルMOSFET13よりもターンオフ動作に要する時間が長いPNP型バイポーラトランジスタ14を設けた。
【選択図】図1
Description
本発明は、パワー半導体のゲートを駆動するゲート駆動回路の技術に関する。
より詳細には、パワー半導体のサージ電圧の上昇を抑えつつ、パワー半導体のスイッチングに伴う発熱によるエネルギーロスを低減する技術に関する。
より詳細には、パワー半導体のサージ電圧の上昇を抑えつつ、パワー半導体のスイッチングに伴う発熱によるエネルギーロスを低減する技術に関する。
従来、例えばIGBT(Insulated Gate Bipolar Transistor)、MOSGTOサイリスタ(Metal Oxide Semiconductor Gate Turn−Off Thyristor)等のパワー半導体を駆動するゲート駆動回路は公知となっている。
従来、パワー半導体のゲートを駆動するゲート駆動回路としては、パワー半導体のゲートをターンオンするための回路であるオン側駆動回路と、パワー半導体のゲートをターンオフするための回路であるオフ側駆動回路と、を具備するものが知られている。
従来のゲート駆動回路は、オン側駆動回路およびオフ側駆動回路にそれぞれMOSFET(Metal Oxide Semiconductor Field Effect Transistor)等のスイッチング素子を具備し、オン側駆動回路およびオフ側駆動回路がそれぞれパワー半導体のゲートに対して並列的に接続される。
従来のゲート駆動回路は、オン側駆動回路のスイッチング素子を導通した状態(オン)にすることによりパワー半導体をターンオンし、オフ側駆動回路のスイッチング素子を導通した状態(オン)にすることによりパワー半導体をターンオフする。
従来のゲート駆動回路は、オン側駆動回路およびオフ側駆動回路にそれぞれMOSFET(Metal Oxide Semiconductor Field Effect Transistor)等のスイッチング素子を具備し、オン側駆動回路およびオフ側駆動回路がそれぞれパワー半導体のゲートに対して並列的に接続される。
従来のゲート駆動回路は、オン側駆動回路のスイッチング素子を導通した状態(オン)にすることによりパワー半導体をターンオンし、オフ側駆動回路のスイッチング素子を導通した状態(オン)にすることによりパワー半導体をターンオフする。
このような従来のゲート駆動回路の実施の形態としては、図3に示すゲート駆動回路500が挙げられる。
ゲート駆動回路500は主として制御回路501、オン側駆動回路502、オフ側駆動回路503、ゲート電圧モニタ回路504およびオフ保持回路505を具備する。
制御回路501はゲート駆動回路500を構成するスイッチング素子群(後述するPチャネルMOSFET511、NチャネルMOSFET512およびNチャネルMOSFET513)のスイッチング動作を制御する回路である。
ゲート駆動回路500は主として制御回路501、オン側駆動回路502、オフ側駆動回路503、ゲート電圧モニタ回路504およびオフ保持回路505を具備する。
制御回路501はゲート駆動回路500を構成するスイッチング素子群(後述するPチャネルMOSFET511、NチャネルMOSFET512およびNチャネルMOSFET513)のスイッチング動作を制御する回路である。
オン側駆動回路502はIGBT200をターンオンする回路である。オン側駆動回路502は主としてPチャネルMOSFET511、抵抗521および抵抗523を有する。
オフ側駆動回路503はIGBT200をターンオフする回路である。
オフ側駆動回路503は主としてNチャネルMOSFET512、抵抗522および抵抗523を有する(抵抗523はオン側駆動回路502が有する部材とオフ側駆動回路503が有する部材とを兼ねる)。
オフ側駆動回路503は主としてNチャネルMOSFET512、抵抗522および抵抗523を有する(抵抗523はオン側駆動回路502が有する部材とオフ側駆動回路503が有する部材とを兼ねる)。
ゲート電圧モニタ回路504はIGBT200のゲート電圧をモニタリングするための回路であり、抵抗522と抵抗523との接続部と、制御回路501と、を接続する配線からなる。
オフ保持回路505はIGBT200がNチャネルMOSFET512のスイッチング動作によりターンオフされた状態を保持する回路である。
オフ保持回路505は主としてNチャネルMOSFET513を有する。
オフ保持回路505は主としてNチャネルMOSFET513を有する。
図4に示す如く、ゲート駆動回路500のNチャネルMOSFET512およびNチャネルMOSFET512がターンオフの状態でPチャネルMOSFET511がターンオンすると、IGBT200のゲート電圧が上昇してIGBT200がターンオンするが、特にIGBT200のターンオンの前半段階におけるゲート電圧の時間変化率(単位時間当たりのゲート電圧の上昇量)が大きいためにIGBT200には大きなサージ電圧が発生する。
一般に、パワー半導体のターンオン時のゲート抵抗が小さい場合、パワー半導体のコレクタ電流の時間変化率(単位時間当たりのコレクタ電流の変化量)が大きくなり、パワー半導体のエミッタ−コレクタ間のサージ電圧が上昇するが、パワー半導体のスイッチングに伴う発熱によるエネルギー損失(スイッチングロス)は小さい。
また、パワー半導体のターンオン時のゲート抵抗が大きい場合、パワー半導体のコレクタ電流の時間変化率が小さくなり、パワー半導体のエミッタ−コレクタ間のサージ電圧の上昇が抑えられるが、パワー半導体のスイッチングロスが大きい。
このように、「パワー半導体におけるサージ電圧の上昇を抑制すること」と「パワー半導体のスイッチングロスを低減すること」とはトレードオフの関係にある。
また、パワー半導体のターンオン時のゲート抵抗が大きい場合、パワー半導体のコレクタ電流の時間変化率が小さくなり、パワー半導体のエミッタ−コレクタ間のサージ電圧の上昇が抑えられるが、パワー半導体のスイッチングロスが大きい。
このように、「パワー半導体におけるサージ電圧の上昇を抑制すること」と「パワー半導体のスイッチングロスを低減すること」とはトレードオフの関係にある。
パワー半導体におけるサージ電圧の上昇を抑制しつつパワー半導体のスイッチングロスを低減するためのゲート駆動回路としては、特許文献1および特許文献2に記載のゲート駆動回路が知られている。
特許文献1に記載のゲート駆動回路は、従来のゲート駆動回路と同様にオン側駆動回路およびオフ側駆動回路を具備する。
特許文献1に記載のゲート駆動回路におけるオン側駆動回路は、MOSFET、ワンショット回路およびインバータ回路を直列的に接続した系統を二つ有し、当該二つの系統をパワー半導体のゲートに対して並列的に接続したものである。
従って、特許文献1に記載のゲート駆動回路におけるオン側駆動回路は、パワー半導体素子のゲートに対して相互に並列的に接続された二つのMOSFETを具備することとなる。
特許文献1に記載のゲート駆動回路は、サージ電圧への影響が大きいパワー半導体のターンオンの前半段階において、上記二つのMOSFETのうち一方のMOSFETのみを導通した状態(オン)にすることにより、パワー半導体のコレクタ電流の時間変化率を相対的に小さくし、サージ電圧の上昇を抑える。
また、特許文献1に記載のゲート駆動回路は、サージ電圧への影響が小さいパワー半導体のターンオンの後半段階において、上記二つのMOSFETの両方を導通した状態(オン)にすることにより、パワー半導体のコレクタ電流の時間変化率を大きくしてターンオンの後半段階に要する時間を短縮し、ひいてはパワー半導体のスイッチングロスを低減する。
特許文献1に記載のゲート駆動回路におけるオン側駆動回路は、MOSFET、ワンショット回路およびインバータ回路を直列的に接続した系統を二つ有し、当該二つの系統をパワー半導体のゲートに対して並列的に接続したものである。
従って、特許文献1に記載のゲート駆動回路におけるオン側駆動回路は、パワー半導体素子のゲートに対して相互に並列的に接続された二つのMOSFETを具備することとなる。
特許文献1に記載のゲート駆動回路は、サージ電圧への影響が大きいパワー半導体のターンオンの前半段階において、上記二つのMOSFETのうち一方のMOSFETのみを導通した状態(オン)にすることにより、パワー半導体のコレクタ電流の時間変化率を相対的に小さくし、サージ電圧の上昇を抑える。
また、特許文献1に記載のゲート駆動回路は、サージ電圧への影響が小さいパワー半導体のターンオンの後半段階において、上記二つのMOSFETの両方を導通した状態(オン)にすることにより、パワー半導体のコレクタ電流の時間変化率を大きくしてターンオンの後半段階に要する時間を短縮し、ひいてはパワー半導体のスイッチングロスを低減する。
特許文献2に記載のゲート駆動回路は、従来のゲート駆動回路と同様にオン側駆動回路およびオフ側駆動回路を具備する。特許文献2に記載のゲート駆動回路におけるオン側駆動回路は、パワー半導体のゲートに対して並列的に接続された二つのスイッチング素子を具備する。
また、特許文献2に記載のゲート駆動回路は、パワー半導体のゲート電圧の時間変化率を検出するゲート電圧変化率検出回路と、ゲート電圧変化率検出回路により検出されるパワー半導体のゲート電圧の時間変化率と所定の閾値とを比較する比較回路と、オン側駆動回路およびオフ側駆動回路に設けられたスイッチング素子に信号を送信する制御回路と、を具備する。
また、特許文献2に記載のゲート駆動回路は、パワー半導体のゲート電圧の時間変化率を検出するゲート電圧変化率検出回路と、ゲート電圧変化率検出回路により検出されるパワー半導体のゲート電圧の時間変化率と所定の閾値とを比較する比較回路と、オン側駆動回路およびオフ側駆動回路に設けられたスイッチング素子に信号を送信する制御回路と、を具備する。
特許文献2に記載のゲート駆動回路は、パワー半導体をターンオンにするとき、制御回路がオン側駆動回路の二つのスイッチング素子のうちの一方を、導通した状態(オン)にする。
また、特許文献2に記載のゲート駆動回路は、パワー半導体をターンオンにするとき、オン側駆動回路の二つのスイッチング素子のうちの他方を、ゲート電圧変化率検出回路により検出されるパワー半導体のゲート電圧の時間変化率が所定の閾値以下である場合には導通した状態(オン)にし、ゲート電圧変化率検出回路により検出されるパワー半導体のゲート電圧の時間変化率が所定の閾値よりも大きい場合には遮断した状態(オフ)にする。
このように、特許文献2に記載のゲート駆動回路は、ゲート電圧変化率検出回路により検出されるパワー半導体のゲート電圧の時間変化率に応じてオン側駆動回路に具備されるスイッチング素子のオン・オフを切り替えることにより、パワー半導体のゲートをターンオンするときのゲート電圧の時間変化率が過度に大きくなることを防止し、サージ電圧の上昇を抑える。
また、特許文献2に記載のゲート駆動回路は、パワー半導体をターンオンにするとき、オン側駆動回路の二つのスイッチング素子のうちの他方を、ゲート電圧変化率検出回路により検出されるパワー半導体のゲート電圧の時間変化率が所定の閾値以下である場合には導通した状態(オン)にし、ゲート電圧変化率検出回路により検出されるパワー半導体のゲート電圧の時間変化率が所定の閾値よりも大きい場合には遮断した状態(オフ)にする。
このように、特許文献2に記載のゲート駆動回路は、ゲート電圧変化率検出回路により検出されるパワー半導体のゲート電圧の時間変化率に応じてオン側駆動回路に具備されるスイッチング素子のオン・オフを切り替えることにより、パワー半導体のゲートをターンオンするときのゲート電圧の時間変化率が過度に大きくなることを防止し、サージ電圧の上昇を抑える。
しかし、特許文献1に記載のゲート駆動回路は、従来のゲート駆動回路のオン側駆動回路に「MOSFET、ワンショット回路およびインバータ回路を直列的に接続した系統」を一系統分追加した構成であり、特許文献2に記載のゲート駆動回路は、従来のゲート駆動回路のオン側駆動回路に「スイッチング素子、ゲート電圧変化率検出回路および比較回路からなる系統」を一系統分追加した構成である。
従って、これらのゲート駆動回路を実現するためにはこれらの追加された系統を構成する素子群(オペアンプ、抵抗とコンデンサを組み合わせたCR微分回路等)をパワー半導体基板等に別途実装する必要が生じ、パワー半導体とゲート駆動回路とを合わせたもの(パワー半導体装置)が全体として大型化してしまうという問題がある。
特許第3430878号公報
特開2006−222593号公報
従って、これらのゲート駆動回路を実現するためにはこれらの追加された系統を構成する素子群(オペアンプ、抵抗とコンデンサを組み合わせたCR微分回路等)をパワー半導体基板等に別途実装する必要が生じ、パワー半導体とゲート駆動回路とを合わせたもの(パワー半導体装置)が全体として大型化してしまうという問題がある。
本発明は以上の如き状況に鑑みてなされたものであり、パワー半導体におけるサージ電圧の上昇を抑制しつつパワー半導体のスイッチングロスを低減することが可能であり、かつパワー半導体装置(パワー半導体およびパワー半導体の駆動回路を合わせたもの)を小型化することが可能なパワー半導体の駆動回路を提供するものである。
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段を説明する。
即ち、請求項1においては、
パワー半導体のゲートに接続される第一スイッチング素子を有し、当該第一スイッチング素子がスイッチング動作を行うことにより前記パワー半導体をターンオンするオン側駆動回路と、
前記パワー半導体のゲートに接続される第二スイッチング素子を有し、当該第二スイッチング素子がスイッチング動作を行うことにより前記パワー半導体をターンオフするオフ側駆動回路と、
前記パワー半導体のゲートに接続される第三スイッチング素子を有し、当該第三スイッチング素子がスイッチング動作を行うことにより、前記パワー半導体がターンオフされた状態を保持するオフ保持回路と、
を具備し、
前記オフ保持回路は、
前記パワー半導体のゲートに接続され、前記第三スイッチング素子のスイッチング動作によりターンオフ動作を開始し、前記第一スイッチング素子および前記第三スイッチング素子がスイッチング動作を行うのに要する時間よりもターンオフ動作に要する時間が長い第四スイッチング素子を有するものである。
パワー半導体のゲートに接続される第一スイッチング素子を有し、当該第一スイッチング素子がスイッチング動作を行うことにより前記パワー半導体をターンオンするオン側駆動回路と、
前記パワー半導体のゲートに接続される第二スイッチング素子を有し、当該第二スイッチング素子がスイッチング動作を行うことにより前記パワー半導体をターンオフするオフ側駆動回路と、
前記パワー半導体のゲートに接続される第三スイッチング素子を有し、当該第三スイッチング素子がスイッチング動作を行うことにより、前記パワー半導体がターンオフされた状態を保持するオフ保持回路と、
を具備し、
前記オフ保持回路は、
前記パワー半導体のゲートに接続され、前記第三スイッチング素子のスイッチング動作によりターンオフ動作を開始し、前記第一スイッチング素子および前記第三スイッチング素子がスイッチング動作を行うのに要する時間よりもターンオフ動作に要する時間が長い第四スイッチング素子を有するものである。
請求項2においては、
前記第四スイッチング素子のターンオフ動作は、
前記パワー半導体をターンオンするための前記第一スイッチング素子のスイッチング動作よりも先に開始され、かつ前記パワー半導体をターンオンするための前記第一スイッチング素子のスイッチング動作よりも後に終了するものである。
前記第四スイッチング素子のターンオフ動作は、
前記パワー半導体をターンオンするための前記第一スイッチング素子のスイッチング動作よりも先に開始され、かつ前記パワー半導体をターンオンするための前記第一スイッチング素子のスイッチング動作よりも後に終了するものである。
請求項3においては、
前記第一スイッチング素子および第三スイッチング素子はいずれもMOSFETからなり、
前記第四スイッチング素子はバイポーラトランジスタからなるものである。
前記第一スイッチング素子および第三スイッチング素子はいずれもMOSFETからなり、
前記第四スイッチング素子はバイポーラトランジスタからなるものである。
請求項4においては、
前記オフ保持回路は、
一端が前記第三スイッチング素子と第四スイッチング素子との間に接続され、他端が所定の電圧を発生する電源に接続される抵抗を有するものである。
前記オフ保持回路は、
一端が前記第三スイッチング素子と第四スイッチング素子との間に接続され、他端が所定の電圧を発生する電源に接続される抵抗を有するものである。
本発明は、パワー半導体におけるサージ電圧の上昇を抑制しつつパワー半導体のスイッチングロスを低減することが可能であり、かつパワー半導体装置を小型化することが可能である、という効果を奏する。
以下では、図1を用いて本発明に係るパワー半導体のゲート駆動回路の実施の一形態であるゲート駆動回路100について説明する。
ゲート駆動回路100はIGBT200のゲート電圧を制御することによりIGBT200のスイッチング動作を制御する回路である。
ゲート駆動回路100はIGBT200のゲート電圧を制御することによりIGBT200のスイッチング動作を制御する回路である。
IGBT200は本発明に係るパワー半導体の実施の一形態である。
本実施形態では、IGBT200のコレクタは負荷300の一端に接続され、IGBT200のエミッタはグラウンドに接続される。負荷300の他端は主電源(Vm)に接続される。
「パワー半導体」は比較的大きな電流を取り扱う半導体(半導体素子)を指す。パワー半導体の具体例としてはIGBTの他、GTOサイリスタ等が挙げられる。
「負荷」はパワー半導体が取り扱う電流の供給先を指す。負荷の具体例としては電気自動車の駆動用モータ、電車における駆動用モータ等が挙げられる。
本実施形態では、IGBT200のコレクタは負荷300の一端に接続され、IGBT200のエミッタはグラウンドに接続される。負荷300の他端は主電源(Vm)に接続される。
「パワー半導体」は比較的大きな電流を取り扱う半導体(半導体素子)を指す。パワー半導体の具体例としてはIGBTの他、GTOサイリスタ等が挙げられる。
「負荷」はパワー半導体が取り扱う電流の供給先を指す。負荷の具体例としては電気自動車の駆動用モータ、電車における駆動用モータ等が挙げられる。
ゲート駆動回路100は主として制御回路1、オン側駆動回路2、オフ側駆動回路3、ゲート電圧モニタ回路4およびオフ保持回路5を具備する。
制御回路1はゲート駆動回路100を構成するスイッチング素子群(後述するPチャネルMOSFET11、NチャネルMOSFET12、NチャネルMOSFET13およびPNP型バイポーラトランジスタ14)のスイッチング動作を制御する回路である。
オン側駆動回路2は本発明に係るオン側駆動回路の実施の一形態であり、IGBT200をターンオンする(IGBT200のエミッタ−コレクタ間を導通した状態に切り替える)回路である。
オン側駆動回路2は主としてPチャネルMOSFET11、抵抗21および抵抗23を有する。
オン側駆動回路2は主としてPチャネルMOSFET11、抵抗21および抵抗23を有する。
PチャネルMOSFET11は本発明に係る第一スイッチング素子の実施の一形態である。PチャネルMOSFET11のゲートは制御回路1に接続され、PチャネルMOSFET11のソースは駆動回路電源(Vdd)に接続される。
PチャネルMOSFET11は制御回路1からPチャネルMOSFET11のゲートに入力される信号によりスイッチング動作を行う(PチャネルMOSFET11のソース−ドレイン間を導通した状態または遮断した状態のいずれかの状態に切り替える)。
PチャネルMOSFET11は制御回路1からPチャネルMOSFET11のゲートに入力される信号によりスイッチング動作を行う(PチャネルMOSFET11のソース−ドレイン間を導通した状態または遮断した状態のいずれかの状態に切り替える)。
抵抗21は所定の抵抗値R1を有する電気抵抗である。抵抗21の一端はPチャネルMOSFET11のドレインに接続される。
抵抗23は所定の抵抗値R3を有する電気抵抗である。抵抗23の一端は抵抗21の他端に接続され、抵抗23の他端はIGBT200のゲートに接続される。
このように、オン側駆動回路2のPチャネルMOSFET11は、直列的に接続された抵抗21および抵抗23を介してIGBT200のゲートに接続される。
なお、抵抗21の抵抗値R1および抵抗23の抵抗値R3の値はオン側駆動回路2に要求される特性に応じて適宜設定される。
なお、抵抗21の抵抗値R1および抵抗23の抵抗値R3の値はオン側駆動回路2に要求される特性に応じて適宜設定される。
オフ側駆動回路3は本発明に係るオフ側駆動回路の実施の一形態であり、IGBT200をターンオフする(IGBT200のエミッタ−コレクタ間を遮断した状態に切り替える)回路である。
オフ側駆動回路3は主としてNチャネルMOSFET12、抵抗22および抵抗23を有する。
オフ側駆動回路3は主としてNチャネルMOSFET12、抵抗22および抵抗23を有する。
NチャネルMOSFET12は本発明に係る第二スイッチング素子の実施の一形態である。NチャネルMOSFET12のゲートは制御回路1に接続され、NチャネルMOSFET12のソースはグラウンドに接続される。
NチャネルMOSFET12は制御回路1からNチャネルMOSFET12のゲートに入力される信号によりスイッチング動作を行う(NチャネルMOSFET12のソース−ドレイン間を導通した状態または遮断した状態のいずれかの状態に切り替える)。
NチャネルMOSFET12は制御回路1からNチャネルMOSFET12のゲートに入力される信号によりスイッチング動作を行う(NチャネルMOSFET12のソース−ドレイン間を導通した状態または遮断した状態のいずれかの状態に切り替える)。
抵抗22は所定の抵抗値R2を有する電気抵抗である。抵抗22の一端はNチャネルMOSFET12のドレインに接続され、抵抗22の他端は抵抗21と抵抗23との接続部に接続される。
このように、オフ側駆動回路3のNチャネルMOSFET12は、直列的に接続された抵抗22および抵抗23を介してIGBT200のゲートに接続される。
なお、抵抗22の抵抗値R2および抵抗23の抵抗値R3の値はオフ側駆動回路3に要求される特性に応じて適宜設定される。
なお、抵抗22の抵抗値R2および抵抗23の抵抗値R3の値はオフ側駆動回路3に要求される特性に応じて適宜設定される。
本実施形態では抵抗23がオン側駆動回路2が有する部材とオフ側駆動回路3が有する部材とを兼ねる構成であるが、本発明はこれに限定されるものではなく、例えば抵抗21の他端および抵抗22の他端が抵抗23を介さずにIGBT200のゲートに接続される構成(抵抗23を省略した構成)であっても良い。
ゲート電圧モニタ回路4はIGBT200のゲート電圧をモニタリングするための回路である。本実施例のゲート電圧モニタ回路4は、抵抗22と抵抗23との接続部と、制御回路1と、を接続する配線からなる。
制御回路1はゲート電圧モニタ回路4を通じてIGBT200のゲート電圧を検出することが可能である。
制御回路1はゲート電圧モニタ回路4を通じてIGBT200のゲート電圧を検出することが可能である。
オフ保持回路5は本発明に係るオフ保持回路の実施の一形態であり、IGBT200がNチャネルMOSFET12のスイッチング動作によりターンオフされた状態を保持する回路である。
オフ保持回路5は主としてNチャネルMOSFET13、PNP型バイポーラトランジスタ14および抵抗24を有する。
オフ保持回路5は主としてNチャネルMOSFET13、PNP型バイポーラトランジスタ14および抵抗24を有する。
NチャネルMOSFET13は本発明に係る第三スイッチング素子の実施の一形態である。NチャネルMOSFET13のゲートは制御回路1に接続され、NチャネルMOSFET13のソースはグラウンドに接続される。
PNP型バイポーラトランジスタ14は本発明に係る第四スイッチング素子の実施の一形態である。
PNP型バイポーラトランジスタ14は、その性質上、PチャネルMOSFET11、NチャネルMOSFET12およびNチャネルMOSFET13に比べてスイッチング動作、特にターンオフ動作に要する時間が長い(スイッチング動作が遅い)。
PNP型バイポーラトランジスタ14のエミッタはIGBT200のゲートに接続される。PNP型バイポーラトランジスタ14のコレクタはグラウンドに接続される。PNP型バイポーラトランジスタ14のベースはNチャネルMOSFET13のドレインに接続される。
従って、NチャネルMOSFET13は、PNP型バイポーラトランジスタ14を介してIGBT200のゲートに接続される。
PNP型バイポーラトランジスタ14は、その性質上、PチャネルMOSFET11、NチャネルMOSFET12およびNチャネルMOSFET13に比べてスイッチング動作、特にターンオフ動作に要する時間が長い(スイッチング動作が遅い)。
PNP型バイポーラトランジスタ14のエミッタはIGBT200のゲートに接続される。PNP型バイポーラトランジスタ14のコレクタはグラウンドに接続される。PNP型バイポーラトランジスタ14のベースはNチャネルMOSFET13のドレインに接続される。
従って、NチャネルMOSFET13は、PNP型バイポーラトランジスタ14を介してIGBT200のゲートに接続される。
抵抗24は所定の抵抗値R4を有する電気抵抗である。抵抗24の一端はPNP型バイポーラトランジスタ14のベース(NチャネルMOSFET13のドレインとPNP型バイポーラトランジスタ14のベースとを接続する配線の中途部)に接続され、抵抗24の他端は駆動回路電源(Vdd)に接続される。
以下では、図1に示す本発明に係るゲート駆動回路の実施の一形態であるゲート駆動回路100と図3に示す従来のゲート駆動回路の実施の一形態であるゲート駆動回路500とを比較しつつ、図2に示すタイムチャートを用いてゲート駆動回路100によるIGBT200のターンオン動作について説明する。
図2に示す如く、IGBT200がターンオンする前の状態(IGBT200がターンオフした状態)では、第一スイッチング素子に相当するPチャネルMOSFET11はターンオフした状態、第二スイッチング素子に相当するNチャネルMOSFET12はターンオンした状態、第三スイッチング素子に相当するNチャネルMOSFET13はターンオンした状態、第四スイッチング素子に相当するPNP型バイポーラトランジスタ14はターンオンした状態である。
また、IGBT200がターンオンする前の状態(IGBT200がターンオフした状態)では、IGBT200のゲート電圧Vgeはゼロであり、IGBT200のエミッタ−コレクタ間電圧Vceはゼロである。
また、IGBT200がターンオンする前の状態(IGBT200がターンオフした状態)では、IGBT200のゲート電圧Vgeはゼロであり、IGBT200のエミッタ−コレクタ間電圧Vceはゼロである。
時刻T1において、制御回路1はNチャネルMOSFET12およびNチャネルMOSFET13にターンオフ信号を送信する(NチャネルMOSFET12およびNチャネルMOSFET13のゲート電圧を下げる(例えばゲートに対する印加電圧をNチャネルMOSFET12およびNチャネルMOSFET13の駆動電圧から0Vへ切り替える))。
その結果、NチャネルMOSFET12およびNチャネルMOSFET13はターンオフする。
その結果、NチャネルMOSFET12およびNチャネルMOSFET13はターンオフする。
時刻T1においてNチャネルMOSFET13がターンオフすることにより、駆動回路電源(Vdd)から抵抗24を経てPNP型バイポーラトランジスタ14のベースに電荷が供給され、PNP型バイポーラトランジスタ14のベース電圧が上昇する。
その結果、PNP型バイポーラトランジスタ14はターンオンした状態からターンオフした状態への移行を開始する(PNP型バイポーラトランジスタ14はターンオフ動作を開始する)。
その結果、PNP型バイポーラトランジスタ14はターンオンした状態からターンオフした状態への移行を開始する(PNP型バイポーラトランジスタ14はターンオフ動作を開始する)。
時刻T2において、制御回路1はPチャネルMOSFET11にターンオン信号を送信する(PチャネルMOSFET11のゲート電圧を下げる(例えばゲートに対する印加電圧をNチャネルMOSFET12およびNチャネルMOSFET13の駆動電圧から0Vへ切り替える))。
その結果、駆動回路電源(Vdd)からPチャネルMOSFET11、抵抗21および抵抗23を経てIGBT200のゲートに電荷が供給され、IGBT200のゲート電圧Vgeが上昇し始める。
その結果、駆動回路電源(Vdd)からPチャネルMOSFET11、抵抗21および抵抗23を経てIGBT200のゲートに電荷が供給され、IGBT200のゲート電圧Vgeが上昇し始める。
しかし、時刻T2においてはPNP型バイポーラトランジスタ14はまだ完全にターンオフした状態に移行していない(PチャネルMOSFET11のターンオン動作が終了するよりも後にPNP型バイポーラトランジスタ14のターンオフ動作が終了する)ので、駆動回路電源(Vdd)からPチャネルMOSFET11、抵抗21および抵抗23を経てIGBT200のゲートに供給される電荷の一部はPNP型バイポーラトランジスタ14を経てグラウンドに移動する。
従って、ゲート駆動回路100がIGBT200をターンオンする場合におけるIGBT200のゲート電圧の時間変化率(単位時間当たりのゲート電圧の上昇量)は、図3および図4に示す従来のゲート駆動回路500がIGBT200をターンオンする場合におけるIGBT200のゲート電圧の時間変化率よりも小さくなる。
従って、ゲート駆動回路100がIGBT200をターンオンする場合におけるIGBT200のゲート電圧の時間変化率(単位時間当たりのゲート電圧の上昇量)は、図3および図4に示す従来のゲート駆動回路500がIGBT200をターンオンする場合におけるIGBT200のゲート電圧の時間変化率よりも小さくなる。
時刻T2においてIGBT200のゲート電圧Vgeが上昇し始めることにより、IGBT200はターンオフした状態からターンオンした状態への移行を開始する。
その結果、IGBT200のエミッタ−コレクタ間電圧Vceは上昇を開始する。
その結果、IGBT200のエミッタ−コレクタ間電圧Vceは上昇を開始する。
時刻T3において、PNP型バイポーラトランジスタ14は完全にターンオフした状態に移行する。
その結果、駆動回路電源(Vdd)からPチャネルMOSFET11、抵抗21および抵抗23を経てIGBT200のゲートに供給される電荷がIGBT200のゲートに蓄えられる。IGBT200のゲートに電荷が蓄えられる間は、IGBT200のゲート電圧は一定の値(Vth)を示す。
IGBT200のエミッタ−コレクタ間電圧Vceは、PNP型バイポーラトランジスタ14は完全にターンオフした状態に移行した時点である時刻T3において主電源(Vm)の電圧よりもやや高い値まで上昇し、それ以降は下降して主電源(Vm)の電圧と同電位となる。
このように、ゲート駆動回路100によるIGBT200のターンオンにおいて発生するサージ電圧(IGBT200のエミッタ−コレクタ間電圧Vceの最大値と主電源(Vm)の電圧との電位差)は、ゲート駆動回路100によりターンオンされるIGBT200のゲート電圧の時間変化率が小さく抑えられているため、図3および図4に示す従来のゲート駆動回路500がIGBT200をターンオンする場合におけるサージ電圧よりも小さい。
その結果、駆動回路電源(Vdd)からPチャネルMOSFET11、抵抗21および抵抗23を経てIGBT200のゲートに供給される電荷がIGBT200のゲートに蓄えられる。IGBT200のゲートに電荷が蓄えられる間は、IGBT200のゲート電圧は一定の値(Vth)を示す。
IGBT200のエミッタ−コレクタ間電圧Vceは、PNP型バイポーラトランジスタ14は完全にターンオフした状態に移行した時点である時刻T3において主電源(Vm)の電圧よりもやや高い値まで上昇し、それ以降は下降して主電源(Vm)の電圧と同電位となる。
このように、ゲート駆動回路100によるIGBT200のターンオンにおいて発生するサージ電圧(IGBT200のエミッタ−コレクタ間電圧Vceの最大値と主電源(Vm)の電圧との電位差)は、ゲート駆動回路100によりターンオンされるIGBT200のゲート電圧の時間変化率が小さく抑えられているため、図3および図4に示す従来のゲート駆動回路500がIGBT200をターンオンする場合におけるサージ電圧よりも小さい。
時刻T4において、IGBT200のゲートに蓄えられる電荷がゲートの容量に達し、IGBT200のゲート電圧は上昇を再開する。
時刻T5において、IGBT200のゲート電圧は駆動回路電源(Vdd)の電圧に達し、それ以降は一定値となる。
以上の如く、ゲート駆動回路100は、
IGBT200のゲートに接続されるPチャネルMOSFET11を有し、PチャネルMOSFET11がスイッチング動作(本実施形態では、ターンオン動作)を行うことによりIGBT200をターンオンするオン側駆動回路2と、
IGBT200のゲートに接続されるNチャネルMOSFET12を有し、NチャネルMOSFET12がスイッチング動作(本実施形態では、ターンオン動作)を行うことによりIGBT200をターンオフするオフ側駆動回路3と、
IGBT200のゲートに接続されるNチャネルMOSFET13を有し、NチャネルMOSFET13がスイッチング動作(本実施形態では、ターンオン動作)を行うことにより、IGBT200がターンオフされた状態を保持するオフ保持回路5と、
を具備し、
オフ保持回路5は、
IGBT200のゲートに接続され、NチャネルMOSFET13のスイッチング動作(本実施形態では、ターンオン動作)によりターンオフ動作を開始し、PチャネルMOSFET11およびNチャネルMOSFET13がスイッチング動作を行うのに要する時間よりもターンオフ動作に要する時間が長いPNP型バイポーラトランジスタ14を有する。
ゲート駆動回路100をこのように構成することは、以下の利点を有する。
すなわち、PNP型バイポーラトランジスタ14はPチャネルMOSFET11およびNチャネルMOSFET13よりもターンオフ動作に要する時間が長いため、PNP型バイポーラトランジスタ14がターンオフ動作を開始してからPNP型バイポーラトランジスタ14が完全にターンオフとなるまでにPチャネルMOSFET11にターンオン動作をさせると、オン側駆動回路2を経てIGBT200のゲートに供給される電荷の一部がPNP型バイポーラトランジスタ14を通じてグラウンドに移動するので、その分だけIGBT200のゲート電圧Vgeの上昇、特にIGBT200のターンオン動作の前半段階におけるゲート電圧Vgeの上昇が緩やかなものとなる。
このように、ゲート駆動回路100はIGBT200のターンオンにおいて発生するサージ電圧の上昇を抑制することが可能である。
また、IGBT200のゲートに十分に電荷が蓄えられてIGBT200のゲート電圧Vgeが再度上昇を始めるまでにはPNP型バイポーラトランジスタ14は完全にターンオフとなるので、サージ電圧への影響が小さいIGBT200のターンオン動作の後半段階(IGBT200のゲート電圧Vgeが再度上昇を始める段階)においてはIGBT200のゲート電圧Vgeを素早く上昇する。
このように、ゲート駆動回路100はIGBT200のサージ電圧の上昇を抑制しつつIGBT200のスイッチング動作に要する時間、ひいてはIGBT200のスイッチングロスを極力低減することが可能である。
さらに、ゲート駆動回路100のオフ保持回路5は、図3および図4に示す従来のゲート駆動回路500におけるオフ保持回路505にPNP型バイポーラトランジスタ14を追加した構成であり、パワー半導体装置、すなわちパワー半導体およびパワー半導体の駆動回路を合わせたものを全体として小型化する(徒に大型化させない)ことが可能である。
IGBT200のゲートに接続されるPチャネルMOSFET11を有し、PチャネルMOSFET11がスイッチング動作(本実施形態では、ターンオン動作)を行うことによりIGBT200をターンオンするオン側駆動回路2と、
IGBT200のゲートに接続されるNチャネルMOSFET12を有し、NチャネルMOSFET12がスイッチング動作(本実施形態では、ターンオン動作)を行うことによりIGBT200をターンオフするオフ側駆動回路3と、
IGBT200のゲートに接続されるNチャネルMOSFET13を有し、NチャネルMOSFET13がスイッチング動作(本実施形態では、ターンオン動作)を行うことにより、IGBT200がターンオフされた状態を保持するオフ保持回路5と、
を具備し、
オフ保持回路5は、
IGBT200のゲートに接続され、NチャネルMOSFET13のスイッチング動作(本実施形態では、ターンオン動作)によりターンオフ動作を開始し、PチャネルMOSFET11およびNチャネルMOSFET13がスイッチング動作を行うのに要する時間よりもターンオフ動作に要する時間が長いPNP型バイポーラトランジスタ14を有する。
ゲート駆動回路100をこのように構成することは、以下の利点を有する。
すなわち、PNP型バイポーラトランジスタ14はPチャネルMOSFET11およびNチャネルMOSFET13よりもターンオフ動作に要する時間が長いため、PNP型バイポーラトランジスタ14がターンオフ動作を開始してからPNP型バイポーラトランジスタ14が完全にターンオフとなるまでにPチャネルMOSFET11にターンオン動作をさせると、オン側駆動回路2を経てIGBT200のゲートに供給される電荷の一部がPNP型バイポーラトランジスタ14を通じてグラウンドに移動するので、その分だけIGBT200のゲート電圧Vgeの上昇、特にIGBT200のターンオン動作の前半段階におけるゲート電圧Vgeの上昇が緩やかなものとなる。
このように、ゲート駆動回路100はIGBT200のターンオンにおいて発生するサージ電圧の上昇を抑制することが可能である。
また、IGBT200のゲートに十分に電荷が蓄えられてIGBT200のゲート電圧Vgeが再度上昇を始めるまでにはPNP型バイポーラトランジスタ14は完全にターンオフとなるので、サージ電圧への影響が小さいIGBT200のターンオン動作の後半段階(IGBT200のゲート電圧Vgeが再度上昇を始める段階)においてはIGBT200のゲート電圧Vgeを素早く上昇する。
このように、ゲート駆動回路100はIGBT200のサージ電圧の上昇を抑制しつつIGBT200のスイッチング動作に要する時間、ひいてはIGBT200のスイッチングロスを極力低減することが可能である。
さらに、ゲート駆動回路100のオフ保持回路5は、図3および図4に示す従来のゲート駆動回路500におけるオフ保持回路505にPNP型バイポーラトランジスタ14を追加した構成であり、パワー半導体装置、すなわちパワー半導体およびパワー半導体の駆動回路を合わせたものを全体として小型化する(徒に大型化させない)ことが可能である。
また、ゲート駆動回路100のPNP型バイポーラトランジスタ14のターンオフ動作は、
IGBT200をターンオンするためのPチャネルMOSFET11のスイッチング動作(本実施形態では、ターンオン動作)よりも先に開始され、かつIGBT200をターンオンするためのPチャネルMOSFET11のスイッチング動作よりも後に終了する。
このように構成することにより、PNP型バイポーラトランジスタ14がターンオンした状態からターンオフした状態に移行する途中でPチャネルMOSFET11のスイッチング動作が開始されることとなり、IGBT200のゲート電圧Vgeの上昇、特にIGBT200のターンオン動作の前半段階におけるゲート電圧Vgeの上昇を確実に緩やかにすることが可能である。
IGBT200をターンオンするためのPチャネルMOSFET11のスイッチング動作(本実施形態では、ターンオン動作)よりも先に開始され、かつIGBT200をターンオンするためのPチャネルMOSFET11のスイッチング動作よりも後に終了する。
このように構成することにより、PNP型バイポーラトランジスタ14がターンオンした状態からターンオフした状態に移行する途中でPチャネルMOSFET11のスイッチング動作が開始されることとなり、IGBT200のゲート電圧Vgeの上昇、特にIGBT200のターンオン動作の前半段階におけるゲート電圧Vgeの上昇を確実に緩やかにすることが可能である。
また、ゲート駆動回路100のPチャネルMOSFET11(本発明に係る第一スイッチング素子に相当)、およびNチャネルMOSFET13(本発明に係る第三スイッチング素子に相当)はいずれもMOSFETからなり、
PNP型バイポーラトランジスタ14(本発明に係る第四スイッチング素子に相当)はバイポーラトランジスタからなる。
ゲート駆動回路100をこのように構成することは、以下の利点を有する。
すなわち、一般にバイポーラトランジスタはMOSFETよりもスイッチング動作に要する時間が長い(スイッチング動作が遅い)ので、特に複雑な回路を設計したり、複雑な制御を行ったりしなくても容易に第四スイッチング素子のターンオフ動作に要する時間を第一スイッチング素子および第三スイッチング素子のスイッチング動作(本実施形態では、ターンオン動作)に要する時間よりも長くすることが可能である。
PNP型バイポーラトランジスタ14(本発明に係る第四スイッチング素子に相当)はバイポーラトランジスタからなる。
ゲート駆動回路100をこのように構成することは、以下の利点を有する。
すなわち、一般にバイポーラトランジスタはMOSFETよりもスイッチング動作に要する時間が長い(スイッチング動作が遅い)ので、特に複雑な回路を設計したり、複雑な制御を行ったりしなくても容易に第四スイッチング素子のターンオフ動作に要する時間を第一スイッチング素子および第三スイッチング素子のスイッチング動作(本実施形態では、ターンオン動作)に要する時間よりも長くすることが可能である。
また、ゲート駆動回路100のオフ保持回路5は、
一端がNチャネルMOSFET13とPNP型バイポーラトランジスタ14との間(NチャネルMOSFET13のドレインとPNP型バイポーラトランジスタ14のベースとの間)に接続され、他端が所定の電圧を発生する電源(本実施形態では、駆動回路電源(Vdd))に接続される抵抗24を有する。
このように構成することにより、簡便な構造でPNP型バイポーラトランジスタ14がターンオンした状態からターンオフした状態に移行するのに要する時間、ひいてはIGBT200のターンオン動作の前半段階におけるゲート電圧Vgeの上昇速度(IGBT200のゲート電圧の時間変化率)を調整することが可能である。
一端がNチャネルMOSFET13とPNP型バイポーラトランジスタ14との間(NチャネルMOSFET13のドレインとPNP型バイポーラトランジスタ14のベースとの間)に接続され、他端が所定の電圧を発生する電源(本実施形態では、駆動回路電源(Vdd))に接続される抵抗24を有する。
このように構成することにより、簡便な構造でPNP型バイポーラトランジスタ14がターンオンした状態からターンオフした状態に移行するのに要する時間、ひいてはIGBT200のターンオン動作の前半段階におけるゲート電圧Vgeの上昇速度(IGBT200のゲート電圧の時間変化率)を調整することが可能である。
2 オン側駆動回路
3 オフ側駆動回路
5 オフ保持回路
11 PチャネルMOSFET(第一スイッチング素子)
12 NチャネルMOSFET(第二スイッチング素子)
13 NチャネルMOSFET(第三スイッチング素子)
14 PNP型バイポーラトランジスタ(第四スイッチング素子)
100 ゲート駆動回路
200 IGBT(パワー半導体)
3 オフ側駆動回路
5 オフ保持回路
11 PチャネルMOSFET(第一スイッチング素子)
12 NチャネルMOSFET(第二スイッチング素子)
13 NチャネルMOSFET(第三スイッチング素子)
14 PNP型バイポーラトランジスタ(第四スイッチング素子)
100 ゲート駆動回路
200 IGBT(パワー半導体)
Claims (4)
- パワー半導体のゲートに接続される第一スイッチング素子を有し、当該第一スイッチング素子がスイッチング動作を行うことにより前記パワー半導体をターンオンするオン側駆動回路と、
前記パワー半導体のゲートに接続される第二スイッチング素子を有し、当該第二スイッチング素子がスイッチング動作を行うことにより前記パワー半導体をターンオフするオフ側駆動回路と、
前記パワー半導体のゲートに接続される第三スイッチング素子を有し、当該第三スイッチング素子がスイッチング動作を行うことにより、前記パワー半導体がターンオフされた状態を保持するオフ保持回路と、
を具備し、
前記オフ保持回路は、
前記パワー半導体のゲートに接続され、前記第三スイッチング素子のスイッチング動作によりターンオフ動作を開始し、前記第一スイッチング素子および前記第三スイッチング素子がスイッチング動作を行うのに要する時間よりもターンオフ動作に要する時間が長い第四スイッチング素子を有するパワー半導体のゲート駆動回路。 - 前記第四スイッチング素子のターンオフ動作は、
前記パワー半導体をターンオンするための前記第一スイッチング素子のスイッチング動作よりも先に開始され、かつ前記パワー半導体をターンオンするための前記第一スイッチング素子のスイッチング動作よりも後に終了する請求項1に記載のパワー半導体のゲート駆動回路。 - 前記第一スイッチング素子および第三スイッチング素子はいずれもMOSFETからなり、
前記第四スイッチング素子はバイポーラトランジスタからなる請求項1または請求項2に記載のパワー半導体のゲート駆動回路。 - 前記オフ保持回路は、
一端が前記第三スイッチング素子と第四スイッチング素子との間に接続され、他端が所定の電圧を発生する電源に接続される抵抗を有する請求項1から請求項3までのいずれか一項に記載のパワー半導体のゲート駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008031643A JP2009194514A (ja) | 2008-02-13 | 2008-02-13 | パワー半導体のゲート駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008031643A JP2009194514A (ja) | 2008-02-13 | 2008-02-13 | パワー半導体のゲート駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009194514A true JP2009194514A (ja) | 2009-08-27 |
Family
ID=41076167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008031643A Pending JP2009194514A (ja) | 2008-02-13 | 2008-02-13 | パワー半導体のゲート駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009194514A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102324835A (zh) * | 2011-10-14 | 2012-01-18 | 广东易事特电源股份有限公司 | 一种igbt驱动电路 |
JP2012016110A (ja) * | 2010-06-30 | 2012-01-19 | Denso Corp | スイッチング素子の駆動回路 |
JP2012105088A (ja) * | 2010-11-10 | 2012-05-31 | Denso Corp | 電子装置 |
CN103166614A (zh) * | 2011-12-12 | 2013-06-19 | 上海东升焊接集团有限公司 | Igbt驱动装置 |
CN104883063A (zh) * | 2014-02-28 | 2015-09-02 | 三垦电气株式会社 | 开关电源装置 |
JP2018088801A (ja) * | 2016-10-24 | 2018-06-07 | インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト | 構成可能なクランプ回路 |
CN108718193A (zh) * | 2018-07-25 | 2018-10-30 | 清华大学 | 一种功率半导体元件的驱动保护电路及其控制方法 |
CN109327211A (zh) * | 2017-07-31 | 2019-02-12 | 恩智浦有限公司 | 负载开关及其开关方法 |
-
2008
- 2008-02-13 JP JP2008031643A patent/JP2009194514A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012016110A (ja) * | 2010-06-30 | 2012-01-19 | Denso Corp | スイッチング素子の駆動回路 |
JP2012105088A (ja) * | 2010-11-10 | 2012-05-31 | Denso Corp | 電子装置 |
CN102324835A (zh) * | 2011-10-14 | 2012-01-18 | 广东易事特电源股份有限公司 | 一种igbt驱动电路 |
CN103166614A (zh) * | 2011-12-12 | 2013-06-19 | 上海东升焊接集团有限公司 | Igbt驱动装置 |
CN104883063A (zh) * | 2014-02-28 | 2015-09-02 | 三垦电气株式会社 | 开关电源装置 |
JP2015163018A (ja) * | 2014-02-28 | 2015-09-07 | サンケン電気株式会社 | スイッチング電源装置 |
US9614448B2 (en) | 2014-02-28 | 2017-04-04 | Sanken Electric Co., Ltd. | Switching power-supply device |
JP2018088801A (ja) * | 2016-10-24 | 2018-06-07 | インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト | 構成可能なクランプ回路 |
US10461737B2 (en) | 2016-10-24 | 2019-10-29 | Infineon Technologies Austria Ag | Configurable clamp circuit |
CN109327211A (zh) * | 2017-07-31 | 2019-02-12 | 恩智浦有限公司 | 负载开关及其开关方法 |
CN109327211B (zh) * | 2017-07-31 | 2023-12-12 | 恩智浦有限公司 | 负载开关及其开关方法 |
CN108718193A (zh) * | 2018-07-25 | 2018-10-30 | 清华大学 | 一种功率半导体元件的驱动保护电路及其控制方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101217357B1 (ko) | 전력용 반도체 소자의 구동 회로 | |
JP2009194514A (ja) | パワー半導体のゲート駆動回路 | |
JP4915158B2 (ja) | 電力用スイッチング素子の駆動装置 | |
US20180159522A1 (en) | Driver circuit and semiconductor module having same | |
JP2007166734A (ja) | 電力変換装置 | |
JP2006324839A (ja) | 複合型半導体装置 | |
KR101297460B1 (ko) | 게이트 구동 장치 | |
JP2008103895A (ja) | 絶縁ゲート型デバイスの駆動回路 | |
JP2004229057A (ja) | ゲートドライブ装置 | |
WO2010070899A1 (ja) | 電力変換回路 | |
JP4779549B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
KR20070093863A (ko) | 모터 구동 회로 | |
US20050258890A1 (en) | Switching control circuit with reduced dead time | |
JP4909684B2 (ja) | 半導体装置 | |
JP2015080335A (ja) | ゲート駆動回路 | |
JP6820825B2 (ja) | 半導体装置及びその駆動方法 | |
EP2678941B1 (en) | Driver circuit for a semiconductor power switch | |
JP2006324794A (ja) | 電圧駆動型半導体素子の駆動装置 | |
JP6122542B1 (ja) | アクティブクランプ回路 | |
JP2008029059A (ja) | 半導体装置の駆動回路 | |
JP2013081137A (ja) | 半導体装置 | |
JP6009815B2 (ja) | ゲート駆動回路 | |
JP5407349B2 (ja) | スイッチ回路 | |
JP4830829B2 (ja) | 絶縁ゲートトランジスタの駆動回路 | |
KR102026929B1 (ko) | 전력 스위치용 게이트 구동회로 |