JP4915158B2 - 電力用スイッチング素子の駆動装置 - Google Patents
電力用スイッチング素子の駆動装置 Download PDFInfo
- Publication number
- JP4915158B2 JP4915158B2 JP2006194248A JP2006194248A JP4915158B2 JP 4915158 B2 JP4915158 B2 JP 4915158B2 JP 2006194248 A JP2006194248 A JP 2006194248A JP 2006194248 A JP2006194248 A JP 2006194248A JP 4915158 B2 JP4915158 B2 JP 4915158B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- current
- switching element
- transistor
- gate current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
本発明は、電力用スイッチング素子のオン・オフを切換える駆動装置に関する。
例えばモータ等の電力機器への通電・非通電を制御する電力用スイッチング素子が開発されている。この種の電力用スイッチング素子は、ゲートに印加する電圧を制御することによって、電力用スイッチング素子のオン・オフを切換え、電力機器への通電・非通電を制御する。
電力用スイッチング素子には、短時間のうちにオフ状態からオン状態に切り換わることが求められている。すなわち動作速度が速いことが求められている。動作速度が速いと、スイッチング損失を減少することができる。それと同時に、電力用スイッチング素子には、過大なサージ電圧が発生しないように電力をオン・オフ制御することが求められる。電力のオン・オフ制御に伴って発生するサージ電圧が高ければ、電力用スイッチング素子に求められる耐圧が高くなってしまう。あるいは、電力機器への通電を制御する回路に用いられている電力用スイッチング素子以外の電子素子（例えばダイオード）に求められる耐圧が高くなってしまう。
電力用スイッチング素子の動作速度を早くすることと、サージ電圧を抑制することは、トレードオフの関係にあり、一般には、動作速度を早くすると、サージ電圧が高くなる関係にある。動作速度を早くしながら、サージ電圧を抑制することは難しい。
電力用スイッチング素子には、短時間のうちにオフ状態からオン状態に切り換わることが求められている。すなわち動作速度が速いことが求められている。動作速度が速いと、スイッチング損失を減少することができる。それと同時に、電力用スイッチング素子には、過大なサージ電圧が発生しないように電力をオン・オフ制御することが求められる。電力のオン・オフ制御に伴って発生するサージ電圧が高ければ、電力用スイッチング素子に求められる耐圧が高くなってしまう。あるいは、電力機器への通電を制御する回路に用いられている電力用スイッチング素子以外の電子素子（例えばダイオード）に求められる耐圧が高くなってしまう。
電力用スイッチング素子の動作速度を早くすることと、サージ電圧を抑制することは、トレードオフの関係にあり、一般には、動作速度を早くすると、サージ電圧が高くなる関係にある。動作速度を早くしながら、サージ電圧を抑制することは難しい。
電力用スイッチング素子のスイッチング時の特性は、ゲートに電力を供給する電源と、ゲートの間に存在するゲート抵抗の大きさによって変化する。
図５と図６に、電力用スイッチング素子がターンオンするときの、ゲート電流（ＩＧ）、ゲート・エミッタ間の電圧（ＶＧＥ）、コレクタ・エミッタ間の電流（ＩＣＥ）、コレクタ・エミッタ間の電圧（ＶＣＥ）の時間変化を示す。図５は、ゲート抵抗が小さい場合を示し、図６は、ゲート抵抗が大きい場合を示している。
図５と図６に、電力用スイッチング素子がターンオンするときの、ゲート電流（ＩＧ）、ゲート・エミッタ間の電圧（ＶＧＥ）、コレクタ・エミッタ間の電流（ＩＣＥ）、コレクタ・エミッタ間の電圧（ＶＣＥ）の時間変化を示す。図５は、ゲート抵抗が小さい場合を示し、図６は、ゲート抵抗が大きい場合を示している。
図５に示すように、ゲート抵抗が小さい場合はゲート駆動能力が高く、ターンオン時にコレクタ・エミッタ間の電流（ＩＣＥ）が増加する時間変化率（ｄｉ／ｄｔ）が大きいので、回路の寄生インダクタンスに起因して大きなサージ電圧が発生しやすい。一方、時間Ｔｒｅｓが短いので、ターンオン時のスイッチング損失（ＶＣＥ×ＩＣＥ）は小さい。ここでは、電力用スイッチング素子がターンオンすることによってコレクタ・エミッタ間の電流（IＣＥ）が増大した時から、ゲートの充電が進行してコレクタ・エミッタ間の電圧（ＶＣＥ）が定常時のオン電圧に低下するまでの時間をＴｒｅｓとする。
図６に示すように、ゲート抵抗が大きい場合はゲート駆動能力が低く、ターンオン時にコレクタ・エミッタ間の電流（ＩＣＥ）が増加する時間変化率（ｄｉ／ｄｔ）が小さいので、回路に寄生インダクタンスが存在していてもサージ電圧は大きな値とならない。その反面、時間Ｔｒｅｓが長いので、ターンオン時のスイッチング損失（ＶＣＥ×ＩＣＥ）が大きい。
図６に示すように、ゲート抵抗が大きい場合はゲート駆動能力が低く、ターンオン時にコレクタ・エミッタ間の電流（ＩＣＥ）が増加する時間変化率（ｄｉ／ｄｔ）が小さいので、回路に寄生インダクタンスが存在していてもサージ電圧は大きな値とならない。その反面、時間Ｔｒｅｓが長いので、ターンオン時のスイッチング損失（ＶＣＥ×ＩＣＥ）が大きい。
特許文献１に記載された駆動装置では、サージ電圧の抑制とスイッチング損失の低減を両立させるために、電力用スイッチング素子のゲート・エミッタ間の電圧（ＶＧＥ）を検出し、その検出値に基づいてゲート抵抗を切換える。すなわち、ゲート・エミッタ間の電圧（ＶＧＥ）が所定の閾値よりも小さい間は、ゲート抵抗を大きくしてゲート駆動能力を減少させる。すると、図６に例示したように、コレクタ・エミッタ間の電流（ＩＣＥ）の時間増加率（ｄｉ／ｄｔ）が抑制され、配線等に寄生インダクタンスが存在していても、サージ電圧が大きくとなることを抑制する。その後に、ゲート・エミッタ間の電圧（ＶＧＥ）が所定の閾値以上になった時に、ゲート抵抗を小さくしてゲート駆動能力を増大させる。これにより、ターンオン時のスイッチング損失を減少させる。
なお、特許文献１には、コレクタ・エミッタ間の電圧（ＶＣＥ）、あるいはコレクタ・エミッタ間の電流（ＩＣＥ）を検出し、検出値に基づいてゲート抵抗を選択する技術も開示されている。
なお、特許文献１には、コレクタ・エミッタ間の電圧（ＶＣＥ）、あるいはコレクタ・エミッタ間の電流（ＩＣＥ）を検出し、検出値に基づいてゲート抵抗を選択する技術も開示されている。
電力用スイッチング素子のゲート・エミッタ間の電圧（ＶＧＥ）、あるいはコレクタ・エミッタ間の電圧（ＶＣＥ）、あるいはコレクタ・エミッタ間の電流（ＩＣＥ）を検出し、その検出値に基づいてゲート抵抗を選択する方式では、電力用スイッチング素子でオン・オフ制御する対象となっている量を検出するために、スイッチングノイズの影響を受け易い。
従来の技術では、スイッチングノイズの影響によって、適切でないタイミングでゲート抵抗を切換えてしまうことがある。このために、コレクタ・エミッタ間の電流（ＩＣＥ）の変化速度を抑えることによってサージ電圧の発達を抑制する制御状態から、ゲートの充電電流を高いレベルに維持することによってスイッチング損失を低減する制御状態への切換えタイミングが所望のタイミングからずれ、サージ電圧の抑制とスイッチング損失の低減を両立させられない場合が生じる。
本発明は、上記の不安定性を克服するために創作された。本発明は、絶縁ゲート型の電圧制御素子（例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴ）に有用である。以下では、主として電力用スイッチング素子が、「コレクタ、エミッタ、ゲート」領域を有するＩＧＢＴである場合について説明するが、電力用スイッチング素子が、「ドレイン、ソース、ゲート」領域を有するＭＯＳＦＥＴである場合についても、本発明は有用である。
従来の技術では、スイッチングノイズの影響によって、適切でないタイミングでゲート抵抗を切換えてしまうことがある。このために、コレクタ・エミッタ間の電流（ＩＣＥ）の変化速度を抑えることによってサージ電圧の発達を抑制する制御状態から、ゲートの充電電流を高いレベルに維持することによってスイッチング損失を低減する制御状態への切換えタイミングが所望のタイミングからずれ、サージ電圧の抑制とスイッチング損失の低減を両立させられない場合が生じる。
本発明は、上記の不安定性を克服するために創作された。本発明は、絶縁ゲート型の電圧制御素子（例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴ）に有用である。以下では、主として電力用スイッチング素子が、「コレクタ、エミッタ、ゲート」領域を有するＩＧＢＴである場合について説明するが、電力用スイッチング素子が、「ドレイン、ソース、ゲート」領域を有するＭＯＳＦＥＴである場合についても、本発明は有用である。
本発明は、電力用スイッチング素子の駆動装置に具現化される。その駆動装置は、電力用スイッチング素子のゲートに流れる電流の大きさを検出するゲート電流検出手段と、検出したゲート電流の変化パターンに基づいて電力用スイッチング素子のゲートを駆動する能力を調整する調整手段を備えている。
ゲート駆動能力が高い状態とは、ゲートを充電する電流、すなわちゲート電流が大きな状態をいう。ゲート駆動能力が低い状態とは、ゲート電流が小さな状態をいう。
本発明の駆動装置では、電力用スイッチング素子のゲートに流れる電流を検出する。ゲートに流れる電流は、ノイズの影響を受けにくい。ノイズの影響を受けにくいゲート電流に基づいてゲート駆動能力を調整するために、適切なタイミングでゲート駆動能力を適切に調整することができる。サージ電圧の抑制とスイッチング損失の低減を安定的に両立させることができる。
ゲート駆動能力が高い状態とは、ゲートを充電する電流、すなわちゲート電流が大きな状態をいう。ゲート駆動能力が低い状態とは、ゲート電流が小さな状態をいう。
本発明の駆動装置では、電力用スイッチング素子のゲートに流れる電流を検出する。ゲートに流れる電流は、ノイズの影響を受けにくい。ノイズの影響を受けにくいゲート電流に基づいてゲート駆動能力を調整するために、適切なタイミングでゲート駆動能力を適切に調整することができる。サージ電圧の抑制とスイッチング損失の低減を安定的に両立させることができる。
本発明の一実施形態では、ゲート駆動能力の調整手段が、ゲート電流が上昇する状態から下降する状態に転じた時にゲート駆動能力を減少させ、ゲート電流の変化率が所定値以下となった時にゲート駆動能力を増大させる。
ゲート電流が上昇する状態から下降する状態に転じた時は、厳密なピーク時点に限定されず、ピーク時点の直前または直後を含む。ゲート電流の時間微分値が所定値以下となった時点を検出することによって、ピーク時点の直前のタイミングを検出することができる。ゲート電流の時間微分値がゼロとなった時点を検出することによって、ピーク時点を検出することができる。ゲート電流の時間微分値が所定値以上となった時点を検出することによって、ピーク時点の直後のタイミングを検出することができる。
ゲート電流の変化率が所定値以下となった時とは、ゲート電流の時間微分値の絶対値が所定値以下となった時をいう。また「以下」とは数学的な意味での「以下」に限定されず、「未満」を含む。要は、ゲート電流が安定し、ゲート電流の変化スピードが低速化した時をいう。ゲート電流の変化スピードが低速化した時には、コレクタ・エミッタ間の電流（ＩＣＥ）あるいはドレイン・ソース間の電流（ＩＤＳ）の時間変化がほぼ終了している。
ゲート電流が上昇する状態から下降する状態に転じた時は、厳密なピーク時点に限定されず、ピーク時点の直前または直後を含む。ゲート電流の時間微分値が所定値以下となった時点を検出することによって、ピーク時点の直前のタイミングを検出することができる。ゲート電流の時間微分値がゼロとなった時点を検出することによって、ピーク時点を検出することができる。ゲート電流の時間微分値が所定値以上となった時点を検出することによって、ピーク時点の直後のタイミングを検出することができる。
ゲート電流の変化率が所定値以下となった時とは、ゲート電流の時間微分値の絶対値が所定値以下となった時をいう。また「以下」とは数学的な意味での「以下」に限定されず、「未満」を含む。要は、ゲート電流が安定し、ゲート電流の変化スピードが低速化した時をいう。ゲート電流の変化スピードが低速化した時には、コレクタ・エミッタ間の電流（ＩＣＥ）あるいはドレイン・ソース間の電流（ＩＤＳ）の時間変化がほぼ終了している。
本発明の駆動装置では、電力用スイッチング素子のゲートに流れる電流がほぼピークとなった時に、ゲート駆動能力を低下させる。すなわち、それまではゲート駆動能力が高い状態としておき、ほぼピークとなった時にゲート駆動能力を低下させる。
ゲート電流がほぼピークとなるまではゲート駆動能力が高い状態とするために、ゲート電圧は急速に上昇し、早いタイミングでコレクタ・エミッタ間の電流（ＩＣＥ）あるいはドレイン・ソース間の電流（ＩＤＳ）が流れ始める。電力用スイッチング素子の動作速度が高速化される。この時点では、サージ電圧はまだ発達せず、ゲート駆動能力が高くても、過大なサージ電圧となることがない。
ゲート電流がほぼピークとなった時に、ゲート駆動能力を低下させる。これ以降は、コレクタ・エミッタ間の電流（ＩＣＥ）あるいはドレイン・ソース間の電流（ＩＤＳ）変化率を抑制することができる。コレクタ・エミッタ間の電流（ＩＣＥ）あるいはドレイン・ソース間の電流（ＩＤＳ）の変化率が抑制されるので、回路に寄生インダクタンスが存在していても、サージ電圧が過大なレベルにまで上昇することを抑制することができる。
ゲート電流がピークとなった後は、ゲート電流が減少する。このとき、ゲート電流の変化率は徐々に遅くなっていく。本駆動装置では、ゲート電流の変化率が所定値よりも低速化した時に、ゲート駆動能力を増大させる。これによって、ゲートの充電速度が上昇し、コレクタ・エミッタ間の電圧（ＶＣＥ）が定常状態で得られるオン電圧に達するまでの時間を短縮することができる。この結果、ターンオン時のスイッチング損失（ＶＣＥ×ＩＣＥ）を抑制することができる。ゲート電流の変化率が所定値よりも低速化した時点では、サージ電圧は既におさまっており、ゲート駆動能力を増大させても、サージ電圧が過大となることはない。
ゲート電流がほぼピークとなるまではゲート駆動能力が高い状態とするために、ゲート電圧は急速に上昇し、早いタイミングでコレクタ・エミッタ間の電流（ＩＣＥ）あるいはドレイン・ソース間の電流（ＩＤＳ）が流れ始める。電力用スイッチング素子の動作速度が高速化される。この時点では、サージ電圧はまだ発達せず、ゲート駆動能力が高くても、過大なサージ電圧となることがない。
ゲート電流がほぼピークとなった時に、ゲート駆動能力を低下させる。これ以降は、コレクタ・エミッタ間の電流（ＩＣＥ）あるいはドレイン・ソース間の電流（ＩＤＳ）変化率を抑制することができる。コレクタ・エミッタ間の電流（ＩＣＥ）あるいはドレイン・ソース間の電流（ＩＤＳ）の変化率が抑制されるので、回路に寄生インダクタンスが存在していても、サージ電圧が過大なレベルにまで上昇することを抑制することができる。
ゲート電流がピークとなった後は、ゲート電流が減少する。このとき、ゲート電流の変化率は徐々に遅くなっていく。本駆動装置では、ゲート電流の変化率が所定値よりも低速化した時に、ゲート駆動能力を増大させる。これによって、ゲートの充電速度が上昇し、コレクタ・エミッタ間の電圧（ＶＣＥ）が定常状態で得られるオン電圧に達するまでの時間を短縮することができる。この結果、ターンオン時のスイッチング損失（ＶＣＥ×ＩＣＥ）を抑制することができる。ゲート電流の変化率が所定値よりも低速化した時点では、サージ電圧は既におさまっており、ゲート駆動能力を増大させても、サージ電圧が過大となることはない。
本発明の別の実施形態では、ゲート駆動能力の調整手段が、ゲート電流が上昇する状態から下降する状態に転じた時に電源とゲート間の抵抗を増大させ、ゲート電流の変化率が所定値以下となった時に電源とゲート間の抵抗を減少させる。
ここでいう電源は、電力用スイッチング素子を導通させるために電力用スイッチング素子のゲートを充電する充電電流の供給源をいい、通常は定電圧電源であることが多い。この駆動装置によると、コレクタ・エミッタ間の電流（ＩＣＥ）あるいはドレイン・ソース間の電流（ＩＤＳ）が流れ始めないためにサージ電圧が問題とならない第１期間では、大きなゲート電流で急速にゲート電位を上昇させることによって、電力用スイッチング素子のターンオンタイミングを速める。コレクタ・エミッタ間の電流（ＩＣＥ）あるいはドレイン・ソース間の電流（ＩＤＳ）が流れ始めたためにサージ電圧が問題となる第２期間では、小さなゲート電流で緩速度でゲート電位を上昇させることによって、サージ電圧が過大なレベルにまで上昇することを抑制する。コレクタ・エミッタ間の電流（ＩＣＥ）あるいはドレイン・ソース間の電流（ＩＤＳ）がほぼ安定したためにサージ電圧が問題とならなくなる第３期間では、大きなゲート電流で急速にゲート電位を上昇させることによって、電力用スイッチング素子のオン電圧を早いタイミングで下げ、スイッチング損失を抑制する。サージ電圧の抑制とスイッチング損失の低減を安定的に両立させることができる。
ここでいう電源は、電力用スイッチング素子を導通させるために電力用スイッチング素子のゲートを充電する充電電流の供給源をいい、通常は定電圧電源であることが多い。この駆動装置によると、コレクタ・エミッタ間の電流（ＩＣＥ）あるいはドレイン・ソース間の電流（ＩＤＳ）が流れ始めないためにサージ電圧が問題とならない第１期間では、大きなゲート電流で急速にゲート電位を上昇させることによって、電力用スイッチング素子のターンオンタイミングを速める。コレクタ・エミッタ間の電流（ＩＣＥ）あるいはドレイン・ソース間の電流（ＩＤＳ）が流れ始めたためにサージ電圧が問題となる第２期間では、小さなゲート電流で緩速度でゲート電位を上昇させることによって、サージ電圧が過大なレベルにまで上昇することを抑制する。コレクタ・エミッタ間の電流（ＩＣＥ）あるいはドレイン・ソース間の電流（ＩＤＳ）がほぼ安定したためにサージ電圧が問題とならなくなる第３期間では、大きなゲート電流で急速にゲート電位を上昇させることによって、電力用スイッチング素子のオン電圧を早いタイミングで下げ、スイッチング損失を抑制する。サージ電圧の抑制とスイッチング損失の低減を安定的に両立させることができる。
本発明の駆動装置では、電源とゲートの間に、スイッチング素子を内蔵する低抵抗回路と、スイッチング素子を内蔵する高抵抗回路を並列に設けることができる。この場合は、調整手段が、電力用スイッチング素子にゲート電流を通電し始める時に低抵抗回路のスイッチング素子と高抵抗回路のスイッチング素子を導通させ、ゲート電流が上昇する状態から下降する状態に転じた時に低抵抗回路のスイッチング素子を非導通とし、ゲート電流の変化率が所定値以下となった時に低抵抗回路のスイッチング素子を再び導通させることが好ましい。
この駆動装置によると、上記の作用効果を得ることができる。
この駆動装置によると、上記の作用効果を得ることができる。
さらに本発明の駆動装置では、電源とゲートの間に、制御用電極に加える電圧または電流によって抵抗が変化する半導体素子を設けることができる。この場合は、調整手段が、電力用スイッチング素子のゲート電流が上昇する状態から下降する状態に転じた時に半導体素子の制御用電極に加える電圧または電流を減少させ、電力用スイッチング素子のゲート電流の変化率が所定値以下となった時に半導体素子の制御用電極に加える電圧または電流を増大させることが好ましい。
「制御用電極に加える電圧または電流によって抵抗が変化する半導体素子」とは、例えば、ゲート電極に加えるゲート電圧によってオン抵抗（オン状態でのドレイン・ソース間の抵抗）が変化するスイッチング素子を意味する。
この駆動装置によっても、上記の作用効果を得ることができる。
「制御用電極に加える電圧または電流によって抵抗が変化する半導体素子」とは、例えば、ゲート電極に加えるゲート電圧によってオン抵抗（オン状態でのドレイン・ソース間の抵抗）が変化するスイッチング素子を意味する。
この駆動装置によっても、上記の作用効果を得ることができる。
本発明はまた、ゲート電流検出手段が、電源とゲートの間に設けられているシャント抵抗の電位差に基づいてゲート電流を検出することが好ましい。
これによれば、ゲート電流を容易に検出することができる。
これによれば、ゲート電流を容易に検出することができる。
本発明はまた、ゲート電流検出手段と電力用スイッチング素子が異なる基板に形成されているのが好ましい。
これによれば、電流検出手段で検出するゲート電流に、スイッチングノイズが影響しがたくなる。したがって、ゲート電流に基づいて調整されるゲート駆動能力の調整タイミングの信頼性が向上する。
これによれば、電流検出手段で検出するゲート電流に、スイッチングノイズが影響しがたくなる。したがって、ゲート電流に基づいて調整されるゲート駆動能力の調整タイミングの信頼性が向上する。
また、ゲート電流検出手段と調整手段が、同一のパッケージに収容されているのが好ましい。
電流検出手段と調整手段がパッケージに収容されていると、電力用スイッチング素子のスイッチングノイズの影響を受け難い。したがって、ゲート電流に基づいて調整されるゲート駆動能力の調整タイミングの信頼性が向上する。
電流検出手段と調整手段がパッケージに収容されていると、電力用スイッチング素子のスイッチングノイズの影響を受け難い。したがって、ゲート電流に基づいて調整されるゲート駆動能力の調整タイミングの信頼性が向上する。
本発明の電力用スイッチング素子の駆動装置によると、ゲート駆動能力を適切なタイミングで適切に調整し、サージ電圧の抑制とスイッチング損失の低減を安定的に両立させることが可能となる。
以下に説明する実施例の主要な特徴を列記しておく。
（第１形態）複数個の電力用スイッチング素子を使用するインバータであり、電力用スイッチング素子毎に、ゲート電流の検出手段と、ゲート駆動能力の調整手段が設けられている。
（第２形態）制御手段１０は、ハイ電位とロー電位の間で時間的に切り換わる信号と、ゲート電流に比例する電圧を入力する。制御手段１０は、第１トランジスタＴｒ１と、第２トランジスタＴｒ２と、第３トランジスタＴｒ３のゲート電位を独立に制御する。第１トランジスタＴｒ１は、高抵抗Ｒ１を介して、電源と電力用スイッチング素子のゲートを接続している。第２トランジスタＴｒ２は、低抵抗Ｒ２を介して、電源と電力用スイッチング素子のゲートを接続している。第３トランジスタＴｒ３は、電力用スイッチング素子のゲートとグランド線を抵抗を介して接続している。制御手段１０は、入力した電位がローからハイに変化したときに、第１トランジスタＴｒ１と第２トランジスタＴｒ２にオン電位を加える。ゲート電流に比例する電圧がほぼピークとなった時に、第２トランジスタＴｒ２に加える電位をオフ電位とする。ゲート電流に比例する電圧がほぼ一定となった時に、第２トランジスタＴｒ２に加える電位をオン電位とする。入力した電位がハイからローに変化したときに、第１トランジスタＴｒ１と第２トランジスタＴｒ２にオフ電位を加え、第３トランジスタＴｒ３にオン電位を加える。
（第１形態）複数個の電力用スイッチング素子を使用するインバータであり、電力用スイッチング素子毎に、ゲート電流の検出手段と、ゲート駆動能力の調整手段が設けられている。
（第２形態）制御手段１０は、ハイ電位とロー電位の間で時間的に切り換わる信号と、ゲート電流に比例する電圧を入力する。制御手段１０は、第１トランジスタＴｒ１と、第２トランジスタＴｒ２と、第３トランジスタＴｒ３のゲート電位を独立に制御する。第１トランジスタＴｒ１は、高抵抗Ｒ１を介して、電源と電力用スイッチング素子のゲートを接続している。第２トランジスタＴｒ２は、低抵抗Ｒ２を介して、電源と電力用スイッチング素子のゲートを接続している。第３トランジスタＴｒ３は、電力用スイッチング素子のゲートとグランド線を抵抗を介して接続している。制御手段１０は、入力した電位がローからハイに変化したときに、第１トランジスタＴｒ１と第２トランジスタＴｒ２にオン電位を加える。ゲート電流に比例する電圧がほぼピークとなった時に、第２トランジスタＴｒ２に加える電位をオフ電位とする。ゲート電流に比例する電圧がほぼ一定となった時に、第２トランジスタＴｒ２に加える電位をオン電位とする。入力した電位がハイからローに変化したときに、第１トランジスタＴｒ１と第２トランジスタＴｒ２にオフ電位を加え、第３トランジスタＴｒ３にオン電位を加える。
（第１実施例）
本発明を具現化した駆動装置の第１実施例を、図１、図２を参照して説明する。本実施例の駆動装置１は、電力をスイッチングするＩＧＢＴ(Insulated Gate Bipolar Transistor)のオン・オフを切換える。図１は、６個のＩＧＢＴを利用して３相交流を出力するインバータに利用されている１個のＩＧＢＴのみを図示している。このインバータでは、ＩＧＢＴ毎に駆動装置１が設けられている。
駆動装置１は、ＩＧＢＴのゲート電流を検出する手段と、ゲート駆動能力の調整手段を備えている。
本発明を具現化した駆動装置の第１実施例を、図１、図２を参照して説明する。本実施例の駆動装置１は、電力をスイッチングするＩＧＢＴ(Insulated Gate Bipolar Transistor)のオン・オフを切換える。図１は、６個のＩＧＢＴを利用して３相交流を出力するインバータに利用されている１個のＩＧＢＴのみを図示している。このインバータでは、ＩＧＢＴ毎に駆動装置１が設けられている。
駆動装置１は、ＩＧＢＴのゲート電流を検出する手段と、ゲート駆動能力の調整手段を備えている。
駆動装置１は、制御手段１０を備えている。制御手段１０は、図示していないＣＰＵやメモリを備えている。ＣＰＵは、メモリに記憶されているプログラミングを適宜読み出し、駆動装置１の動作を調整する。制御手段１０は、ポート４６からハイ電位とロー電位の間で時間的に切り換わる信号（図２の（１）に示す「ターンオン信号」やターンオフ信号）を入力する。制御手段１０は、第１トランジスタ駆動回路３０によって、第１トランジスタＴｒ１のゲート電位をオン電位とオフ電位の間で時間的に切換える。制御手段１０は、第２トランジスタ駆動回路４０によって、第２トランジスタＴｒ２のゲート電位をオン電位とオフ電位の間で時間的に切換える。制御手段１０は、第３トランジスタ駆動回路６０によって、第３トランジスタＴｒ３のゲート電位をオン電位とオフ電位の間で時間的に切換える。制御手段１０は、第１トランジスタＴｒ１と、第２トランジスタＴｒ２と、第３トランジスタＴｒ３のゲート電位を独立に制御する。第１〜第３トランジスタＴｒ１〜Ｔｒ３には、ｐ型のＭＯＳＦＥＴが用いられている。
第１トランジスタＴｒ１がオン状態になると、シャント抵抗５２と端子４と高抵抗Ｒ１を介して、定電圧電源４８とＩＧＢＴのゲートが接続される。第２トランジスタＴｒ２がオン状態になると、シャント抵抗５２と端子６と低抵抗Ｒ２を介して、定電圧電源４８とＩＧＢＴのゲートが接続される。第３トランジスタＴｒ３がオン状態になると、抵抗Ｒ４と端子８を介して、ＩＧＢＴのゲートとグランド線が接続される。
ポイント５３における電位は、ＩＧＢＴのゲートに流れる電流に比例して変動する。電流検出回路５０によって、ＩＧＢＴのゲートに流れる電流の大きさ（電流の大きさに比例する電圧値）が制御手段１０に入力される。
ＩＧＢＴのコレクタは、図示しない直流電源に接続されており、エミッタは図示しないモータコイルに接続されている。あるいは、ＩＧＢＴのコレクタは、図示しないモータコイルに接続されており、エミッタは図示しないグランド線に接続されている。
駆動装置１は、ＩＧＢＴ、抵抗Ｒ１，Ｒ２が形成されている基板とは別の基板に形成されており、パッケージに封入されている。
ポイント５３における電位は、ＩＧＢＴのゲートに流れる電流に比例して変動する。電流検出回路５０によって、ＩＧＢＴのゲートに流れる電流の大きさ（電流の大きさに比例する電圧値）が制御手段１０に入力される。
ＩＧＢＴのコレクタは、図示しない直流電源に接続されており、エミッタは図示しないモータコイルに接続されている。あるいは、ＩＧＢＴのコレクタは、図示しないモータコイルに接続されており、エミッタは図示しないグランド線に接続されている。
駆動装置１は、ＩＧＢＴ、抵抗Ｒ１，Ｒ２が形成されている基板とは別の基板に形成されており、パッケージに封入されている。
次に、図２を用いて、駆動装置１によって、ＩＧＢＴがターンオンする動作の概略を説明する。
［区間１（時刻ｔ０〜ｔ１）］
図２（１）に示すように、時刻ｔ０で、駆動装置１の制御手段１０にターンオン信号が入力されると、制御手段１０は、図２（２）に示すように、第１トランジスタ駆動回路３０に、第１トランジスタＴｒ１をオンさせる信号を出力する。また、図２（３）に示すように、第２トランジスタ駆動回路４０に第２トランジスタＴｒ２のオン信号を出力する。第１トランジスタＴｒ１及び第２トランジスタＴｒ２の双方がオン状態となる。
これによって、高抵抗Ｒ１と低抵抗Ｒ２の並列接続を介して、ＩＧＢＴのゲートにゲート電流（ＩＧ）が流れ込み（図２（４）参照）、ゲート・エミッタ間の電圧（ＶＧＥ）が増加する（図２（５）参照）。この状態では、低抵抗Ｒ２が導通していることから、大きなゲート電流（ＩＧ）が流れ、ゲート・エミッタ間の電圧（ＶＧＥ）が急激に上昇する。第１トランジスタＴｒ１と第２トランジスタＴｒ２が導通すると、ゲート電流（ＩＧ）の大きさは増大し、その後に減少し始める。すなわち、上昇する状態から下降する状態に転じる。
［区間１（時刻ｔ０〜ｔ１）］
図２（１）に示すように、時刻ｔ０で、駆動装置１の制御手段１０にターンオン信号が入力されると、制御手段１０は、図２（２）に示すように、第１トランジスタ駆動回路３０に、第１トランジスタＴｒ１をオンさせる信号を出力する。また、図２（３）に示すように、第２トランジスタ駆動回路４０に第２トランジスタＴｒ２のオン信号を出力する。第１トランジスタＴｒ１及び第２トランジスタＴｒ２の双方がオン状態となる。
これによって、高抵抗Ｒ１と低抵抗Ｒ２の並列接続を介して、ＩＧＢＴのゲートにゲート電流（ＩＧ）が流れ込み（図２（４）参照）、ゲート・エミッタ間の電圧（ＶＧＥ）が増加する（図２（５）参照）。この状態では、低抵抗Ｒ２が導通していることから、大きなゲート電流（ＩＧ）が流れ、ゲート・エミッタ間の電圧（ＶＧＥ）が急激に上昇する。第１トランジスタＴｒ１と第２トランジスタＴｒ２が導通すると、ゲート電流（ＩＧ）の大きさは増大し、その後に減少し始める。すなわち、上昇する状態から下降する状態に転じる。
［区間２（時刻ｔ１〜ｔ３）］
制御手段１０が、時刻ｔ１で、ゲート電流（ＩＧ）が上昇する状態から下降する状態に転じた時を検出したら、第２トランジスタ駆動回路４０にトランジスタＴｒ２をオフさせる信号を出力する（図２（３）参照）。第１トランジスタＴｒ１はオン状態を維持し、第２トランジスタＴｒ２はオフ状態となる。制御手段１０は、電流検出回路５０で検出したゲート電流（ＩＧ）の時間微分値（ｄＩＧ／ｄｔ）が正の値からゼロになったことを検出したら、第２トランジスタＴｒ２をオフ状態とする。
時刻ｔ１以降は、高抵抗Ｒ１のみを介してＩＧＢＴのゲートＧにゲート電流（ＩＧ）が流れ込む（図２（４）参照）。区間１のときのように高抵抗Ｒ１と低抵抗Ｒ２の並列接続を介してＩＧＢＴのゲートにゲート電流（ＩＧ）が流れ込む場合と比較すると、区間２ではゲート抵抗が大きくなる。このため、区間２では駆動装置１のゲート駆動能力が低くなり、ゲートに流れる電流が少なくなる。したがって、ゲート・エミッタ間の電圧（ＶＧＥ）の増加率も、区間１のときと比較して小さくなる。
図２（５）に示すように、時刻ｔ２でゲート・エミッタ間の電圧（ＶＧＥ）が所定の閾値Ｖｔｈを超えると、ＩＧＢＴのコレクタ・エミッタ間にコレクタ・エミッタ間電流（ＩＣＥ）が流れ始める（図２（６）参照）。
時刻ｔ０で駆動装置１にターンオン信号が入力されてから、コレクタ・エミッタ間電流（ＩＣＥ）が流れ始めるまでの期間を遅延時間（ＴＯＮ）と称呼する。駆動装置１では、区間１では大きなゲート電流を流すために、遅延時間（ＴＯＮ）は短い。区間１ではコレクタ・エミッタ間電流（ＩＣＥ）が流れ始めないので、大きなゲート電流（ＩＧ）を流してもサージ電圧は生じない。
区間２では、小さなゲート電流（ＩＧ）を流すために、コレクタ・エミッタ間電流（ＩＣＥ）は緩やかに増大する。コレクタ・エミッタ間の電流（ＩＣＥ）が増えるのに伴い、コレクタ・エミッタ間の電圧（ＶＣＥ）が低下する。
ＩＧＢＴがオフ状態のときには、ＩＧＢＴのｐｎ接合に空乏層が伸びているため、ＩＧＢＴのゲート・コレクタ間の容量は非常に小さい。ＩＧＢＴのコレクタ・エミッタ間の電圧（ＶＣＥ）が低下すると、ＩＧＢＴのゲート・コレクタ間の容量は増加する。増加したゲート・コレクタ間の容量を小さなゲート電流（ＩＧ）で充電するために、ゲート・コレクタ間の電圧が緩やかに上昇し、ゲート電流（ＩＧ）の変化率は徐々に低速化していく。この状態では、ゲート・コレクタ間の電圧が不十分であり、ゲート・コレクタ間の電圧が充分に高くなったときに得られるコレクタ・エミッタ間の電圧ＶＣＥ２（いわゆるＩＧＢＴのオン電圧）よりは高い電圧ＶＣＥ１となっている（図２（７）参照）。この期間が長いほどスイッチング損失（ＶＣＥ×ＩＣＥ）が大きくなる。
制御手段１０が、時刻ｔ１で、ゲート電流（ＩＧ）が上昇する状態から下降する状態に転じた時を検出したら、第２トランジスタ駆動回路４０にトランジスタＴｒ２をオフさせる信号を出力する（図２（３）参照）。第１トランジスタＴｒ１はオン状態を維持し、第２トランジスタＴｒ２はオフ状態となる。制御手段１０は、電流検出回路５０で検出したゲート電流（ＩＧ）の時間微分値（ｄＩＧ／ｄｔ）が正の値からゼロになったことを検出したら、第２トランジスタＴｒ２をオフ状態とする。
時刻ｔ１以降は、高抵抗Ｒ１のみを介してＩＧＢＴのゲートＧにゲート電流（ＩＧ）が流れ込む（図２（４）参照）。区間１のときのように高抵抗Ｒ１と低抵抗Ｒ２の並列接続を介してＩＧＢＴのゲートにゲート電流（ＩＧ）が流れ込む場合と比較すると、区間２ではゲート抵抗が大きくなる。このため、区間２では駆動装置１のゲート駆動能力が低くなり、ゲートに流れる電流が少なくなる。したがって、ゲート・エミッタ間の電圧（ＶＧＥ）の増加率も、区間１のときと比較して小さくなる。
図２（５）に示すように、時刻ｔ２でゲート・エミッタ間の電圧（ＶＧＥ）が所定の閾値Ｖｔｈを超えると、ＩＧＢＴのコレクタ・エミッタ間にコレクタ・エミッタ間電流（ＩＣＥ）が流れ始める（図２（６）参照）。
時刻ｔ０で駆動装置１にターンオン信号が入力されてから、コレクタ・エミッタ間電流（ＩＣＥ）が流れ始めるまでの期間を遅延時間（ＴＯＮ）と称呼する。駆動装置１では、区間１では大きなゲート電流を流すために、遅延時間（ＴＯＮ）は短い。区間１ではコレクタ・エミッタ間電流（ＩＣＥ）が流れ始めないので、大きなゲート電流（ＩＧ）を流してもサージ電圧は生じない。
区間２では、小さなゲート電流（ＩＧ）を流すために、コレクタ・エミッタ間電流（ＩＣＥ）は緩やかに増大する。コレクタ・エミッタ間の電流（ＩＣＥ）が増えるのに伴い、コレクタ・エミッタ間の電圧（ＶＣＥ）が低下する。
ＩＧＢＴがオフ状態のときには、ＩＧＢＴのｐｎ接合に空乏層が伸びているため、ＩＧＢＴのゲート・コレクタ間の容量は非常に小さい。ＩＧＢＴのコレクタ・エミッタ間の電圧（ＶＣＥ）が低下すると、ＩＧＢＴのゲート・コレクタ間の容量は増加する。増加したゲート・コレクタ間の容量を小さなゲート電流（ＩＧ）で充電するために、ゲート・コレクタ間の電圧が緩やかに上昇し、ゲート電流（ＩＧ）の変化率は徐々に低速化していく。この状態では、ゲート・コレクタ間の電圧が不十分であり、ゲート・コレクタ間の電圧が充分に高くなったときに得られるコレクタ・エミッタ間の電圧ＶＣＥ２（いわゆるＩＧＢＴのオン電圧）よりは高い電圧ＶＣＥ１となっている（図２（７）参照）。この期間が長いほどスイッチング損失（ＶＣＥ×ＩＣＥ）が大きくなる。
［区間３（時刻ｔ３〜）］
制御手段１０が、時刻ｔ３で、ゲート電流（ＩＧ）の時間微分値（ｄＩＧ／ｄｔ）が負の値からゼロになったことを検出したら、制御手段１０は、図２（２）、図２（３）に示すように、再び、第１トランジスタＴｒ１及び第２トランジスタＴｒ２の双方をオン状態とする。
これによって、駆動装置１のゲート駆動能力が高くなる。ゲート電流（ＩＧ）は、一時的に増加する（図２（４）参照。）。そして、ゲート電圧（ＶＧＥ）の増加率は、一時的に大きくなる（図２（５）参照）。その後、ＩＧＢＴのゲート・コレクタ間の容量が充分に充電され、ゲート・エミッタ間の電圧（ＶＧＥ）は電源４８の電圧に維持され、ゲート電流（ＩＧ）はゼロに収束する（図２（４）参照）。ＩＧＢＴのコレクタ・エミッタ電圧（ＶＣＥ）は、いわゆるオン電圧ＶＣＥ２に低下する（図２（７）参照）。
制御手段１０が、時刻ｔ３で、ゲート電流（ＩＧ）の時間微分値（ｄＩＧ／ｄｔ）が負の値からゼロになったことを検出したら、制御手段１０は、図２（２）、図２（３）に示すように、再び、第１トランジスタＴｒ１及び第２トランジスタＴｒ２の双方をオン状態とする。
これによって、駆動装置１のゲート駆動能力が高くなる。ゲート電流（ＩＧ）は、一時的に増加する（図２（４）参照。）。そして、ゲート電圧（ＶＧＥ）の増加率は、一時的に大きくなる（図２（５）参照）。その後、ＩＧＢＴのゲート・コレクタ間の容量が充分に充電され、ゲート・エミッタ間の電圧（ＶＧＥ）は電源４８の電圧に維持され、ゲート電流（ＩＧ）はゼロに収束する（図２（４）参照）。ＩＧＢＴのコレクタ・エミッタ電圧（ＶＣＥ）は、いわゆるオン電圧ＶＣＥ２に低下する（図２（７）参照）。
駆動装置１の制御手段１０にターンオフ信号が入力されると、制御手段１０は、第３トランジスタ駆動回路６０に、第３トランジスタＴｒ３をオンさせる信号を出力する。また、第１トランジスタ駆動回路３０、第２トランジスタ駆動回路４０に第１トランジスタＴｒ１及び第２トランジスタＴｒ２をオフさせる信号を出力する。
これによって、ＩＧＢＴのゲートから抵抗Ｒ４、端子８、第３トランジスタＴｒ３のドレイン・ソース間を介してグランド線に電流が流れ、ＩＧＢＴのゲート・エミッタ間の電圧（ＶＧＥ）が減少し、ＩＧＢＴがターンオフする。
これによって、ＩＧＢＴのゲートから抵抗Ｒ４、端子８、第３トランジスタＴｒ３のドレイン・ソース間を介してグランド線に電流が流れ、ＩＧＢＴのゲート・エミッタ間の電圧（ＶＧＥ）が減少し、ＩＧＢＴがターンオフする。
このように、駆動装置１は、［区間１］では、ゲート駆動能力を高い状態にする。ゲートを充電するゲート電流（ＩＧ）が大きく、遅延時間（ＴＯＮ）を短くすることができる。すなわち、ＩＧＢＴがターンオンする応答時間を短縮化することができる。区間１では、コレクタ・エミッタ間の電流（ＩＣＥ）は流れ始めていないので過大なサージ電圧が発生することはない。
その後、［区間２］では、ゲート駆動能力を低い状態にする。ゲート電流（ＩＧ）が小さく、ＩＧＢＴのゲートは緩やかに充電され、コレクタ・エミッタ間の電流（ＩＣＥ）は緩やかに上昇する。このため、例えば、ＩＧＢＴのコレクタ側にダイオードが接続されている場合（ＩＧＢＴが、インバータの下アームに設けられた電力用スイッチング素子であり、その上アームの電力用スイッチング素子にフライホイールダイオードが接続されている場合等）に、ダイオードの逆回復電流値を決定する時間変化率が抑制される。したがって、ターンオン時に、ＩＧＢＴのコレクタ・エミッタ間に、ダイオードの大きな逆回復電流が流れることを抑制することができる。回路に存在する寄生インダクタンスＬと、電流の時間変化に起因して発生するサージ電圧（Ｌ・ｄｉ／ｄｔ）のレベルを抑制することができる。
その後、［区間３］では、再びゲート駆動能力を高い状態にする。これによって、ターンオン後は大きなゲート電流（ＩＧ）によって、ゲート・コレクタ間の容量が早く充電され、コレクタ・エミッタ間の電圧（ＶＣＥ）が低い定常値（ＶＣＥ２）に達するまでの期間（時間ＴＲＥＳ）を短縮することができる。したがって、ターンオン損失（ＶＣＥ×ＩＣＥ）を抑制することができる。時刻ｔ３では、コレクタ・エミッタ間の電流（ＩＣＥ）はほぼ安定しており、ゲート電流を大きくしても過大なサージ電圧が発生することはない。
その後、［区間２］では、ゲート駆動能力を低い状態にする。ゲート電流（ＩＧ）が小さく、ＩＧＢＴのゲートは緩やかに充電され、コレクタ・エミッタ間の電流（ＩＣＥ）は緩やかに上昇する。このため、例えば、ＩＧＢＴのコレクタ側にダイオードが接続されている場合（ＩＧＢＴが、インバータの下アームに設けられた電力用スイッチング素子であり、その上アームの電力用スイッチング素子にフライホイールダイオードが接続されている場合等）に、ダイオードの逆回復電流値を決定する時間変化率が抑制される。したがって、ターンオン時に、ＩＧＢＴのコレクタ・エミッタ間に、ダイオードの大きな逆回復電流が流れることを抑制することができる。回路に存在する寄生インダクタンスＬと、電流の時間変化に起因して発生するサージ電圧（Ｌ・ｄｉ／ｄｔ）のレベルを抑制することができる。
その後、［区間３］では、再びゲート駆動能力を高い状態にする。これによって、ターンオン後は大きなゲート電流（ＩＧ）によって、ゲート・コレクタ間の容量が早く充電され、コレクタ・エミッタ間の電圧（ＶＣＥ）が低い定常値（ＶＣＥ２）に達するまでの期間（時間ＴＲＥＳ）を短縮することができる。したがって、ターンオン損失（ＶＣＥ×ＩＣＥ）を抑制することができる。時刻ｔ３では、コレクタ・エミッタ間の電流（ＩＣＥ）はほぼ安定しており、ゲート電流を大きくしても過大なサージ電圧が発生することはない。
本実施例の駆動装置１は、ＩＧＢＴのゲート電流（ＩＧ）をモニタし、その検出値の変化パターンに基づいてゲート駆動能力を調整している。駆動装置１はパッケージに封入されている。また、駆動装置１はＩＧＢＴとは別の基板に配設されている。ゲート電流（ＩＧ）は、このように、ＩＧＢＴから離間した位置でもモニタすることができ、検出するゲート電流は、スイッチングノイズに影響され難い構成とすることができる。駆動装置１を用いれば、ノイズに影響され難い量を検出するために、適切なタイミングでゲート駆動能力を切換えることができる。
また、駆動装置１によれば、ゲート駆動能力を大きくする場合には、抵抗Ｒ１，Ｒ２の双方を並列にゲートに接続すればよく、ゲート駆動能力を小さくする場合には、抵抗Ｒ１のみをゲートに接続すればよい。したがって、駆動装置１の回路構成が簡単である。［区間１］ではゲート駆動能力を大きく、［区間２］では、ゲート駆動能力を小さく、［区間３］ではゲート駆動能力を大きく、容易に切換えることができる。
［区間１］では、ゲート電流（ＩＧ）が流れ始めてからコレクタ電流（ＩＣＥ）が流れ始める遅延時間（ＴＯＮ）を短くすることができる。すなわち、ＩＧＢＴがターンオンする遅延時間（ＴＯＮ）を短くして、ＩＧＢＴの応答を速くすることができる。
また［区間２］では、ターンオン初期に過大なサージ電圧が発生することを抑制し、回路の寄生インダクタンスに起因するノイズを抑制することができる。
また［区間３］では、ターンオン時のスイッチング損失を低減化することができる。
また、駆動装置１によれば、ゲート駆動能力を大きくする場合には、抵抗Ｒ１，Ｒ２の双方を並列にゲートに接続すればよく、ゲート駆動能力を小さくする場合には、抵抗Ｒ１のみをゲートに接続すればよい。したがって、駆動装置１の回路構成が簡単である。［区間１］ではゲート駆動能力を大きく、［区間２］では、ゲート駆動能力を小さく、［区間３］ではゲート駆動能力を大きく、容易に切換えることができる。
［区間１］では、ゲート電流（ＩＧ）が流れ始めてからコレクタ電流（ＩＣＥ）が流れ始める遅延時間（ＴＯＮ）を短くすることができる。すなわち、ＩＧＢＴがターンオンする遅延時間（ＴＯＮ）を短くして、ＩＧＢＴの応答を速くすることができる。
また［区間２］では、ターンオン初期に過大なサージ電圧が発生することを抑制し、回路の寄生インダクタンスに起因するノイズを抑制することができる。
また［区間３］では、ターンオン時のスイッチング損失を低減化することができる。
本実施例では、抵抗Ｒ１、抵抗Ｒ２を駆動装置１とＩＧＢＴのゲートの間に接続する場合について説明したが、抵抗Ｒ１、抵抗Ｒ２は駆動装置１に含まれるように構成してもよい。抵抗回路として抵抗素子を用いると、抵抗回路を安価に構成することができる。また、温度変化等による変化の少ない安定した抵抗を提供することができる。
本実施例では、ＩＧＢＴのゲート抵抗を減少させる場合に、抵抗Ｒ２を抵抗Ｒ１に並列接続する場合について説明したが、ＩＧＢＴのゲート抵抗を増加させる場合に、元々接続されていた抵抗素子にさらに抵抗素子を直列接続するように構成してもよい。あるいは抵抗値の大きい抵抗素子をゲートに接続して、ゲート抵抗値を切換えるように構成されていてもよい。
本実施例では、ＩＧＢＴのゲート抵抗を減少させる場合に、抵抗Ｒ２を抵抗Ｒ１に並列接続する場合について説明したが、ＩＧＢＴのゲート抵抗を増加させる場合に、元々接続されていた抵抗素子にさらに抵抗素子を直列接続するように構成してもよい。あるいは抵抗値の大きい抵抗素子をゲートに接続して、ゲート抵抗値を切換えるように構成されていてもよい。
（第２実施例）
次に、第２実施例の駆動装置１ａを、図３、図４を参照して説明する。駆動装置１ａは、オン抵抗の大きさを切換え可能な半導体素子を備えている。この半導体素子は、電力をスイッチングするＩＧＢＴのゲートに接続される。
図３は、６個のＩＧＢＴを利用して３相交流を出力するインバータに利用されている１個のＩＧＢＴのみを図示しており、ＩＧＢＴ毎に駆動装置１ａが設けられている。図４は、駆動装置１ａの動作を説明するタイミングチャート図である。
次に、第２実施例の駆動装置１ａを、図３、図４を参照して説明する。駆動装置１ａは、オン抵抗の大きさを切換え可能な半導体素子を備えている。この半導体素子は、電力をスイッチングするＩＧＢＴのゲートに接続される。
図３は、６個のＩＧＢＴを利用して３相交流を出力するインバータに利用されている１個のＩＧＢＴのみを図示しており、ＩＧＢＴ毎に駆動装置１ａが設けられている。図４は、駆動装置１ａの動作を説明するタイミングチャート図である。
図３に示すように、駆動装置１ａは、制御手段１０を備えている。制御手段１０は、図１に示す第１実施例の制御手段１０と同様の機能を備えている。制御手段１０は、図示省略してあるポート４６からターンオン信号やターンオフ信号を入力する。制御手段１０は、第４トランジスタ第１駆動回路３０ａ、第４トランジスタ第２駆動回路３０ｂによって、第４トランジスタＴｒ４のゲート電位を切り換える。制御手段１０は、第５トランジスタ駆動回路７０によって、第５トランジスタＴｒ５のゲート電位をオン電位とオフ電位の間で時間的に切換える。制御手段１０は、第４トランジスタＴｒ４と、第５トランジスタＴｒ５のゲート電位を独立に制御する。
第４トランジスタ第１駆動回路３０ａは、第４トランジスタＴｒ４のゲートに小さいゲート電流を流し、オン抵抗が高い状態で第４トランジスタＴｒ４を駆動する。第４トランジスタ第２駆動回路３０ｂは、第４トランジスタＴｒ４のゲートに大きいゲート電流を流し、オン抵抗が低い状態で第４トランジスタＴｒ４を駆動する。第４、第５トランジスタＴｒ４，Ｔｒ５にはｐ型のＭＯＳＦＥＴが用いられている。
第４トランジスタ第１駆動回路３０ａは、第４トランジスタＴｒ４のゲートに小さいゲート電流を流し、オン抵抗が高い状態で第４トランジスタＴｒ４を駆動する。第４トランジスタ第２駆動回路３０ｂは、第４トランジスタＴｒ４のゲートに大きいゲート電流を流し、オン抵抗が低い状態で第４トランジスタＴｒ４を駆動する。第４、第５トランジスタＴｒ４，Ｔｒ５にはｐ型のＭＯＳＦＥＴが用いられている。
第４トランジスタＴｒ４が第４トランジスタ第１駆動回路３０ａによってオン状態になると、シャント抵抗５２と、オン抵抗が低い状態の第４トランジスタのドレイン・ソース間と、端子４ａと、抵抗Ｒ３を介して、定電圧源４８とＩＧＢＴのゲートが接続される。第４トランジスタＴｒ４が第４トランジスタ第１駆動回路３０ｂによってオン状態になると、シャント抵抗５２と、オン抵抗が高い状態の第４トランジスタのドレイン・ソース間と、端子４ａと、抵抗Ｒ３を介して、定電圧源４８とＩＧＢＴのゲートが接続される。第５トランジスタＴｒ５がオン状態になると、抵抗Ｒ５と端子８ａを介して、ＩＧＢＴのゲートとグランド線が接続される。
第１実施例の駆動装置１と同様、ＩＧＢＴのゲートに流れる電流の大きさが電流検出回路５０によって制御手段１０に入力される。
第１実施例の駆動装置１と同様、ＩＧＢＴのゲートに流れる電流の大きさが電流検出回路５０によって制御手段１０に入力される。
次に、図４を用いて、駆動装置１ａによって、ＩＧＢＴがターンオンする動作の概略を説明する。
［区間１（時刻ｔ０〜ｔ１）］
時刻ｔ０で、駆動装置１ａの制御手段１０にターンオン信号が入力されると、制御手段１０は、第４トランジスタ第１駆動回路３０ａに、第４トラジスタＴｒ４をオンさせる信号を出力する。第４トランジスタＴｒ４がオン抵抗が低い状態でオンする。これによって、オン抵抗が低い状態の第４トランジスタＴｒ４のドレイン・ソース間を介してＩＧＢＴのゲートに大きなゲート電流（ＩＧ）が流れ込む。第４トラジスタＴｒ４が導通すると、ゲート電流（ＩＧ）の大きさは増大し、その後減少し始める。
［区間１（時刻ｔ０〜ｔ１）］
時刻ｔ０で、駆動装置１ａの制御手段１０にターンオン信号が入力されると、制御手段１０は、第４トランジスタ第１駆動回路３０ａに、第４トラジスタＴｒ４をオンさせる信号を出力する。第４トランジスタＴｒ４がオン抵抗が低い状態でオンする。これによって、オン抵抗が低い状態の第４トランジスタＴｒ４のドレイン・ソース間を介してＩＧＢＴのゲートに大きなゲート電流（ＩＧ）が流れ込む。第４トラジスタＴｒ４が導通すると、ゲート電流（ＩＧ）の大きさは増大し、その後減少し始める。
［区間２（時刻ｔ１〜ｔ３）］
制御手段１０が、時刻ｔ１で、ゲート電流（ＩＧ）が上昇する状態から下降する状態に転じた時を検出したら、第４トランジスタ第２駆動回路３０ａに代わって第４トランジスタ第２駆動回路３０ｂに、第４トラジスタＴｒ４をオンさせる信号を出力する。第４トランジスタＴｒ４がオン抵抗が高い状態でオンする。
時刻ｔ１以降は、オン抵抗が高い状態の第４トランジスタＴｒ４のドレイン・ソース間を介してＩＧＢＴのゲートにゲート電流（ＩＧ）が流れ込む（図４（２）参照）。区間１の場合と比較すると、区間２ではゲート抵抗が大きくなる。このため、区間２では駆動装置１ａのゲート駆動能力が低くなり、単位時間あたりにゲートに供給する電流が少なくなる。
その後、第１実施例の駆動装置１の区間２と同様、増加したゲート・コレクタ間の容量を小さなゲート電流（ＩＧ）で充電するために、ゲート・コレクタ間の電圧が緩やかに上昇し、ゲート電流（ＩＧ）の変化率は徐々に低速化していく。
制御手段１０が、時刻ｔ１で、ゲート電流（ＩＧ）が上昇する状態から下降する状態に転じた時を検出したら、第４トランジスタ第２駆動回路３０ａに代わって第４トランジスタ第２駆動回路３０ｂに、第４トラジスタＴｒ４をオンさせる信号を出力する。第４トランジスタＴｒ４がオン抵抗が高い状態でオンする。
時刻ｔ１以降は、オン抵抗が高い状態の第４トランジスタＴｒ４のドレイン・ソース間を介してＩＧＢＴのゲートにゲート電流（ＩＧ）が流れ込む（図４（２）参照）。区間１の場合と比較すると、区間２ではゲート抵抗が大きくなる。このため、区間２では駆動装置１ａのゲート駆動能力が低くなり、単位時間あたりにゲートに供給する電流が少なくなる。
その後、第１実施例の駆動装置１の区間２と同様、増加したゲート・コレクタ間の容量を小さなゲート電流（ＩＧ）で充電するために、ゲート・コレクタ間の電圧が緩やかに上昇し、ゲート電流（ＩＧ）の変化率は徐々に低速化していく。
［区間３（時刻ｔ３〜）］
制御手段１０が、時刻ｔ３で、制御手段１０は、ゲート電流（ＩＧ）の時間微分値（ｄＩＧ／ｄｔ）が負の値からゼロになったことを検出したら、第４トランジスタ第２駆動回路３０ｂに代わって、再び第４トランジスタ第２駆動回路３０ａに、第４トラジスタＴｒ４をオンさせる信号を出力する。これによって、駆動装置１ａのゲート駆動能力が高くなる。ＩＧＢＴのゲート電流（ＩＧ）は、一時的に増加する（図４（２）参照）。
その後、第１実施例の駆動装置１の区間３と同様、ＩＧＢＴのゲート・コレクタ間の容量が充分に充電され、ゲート・エミッタ間の電圧（ＶＧＥ）は電源４８の電圧に維持され、ゲート電流（ＩＧ）は、ゼロに収束する。
制御手段１０が、時刻ｔ３で、制御手段１０は、ゲート電流（ＩＧ）の時間微分値（ｄＩＧ／ｄｔ）が負の値からゼロになったことを検出したら、第４トランジスタ第２駆動回路３０ｂに代わって、再び第４トランジスタ第２駆動回路３０ａに、第４トラジスタＴｒ４をオンさせる信号を出力する。これによって、駆動装置１ａのゲート駆動能力が高くなる。ＩＧＢＴのゲート電流（ＩＧ）は、一時的に増加する（図４（２）参照）。
その後、第１実施例の駆動装置１の区間３と同様、ＩＧＢＴのゲート・コレクタ間の容量が充分に充電され、ゲート・エミッタ間の電圧（ＶＧＥ）は電源４８の電圧に維持され、ゲート電流（ＩＧ）は、ゼロに収束する。
駆動装置１ａの制御手段１０にターンオフ信号が入力されると、制御手段１０は、第４トランジスタ第１駆動回路３０ａ、第４トランジスタ第２駆動回路３０ｂに代わって第５トランジスタ駆動回路７０に、第５トランジスタＴｒ５をオンさせる信号を出力する。
これによって、ＩＧＢＴのゲートから抵抗Ｒ５、端子８ａ、第５トランジスタＴｒ５のドレイン・ソース間を介してグランド線に電流が流れ、ＩＧＢＴのゲート・エミッタ間の電圧（ＶＧＥ）が減少し、ＩＧＢＴがターンオフする。
これによって、ＩＧＢＴのゲートから抵抗Ｒ５、端子８ａ、第５トランジスタＴｒ５のドレイン・ソース間を介してグランド線に電流が流れ、ＩＧＢＴのゲート・エミッタ間の電圧（ＶＧＥ）が減少し、ＩＧＢＴがターンオフする。
このように、駆動装置１ａは、実施例１の駆動装置１（併せて、図１参照）と同様、［区間１］→［区間２］→［区間３］で、ゲート駆動能力を、高→低→高と３段階で変化させることができる。ゲート駆動能力を切換えることによるゲート電流（ＩＧ）、ゲート・エミッタ間の電圧（ＶＧＥ）、コレクタ・エミッタ間の電流（ＩＣＥ）、コレクタ・エミッタ間の電圧（ＶＣＥ）の時間変化は、図２に示す駆動装置１の場合と同様である。
第１実施例の駆動装置１と同様、駆動装置１ａの電流検出回路５０で検出するゲート電流（ＩＧ）は、スイッチングノイズに影響され難い。したがって、駆動装置１ａを用いれば、ノイズに影響され難い量を検出するために、適切なタイミングでゲート駆動能力を切換えることができる。
また、駆動装置１ａでは、ゲート抵抗を切換えるためのトランジスタは１つ設けられていればよい。したがって部品点数が少なく、駆動装置を安価に構成することができる。
第１実施例の駆動装置１と同様、駆動装置１ａの電流検出回路５０で検出するゲート電流（ＩＧ）は、スイッチングノイズに影響され難い。したがって、駆動装置１ａを用いれば、ノイズに影響され難い量を検出するために、適切なタイミングでゲート駆動能力を切換えることができる。
また、駆動装置１ａでは、ゲート抵抗を切換えるためのトランジスタは１つ設けられていればよい。したがって部品点数が少なく、駆動装置を安価に構成することができる。
第１、第２実施例では、第１〜第５トランジスタＴｒ１〜Ｔｒ５は、ゲート、ドレイン・ソースの領域が形成されているｐ型のＭＯＳＦＥＴの場合について説明した。これらのトランジスタは、ｎ型のＭＯＳＦＥＴであってもよい。また、ベース、エミッタ、コレクタの領域が形成されているバイポーラトランジスタであってもよい。
第１、第２実施例では、本発明の駆動装置１，１ａでＩＧＢＴを駆動する場合について説明したが、電圧駆動型の電力用スイッチング素子（例えば、ＭＯＳＦＥＴ、ＧＴＯ）であれば本発明の駆動装置１，１ａを用いて駆動することができる。
第１、第２実施例では、シャント抵抗５２がスイッチング素子のソース側に設けられている場合について説明したが、シャント抵抗５２はスイッチング素子のドレイン側に設けられていてもよい。
第１、第２実施例では、本発明の駆動装置１，１ａでＩＧＢＴを駆動する場合について説明したが、電圧駆動型の電力用スイッチング素子（例えば、ＭＯＳＦＥＴ、ＧＴＯ）であれば本発明の駆動装置１，１ａを用いて駆動することができる。
第１、第２実施例では、シャント抵抗５２がスイッチング素子のソース側に設けられている場合について説明したが、シャント抵抗５２はスイッチング素子のドレイン側に設けられていてもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１，１ａ 駆動装置
４，４ａ，６，８，８ａ 端子
１０ 制御手段
３０ 第１トランジスタＴｒ１の駆動回路
３０ａ 第４トランジスタＴｒ４の第１駆動回路
３０ｂ 第４トランジスタＴｒ４の第２駆動回路
４０ 第２トランジスタＴｒ２の駆動回路
４６ ポート
４８ 定電圧電源
５０ 電流検出回路
５３ ポイント
６０ 第３トランジスタＴｒ３の駆動回路
７０ 第５トランジスタＴｒ５の駆動回路
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５ 抵抗
４，４ａ，６，８，８ａ 端子
１０ 制御手段
３０ 第１トランジスタＴｒ１の駆動回路
３０ａ 第４トランジスタＴｒ４の第１駆動回路
３０ｂ 第４トランジスタＴｒ４の第２駆動回路
４０ 第２トランジスタＴｒ２の駆動回路
４６ ポート
４８ 定電圧電源
５０ 電流検出回路
５３ ポイント
６０ 第３トランジスタＴｒ３の駆動回路
７０ 第５トランジスタＴｒ５の駆動回路
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５ 抵抗
Claims (7)
- 電力用スイッチング素子のゲートに流れる電流の大きさを検出するゲート電流検出手段と、
検出したゲート電流が上昇する状態から下降する状態に転じた時にスイッチング素子のゲート駆動能力を減少させ、ゲート電流の変化率が所定値以下となった時にゲート駆動能力を増大させる調整手段と、
を備えることを特徴とする駆動装置。 - 電力用スイッチング素子のゲートに流れる電流の大きさを検出するゲート電流検出手段と、
検出したゲート電流が上昇する状態から下降する状態に転じた時に電源とゲート間の抵抗を増大させ、ゲート電流の変化率が所定値以下となった時に電源とゲート間の抵抗を減少させる調整手段と、
を備えることを特徴とする駆動装置。 - 電源とゲートの間に、スイッチング素子を内蔵する低抵抗回路と、スイッチング素子を内蔵する高抵抗回路が並列に設けられており、
調整手段が、電力用スイッチング素子にゲート電流を通電し始める時に低抵抗回路のスイッチング素子と高抵抗回路のスイッチング素子を導通させ、ゲート電流が上昇する状態から下降する状態に転じた時に低抵抗回路のスイッチング素子を非導通とし、ゲート電流の変化率が所定値以下となった時に低抵抗回路のスイッチング素子を再び導通させることを特徴とする請求項２の駆動装置。 - 電源とゲートの間に、制御用電極に加える電圧または電流によって抵抗が変化する半導体素子が設けられており、
調整手段が、電力用スイッチング素子のゲート電流が上昇する状態から下降する状態に転じた時に半導体素子の制御用電極に加える電圧または電流を減少させ、電力用スイッチング素子のゲート電流の変化率が所定値以下となった時に半導体素子の制御用電極に加える電圧または電流を増大させることを特徴とする請求項２の駆動装置。 - ゲート電流検出手段が、電源とゲートの間に設けられているシャント抵抗の電位差に基づいてゲート電流を検出することを特徴とする請求項１〜４のいずれかの駆動装置。
- ゲート電流検出手段と電力用スイッチング素子が異なる基板に形成されていることを特徴とする請求項１〜５のいずれかの駆動装置。
- ゲート電流検出手段と調整手段が、同一のパッケージに収容されていることを特徴とする請求項１〜６のいずれかの駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006194248A JP4915158B2 (ja) | 2006-07-14 | 2006-07-14 | 電力用スイッチング素子の駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006194248A JP4915158B2 (ja) | 2006-07-14 | 2006-07-14 | 電力用スイッチング素子の駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008022451A JP2008022451A (ja) | 2008-01-31 |
| JP4915158B2 true JP4915158B2 (ja) | 2012-04-11 |
Family
ID=39078058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006194248A Active JP4915158B2 (ja) | 2006-07-14 | 2006-07-14 | 電力用スイッチング素子の駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4915158B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4734390B2 (ja) * | 2008-09-19 | 2011-07-27 | 株式会社東芝 | コンバータの制御回路 |
| DE102008042895A1 (de) * | 2008-10-16 | 2010-04-22 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Reduzierung elektromagnetischer Emissionen beim Einschaltvorgang eines Leistungshalbleiters |
| JP5341557B2 (ja) * | 2009-03-02 | 2013-11-13 | 株式会社日本自動車部品総合研究所 | インバータ装置 |
| KR101900722B1 (ko) | 2012-07-10 | 2018-09-20 | 삼성전자주식회사 | 파워 모스 트랜지스터의 게이트 구동회로 |
| DE102013219167B4 (de) * | 2013-04-26 | 2017-03-02 | Conti Temic Microelectronic Gmbh | Zwei Verfahren, Vorrichtung und Verwendung davon, jeweils zum Einschalten oder Abschalten eines elektronischen Bauelements |
| EP3229355B1 (en) * | 2014-12-05 | 2024-01-10 | Hitachi Astemo, Ltd. | Load driving device and in-vehicle control device using same |
| JP6390909B2 (ja) * | 2014-12-25 | 2018-09-19 | パナソニックＩｐマネジメント株式会社 | 駆動装置、電力変換装置 |
| DE112017003368T5 (de) | 2016-07-04 | 2019-03-21 | Mitsubishi Electric Corporation | Treiberschaltung und leistungsmodul mit derselben |
| JP6355775B2 (ja) * | 2017-02-10 | 2018-07-11 | ルネサスエレクトロニクス株式会社 | ゲートドライバ、及びスイッチング方法 |
| JP6848936B2 (ja) * | 2018-06-27 | 2021-03-24 | 株式会社デンソー | スイッチング素子の駆動回路 |
| JP7210912B2 (ja) * | 2018-06-27 | 2023-01-24 | 株式会社デンソー | スイッチング素子駆動装置 |
| JP7006547B2 (ja) * | 2018-09-10 | 2022-01-24 | 三菱電機株式会社 | 半導体装置 |
| JP2020061903A (ja) * | 2018-10-12 | 2020-04-16 | 株式会社デンソー | ゲート駆動装置 |
| JP7318335B2 (ja) | 2019-06-14 | 2023-08-01 | 富士電機株式会社 | 集積回路、半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3614519B2 (ja) * | 1995-07-25 | 2005-01-26 | 株式会社日立製作所 | 絶縁ゲート型半導体装置の駆動方法及び装置 |
| JP3664061B2 (ja) * | 1999-12-28 | 2005-06-22 | 日産自動車株式会社 | 電流制御型半導体素子用駆動回路 |
| JP3931627B2 (ja) * | 2001-11-01 | 2007-06-20 | 株式会社日立製作所 | 半導体スイッチング素子のゲート駆動装置 |
-
2006
- 2006-07-14 JP JP2006194248A patent/JP4915158B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008022451A (ja) | 2008-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4915158B2 (ja) | 電力用スイッチング素子の駆動装置 | |
| JP4343897B2 (ja) | 電力変換装置 | |
| JP4432215B2 (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| JP4740320B2 (ja) | 半導体素子の駆動回路 | |
| JP4942861B1 (ja) | ゲート駆動回路 | |
| US7242238B2 (en) | Drive circuit for voltage driven type semiconductor element | |
| JP4512671B1 (ja) | 電力変換回路 | |
| US20090066402A1 (en) | Gate drive circuit | |
| JP4904993B2 (ja) | 電圧駆動型素子の駆動回路 | |
| JP2011211836A (ja) | スイッチングデバイス駆動装置および半導体装置 | |
| JP2012039457A (ja) | 半導体素子の駆動装置及び方法 | |
| JP2008078816A (ja) | 電圧駆動型半導体素子の駆動方法、及び、ゲート駆動回路 | |
| JP4967568B2 (ja) | 電圧駆動型素子のゲート駆動回路 | |
| JP2021013259A (ja) | ゲート駆動装置及び電力変換装置 | |
| JP2013005231A (ja) | 駆動装置 | |
| CN113765341A (zh) | 一种驱动器、电机驱动电路及动力系统 | |
| JP4991446B2 (ja) | 電力変換装置 | |
| JP2007221473A (ja) | スイッチング回路の駆動回路及びスイッチング回路 | |
| JP5056405B2 (ja) | スイッチング装置 | |
| JP2003218675A (ja) | 半導体素子の駆動装置ならびにそれを用いた電力変換装置 | |
| JP2009194514A (ja) | パワー半導体のゲート駆動回路 | |
| JP2019110431A (ja) | 半導体装置およびパワーモジュール | |
| JP5935768B2 (ja) | 駆動制御装置 | |
| JP6122542B1 (ja) | アクティブクランプ回路 | |
| WO2023135885A1 (ja) | 半導体スイッチング素子の駆動装置および電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110527 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111227 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120109 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4915158 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |