JP4942861B1 - ゲート駆動回路 - Google Patents

Abstract

電力用半導体素子としてのＩＧＢＴ２を駆動するゲート駆動回路において、ＩＧＢＴ２のゲート容量を一定電流で充電する定電流ゲート駆動回路１と、ＭＯＳＦＥＴ４および抵抗５−１の直列回路を介して定電流ゲート駆動回路１の入出力端間に並列に接続され、ＩＧＢＴ２のゲート容量を一定電圧で充電する定電圧ゲート駆動回路５と、を備え、ＩＧＢＴ２を駆動する際に、定電流ゲート駆動回路１と定電圧ゲート駆動回路５の双方を用いてＩＧＢＴ２のゲート容量を充電する。
【選択図】図１

Description

本発明は、電力用半導体素子を駆動するゲート駆動回路に関する。

従来のゲート駆動回路は、リカバリ電流の小さい炭化珪素（ＳｉＣ）を素材として形成されるダイオード（以下「ＳｉＣダイオード」という）を並列（より正確には逆並列）に接続した電力用半導体素子としてのＩＧＢＴ（Insulated Gate Bipolar Transistor）を有するスイッチング回路に対し、ターンオン時の素子損失、リカバリ時のダイオード損失低減しながら、リンギングなどによるノイズを低減するため、ＩＧＢＴがターンオンする直前にＩＧＢＴのゲートに直列に接続される抵抗値を大きくして、ターンオン時の電流変化率を途中から緩やかにする技術が開示されている（例えば、特許文献１）。

特開２００８−９２６６３号公報

しかしながら、上記従来技術では、ターンオン時の電流変化率を途中から緩やかにする制御を行うため、起動信号（指令信号）が出力されてから実際に電力用半導体素子が動作するまでの起動時間が長くなるという課題がある。

また、この従来技術は、直列接続される２つの抵抗のうちの一方の抵抗の両端に接続されるスイッチング素子のオンオフ制御により抵抗値を変更する手法である。このため、制御を効果的に行うには、２つの抵抗の抵抗値にある程度の差を持たせる必要がある。しかしながら、２つの抵抗の抵抗値の差が大きい場合、抵抗値切り替えの前後においてゲート電圧が大きく変化してしまうという問題点がある。ゲート電圧の変化は、ノイズの増加要因の一つになるので、これを回避することが好ましい。

本発明は、上記に鑑みてなされたものであって、ターンオンへの移行過程におけるゲート電圧の変化を抑制しつつ、起動時間を短縮することができるゲート駆動回路を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、電力用半導体素子を駆動するゲート駆動回路において、前記電力用半導体素子のゲート容量を一定電流で充電する定電流ゲート駆動回路と、スイッチング素子および抵抗の直列回路を介して前記定電流ゲート駆動回路の入出力端間に並列に接続され、前記ゲート容量を一定電圧で充電する定電圧ゲート駆動回路と、を備え、前記電力用半導体素子を駆動する際に、前記定電流ゲート駆動回路と前記定電圧ゲート駆動回路の双方を用いて当該電力用半導体素子のゲート容量を充電することを特徴とする。

本発明によれば、電力用半導体素子をターンオンする際のゲート電圧の変化を抑制しつつ、起動時間を短縮することができるという効果を奏する。

図１は、実施の形態１に係るゲート駆動回路の構成を示す図である。 図２は、図１から定電圧ゲート駆動回路の部分を省略した回路構成を示す図である。 図３は、実施の形態１に係るゲート駆動回路の動作を説明するタイムチャートである。 図４は、実施の形態２に係るゲート駆動回路の構成を示す図である。 図５は、実施の形態３に係るゲート駆動回路の構成を示す図である。 図６は、実施の形態３に係るゲート駆動回路の動作を説明するタイムチャートである。

以下に添付図面を参照し、本発明の実施の形態にかかるゲート駆動回路について説明する。なお、以下に示す実施の形態により本発明が限定されるものではない。

実施の形態１．
図１は、本発明の実施の形態１に係るゲート駆動回路の構成を示す図である。実施の形態１に係るゲート駆動回路は、図１に示すように、電力用半導体素子としてのＩＧＢＴ２のゲートに接続され、ＩＧＢＴ２のゲート電流を制限してＩＧＢＴ２を駆動する定電流ゲート駆動回路１と、定電流ゲート駆動回路１にオン指令信号（オン指令電圧）９を出力する電力用半導体素子制御回路３と、定電流ゲート駆動回路１に並列に接続され、ＩＧＢＴ２を定電圧駆動する定電圧ゲート駆動回路５と、定電圧ゲート駆動回路５に基準電圧１６を付与する基準電圧源７と、を有して構成される。

定電流ゲート駆動回路１は、図示のように、抵抗１−３，１−４と、トランジスタ（図示の例ではＰＮＰバイポーラトランジスタ）１−１，１−２と、トランジスタ１−１のコレクタに直列接続されるダイオード１−５とを備えて構成される。ダイオード１−５のカソードは、定電流ゲート駆動回路１の出力端になり、ＩＧＢＴ２のゲートに接続される。定電流ゲート駆動回路１は、ＩＧＢＴ２がターンオンするときのゲート電流１０を所定の上限値に制限する機能を有する。

定電圧ゲート駆動回路５は、図示のように、スイッチング素子の一例であるＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）４と、ＭＯＳＦＥＴ４に直列接続される抵抗５−１と、スイッチング素子制御回路としてＭＯＳＦＥＴ４を制御するＭＯＳＦＥＴ制御回路６と、ＩＧＢＴ２のゲート電圧１１および基準電圧源７の基準電圧１６を入力信号とし、これらの信号の大小関係に従ってＭＯＳＦＥＴ制御回路６を制御する第1のコンパレータとしてのゲート電圧検出コンパレータ８−１を備えて構成される。定電圧ゲート駆動回路５は、定電流ゲート駆動回路１に並列に接続され、定電流ゲート駆動回路１と共に、必要なゲート電流をＩＧＢＴ２に供給する。なお、図示の例では、ＭＯＳＦＥＴ４および抵抗５−１による直列回路の一端を成すＭＯＳＦＥＴ４のソースが定電流ゲート駆動回路１の抵抗１−３の一端に接続され、直列回路の他端を成す定電圧ゲート駆動回路５の抵抗５−１の一端がダイオード１−５のカソードに接続される構成であるが、ＭＯＳＦＥＴ４および抵抗５−１による直列回路の接続関係が逆になり、定電圧ゲート駆動回路５の抵抗５−１の一端が定電流ゲート駆動回路１の抵抗１−３の一端に接続され、ＭＯＳＦＥＴ４のドレインがダイオード１−５のカソードに接続される構成であっても構わない。

つぎに、実施の形態１に係るゲート駆動回路の動作について説明する。ここではまず、図２を参照して、定電流ゲート駆動回路１の動作について説明する。なお、図２は、図１から定電圧ゲート駆動回路５の部分を省略した回路構成を示す図である。

ＩＧＢＴ２をターンオンするとき、定電流ゲート駆動回路１には、電力用半導体素子制御回路３からのオン指令信号９が入力される。オン指令信号９が定電流ゲート駆動回路１に入力されると、トランジスタ１−１は導通状態となり、抵抗１−３を介してエミッタ電流が流れ、抵抗１−４を介してベース電流が流れる。また、ダイオード１−５を介してコレクタ電流が流れ、このコレクタ電流はＩＧＢＴ２に対するゲート電流１０となってＩＧＢＴ２のゲート容量を充電する。

トランジスタ１−１のエミッタ電流が増加すると抵抗１−３での電圧降下が増大し、この電圧降下はトランジスタ１−２のベース−エミッタ間を順バイアスするため、トランジスタ１−２が導通状態になる。トランジスタ１−２が導通すると、トランジスタ１−１に流れていた電流（エミッタ電流）は、トランジスタ１−２の方に流れるようになり、抵抗１−３での電圧降下が小さくなる。一方、抵抗１−３での電圧降下が小さくなるとトランジスタ１−２のベース−エミッタ間のバイアス電圧が小さくなり、トランジスタ１−２は導通状態から遮断状態に移行する。結局のところ、このような動作が瞬時にして行われ、トランジスタ１−１のエミッタには、トランジスタ１−２のベース−エミッタ間（ＰＮ接合部）における順方向電圧降下（例えば、０．６Ｖ）を抵抗１−３の抵抗値で除した値の一定電流が流れる。なお、トランジスタの性質上、コレクタ電流はエミッタ電流にはほぼ等しくなるため、ＩＧＢＴ２を充電するゲート電流も定電流となる。このようにして、定電流ゲート駆動回路１は、電力用半導体素子であるＩＧＢＴ２を定電流駆動する。

つぎに、実施の形態１に係るゲート駆動回路、即ち定電流ゲート駆動回路１と定電圧ゲート駆動回路５とを併用した場合の動作について、図１および図３の図面を説明する。図３は、実施の形態１に係るゲート駆動回路の動作を説明するタイムチャートである。なお、図３の説明において、電力用半導体素子を適宜「ＰＳＤ」（Power Semiconductor Device）と略記する。

まず、ゲート駆動の初めにおいて（図３における動作時間Ａ以前）、ＭＯＳＦＥＴ４はオンしている。つまり、定電圧ゲート駆動回路５は、動作可能な状態に設定されている。この状態において、電力用半導体素子制御回路３からのオン指令信号９が定電流ゲート駆動回路１に入力されると（動作時間Ａ）、ＩＧＢＴ２のゲートには、定電圧ゲート駆動回路５から供給される電流と、定電流ゲート駆動回路１から供給される電流とが重畳され、ＩＧＢＴ２のゲート容量を充電する。なお、図３の上から２段目の波形（ＰＳＤゲート電流１０）において、実線部１９は、定電流ゲート駆動回路１および定電圧ゲート駆動回路５の双方を駆動したときの電流波形であり、破線部１８は、ＭＯＳＦＥＴ４をオフに制御して（このとき、定電圧ゲート駆動回路５は切り離された状態である）、定電流ゲート駆動回路１のみを駆動したときの電流波形である。

ＩＧＢＴ２のゲート電圧（ＰＳＤゲート電圧）１１は、ゲート電圧検出コンパレータ８−１に入力される。ゲート電圧検出コンパレータ８−１は、ＰＳＤゲート電圧１１を基準電圧源７の基準電圧１６と比較する。この基準電圧１６は、図３に示すように、ＩＧＢＴ２がターンオンするときの閾値電圧（ＰＳＤターンオン閾値電圧）１５よりも低く設定される。この設定により、ＰＳＤゲート電圧１１がＰＳＤターンオン閾値電圧１５に近づき、基準電圧１６を超えるとゲート電圧検出コンパレータ８−１の出力は反転し、ＭＯＳＦＥＴ制御回路６が動作してＭＯＳＦＥＴ４がオフに制御され（ＭＯＳＦＥＴ両端電圧１２は「ロー」から「ハイ」に上昇）、定電圧ゲート駆動回路５は定電流ゲート駆動回路１から切り離されて、定電流ゲート駆動回路１のみが動作する状態に切り換わる（動作時間Ｂ）。

その後、ＰＳＤゲート電圧１１がＰＳＤターンオン閾値電圧１５を超えるとＰＳＤコレクタ電流１３が流れ初め（動作時間Ｃ）、ＰＳＤコレクタ電流１３は急速に立ち上がり、ピークを生じた後にある所定値に落ち着く。また、ＩＧＢＴ２のコレクタとエミッタとの間の電圧（ＰＳＤコレクタ−エミッタ電圧）１４は、ＰＳＤコレクタ電流１３がピーク値を迎えた後に零電位に向かって立ち下がる。

上記の制御により、ＩＧＢＴ２がターンオンするまでの時間（ターンオン時間）Ｔ１（Ａ〜Ｂ）は、定電流ゲート駆動回路１のみを用いて充電する場合に比して短くなり、起動指令の入力から実際に動作するまでの時間（実動作時間）Ｔ２も短くなる。これらターンオン時間Ｔ１および実動作時間Ｔ２が短縮される理由は、定電流ゲート駆動回路１と定電圧ゲート駆動回路５との双方を用いてＩＧＢＴ２のゲート容量を充電することで、図３にハッチングで示した面積に相当する分の電荷量をより多く充電することができるからである。

また、図３の実線部１９に示す電流波形に着目すると、電流値が時間の経過と共に小さくなっていることが分かる。このような波形になるのは、ＩＧＢＴ２のゲート容量が充電されることでＰＳＤゲート電圧１１が上昇し、その結果として、抵抗５−１の両端電圧が小さくなるからである。この結果は、ＭＯＳＦＥＴ４の導通時に定電流ゲート駆動回路１の入出力端間に電気的に接続される抵抗５−１の作用によるものであり、定電圧ゲート駆動回路５が文字通り、ＩＧＢＴ２を定電圧駆動していることで得ることができる。また、この作用により、ＩＧＢＴ２をターンオンさせる移行過程において、ゲート電圧の変化を抑制することが可能となる。

以上説明したように、実施の形態１のゲート駆動回路によれば、電力用半導体素子であるＩＧＢＴ２を駆動する際に、定電流ゲート駆動回路１と定電圧ゲート駆動回路５との双方を用いてＩＧＢＴ２のゲート容量を充電することとしたので、ターンオンへの移行過程におけるゲート電圧の変化を抑制しつつ、起動時間の短縮が可能となる。

実施の形態２．
図４は、実施の形態２に係るゲート駆動回路の構成を示す図である。同図のゲート駆動回路では、図１に示した実施の形態１に係るゲート駆動回路において、基準電圧源７を基準電圧生成回路７ａに代えたものである。なお、その他の構成については、図１に示した実施の形態１の構成と同一または同等であり、それらの共通の構成部には同一の符号を付して示し、共通する説明は適宜省略する。

つぎに、基準電圧生成回路７ａの構成および動作について説明する。なお、基本的な動作は、実施の形態１のゲート駆動回路と同等であり、回路主要部の動作波形も図３に示すものと同等である。

図４において、基準電圧生成回路７ａは、ＩＧＢＴ２のエミッタ電流を検出するための電流検出手段である電流検出抵抗２５と、第１の電源回路である三角波電源２４と、コンデンサおよび抵抗にて構成される出力回路８−３と、三角波電源２４の出力と電流検出抵抗２５の出力とを比較する第２のコンパレータとしての電流検出コンパレータ８−２を備えて構成される。

実施の形態２において、ゲート電圧検出コンパレータ８−１に入力する基準電圧１６は、電流検出コンパレータ８−２によって生成される。電流検出コンパレータ８−２では、三角波電源２４が生成する三角波と、電流検出抵抗２５の出力とを比較することにより基準電圧１６が生成され、出力回路８−３を介してゲート電圧検出コンパレータ８−１に入力される。その後の動作は、実施の形態１と同一もしくは同等である。

ここで、基準電圧生成回路７ａが生成する基準電圧１６は、実施の形態１と同様にＰＳＤターンオン閾値電圧１５よりも低い値に設定されるが、このＰＳＤターンオン閾値電圧１５は、ＩＧＢＴ２の特性によっても変動し、また、ＩＧＢＴ２のコレクタに流れる電流によっても変動する。一方、実施の形態２のゲート駆動回路では、上述したように、ＩＧＢＴ２のコレクタ電流を検出し、検出したコレクタ電流を用いて基準電圧１６を生成しているので、ＩＧＢＴ２のターンオン閾値電圧が変動しても、これに追従した制御を行うことが可能となる。この制御により、ＩＧＢＴ２の特性に応じた基準電圧１６を生成することができ、起動時間を短縮する制御を効果的に行うことができる。なお、コレクタ電流に代えてエミッタ電流を検出するようにしても構わない。また、電流検出抵抗以外の検出手段を用いても構わない。

以上説明したように、実施の形態２のゲート駆動回路によれば、電力用半導体素子であるＩＧＢＴ２を駆動する際に、定電流ゲート駆動回路１と定電圧ゲート駆動回路５との双方を用いてＩＧＢＴ２のゲート容量を充電すると共に、ＩＧＢＴ２に流れる電流を検出し、検出した電流を用いて生成した基準電圧を用いて定電圧ゲート駆動回路５の動作を制御することとしたので、実施の形態１の効果に加え、ＩＧＢＴ２の特性に応じた起動時間の短縮制御が可能になるという効果が得られる。

実施の形態３．
図５は、実施の形態３に係るゲート駆動回路の構成を示す図である。同図のゲート駆動回路では、図１に示した実施の形態１に係るゲート駆動回路において、ゲート電圧検出コンパレータ８−１の反転入力端子にＩＧＢＴ２のゲート電圧ではなく自己完結的に生成した電圧信号を入力する構成である。具体的には、第２の電源回路である方形波電源２０と、方形波電源２０が出力する方形波電圧２２を平滑化するフィルタ回路としてのＲＣフィルタ２１とを有し、ＲＣフィルタ２１が出力する方形波平滑電圧２３をゲート電圧検出コンパレータ８−１の反転入力端子に入力する構成としている。なお、その他の構成については、図１に示した実施の形態１の構成と同一または同等であり、それらの共通の構成部には同一の符号を付して示し、共通する説明は適宜省略する。

つぎに、実施の形態３に係るゲート駆動回路の動作について図５および図６の図面を参照して説明する。なお、図６は、実施の形態３に係るゲート駆動回路の動作を説明するタイムチャートである。基本的には、図３に示すタイムチャートと同一もしくは同等であるが、図６では、タイムチャートの中程に方形波電圧２２と方形波平滑電圧２３を追加している。

この実施の形態３では、ＩＧＢＴ２がターンオンする直前で基準電圧１６と交差するようにＲＣフィルタ２１の時定数（＝ＲとＣの積）が設定されている（Ｂ点における方形波平滑電圧２３を参照）。即ち、方形波電圧２２がＲＣフィルタ２１にて平滑化され、ＩＧＢＴ２がターンオンするよりも前に基準電圧１６に達するように動作するので、実施の形態１とは異なり、ＩＧＢＴ２のゲート電圧（ＰＳＤゲート電圧１１）を検出することなくＩＧＢＴ２を駆動することが可能となる。

以上説明したように、実施の形態３のゲート駆動回路によれば、電力用半導体素子であるＩＧＢＴ２を駆動する際に、定電流ゲート駆動回路１と定電圧ゲート駆動回路５との双方を用いてＩＧＢＴ２のゲート容量を充電すると共に、自己完結的に生成した制御信号（電圧）を用いて定電圧ゲート駆動回路５の動作／非動作を切り替えることとしたので、ゲート電圧を検出することなく、実施の形態１と同等の効果を得ることが可能となる。

最後に、実施の形態１〜３に共通する事項として、電力用半導体素子の素材について説明する。電力用半導体素子としては、珪素（Ｓｉ）を素材とする半導体トランジスタ素子（ＩＧＢＴ、ＭＯＳＦＥＴなど、以下「Ｓｉ−ＳＷ」と略記）が一般的である。上記で説明した技術は、この一般的なＳｉ−ＳＷに用いて好適である。

一方、上述した技術は、Ｓｉを素材として形成されたスイッチング素子に限定されるものではない。このＳｉに代え、近年、高速のスイッチング動作が可能であるとして注目され、開発が進められている炭化珪素（ＳｉＣ）を素材とする電力用半導体素子（以下「ＳｉＣ−ＳＷ」と略記）に用いることも無論可能である。

ここで、ＳｉＣ−ＳＷが高速のスイッチング動作が可能であるのは、ＳｉＣ−ＳＷは、高温度での使用が可能であり、耐熱性も高いため、ＳｉＣ−ＳＷを収容する素子モジュールの許容動作温度を高温側に引き上げることができ、キャリア周波数を高めてスイッチング速度を増加させても、素子モジュールを冷却する冷却器が大きくなるのを抑制することができるからである。

しかしながら、スイッチング速度の増加は効率を高めるという観点では効果的ではあるものの、ＳｉＣ−ＳＷを駆動する際にコレクタ−エミッタ電圧（Ｖｃｅ）およびコレクタ電流（Ｉｃ）の時間変化（ｄｖ／ｄｔ、ｄｉ／ｄｔ）が急峻になるため、ノイズが増加するという問題点が生ずる。

これに対し、本願実施の形態のゲート駆動回路によれば、上記で説明したように、電力用半導体素子を駆動する際に、定電流ゲート駆動回路と定電圧ゲート駆動回路との双方を併用し、電力用半導体素子がターンオンする移行過程におけるゲート電圧変化を抑制しているので、スイッチングによるノイズを従来よりも抑制することができる。つまり、本願実施の形態のゲート駆動回路は、電力用半導体素子としてＳｉＣ−ＳＷを用いる場合に有効に作用し、今後のトレンドに柔軟に対応可能な技術の一つを成すと言っても過言ではない。

なお、ＳｉＣは、Ｓｉよりもバンドギャップが大きいという特性を捉えて、ワイドバンドギャップ半導体と称される半導体の一例である。このＳｉＣ以外にも、例えば窒化ガリウム（ＧａＮ）系材料または、ダイヤモンド（Ｃ）を用いて形成される半導体もワイドバンドギャップ半導体に属しており、それらの特性もＳｉＣに類似した点が多い。したがって、ＳｉＣ以外の他のワイドバンドギャップ半導体を用いる場合も、ＳｉＣの場合と同様な効果が得られ、本願の要旨を成すものである。

なお、以上の実施の形態１〜３に示した構成は、本発明の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能であることは言うまでもない。

以上のように、本発明は、電力用半導体素子をターンオンする際のゲート電圧の変化を抑制しつつ、起動時間の短縮を可能とするゲート駆動回路として有用である。

１ 定電流ゲート駆動回路
１−１，１−２ トランジスタ
１−３，１−４，５−１ 抵抗
１−５ ダイオード
３ 電力用半導体素子制御回路
４ ＭＯＳＦＥＴ
５ 定電圧ゲート駆動回路
６ ＭＯＳＦＥＴ制御回路
７ 基準電圧源
７ａ 基準電圧生成回路
８−１ ゲート電圧検出コンパレータ（第１のコンパレータ）
８−２ 電流検出コンパレータ（第２のコンパレータ）
８−３ 出力回路
９ オン指令信号（電圧）
１０ ゲート電流（ＰＳＤゲート電流）
１１ ゲート電圧（ＰＳＤゲート電圧）
１３ ＰＳＤコレクタ電流
１４ ＰＳＤコレクタ−エミッタ電圧
１５ ＰＳＤターンオン閾値電圧
１６ 基準電圧
２０ 方形波電源（第２の電源回路）
２１ ＲＣフィルタ（フィルタ回路）
２２ 方形波電圧
２３ 方形波平滑電圧
２４ 三角波電源（第１の電源回路）
２５ 電流検出抵抗（電流検出手段）

Claims (8)

1. 電力用半導体素子を駆動するゲート駆動回路において、
   前記電力用半導体素子のゲート容量を一定電流で充電する定電流ゲート駆動回路と、
   スイッチング素子および抵抗の直列回路を介して前記定電流ゲート駆動回路の入出力端間に並列に接続され、前記ゲート容量を一定電圧で充電する定電圧ゲート駆動回路と、
   を備え、
   前記電力用半導体素子を駆動する際に、前記定電流ゲート駆動回路と前記定電圧ゲート駆動回路の双方を用いて当該電力用半導体素子のゲート容量を充電することを特徴とするゲート駆動回路。
2. 前記定電圧ゲート駆動回路は、
   前記電力用半導体素子のゲート電圧と所定の基準電圧とを比較する第１のコンパレータと、
   前記第１のコンパレータの比較結果に基づいて前記スイッチング素子を制御するスイッチング素子制御回路と、
   を有し、
   前記第１のコンパレータは、前記電力用半導体素子がターンオンする直前に前記スイッチング素子をオフに制御する信号を生成し、
   前記スイッチング素子制御回路は、前記第１のコンパレータから出力される制御信号に基づき、前記スイッチング素子をオフに制御して前記定電流ゲート駆動回路との電気的接続を切り離すことを特徴とする請求項１に記載のゲート駆動回路。
3. 前記電力用半導体素子に流れる電流を用いて前記基準電圧を生成する基準電圧生成回路をさらに備えたことを特徴とする請求項２に記載のゲート駆動回路。
4. 前記基準電圧生成回路は、
   前記電力用半導体素子に流れる電流を検出する電流検出手段と、
   所定の方形波電圧を生成する第１の電源回路と、
   前記電流検出手段が検出した電流値と、前記方形波電圧とを比較し、その比較結果に基づく出力電圧を前記基準電圧として前記第１のコンパレータに出力する第２のコンパレータと、
   を備えたことを特徴とする請求項３に記載のゲート駆動回路。
5. 方形波電圧を生成する第２の電源回路と、
   前記方形波電圧を平滑するフィルタ回路と、
   をさらに有すると共に、
   前記定電圧ゲート駆動回路は、
   前記フィルタ回路が出力する方形波平滑電圧と所定の基準電圧とを比較する第１のコンパレータと、
   前記第１のコンパレータの比較結果に基づいて前記スイッチング素子を制御するスイッチング素子制御回路と、
   を有し、
   前記第１のコンパレータは、前記電力用半導体素子がターンオンする直前に前記スイッチング素子をオフに制御する信号を生成し、
   前記スイッチング素子制御回路は、前記第１のコンパレータから出力される制御信号に基づき、前記スイッチング素子をオフに制御して前記定電流ゲート駆動回路との電気的接続を切り離すことを特徴とする請求項１に記載のゲート駆動回路。
6. 前記電力用半導体素子は、ワイドバンドギャップ半導体にて形成される素子であることを特徴とする請求項１〜５の何れか１項に記載のゲート駆動回路。
7. 前記ワイドバンドギャップ半導体は、炭化ケイ素、窒化ガリウム系材料または、ダイヤモンドを用いた半導体であることを特徴とする請求項６に記載のゲート駆動回路。
8. 電力用半導体素子を駆動するゲート駆動回路において、
   前記電力用半導体素子のゲート容量を一定電流で充電する定電流ゲート駆動回路と、
   スイッチング素子および抵抗の直列回路を介して前記定電流ゲート駆動回路の入出力端間に並列に接続され、前記ゲート容量を一定電圧で充電する定電圧ゲート駆動回路と、
   を備え、
   前記定電圧ゲート駆動回路は、前記電力用半導体素子を駆動するオン指令が出力されてから、当該電力用半導体素子がターンオンするまでの期間においてのみ駆動されることを特徴とするゲート駆動回路。

Images