JP2020061903A - ゲート駆動装置 - Google Patents

Abstract

【課題】ターンオン損失を増加させることなくサージ電圧を抑制する。【解決手段】ゲート駆動装置１は、駆動部１０、１３、ピーク電圧検出部１１、１４および駆動能力制御部１２、１５を備える。駆動部１０は、ハーフブリッジ回路４の上下アームを構成する２つのスイッチング素子５、６のうち一方のスイッチング素子５のゲートを駆動する。ピーク電圧検出部１４は、スイッチング素子５のターンオン時におけるスイッチング素子６の主端子のピーク電圧を検出する。駆動能力制御部１２は、ピーク電圧検出部１４により検出される主端子のピーク電圧がスイッチング素子６の仕様に応じて定まる主端子の電圧の許容値を超えることが無い範囲で駆動部１０のターンオン時における駆動能力の値を演算するとともに、その演算結果に基づいて駆動部１０のターンオン時における駆動能力を変更する。【選択図】図１

Description

本発明は、スイッチング素子のゲートを駆動するゲート駆動装置に関する。

例えばＩＧＢＴ、ＭＯＳＦＥＴなどのスイッチング素子が直列接続された構成のハーフブリッジ回路において、一方のスイッチング素子のターンオン時に他方のスイッチング素子の主端子に印加されるサージ電圧がそのスイッチング素子の耐圧を超えると故障が生じる可能性がある。そのため、ハーフブリッジ回路の上下アームを構成するスイッチング素子のゲートを駆動するゲート駆動装置では、上記したサージ電圧への対策が求められている。従来、このようなサージ電圧を抑制するための技術が種々考えられている（例えば、特許文献１参照）。

特開２００７−２２１８６３号公報

上記したサージ電圧は、システム構造により定まる電流経路の寄生のインダクタンス成分と電流の傾きつまり電流の変化率とに応じた電圧であり、電流の変化率が大きくなるほど高い電圧となる。なお、この場合の電流は、スイッチング素子に対して逆並列接続された還流ダイオードにおけるリカバリ電流を意味している。そのため、一方のスイッチング素子をターンオンする際における駆動能力、具体的には例えばゲート抵抗の抵抗値を高くして電流のピークを低く抑えれば、サージ電圧を抑制することが可能である。

例えば、最も高いサージ電圧が発生すると考えられるワースト条件、つまり高電圧および大電流の領域を考慮してターンオンする際におけるゲート抵抗の抵抗値を決定し、その決定したゲート抵抗の抵抗値でもって全ての動作条件における駆動を行うようにすることが考えられる。このようにすれば、全ての動作条件においてサージ電圧がスイッチング素子の耐圧を超えることを防止できる。

ただし、スイッチング素子をターンオンする際に生じるスイッチング損失、つまりターンオン損失は、ターンオンする際におけるゲート抵抗の抵抗値に比例する。そのため、上記したようにゲート抵抗の抵抗値を決定すると、発生するサージ電圧が比較的低くなる動作条件である低電圧および小電流の領域では、サージ電圧の抑制効果が過大なものとなり、駆動能力が低く抑えられたことによるターンオン損失の増加が問題となる。このように、サージ電圧の抑制とターンオン損失の低減とはトレードオフの関係にある。

一方、特許文献１記載の技術では、コレクタ・エミッタ間電圧と主電流をモニタしながら、それらに応じてゲート電流を調整することにより、サージ電圧を抑制しつつ素子損失の増大を抑制するようになっている。しかし、特許文献１記載の技術では、モニタしたコレクタ・エミッタ間電圧が任意の閾値に達するとゲート電流を調整するようになっているため、素子ばらつきや駆動条件などによっては、最適なゲート電流の調整を行うことができない可能性がある。すなわち、上記した特許文献１記載の技術を含めた従来の技術では、サージ電圧の抑制およびターンオン損失の低減の双方を十分に達成することが難しいという課題があった。

本発明は上記事情に鑑みてなされたものであり、その目的は、ターンオン損失を増加させることなくサージ電圧を抑制することができるゲート駆動装置を提供することにある。

請求項１に記載のゲート駆動装置は、一方の駆動部（１０、１２５）、他方のピーク電圧検出部（１４）および一方の駆動能力制御部（１２）を備える。一方の駆動部は、ハーフブリッジ回路（４、９２）の上下アームを構成する２つのスイッチング素子（５、６、９３、１０３、１１３、１１４、１２３）のうち一方のスイッチング素子（５、１１３、１２３）のゲートを駆動する。他方のピーク電圧検出部は、一方のスイッチング素子のターンオン時における他方のスイッチング素子の主端子のピーク電圧、つまり前述したターンオン時に発生するサージ電圧のピークを検出する。

一方の駆動能力制御部は、他方のピーク電圧検出部により検出される主端子のピーク電圧が他方のスイッチング素子の仕様に応じて定まる主端子の電圧の許容値を超えることが無い範囲で一方の駆動部のターンオン時における駆動能力の値を演算する。主端子の電圧の許容値とは、例えばスイッチング素子の耐圧より所定のマージン分だけ低い値であり、その値の電圧が主端子に印加されてもスイッチング素子が故障する可能性はないものの、その値を超える電圧が主端子に印加されるとスイッチング素子が故障する可能性があるような値に設定される。また、一方の駆動能力制御部は、上述した駆動能力の値の演算結果に基づいて一方の駆動部のターンオン時における駆動能力を変更する。

このようにすれば、一方の駆動部のターンオン時における駆動能力は、ピーク電圧の検出値と許容値とに基づいて最適化される。このように駆動能力の最適化が行われることにより、どのような動作条件であっても、許容値を超えるサージ電圧がスイッチング素子の主端子に印加されることが防止される。また、上記最適化が行われることにより、どのような動作条件であっても、サージ電圧のピークがスイッチング素子の耐圧に近いぎりぎりの値となるまで一方の駆動部のターンオン時における駆動能力を高めることが可能となり、その結果、ターンオン損失が低減される。したがって、上記構成によれば、ターンオン損失を増加させることなくサージ電圧を抑制することができるという優れた効果が得られる。

第１実施形態に係るゲート駆動装置の概略構成を模式的に示す図 第１実施形態に係る駆動能力の演算および変更に関する処理の概要を示す図 第１実施形態に係るゲート駆動装置の具体的な構成例を模式的に示す図 第１実施形態に係る駆動部のターンオン側の具体的な構成例を模式的に示す図 第１実施形態に係るゲート駆動装置による各制御のタイミングを説明するためのタイミングチャート 第２実施形態に係るゲート駆動装置による各制御のタイミングを説明するためのタイミングチャート 第３実施形態に係るゲート駆動装置の具体的な構成例を模式的に示す図 第３実施形態に係る駆動部のターンオン側の具体的な構成例を模式的に示す図 第４実施形態に係るゲート駆動装置の概略構成を模式的に示す図 第４実施形態に係るゲート駆動装置の具体的な構成例を模式的に示す図 第５実施形態に係るゲート駆動装置の具体的な構成例を模式的に示す図 第６実施形態に係るゲート駆動装置の概略構成を模式的に示す図 第６実施形態に係るゲート駆動装置の具体的な構成例を模式的に示す図 第７実施形態に係るゲート駆動装置の概略構成を模式的に示す図 第８実施形態に係るゲート駆動装置の概略構成を模式的に示す図 第９実施形態に係るゲート駆動装置の概略構成を模式的に示す図

以下、複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
（第１実施形態）
以下、第１実施形態について図１〜図６を参照して説明する。

＜ゲート駆動装置の概略構成＞
図１に示すように、本実施形態のゲート駆動装置１は、一対の直流電源線２、３の間に接続されたハーフブリッジ回路４の上下アームを構成する２つのスイッチング素子５、６を駆動する。スイッチング素子５、６は、パワー素子であり、この場合、Ｎチャネル型のＭＯＳトランジスタと、そのＭＯＳトランジスタのドレイン・ソース間にソース側をアノードとして接続された、つまりＭＯＳトランジスタに対して逆並列に接続された還流用のダイオードと、を含む構成となっている。なお、この場合、ＭＯＳトランジスタとは別の素子として還流用のダイオードが設けられているが、ＭＯＳトランジスタのボディダイオードを還流用のダイオードとして利用してもよい。

本実施形態において、スイッチング素子５は、ハーフブリッジ回路４を構成する一方のスイッチング素子に相当し、スイッチング素子６は、ハーフブリッジ回路４を構成する他方のスイッチング素子に相当する。直流電源線２、３には、例えば電池などの図示しない直流電源から出力される電源電圧Ｖａが供給されている。この場合、電源電圧Ｖａは、例えば数百Ｖといった比較的高い電圧となっている。スイッチング素子５のドレインは、高電位側の直流電源線２に接続されている。スイッチング素子５のソースは、スイッチング素子６のドレインに接続されている。スイッチング素子６のソースは、低電位側の直流電源線３に接続されている。図示は省略するが、スイッチング素子５、６の相互接続ノードであるノードＮ１には、例えばインダクタ、モータの巻線などの負荷が接続される。

ゲート駆動装置１は、ゲート駆動回路７、８および伝達部９を備えている。ゲート駆動回路７は、外部から与えられる駆動信号Ｓａに基づいて、ハイサイド側のスイッチング素子５の駆動をＰＷＭ制御するものであり、駆動部１０、ピーク電圧検出部１１および駆動能力制御部１２を備えている。なお、駆動信号Ｓａは、ハイレベルのときにスイッチング素子５のターンオンを指令するとともに、ロウレベルのときにスイッチング素子５のターンオフを指令する信号となっている。

また、ゲート駆動回路８は、外部から与えられる駆動信号Ｓｂに基づいてロウサイド側のスイッチング素子６の駆動をＰＷＭ制御するものであり、駆動部１３、ピーク電圧検出部１４および駆動能力制御部１５を備えている。なお、駆動信号Ｓｂは、駆動信号Ｓａと同様の信号となっている。この場合、ゲート駆動回路７、８は、互いに別々の装置、具体的には互いに別々のＩＣとして構成されている。

駆動部１０は、一方のスイッチング素子５のゲートを駆動するものであり、一方の駆動部に相当する。駆動部１０は、ターンオンを指令するハイレベルの駆動信号Ｓａが与えられると、スイッチング素子５をターンオンする。また、駆動部１０は、ターンオフを指令するロウレベルの駆動信号Ｓａが与えられると、スイッチング素子５をターンオフする。詳細は後述するが、駆動部１０は、スイッチング素子５をターンオンする際における駆動能力を変更することができる構成となっている。駆動部１０の駆動能力は、駆動能力制御部１２から出力される能力設定信号Ｓｃに応じた値に設定される。

駆動部１３は、他方のスイッチング素子６のゲートを駆動するものであり、他方の駆動部に相当する。駆動部１３は、ターンオンを指令するハイレベルの駆動信号Ｓｂが与えられると、スイッチング素子６をターンオンする。また、駆動部１３は、ターンオフを指令するロウレベルの駆動信号Ｓｂが与えられると、スイッチング素子６をターンオフする。詳細は後述するが、駆動部１３は、スイッチング素子６をターンオンする際における駆動能力を変更することができる構成となっている。駆動部１３の駆動能力は、駆動能力制御部１５から出力される能力設定信号Ｓｄに応じた値に設定される。

ピーク電圧検出部１１は、スイッチング素子６のターンオン時におけるスイッチング素子５の主端子のピーク電圧、つまり前述したターンオン時に発生するサージ電圧のピークを検出するものであり、一方のピーク電圧検出部に相当する。この場合、スイッチング素子５の主端子のピーク電圧とは、ノードＮ１の電位を基準とした場合におけるスイッチング素子５のドレイン電圧のピーク、つまりスイッチング素子５のドレイン・ソース間電圧ＶDSのピークのことを意味している。ピーク電圧検出部１１は、上記ピーク電圧の検出値を伝達部９へと出力する。

ピーク電圧検出部１４は、スイッチング素子５のターンオン時におけるスイッチング素子６の主端子のピーク電圧、つまり前述したターンオン時に発生するサージ電圧のピークを検出するものであり、他方のピーク電圧検出部に相当する。この場合、スイッチング素子６の主端子のピーク電圧とは、直流電源線３の電位を基準とした場合におけるスイッチング素子６のドレイン電圧のピーク、つまりスイッチング素子６のドレイン・ソース間電圧ＶDSのピークのことを意味している。ピーク電圧検出部１４は、上記ピーク電圧の検出値を伝達部９へと出力する。

伝達部９は、ゲート駆動回路８の駆動能力制御部１５に対し、ゲート駆動回路７のピーク電圧検出部１１による上記ピーク電圧の検出値を伝達する。また、伝達部９は、ゲート駆動回路７の駆動能力制御部１２に対し、ゲート駆動回路８のピーク電圧検出部１４による上記ピーク電圧の検出値を伝達する。詳細は後述するが、伝達部９は、互いに別々の装置として構成されたゲート駆動回路７、８間を絶縁する絶縁部を介して、ピーク電圧検出部１１、１４の検出値を伝達する構成となっている。

駆動能力制御部１２は、ピーク電圧検出部１４による検出値、つまりサージ電圧のピークの検出値が、スイッチング素子６の仕様に応じて定まる主端子の電圧の許容値を超えることが無い範囲で駆動部１０のターンオン時における駆動能力の最適な値を演算する。なお、この場合、上記許容値は、スイッチング素子６の耐圧と同程度の値に設定される。駆動能力制御部１２は、上記演算結果に基づいて駆動部１０のターンオン時における駆動能力を変更する。この場合、駆動能力制御部１２は、上記駆動能力を変更するための能力設定信号Ｓｃを生成し、その能力設定信号Ｓｃを駆動部１０へと出力する。

駆動能力制御部１５は、ピーク電圧検出部１１による検出値、つまりサージ電圧のピークの検出値が、スイッチング素子５の仕様に応じて定まる主端子の電圧の許容値を超えることが無い範囲で駆動部１３のターンオン時における駆動能力の最適な値を演算する。なお、この場合、上記許容値は、スイッチング素子５の耐圧と同程度の値に設定される。駆動能力制御部１５は、上記演算結果に基づいて駆動部１３のターンオン時における駆動能力を変更する。この場合、駆動能力制御部１５は、上記駆動能力を変更するための能力設定信号Ｓｄを生成し、その能力設定信号Ｓｄを駆動部１３へと出力する。

上記構成において、駆動能力制御部１２が一方の駆動能力制御部に相当するとともに、駆動能力制御部１５が他方の駆動能力制御部に相当する。詳細は後述するが、駆動能力制御部１２、１５は、サージ電圧のピークの検出値がサージ電圧の指令値に一致するように上記駆動能力の演算および変更を実行するようになっている。サージ電圧の指令値は、スイッチング素子５、６の耐圧より所定のマージン分だけ低い値であり、その値の電圧が主端子に印加されてもスイッチング素子５、６が故障する可能性はないものの、その値を上記マージン以上に超える電圧が主端子に印加されるとスイッチング素子５、６が故障する可能性があるような値に設定される。

駆動能力制御部１２、１５は、スイッチング素子５、６の駆動周期毎に上記駆動能力の値の演算を行うようになっている。そのため、ピーク電圧検出部１１、１４は、スイッチング素子５、６の駆動周期毎にターンオン時に発生するサージ電圧のピークを検出するようになっている。なお、本実施形態では、スイッチング素子５、６の駆動周期は、ＰＷＭ制御の１周期となる。また、駆動能力制御部１２は、上記駆動能力の演算後の次の駆動周期におけるスイッチング素子５のターンオン開始時点までに駆動能力の変更を行うようになっている。

＜駆動能力の演算および変更に関する処理の概要＞
続いて、上記構成の駆動能力制御部１２、１５による駆動能力の演算および変更に関する処理の概要について図２を参照して説明する。ここでは、駆動能力制御部１２による処理を例に説明するが、駆動能力制御部１５による処理も同様の内容となる。処理開始後、最初に実行されるステップＳ１００では、駆動部１０のターンオン時における駆動能力が初期値に設定される。この場合、初期値は、発生するサージ電圧が耐圧よりも十分に低いものとなるような比較的低い値に設定されている。なお、以下の説明などでは、ターンオン時における駆動能力のことをターンオン駆動能力と省略することがある。

続くステップＳ２００では、ピーク電圧検出部１４による検出値、つまり対向アームである下アームを構成するスイッチング素子６のサージ電圧のピークの検出値がサージ電圧の指令値未満であるか否かが判断される。ここで、サージ電圧のピークの検出値がサージ電圧の指令値未満である場合、ステップＳ２００で「ＹＥＳ」となり、ステップＳ３００に進む。ステップＳ３００では、駆動部１０のターンオン駆動能力が現状よりも高い値に変更される。

一方、サージ電圧のピークの検出値がサージ電圧の指令値以上である場合、ステップＳ２００で「ＮＯ」となり、ステップＳ４００に進む。ステップＳ４００では、駆動部１０のターンオン駆動能力が現状よりも低い値に変更される。ステップＳ３００またはステップＳ４００の実行後は、ステップＳ５００に進む。ステップＳ５００では、終了指令が与えられたか否かが判断される。

上記した終了指令は、装置の電源オフ時、何らかの異常が検出されたことに伴うシステム停止時などにゲート駆動装置１の上位の制御装置から与えられるものである。ここで、終了指令が与えられた場合、ステップＳ５００で「ＹＥＳ」となり、本処理が終了となる。一方、終了指令が与えられていない場合、ステップＳ５００で「ＮＯ」となり、ステップＳ２００に戻ってステップＳ２００以降の処理が繰り返される。

＜ゲート駆動装置の具体的構成＞
ゲート駆動装置１の具体的な構成としては、例えば図３に示すような構成を採用することができる。なお、ゲート駆動装置１は、図１に示したＮチャネル型のＭＯＳトランジスタに限らず、種々のパワー素子を駆動対象とすることができる。そこで、図３に示す具体的な構成例では、駆動対象のスイッチング素子５、６が、ＩＧＢＴと、そのＩＧＢＴのコレクタ・エミッタ間にエミッタ側をアノードとして接続された、つまりＩＧＢＴに対して逆並列に接続された還流用のダイオードと、を含む構成に変更されている。なお、この場合、ＩＧＢＴとは別の素子として還流用のダイオードが設けられているが、スイッチング素子５、６としてＲＣ−ＩＧＢＴを用いれば、上記ダイオードを省くことができる。

駆動部１０は、スイッチング素子５のゲートを定電流駆動する構成となっている。すなわち、駆動部１０は、スイッチ２１、２２、電流源２３、２４およびゲート駆動ロジック２５を備えている。スイッチ２１は、例えばＰチャネル型ＭＯＳトランジスタなどの半導体スイッチング素子を備えた構成されており、電源電圧Ｖｂが供給される電源線２６と電流源２３の上流側端子との間を開閉する。なお、電源電圧Ｖｂは、ノードＮ１に接続される電源線２７の電位を基準とした電圧であり、スイッチング素子５のゲート閾値電圧よりも十分に高い電圧となっている。

電流源２３の下流側端子は、スイッチング素子５のゲートに接続されている。電流源２３は、ターンオン時にスイッチング素子５のゲートに供給するための一定の電流を生成する定電流回路である。この場合、電流源２３は、駆動能力制御部１２から与えられる能力設定信号Ｓｃに基づいて、その電流値を変更することができる構成となっている。スイッチ２２は、例えばＮチャネル型ＭＯＳトランジスタなどの半導体スイッチング素子を備えた構成であり、電流源２４の下流側端子と電源線２７との間を開閉する。

電流源２４の上流側端子は、スイッチング素子５のゲートに接続されている。電流源２４は、ターンオフ時にスイッチング素子５のゲートから引き抜くための一定の電流を生成する定電流回路である。なお、駆動部１０におけるターンオフ側の構成として、電流源２４に代えて一定の抵抗値を有する抵抗を設けてもよい。つまり、駆動部１０は、ターンオフ側については、定電流駆動する構成でなくともよい。

ゲート駆動ロジック２５は、駆動信号Ｓａに基づいてスイッチ２１、２２を相補的にオンオフする。ただし、この場合、スイッチ２１、２２の双方がオフする期間、いわゆるデッドタイムが設けられる。上記構成によれば、スイッチ２１がオンされることによりスイッチング素子５がターンオンされるとともに、スイッチ２２がオンされることによりスイッチング素子５がターンオフされる。また、上記構成では、能力設定信号Ｓｃに応じて電流源２３の電流値、つまりスイッチング素子５のターンオン時におけるゲート電流が変更されることにより、ターンオン時における駆動能力が変更される。

駆動部１３は、駆動部１０と同様、スイッチング素子６のゲートを定電流駆動する構成となっている。なお、駆動部１３の構成について、駆動部１０の構成と実質的に同一の構成には同一の符号を付して説明を省略することとする。この場合、スイッチ２１は、電源電圧Ｖｃが供給される電源線２８と電流源２３の上流側端子との間を開閉する。なお、電源電圧Ｖｃは、直流電源線３に接続される電源線２９の電位を基準とした電圧であり、スイッチング素子６のゲート閾値電圧よりも十分に高い電圧となっている。

この場合、電流源２３は、駆動能力制御部１５から与えられる能力設定信号Ｓｃに基づいて、その電流値を変更することができる構成となっている。スイッチ２２は、電流源２４の下流側端子と電源線２９との間を開閉する。なお、駆動部１３におけるターンオフ側の構成として、電流源２４に代えて一定の抵抗値を有する抵抗を設けてもよい。つまり、駆動部１３は、駆動部１０と同様、ターンオフ側については、定電流駆動する構成でなくともよい。

ゲート駆動ロジック２５は、駆動信号Ｓｂに基づいてスイッチ２１、２２を相補的にオンオフする。上記構成によれば、スイッチ２１がオンされることによりスイッチング素子６がターンオンされるとともに、スイッチ２２がオンされることによりスイッチング素子６がターンオフされる。また、上記構成では、能力設定信号Ｓｄに応じて電流源２３の電流値、つまりスイッチング素子６のターンオン時におけるゲート電流が変更されることにより、ターンオン時における駆動能力が変更される。

ピーク電圧検出部１１は、分圧回路３０、検出回路３１および変換部３２を備えている。分圧回路３０は、２つのキャパシタＣ１、Ｃ２を備えている。キャパシタＣ１の一方の端子は、直流電源線２に接続され、その他方の端子はキャパシタＣ２を介して電源線２７に接続されている。つまり、分圧回路３０は、２つのキャパシタＣ１、Ｃ２が直列接続された構成となっている。この場合、キャパシタＣ１、Ｃ２は、スイッチング素子５の主端子間に発生する比較的高い電圧が印加されても故障することがないような高い耐圧を有する構成となっている。上記構成により、分圧回路３０は、ノードＮ１の電位を基準とした場合におけるスイッチング素子５のコレクタ電圧、つまりスイッチング素子５のコレクタ・エミッタ間電圧ＶCEをキャパシタＣ１、Ｃ２の容量比で分圧し、キャパシタＣ１、Ｃ２の相互接続ノードから出力する。

この場合、キャパシタＣ１、Ｃ２は、例えばＭＩＭ構造のキャパシタとして同一の半導体チップ上に形成されている。検出回路３１は、ピークホールド回路として構成されており、分圧回路３０による分圧電圧Ｖｄを入力し、その入力電圧のピークを保持したピークホールド電圧Ｖｅを出力する。検出回路３１から出力されるピークホールド電圧Ｖｅは、ピーク電圧の検出値に対応した電圧値となる。なお、以下では、ピークホールド電圧Ｖｅのことを検出電圧Ｖｅとも呼ぶ。変換部３２は、アナログ信号を入力し、その信号値に対応したパルス幅、つまりデューティ比のパルス信号を出力するアナログ／ＤＵＴＹ変換器として構成されている。この場合、変換部３２は、検出電圧Ｖｅを入力し、その電圧値に対応したデューティのパルス信号Ｓｅを伝達部９へと出力する。

ピーク電圧検出部１４は、ピーク電圧検出部１１と同様の構成となっている。なお、ピーク電圧検出部１４の構成について、ピーク電圧検出部１１の構成と実質的に同一の構成には同一の符号を付すこととする。この場合、分圧回路３０において、キャパシタＣ１の一方の端子は、ノードＮ１に接続され、その他方の端子はキャパシタＣ２を介して電源線２９に接続されている。上記構成により、分圧回路３０は、直流電源線３の電位を基準とした場合におけるスイッチング素子６のコレクタ電圧、つまりスイッチング素子６のコレクタ・エミッタ間電圧ＶCEをキャパシタＣ１、Ｃ２の容量比で分圧し、キャパシタＣ１、Ｃ２の相互接続ノードから出力する。

この場合、検出回路３１は、分圧回路３０による分圧電圧Ｖｄを入力し、その入力電圧のピークを保持したピークホールド電圧Ｖｇを出力する。検出回路３１から出力されるピークホールド電圧Ｖｇは、ピーク電圧の検出値に対応した電圧値となる。なお、以下では、ピークホールド電圧Ｖｇのことを検出電圧Ｖｇとも呼ぶ。また、この場合、変換部３２は、検出電圧Ｖｇを入力し、その電圧値に対応したデューティのパルス信号Ｓｆを伝達部９へと出力する。

伝達部９は、ゲート駆動回路７に内蔵される磁気カプラ３３と、ゲート駆動回路８に内蔵される磁気カプラ３４と、を備えている。磁気カプラ３３は、ゲート駆動回路８のピーク電圧検出部１４から出力されるパルス信号Ｓｆをゲート駆動回路７の駆動能力制御部１２へと絶縁伝送するものであり、絶縁部に相当する。磁気カプラ３４は、ゲート駆動回路７のピーク電圧検出部１１から出力されるパルス信号Ｓｅをゲート駆動回路８の駆動能力制御部１５へと絶縁伝送するものであり、絶縁部に相当する。

駆動能力制御部１２は、指令生成部３５、変換部３６、減算器３７およびコントローラ３８を備えている。指令生成部３５は、前述したサージ電圧の指令値に対応した指令電圧Ｖｈを生成する。変換部３６は、パルス信号を入力し、そのパルス幅、つまりデューティ比に対応した信号値のアナログ信号を出力するＤＵＴＹ／アナログ変換器として構成されている。この場合、変換部３６は、磁気カプラ３３を介してパルス信号Ｓｆを入力し、そのパルス信号Ｓｆのデューティ比に対応した電圧値の電圧を出力する。なお、変換部３６から出力される電圧は、ピーク電圧検出部１４の検出回路３１から出力される検出電圧Ｖｇと同様の電圧となる。そのため、以下の説明などでは、変換部３６から出力される電圧のことを検出電圧Ｖｇとも呼ぶ。

減算器３７は、指令電圧Ｖｆから検出電圧Ｖｇを減算することにより、サージ電圧のピークの検出値と指令値との差に相当する偏差ΔＶを求め、コントローラ３８に出力する。コントローラ３８は、偏差ΔＶに対するＰＩ演算を実行して能力設定信号Ｓｃを生成する。能力設定信号Ｓｃは、駆動部１０へと出力されるようになっており、これにより、駆動部１０のターンオン時における駆動能力が設定される。このような構成により、駆動能力制御部１２は、サージ電圧のピークの検出値とサージ電圧の指令値との差に相当する偏差ΔＶを求め、その偏差ΔＶが次第に小さくなるように駆動部１０のターンオン時における駆動能力を変更するようになっている。

駆動能力制御部１５は、駆動能力制御部１２と同様の構成となっている。なお、駆動能力制御部１２の構成について、駆動能力制御部１２の構成と実質的に同一の構成には同一の符号を付すこととする。この場合、指令生成部３５は、前述したサージ電圧の指令値に対応した指令電圧Ｖｉを生成する。また、この場合、変換部３６は、磁気カプラ３４を介してパルス信号Ｓｅを入力し、そのパルス信号Ｓｅのデューティ比に対応した電圧値の電圧を出力する。なお、変換部３６から出力される電圧は、ピーク電圧検出部１１の検出回路３１から出力される検出電圧Ｖｅと同様の電圧となる。そのため、以下の説明などでは、変換部３６から出力される電圧のことを検出電圧Ｖｅとも呼ぶ。

減算器３７は、指令電圧Ｖｉから検出電圧Ｖｅを減算することにより、サージ電圧のピークの検出値と指令値との差に相当する偏差ΔＶを求め、コントローラ３８に出力する。コントローラ３８は、偏差ΔＶに対するＰＩ演算を実行して能力設定信号Ｓｄを生成する。能力設定信号Ｓｄは、駆動部１３へと出力されるようになっており、これにより、駆動部１３のターンオン時における駆動能力が設定される。このような構成により、駆動能力制御部１５は、サージ電圧のピークの検出値とサージ電圧の指令値との差に相当する偏差ΔＶを求め、その偏差ΔＶが次第に小さくなるように駆動部１３のターンオン時における駆動能力を変更するようになっている。

＜駆動部のターンオン側の具体的構成＞
駆動部１０、１３のターンオン側の具体的な構成としては、例えば図４に示すような構成を採用することができる。なお、図４では、駆動部１０の構成を例示しているが、駆動部１３についても同様の構成を採用することができる。図４に示すように、この場合、電流源２３は、トランジスタ４１、抵抗４２、減算器４３、電圧源４４、アンプ４５などにより構成される。

トランジスタ４１は、Ｐチャネル型のＭＯＳトランジスタであり、そのソースは、抵抗４２を介して電源線２６に接続される。トランジスタ４１のドレインは、スイッチング素子５のゲートに接続される。トランジスタ４１のソース・ゲート間には、スイッチ４６が接続されている。スイッチ４６のオンオフは、ゲート駆動ロジック２５により制御される。なお、スイッチ４６は、スイッチ２１と同様の機能を果たすものであるが、そのオンオフの関係がスイッチ２１とは逆になっている。

減算器４３は、抵抗４２の一方の端子電圧から抵抗４２の他方の端子電圧を減算することにより抵抗４２の端子間電圧Ｖｊを求める。電圧源４４は、可変電圧源であり、コントローラ３８から与えられる能力設定信号Ｓｃに応じた電圧値の電圧を出力する。電圧源４４から出力される電圧Ｖｋは、アンプ４５の反転入力端子に与えられる。アンプ４５の非反転入力端子には、減算器４３から出力される抵抗４２の端子間電圧Ｖｊが与えられる。アンプ４５の出力は、トランジスタ４１のゲートに与えられる。

上記構成において、スイッチ４６がオンされると、トランジスタ４１がオフ固定となり、スイッチング素子５をターンオンすることができなくなる。したがって、スイッチング素子５のターンオフ時、ゲート駆動ロジック２５からスイッチ４６をオフするための信号が与えられる。また、上記構成において、スイッチ４６がオフされると、トランジスタ４１がアンプ４５の出力に応じてオン駆動される。したがって、スイッチング素子５のターンオン時、ゲート駆動ロジック２５からスイッチ４６をオフするための信号が与えられる。アンプ４５は、抵抗４２の端子間電圧Ｖｊが能力設定信号Ｓｃに基づいて決定される電圧Ｖｋに一致するように、トランジスタ４１のオン状態を制御する。これにより、駆動対象のスイッチング素子５のゲートへと供給される電流が所望する電流値に制御される。

次に、上記構成による各制御のタイミングについて図５に示すタイミングチャートを参照して説明する。なお、ここでは、ゲート駆動回路７側を主体とした制御を例に説明を行うが、ゲート駆動回路８側を主体とした制御も同様の内容となる。また、以下の説明において、ゲート駆動回路７により駆動されるスイッチング素子５のことを自アームとも称し、ゲート駆動回路８により駆動されるスイッチング素子６のことを対向アームとも称する。図５などのタイミングチャートにおいて、駆動信号Ｓａ、Ｓｂがロウレベルの期間には駆動対象のスイッチング素子がオフとなることを表すために「ＯＦＦ」が付記されており、ハイレベルの期間には駆動対象のスイッチング素子がオンとなることを表すために「ＯＮ」が付記されている。

この場合、駆動信号Ｓｂがハイレベルからロウレベルに転じる時点、つまり対向アームのターンオフの開始時点である時刻ｔ１以前では、ピーク電圧検出部１４の検出回路３１による検出電圧Ｖｇの電圧値は８００Ｖであるとともにピーク電圧検出部１４の変換部３２から出力されるパルス信号Ｓｆは８００Ｖを表すデューティとなっている。また、時刻ｔ１以前では、能力設定信号Ｓｃが表す駆動部１０のターンオン時における駆動能力、つまりターンオン時にスイッチング素子５のゲートに供給される電流であるゲート電流Ｉgon_Hは１Ａとなっている。なお、以下では、ゲート電流Ｉgon_Hのことを駆動能力とも呼ぶ。

時刻ｔ１において、ピーク電圧検出部１４の検出回路３１の出力がリセットされる。時刻ｔ１から、駆動信号Ｓａがロウレベルからハイレベルに転じる時点、つまり自アームのターンオンの開始時点である時刻ｔ２までの期間は、スイッチング素子５、６の双方がオフされるデッドタイムｔＤＴとなる。スイッチング素子６の主端子間の電圧Ｖds_Lは、デッドタイムｔＤＴでは概ね０Ｖとなり、スイッチング素子５がオンされる期間には電源電圧Ｖａに近い電圧値となる。

ただし、スイッチング素子５がターンオンされる際、電圧Ｖds_Lのピークは、電源電圧Ｖａよりも高い値となる。このような電圧Ｖds_Lのピーク、つまり対向アーム側のサージ電圧のピークは、自アーム側の駆動部１０のターンオン時における駆動能力に応じて変化する。具体的には、対向アーム側のサージ電圧のピークは、自アーム側のターンオン時における駆動能力を低くするほど低くなり、その駆動能力を高くするほど高くなる。

この場合、サージ電圧のピークは８５０Ｖ程度となっており、ピーク電圧検出部１４の検出回路３１による検出電圧Ｖｇの電圧値が８５０Ｖとなる。そして、時刻ｔ１から時間ｔｄ１だけ経過した時刻ｔ３において、ピーク電圧検出部１４から出力されるパルス信号Ｓｆが８５０Ｖを表すデューティに変更される。時間ｔｄ１は、ピーク電圧検出部１４によってサージ電圧のピークを確実に検出できるようにするために予め設定された遅延時間である。ただし、この時間ｔｄ１をむやみに長くすると、サージ電圧のピークの検出が完了するまでの時間が長期化してしまい、その結果、その検出値に基づく駆動能力の変更が遅くなってしまう。そのため、時間ｔｄ１は、サージ電圧のピークを確実に検出できるようにしつつ、極力短い時間に設定することが望ましい。

時刻ｔ３から時間ｔｄ２だけ経過した時刻ｔ４において、自アーム側のターンオン時における駆動能力が高くなるように変更される。具体的には、時刻ｔ４において、上記駆動能力は、１Ａから１．２Ａへと変更される。時間ｔｄ２は、各回路の応答性などに依存する遅延時間である。その後、駆動信号Ｓｂが再びハイレベルからロウレベルに転じる時点である時刻ｔ５以降には、時刻ｔ１〜時刻ｔ４における動作と同様の動作が繰り返される。この場合、時刻ｔ１〜ｔ５までの期間は、スイッチング素子５の駆動周期に相当する。

以上説明した本実施形態によれば、次のような効果が得られる。
ゲート駆動回路７の駆動部１０のターンオン時における駆動能力は、対向アームであるスイッチング素子６の主端子に印加されるサージ電圧のピークの検出値とスイッチング素子６の仕様に応じて定まる主端子の電圧の許容値とに基づいて最適化される。また、ゲート駆動回路８の駆動部１３のターンオン時における駆動能力は、対向アームであるスイッチング素子５の主端子に印加されるサージ電圧のピークの検出値とスイッチング素子５の仕様に応じて定まる主端子の電圧の許容値とに基づいて最適化される。

このように駆動能力の最適化が行われることにより、どのような動作条件であっても、許容値を超えるサージ電圧がスイッチング素子５、６の主端子に印加されることが防止される。また、上記最適化が行われることにより、どのような動作条件であっても、サージ電圧のピークがスイッチング素子５、６の耐圧に近いぎりぎりの値となるまで駆動部１０、１３のターンオン時における駆動能力を高めることが可能となり、その結果、ターンオン損失が低減される。したがって、本実施形態によれば、ターンオン損失を増加させることなくサージ電圧を抑制することができるという優れた効果が得られる。

本実施形態では、ゲート駆動回路７、８は、互いに別々の装置として構成されている。そして、ゲート駆動装置１は、ゲート駆動回路７、８間においてピーク電圧検出部１１、１４の検出値を伝達する伝達部９を備えている。また、伝達部９は、ゲート駆動回路７、８間を絶縁する磁気カプラ３３、３４を介してピーク電圧検出部１１、１４の検出値を伝達する構成となっている。このような構成のゲート駆動装置１は、電源電圧Ｖａが比較的高い用途にも適用することが可能である。したがって、本実施形態の構成は、いわゆる高電圧システムに最適なものとなる。

本実施形態では、所定の駆動周期における自アームのターンオン時、対向アーム側のサージ電圧のピークが検出される。また、本実施形態では、その所定の駆動周期の次の駆動周期における自アームのターンオンの開始時点である時刻ｔ６までに、上記ピークの検出値に基づいて自アームのターンオン時における駆動能力が演算されるとともに、その演算された駆動能力が実際に反映される制御となっている。

このような制御によれば、駆動能力の最適化がより確実に且つより素早く実現される、つまり上述した効果を最大限得ることができる。また、このような制御によれば、スイッチング素子５、６の駆動周期が一定ではなく変化するようなシステムであっても適用することができる。ただし、このような制御を確実に実現するためには、時間ｔｄ１と時間ｔｄ２とを足し合わせた時間が、スイッチング素子５、６の駆動周期未満となるように、時間ｔｄ１の設定および時間ｔｄ２に影響を及ぼす各回路の設計を行う必要がある。

この場合、駆動部１０、１３は、スイッチング素子５、６のゲートを定電流駆動する構成である。そして、駆動能力制御部１２、１５は、スイッチング素子５、６のターンオン時におけるゲート電流を変更することにより駆動部１０、１３のターンオン時における駆動能力を変更する構成となっている。このような構成によれば、駆動部１０、１３のターンオン時における駆動能力の変更を精度良く実現することが可能となり、ひいては、上述したサージ電圧の制御の高精度化を図ることができる。

ゲート駆動装置１は、種々のパワー素子を駆動対象とすることができる。例えば、ゲート駆動装置１は、図１に示したように、Ｎチャネル型のＭＯＳトランジスタを駆動対象とすることができる。この場合、次のような効果が期待できる。すなわち、駆動周波数の高周波化が求められるシステムでは、ＳｉＣ−ＭＯＳトランジスタのようなワイドバンドギャップデバイスが有力であると考えられている。ただし、駆動周波数が高まるほど、損失全体のうちターンオン損失が占める割合が増加することからターンオン損失の問題が一層顕在化する。したがって、本実施形態により得られるターンオン損失の低減効果は、このような用途において一層有益なものとなる。また、ゲート駆動装置１は、図３に示したように、ＩＧＢＴを駆動対象とすることができる。この場合、次のような効果が期待できる。すなわち、ターンオン損失は、電流に比例して大きくなる。そこで、本実施形態の構成を、大電流用途が想定されるＳｉ−ＩＧＢＴを駆動する用途に用いれば、そのターンオン損失の低減効果がより一層効果的なものとなる。

（第２実施形態）
以下、第２実施形態について図６を参照して説明する。
第２実施形態では、各制御のタイミングが第１実施形態と異なっている。なお、構成については第１実施形態と共通するので、図１なども参照しながら説明する。この場合、駆動能力制御部１２、１５は、スイッチング素子５、６の駆動周期よりも長い周期毎に上記駆動能力の値の演算および上記駆動能力の変更を行うようになっている。また、この場合、ピーク電圧検出部１１、１４は、スイッチング素子５、６の駆動周期よりも長い周期毎にターンオン時に発生するサージ電圧のピークを検出するようになっている。

本実施形態における各制御のタイミングについて図６に示すタイミングチャートを参照して説明する。この場合、時刻ｔ３以前の制御については、第１実施形態と同様である。ただし、この場合、時間ｔｄ２は、スイッチング素子５、６の駆動周期よりも長い時間であり、第１実施形態に比べて大幅に長くなっている。そのため、時刻ｔ３から時間ｔｄ２だけ経過した時刻ｔ５は、時刻ｔ１〜時刻ｔ４の期間となる駆動周期より２つ後の駆動周期における時刻となっている。時刻ｔ６以降は、時刻ｔ１〜時刻ｔ５と同様の動作が繰り返される。

以上説明したように、本実施形態では、所定の駆動周期における自アームのターンオン時、対向アーム側のサージ電圧のピークが検出される。また、本実施形態では、その所定の駆動周期より２つ後の駆動周期における自アームのターンオンの開始時点である時刻ｔ７までに、上記ピーク電圧の検出値に基づいて自アームのターンオン時における駆動能力が演算されるとともに、その演算された駆動能力が実際に反映される制御となっている。つまり、本実施形態では、駆動能力の変更は、駆動周期の３回に１回だけ行われるようになっている。なお、駆動能力の変更を、駆動周期の２回に１回だけ行われるようにしてもよいし、駆動周期の４回以上に１回だけ行われるようにしてもよい。

このような制御が行われる本実施形態によっても、第１実施形態と同様の効果、つまりターンオン損失を増加させることなくサージ電圧を抑制することができるという優れた効果が得られる。また、このような制御は、第１実施形態の制御に比べ、時間ｔｄ２の長さを長くすることが可能である。したがって、本実施形態によれば、時間ｔｄ２に影響を及ぼす各回路の応答性が良くない装置にも適用することができることから、汎用性が高くなるというメリットがある。

（第３実施形態）
以下、第３実施形態について図７および図８を参照して説明する。
＜ゲート駆動装置の具体的構成＞
本実施形態では、ゲート駆動装置の具体的な構成が第１実施形態と異なっている。すなわち、図７に示すように、本実施形態のゲート駆動装置５１は、図３に示した第１実施形態のゲート駆動装置１に対し、駆動部１０、１３、ピーク電圧検出部１１、１４、駆動能力制御部１２、１５および伝達部９の具体的な構成が変更されている。

駆動部１０は、スイッチング素子５のゲートを定電圧駆動する構成となっている。すなわち、駆動部１０は、スイッチ２１、２２、抵抗５２、５３およびゲート駆動ロジック２５を備えている。スイッチ２１は、電源線２６と抵抗５２の上流側端子との間を開閉する。抵抗５２の下流側端子は、スイッチング素子５のゲートに接続されている。抵抗５２は、駆動能力制御部１２から与えられる能力設定信号Ｓｃに基づいて、その抵抗値を変更することができる構成となっている。

スイッチ２２は、抵抗５３の下流側端子と電源線２７との間を開閉する。抵抗５３の上流側端子は、スイッチング素子５のゲートに接続されている。この場合、抵抗５３は、一定の抵抗値を有する構成となっている。上記構成では、能力設定信号Ｓｃに応じて抵抗５２の抵抗値、つまりスイッチング素子５のターンオン時におけるゲート抵抗が変更されることにより、ターンオン時における駆動能力が変更される。なお、スイッチング素子５のターンオン時におけるゲート抵抗とは、電源線２６からスイッチング素子５のゲートへと至る経路の配線抵抗なども含む総合的な抵抗のことを意味している。

駆動部１３は、駆動部１０と同様、スイッチング素子６のゲートを定電圧駆動する構成となっている。なお、駆動部１３の構成について、駆動部１０の構成と実質的に同一の構成には同一の符号を付して説明を省略することとする。この場合、スイッチ２１は、電源線２８と抵抗５２の上流側端子との間を開閉する。また、スイッチ２２は、抵抗５３の下流側端子と電源線２９との間を開閉する。

上記構成では、能力設定信号Ｓｄに応じて抵抗５２の抵抗値、つまりスイッチング素子６のターンオン時におけるゲート抵抗が変更されることにより、ターンオン時における駆動能力が変更される。なお、スイッチング素子６のターンオン時におけるゲート抵抗とは、電源線２８からスイッチング素子６のゲートへと至る経路の配線抵抗なども含む総合的な抵抗のことを意味している。

ピーク電圧検出部１１は、分圧回路３０、検出回路３１および電流源５４を備えている。この場合、分圧回路３０は、ゲート駆動回路７の外部、つまりＩＣの外部に設けられている。電流源５４の上流側端子は、電源線２６に接続されている。電流源５４は、検出回路３１から与えられる検出電圧Ｖｅに応じた電流を出力する構成となっている。電流源５４の下流側端子は、伝達部９に接続されている。上記構成により、電流源５４は、検出電圧Ｖｅに応じた電流値の電流を伝達部９へと出力する。

ピーク電圧検出部１４は、ピーク電圧検出部１１と同様の構成となっている。なお、ピーク電圧検出部１４の構成について、ピーク電圧検出部１１の構成と実質的に同一の構成には同一の符号を付すこととする。この場合、電流源５４の上流側端子は、電源線２８に接続されている。電流源５４は、検出回路３１から与えられる検出電圧Ｖｇに応じた電流を出力する構成となっている。電流源５４の下流側端子は、伝達部９に接続されている。上記構成により、電流源５４は、検出電圧Ｖｇに応じた電流値の電流を伝達部９へと出力する。

伝達部９は、絶縁部に相当するトランス５５、５６を備えている。トランス５５、５６は、ゲート駆動回路７、８の外部、つまりＩＣの外部に設けられている。トランス５５の一次巻線の一方の端子は、ピーク電圧検出部１４の電流源５４の下流側端子に接続され、その他方の端子は、電源線２９に接続されている。トランス５５の二次巻線の一方の端子は、ゲート駆動回路７の駆動能力制御部１２に接続され、その他方の端子は、電源線２７に接続されている。上記構成により、トランス５５は、ゲート駆動回路８のピーク電圧検出部１４から出力される検出電圧Ｖｇに応じた電流を、ゲート駆動回路７の駆動能力制御部１２へと絶縁伝送する。

トランス５６の一次巻線の一方の端子は、ピーク電圧検出部１１の電流源５４の下流側端子に接続され、その他方の端子は、電源線２７に接続されている。トランス５６の二次巻線の一方の端子は、ゲート駆動回路８の駆動能力制御部１５に接続され、その他方の端子は、電源線２９に接続されている。上記構成により、トランス５６は、ゲート駆動回路７のピーク電圧検出部１１から出力される検出電圧Ｖｅに応じた電流を、ゲート駆動回路８の駆動能力制御部１５へと絶縁伝送する。

駆動能力制御部１２は、指令生成部３５、変換部５７、減算器３７およびコントローラ３８を備えている。変換部５７は、Ｉ−Ｖ変換回路として構成されており、伝達部９から与えられる電流を電圧に変換して出力する。変換部５７から出力される電圧は、ピーク電圧検出部１４の検出回路３１から出力される検出電圧Ｖｇと同様の電圧となる。駆動能力制御部１５は、駆動能力制御部１２と同様の構成となっている。なお、駆動能力制御部１５の構成について、駆動能力制御部１２の構成と実質的に同一の構成には同一の符号を付すこととする。この場合、変換部５７から出力される電圧は、ピーク電圧検出部１１の検出回路３１から出力される検出電圧Ｖｅと同様の電圧となる。

＜駆動部のターンオン側の具体的構成＞
駆動部１０、１３のターンオン側の具体的な構成の具体的な構成としては、例えば図８に示すような構成を採用することができる。なお、図８では、駆動部１０の構成を例示しているが、駆動部１３についても同様の構成を採用することができる。図８に示すように、この場合、抵抗５２は、トランジスタ５８、電圧源５９、スイッチ６０などにより構成される。トランジスタ５８は、Ｐチャネル型のＭＯＳトランジスタであり、そのソースは電源線２６に接続される。トランジスタ５８のドレインは、スイッチング素子５のゲートに接続される。トランジスタ５８のソース・ゲート間には、スイッチ６１が接続されている。スイッチ６１は、スイッチ２１と同様の機能を果たすものであるが、そのオンオフの関係がスイッチ２１とは逆になっている。

電圧源５９は、可変電圧源であり、コントローラ３８から与えられる能力設定信号Ｓｃに応じた電圧値の電圧を出力する。電圧源５９から出力される電圧Ｖｌは、スイッチ６０を介してトランジスタ５８のゲートに与えられる。この場合、ゲート駆動ロジック２５は、スイッチ６０、６１を相補的にオンオフするようになっている。上記構成において、スイッチ６１がオンされると、トランジスタ５８がオフ固定となり、スイッチング素子５をターンオンすることができなくなる。したがって、スイッチング素子５のターンオフ時、ゲート駆動ロジック２５からスイッチ６１をオンするための信号が与えられる。

また、上記構成において、スイッチ６１がオフされるとともにスイッチ６０がオンされると、トランジスタ５８のゲートに電圧源５９から出力される電圧が与えられてトランジスタ５８がオン駆動される。したがって、スイッチング素子５のターンオン時、ゲート駆動ロジック２５からスイッチ６０をオンするための信号が与えられる。これにより、トランジスタ５８のゲート電圧がコントローラ３８から出力される能力設定信号Ｓｃに基づいた電圧Ｖｌに制御される。その結果、トランジスタ５８のオン状態、つまりオン抵抗が所望する抵抗値に制御され、スイッチング素子５のターンオン時におけるゲート抵抗が所望する抵抗値に制御される。

以上説明した本実施形態の構成によっても、第１実施形態と同様に、駆動部１０、１３のターンオン時における駆動能力の最適化を行うことができる。そのため、本実施形態によっても、第１実施形態と同様の効果、つまりターンオン損失を増加させることなくサージ電圧を抑制することができるという優れた効果が得られる。また、本実施形態では、分圧回路３０およびトランス５５、５６は、ＩＣとして構成されるゲート駆動回路７、８の外部に設けられている。つまり、本実施形態では、ゲート駆動回路７、８の外部に、絶縁、分圧などが必要となる比較的高い電圧を発生する構成が設けられている。このような構成によれば、高耐圧の素子などを用いることなくゲート駆動回路７、８を構成することができるため、ゲート駆動装置５１の小型化、低コスト化などに寄与することができる。

上記構成では、ピーク電圧検出部１１、１４は、検出電圧Ｖｅ、Ｖｇを電流に変換して出力するようになっている。そして、伝達部９は、トランス５５、５６を介して上記電流を駆動能力制御部１２、１５に伝達するようになっている。このように、アナログ値である電流でサージ電圧のピークの検出値を伝達する構成によれば、検出値の伝達について高応答化を図ることができる。また、電流でサージ電圧のピークの検出値を伝達する構成によれば、絶縁間の電源誤差による影響を受けないことから、検出値の伝達について高精度化を図ることができる。

本実施形態では、駆動能力制御部１２、１５は、スイッチング素子５、６のターンオン時におけるゲート抵抗を変更することにより駆動部１０、１３の駆動能力を変更する構成となっている。具体的には、本実施形態では、電源線２６、２８とスイッチング素子５、６との間に直列に介在するトランジスタ５８のゲートに印加する電圧を変化させることにより、上記ゲート抵抗を変更するようになっている。この場合、トランジスタ５８は、スイッチの役割とゲート抵抗の役割との両方を担うことになる。このような構成によれば、駆動部１０、１３のターンオン時における駆動能力の変更を精度良く実現することが可能となり、ひいては、上述したサージ電圧の制御の高精度化を図ることができる。

（第４実施形態）
以下、第４実施形態について図９および図１０を参照して説明する。
＜ゲート駆動装置の概略構成＞
図９に示すように、本実施形態のゲート駆動装置７１は、第１実施形態のゲート駆動装置１に対し、伝達部９が省かれている点などが異なっている。この場合、ゲート駆動回路７、８は、互いに同一の装置、具体的には互いに同一のＩＣとして構成されている。

＜ゲート駆動装置の具体的構成＞
ゲート駆動装置７１の具体的な構成としては、例えば図１０に示すような構成を採用することができる。なお、図１０に示す具体的な構成例では、駆動対象のスイッチング素子５、６が、ＩＧＢＴと、そのＩＧＢＴのコレクタ・エミッタ間にエミッタ側をアノードとして接続された、つまりＩＧＢＴに対して逆並列に接続された還流用のダイオードと、を含む構成に変更されている。

駆動部１０は、スイッチング素子５のゲートを定電圧駆動する構成となっている。すなわち、駆動部１０は、スイッチ２１、２２、スイッチ７２〜７４、抵抗７５〜７７およびゲート駆動ロジック２５を備えている。スイッチ２１は、電源線２６とノードＮ２との間を開閉する。ノードＮ２と、スイッチング素子５のゲートに繋がるノードＮ３との間には、スイッチ７２および抵抗７５の直列回路と、スイッチ７３および抵抗７６の直列回路と、スイッチ７４および抵抗７７の直列回路と、が互いに並列に接続されている。スイッチ２２は、抵抗５３の下流側端子と電源線２７との間を開閉する。

上記構成では、能力設定信号Ｓｃに応じて、スイッチ７２〜７４のオンオフが制御される。これにより、スイッチング素子５のターンオン時におけるゲート抵抗が所望する値に変更されて、ターンオン時における駆動能力が所望する値に変更される。本実施形態では、スイッチ７２〜７４、抵抗７５〜７７および抵抗５３は、ゲート駆動回路７、８の外部、つまりＩＣの外部に設けられている。なお、スイッチ７２〜７４、抵抗７５〜７７および抵抗５３は、ＩＣの内部に設けられていてもよい。

駆動部１３は、駆動部１０と同様、スイッチング素子６のゲートを定電圧駆動する構成となっている。なお、駆動部１３の構成について、駆動部１０の構成と実質的に同一の構成には同一の符号を付して説明を省略することとする。この場合、ノードＮ３は、スイッチング素子６のゲートに接続される。上記構成では、能力設定信号Ｓｄに応じて、スイッチ７２〜７４のオンオフが制御される。これにより、スイッチング素子６のターンオン時におけるゲート抵抗が所望する値に変更されて、ターンオン時における駆動能力が所望する値に変更される。

ピーク電圧検出部１１、１４は、第１実施形態などで説明した検出回路３１と同様の構成となっている。すなわち、ピーク電圧検出部１１、１４は、ピークホールド回路として構成されている。ピーク電圧検出部１１は、スイッチング素子５のコレクタ電圧を入力し、その入力電圧のピークを保持したピークホールド電圧Ｖｅ、つまり検出電圧Ｖｅを出力する。ピーク電圧検出部１４は、スイッチング素子６のコレクタ電圧を入力し、その入力電圧のピークを保持したピークホールド電圧Ｖｇ、つまり検出電圧Ｖｇを出力する。

駆動能力制御部１２、１５は、いずれも、指令生成部３５、減算器３７およびコントローラ３８を備えている。この場合、駆動能力制御部１２の減算器３７は、指令生成部３５から出力される指令電圧Ｖｆから、ピーク電圧検出部１４から出力される検出電圧Ｖｇを減算することにより、偏差ΔＶを求め、コントローラ３８に出力する。また、この場合、駆動能力制御部１５の減算器３７は、指令生成部３５から出力される指令電圧Ｖｉから、ピーク電圧検出部１１から出力される検出電圧Ｖｅを減算することにより、偏差ΔＶを求め、コントローラ３８に出力する。

以上説明した本実施形態の構成によっても、第１実施形態と同様に、駆動部１０、１３のターンオン時における駆動能力の最適化を行うことができる。そのため、本実施形態によっても、第１実施形態と同様の効果、つまりターンオン損失を増加させることなくサージ電圧を抑制することができるという優れた効果が得られる。また、本実施形態では、ゲート駆動回路７、８は、互いに同一の装置として構成されており、ゲート駆動回路７、８間で検出電圧Ｖｅ、Ｖｇを伝達するための構成が不要となっている。このような構成のゲート駆動装置７１は、電源電圧Ｖａが比較的高い用途に適用することはできないものの、電源電圧Ｖａが比較的低い用途に適用することが可能である。したがって、本実施形態の構成は、いわゆる低電圧システムに最適なものとなっている。

さらに、本実施形態の構成では、検出電圧Ｖｅ、Ｖｇの伝達に絶縁が不要となることから、より高応答な制御が可能となる。また、本実施形態では、駆動能力制御部１２、１５は、スイッチング素子５、６のターンオン時におけるゲート抵抗を変更することにより駆動部１０、１３の駆動能力を変更する構成となっている。具体的には、本実施形態では、電源線２８とスイッチング素子５、６との間に直列接続することができる抵抗７５〜７７を設け、それらの接続数を切り替えることにより、上記ゲート抵抗を変更するようになっている。このような構成によれば、駆動部１０、１３のターンオン時における駆動能力の変更を精度良く実現することが可能となり、ひいては、上述したサージ電圧の制御の高精度化を図ることができる。

（第５実施形態）
以下、第５実施形態について図１１を参照して説明する。
所定の駆動能力でスイッチング素子５、６が駆動されている場合、負荷に流れる電流、つまり主回路電流が変動すると、その変動に応じてサージ電圧も変動する。具体的には、駆動能力が一定であれば、負荷電流が増加するとサージ電圧のピークが上昇し、負荷電流が減少するとサージ電圧のピークが低下する。なお、スイッチング素子５、６に流れる電流、つまり素子電流についても、主回路電流と同様のことが言える。

また、所定の駆動能力でスイッチング素子５、６が駆動されている場合、システム電圧、つまり電源電圧Ｖａが変動すると、その変動に応じてサージ電圧も変動する。具体的には、駆動能力が一定であれば、電源電圧Ｖａが増加するとサージ電圧のピークが上昇し、電源電圧Ｖａが減少するとサージ電圧のピークが低下する。なお、スイッチング素子５、６のターンオフ時にスイッチング素子５、６の主端子に印加される電圧であるオフ電圧、つまりターンオフ時におけるスイッチング素子５、６のドレイン・ソース間電圧ＶDSについても、電源電圧Ｖａと同様のことが言える。また、一般に、スイッチング素子５、６の素子耐圧、つまりサージ耐量は、そのスイッチング素子の温度である素子温度に依存する。具体的には、素子温度が高くなるほど素子耐圧は高くなり、素子温度が低くなるほど素子耐圧は低くなる。

駆動能力が最適化された状態において、上述した主回路電流、素子電流、電源電圧Ｖａ、オフ電圧、素子温度などの変化に伴いサージ電圧が上昇すると、素子耐圧を超える電圧がスイッチング素子５、６の主端子に印加される可能性が生じる。また、駆動能力が最適化された状態において、上述した主回路電流、素子電流、電源電圧Ｖａ、オフ電圧、素子温度などの変化に伴いサージ電圧が低下すると、駆動能力を必要以上に低く設定していることになり、その分だけスイッチング損失が増加することになる。以下で説明する本実施形態の構成では、このような問題への対策が施されている。

本実施形態では、ゲート駆動装置の具体的な構成が第１実施形態と異なっている。すなわち、図１１に示すように、本実施形態のゲート駆動装置８１は、図３に示した第１実施形態のゲート駆動装置１に対し、電流検出部８２、８３、オフ電圧検出部８４、８５、温度検出部８６、８７などが追加されている点が異なっている。電流検出部８２、８３、オフ電圧検出部８４、８５および温度検出部８６、８７は、いずれも検出部に相当する。

電流検出部８２は、ゲート駆動回路７の内部に設けられており、ノードＮ１と図示しない負荷との間を流れる主回路電流およびスイッチング素子５のソースとノードＮ１との間を流れる素子電流のうち、少なくとも一方を検出する。電流検出部８２は、その検出値を表す検出信号Ｓｇを駆動能力制御部１２のコントローラ３８へと出力する。電流検出部８３は、ゲート駆動回路８の内部に設けられており、主回路電流およびスイッチング素子６のソースと直流電源線３との間に流れる素子電流のうち、少なくとも一方を検出する。電流検出部８３は、その検出値を表す検出信号Ｓｈを駆動能力制御部１５のコントローラ３８へと出力する。

オフ電圧検出部８４は、ゲート駆動回路７の内部に設けられており、ピーク電圧検出部１１の分圧回路３０による分圧電圧Ｖｄに基づいてオフ電圧を検出し、その検出値を表す検出信号Ｓｉを駆動能力制御部１２のコントローラ３８へと出力する。オフ電圧検出部８５は、ゲート駆動回路８の内部に設けられており、ピーク電圧検出部１４の分圧回路３０による分圧電圧Ｖｄに基づいてオフ電圧を検出し、その検出値を表す検出信号Ｓｊを駆動能力制御部１５のコントローラ３８へと出力する。

温度検出部８６は、ゲート駆動回路７の内部に設けられており、例えばスイッチング素子５の近傍に設けられたダイオードなどからなる感温素子８８の端子電圧の変化に基づいて、スイッチング素子５の素子温度を検出する。温度検出部８６は、その検出値を表す検出信号Ｓｋを駆動能力制御部１２のコントローラ３８へと出力する。温度検出部８７は、ゲート駆動回路８の内部に設けられており、例えばスイッチング素子６の近傍に設けられたダイオードなどからなる感温素子８９の端子電圧の変化に基づいて、スイッチング素子６の素子温度を検出する。温度検出部８７は、その検出値を表す検出信号Ｓｌを駆動能力制御部１５のコントローラ３８へと出力する。

また、この場合、ゲート駆動装置８１には、その外部から、電源電圧Ｖａの検出値を表す検出信号Ｓｍが与えられている。なお、検出信号Ｓｍは、ゲート駆動装置８１の外部に設けられた電源電圧Ｖａを検出するための電圧検出回路、ゲート駆動装置８１の上位の制御装置などから出力される。検出信号Ｓｍは、駆動能力制御部１２、１５のコントローラ３８に与えられている。

駆動能力制御部１２、１５は、第１実施形態などで説明した各種の制御に加え、上記した各検出部による検出結果に基づいてターンオン時における駆動能力の値の演算結果を補正する制御を実行する。具体的には、駆動能力制御部１２、１５は、主回路電流または素子電流が大きくなる方向に変化した場合には駆動能力の値が小さくなるように補正するとともに、主回路電流または素子電流が小さくなる方向に変化した場合には駆動能力の値が大きくなるように補正する。

また、駆動能力制御部１２、１５は、オフ電圧または電源電圧Ｖａが大きくなる方向に変化した場合には駆動能力の値が小さくなるように補正するとともに、オフ電圧または電源電圧Ｖａが小さくなる方向に変化した場合には駆動能力の値が大きくなるように補正する。さらに、駆動能力制御部１２、１５は、素子温度が低くなる方向に変化した場合には駆動能力の値が小さくなるように補正するとともに、素子温度が高くなる方向に変化した場合には駆動能力の値が大きくなるように補正する。

以上説明したように、本実施形態のゲート駆動装置８１が備える駆動能力制御部１２、１５は、主回路電流、素子電流、オフ電圧、電源電圧Ｖａおよび素子温度の各検出値に基づいて駆動能力の値の演算結果を補正するようになっているため、それら主回路電流、素子電流、オフ電圧、電源電圧Ｖａおよび素子温度が変動した場合でも、それらの変動、つまり外乱をも考慮したうえで駆動部１０、１３の駆動能力を最適化することができる。したがって、本実施形態によれば、主回路電流、素子電流、オフ電圧、電源電圧Ｖａおよび素子温度などの変動にかかわらず、ターンオン損失を増加させることなくサージ電圧を抑制することができる。

ゲート駆動装置８１は、オフ電圧および電源電圧Ｖａのうち少なくとも一方の検出値に基づいて駆動能力の値の演算結果を補正することができるようになっている。オフ電圧の検出値に基づいて駆動能力の値の演算結果を補正する構成とした場合、次のようなメリットがある。すなわち、オフ電圧検出部８４、８５は、元々設けられている分圧回路３０による分圧電圧Ｖｄに基づいてオフ電圧を検出するようになっている。したがって、上記構成によれば、オフ電圧検出部８４、８５によるオフ電圧の検出のために専用の端子を設ける必要がなく、ゲート駆動回路７、８の小型化に寄与することができるという効果が得られる。

また、電源電圧Ｖａの検出値に基づいて駆動能力の値の演算結果を補正する構成とした場合、次のようなメリットがある。すなわち、電源電圧Ｖａは、スイッチング素子５、６のターンオフ時にしか検出することができないオフ電圧とは異なり、検出信号Ｓｍに基づいて常時検出することが可能である。そのため、上記構成によれば、電源電圧Ｖａの検出値に基づく補正を実行するタイミングに制約が生じないというメリットがある。

なお、ゲート駆動装置８１は、主回路電流および素子電流のうち少なくとも一方と、オフ電圧および電源電圧Ｖａのうち少なくとも一方と、素子温度と、の各検出値に基づいて駆動能力の値の演算結果を補正する構成となっていた。しかし、ゲート駆動装置としては、これら各検出値のうち、少なくとも一つの検出値に基づいて駆動能力の値の演算結果を補正する構成としてもよい。その場合、各検出部については、上記補正をするために必要となる構成だけを残し、他の検出部は省くことができる。このような構成によれば、主回路電流、素子電流、オフ電圧、電源電圧Ｖａおよび素子温度のうち少なくとも一つの変動にかかわらず、ターンオン損失を増加させることなくサージ電圧を抑制することができる。

（第６実施形態）
以下、第６実施形態について図１２および図１３を参照して説明する。
＜ゲート駆動装置の概略構成＞
図１２に示すように、本実施形態のゲート駆動装置９１は、直流電源線２、３間に接続されたハーフブリッジ回路９２の上下アームを構成する２つのスイッチング素子５、９３を駆動する。この場合、一方のスイッチング素子５は、図１などに示した構成と同様、ＭＯＳトランジスタを含む構成となっているが、他方のスイッチング素子９３は、ダイオードにより構成されている。なお、スイッチング素子５は、図３などに示した構成と同様、ＩＧＢＴを含む構成であってもよい。上記構成のハーフブリッジ回路９２は、降圧コンバータに適用することができる。

ゲート駆動装置９１は、図１などに示した構成における駆動部１０、駆動能力制御部１２およびピーク電圧検出部１４と、伝達部９４と、を備えている。ピーク電圧検出部１４は、スイッチング素子５のターンオン時におけるスイッチング素子９３の主端子のピーク電圧を検出する。この場合、スイッチング素子９３の主端子のピーク電圧とは、直流電源線３の電位を基準とした場合におけるスッチング素子９３のカソード電圧のピーク、つまりスイッチング素子９３の端子間電圧のピークのことを意味している。ピーク電圧検出部１４は、上記ピーク電圧の検出値を伝達部９４へと出力する。伝達部９４は、駆動能力制御部１２に対し、ピーク電圧検出部１４による上記ピーク電圧の検出値を伝達する。詳細は後述するが、伝達部９４は、第１実施形態などにおける伝達部９と同様の絶縁部を介して、ピーク電圧検出部１４の検出値を伝達する構成となっている。

＜ゲート駆動装置の具体的構成＞
ゲート駆動装置９１の具体的な構成としては、例えば図１３に示すような構成を採用することができる。図１３に示すように、本実施形態のゲート駆動装置９１が備える駆動部１０、駆動能力制御部１２およびピーク電圧検出部１４は、図３などに示した構成と同様の構成となっている。伝達部９４は、磁気カプラ９５を備えている。磁気カプラ９５は、ピーク電圧検出部１４から出力されるパルス信号Ｓｆを駆動能力制御部１２へと絶縁伝送するものであり、絶縁部に相当する。

以上説明した本実施形態の構成によっても、第１実施形態と同様に、駆動部１０のターンオン時における駆動能力の最適化を行うことができる。そのため、本実施形態のゲート駆動装置９１のように、上下アームが互いに異なるスイッチング素子５、９３により構成されるシステムである降圧コンバータに適用される場合でも、第１実施形態と同様の効果、つまりターンオン損失を増加させることなくサージ電圧を抑制することができるという優れた効果が得られる。

（第７実施形態）
以下、第７実施形態について図１４を参照して説明する。
＜ゲート駆動装置の概略構成＞
図１４に示すように、本実施形態のゲート駆動装置１０１は、直流電源線２、３間に接続されたハーフブリッジ回路１０２の上下アームを構成する２つのスイッチング素子１０３、６を駆動する。この場合、一方のスイッチング素子６は、図１などに示した構成と同様、ＭＯＳトランジスタを含む構成となっているが、他方のスイッチング素子１０３は、ダイオードにより構成されている。なお、スイッチング素子６は、図３などに示した構成と同様、ＩＧＢＴを含む構成であってもよい。上記構成のハーフブリッジ回路１０２は、昇圧コンバータに適用することができる。

ゲート駆動装置１０１は、図１などに示した構成におけるピーク電圧検出部１１、駆動部１３および駆動能力制御部１５と、伝達部１０４と、を備えている。ピーク電圧検出部１１は、スイッチング素子６のターンオン時におけるスイッチング素子１０３の主端子のピーク電圧を検出する。この場合、スイッチング素子１０３の主端子のピーク電圧とは、ノードＮ１の電位を基準とした場合におけるスッチング素子１０３のカソード電圧のピーク、つまりスイッチング素子１０３の端子間電圧のピークのことを意味している。ピーク電圧検出部１１は、上記ピーク電圧の検出値を伝達部１０４へと出力する。伝達部１０４は、駆動能力制御部１５に対し、ピーク電圧検出部１１による上記ピーク電圧の検出値を伝達する。伝達部１０４は、第１実施形態などにおける伝達部９と同様の絶縁部を介して、ピーク電圧検出部１１の検出値を伝達する構成となっている。

＜ゲート駆動装置の具体的構成＞
図示は省略するが、ゲート駆動装置１０１の具体的な構成としては、次のような構成を採用することができる。すなわち、ゲート駆動装置１０１が備えるピーク電圧検出部１１、駆動部１３および駆動能力制御部１５は、図３などに示した構成と同様の構成を採用することができる。また、伝達部１０４は、ピーク電圧検出部１１から出力されるパルス信号Ｓｅを、絶縁部に相当する磁気カプラを介して駆動能力制御部１５へと絶縁伝送する構成を採用することができる。

以上説明した本実施形態の構成によっても、第１実施形態と同様に、駆動部１３のターンオン時における駆動能力の最適化を行うことができる。そのため、本実施形態のゲート駆動装置１０１のように、上下アームが互いに異なるスイッチング素子１０３、６により構成されるシステムである昇圧コンバータに適用される場合でも、第１実施形態と同様の効果、つまりターンオン損失を増加させることなくサージ電圧を抑制することができるという優れた効果が得られる。

（第８実施形態）
以下、第８実施形態について図１５を参照して説明する。
図１５に示すように、本実施形態のゲート駆動装置１１１は、直流電源線２、３の間に接続されたハーフブリッジ回路１１２の上下アームを構成するスイッチング素子１１３、１１４を駆動する。スイッチング素子１１３、１１４は、いずれも、同じ種類の２つの素子が並列接続された構成となっている。なお、スイッチング素子１１３、１１４は、同じ種類の複数の素子が並列接続された構成であればよく、例えば同じ種類の３つ以上の素子が並列接続された構成であってもよい。

具体的には、スイッチング素子１１３は、２つのパワー素子１１３ａ、１１３ｂが並列接続された構成となっている。パワー素子１１３ａ、１１３ｂは、いずれも図１などに示した構成におけるスイッチング素子５と同様の構成、つまりＭＯＳトランジスタを含む構成となっている。また、スイッチング素子１１４は、２つのパワー素子１１４ａ、１１４ｂが並列接続された構成となっている。パワー素子１１４ａ、１１４ｂは、いずれも図１などに示した構成におけるスイッチング素子６と同様の構成、つまりＭＯＳトランジスタを含む構成となっている。なお、パワー素子１１３ａ、１１３ｂ、１１４ａ、１１４ｂは、図３などに示した構成と同様、ＩＧＢＴを含む構成であってもよい。

ゲート駆動装置１１１は、ゲート駆動回路１１５、１１６および伝達部９を備えている。ゲート駆動回路１１５、１１６は、上記各実施形態におけるゲート駆動回路７、８と同様の構成となっている。この場合、ゲート駆動回路１１５が備える駆動部１０は、図７に示した駆動部１０と同様の構成、つまりスイッチング素子１１３のゲートを定電圧駆動する構成となっている。また、この場合、ゲート駆動回路１１６が備える駆動部１３は、図７に示した駆動部１３と同様の構成、つまりスイッチング素子１１４のゲートを定電圧駆動する構成となっている。

この場合、駆動部１０からスイッチング素子１１３のゲートへと与えられるゲート信号は、抵抗５２、５３の下流側端子よりもスイッチング素子１１３側において複数に分岐されており、同じゲート信号が各パワー素子１１３ａ、１１３ｂのゲートへと伝達されるようになっている。つまり、駆動部１０は、各パワー素子１１３ａ、１１３ｂを一緒に駆動する構成となっている。また、この場合、駆動部１３からスイッチング素子１１４のゲートへと与えられるゲート信号は、抵抗５２、５３の下流側端子よりもスイッチング素子１１４側において複数に分岐されており、同じゲート信号が各パワー素子１１４ａ、１１４ｂのゲートへと伝達されるようになっている。つまり、駆動部１３は、各パワー素子１１４ａ、１１４ｂを一緒に駆動する構成となっている。

上記構成では、能力設定信号Ｓｃに応じて抵抗５２の抵抗値が変更されることにより、パワー素子１１３ａ、１１３ｂのターンオン時における各ゲート抵抗、つまりパワー素子１１３ａ、１１３ｂのターンオン時における各駆動能力が、それぞれ同じように変更される。また、上記構成では、能力設定信号Ｓｄに応じて抵抗５２の抵抗値が変更されることにより、パワー素子１１４ａ、１１４ｂのターンオン時における各ゲート抵抗、つまりパワー素子１１４ａ、１１４ｂのターンオン時における各駆動能力が、それぞれ同じように変更される。

本実施形態のピーク電圧検出部１１は、パワー素子１１３ａ、１１３ｂの各ドレインの合流点より電源側のノードの電圧を入力し、その入力電圧に基づいてスイッチング素子１１４のターンオン時におけるスイッチング素子１１３の主端子のピーク電圧を検出する構成となっている。なお、ピーク電圧検出部１１は、パワー素子１１３ａ、１１３ｂのうちいずれかの素子直近のドレイン電位に基づいて上記ピーク電圧を検出する構成としてもよい。このようにすれば、寄生成分の影響を極力受けることなく、ピーク電圧を検出することが可能となり、その検出精度が向上する。

本実施形態のピーク電圧検出部１４は、パワー素子１１４ａ、１１４ｂの各ドレインの合流点よりノードＮ１側のノードの電圧を入力し、その入力電圧に基づいてスイッチング素子１１３のターンオン時におけるスイッチング素子１１４の主端子のピーク電圧を検出する構成となっている。なお、ピーク電圧検出部１４は、パワー素子１１４ａ、１１４ｂのうちいずれかの素子直近のドレイン電位に基づいて上記ピーク電圧を検出する構成としてもよい。このようにすれば、寄生成分の影響を極力受けることなく、ピーク電圧を検出することが可能となり、その検出精度が向上する。

以上説明した本実施形態の構成によっても、第１実施形態と同様に、駆動部１０、１３のターンオン時における駆動能力の最適化を行うことができる。そのため、本実施形態のゲート駆動装置１１１のように、同じ種類の複数の素子が並列接続された構成であるスイッチング素子１１３、１１４を駆動する構成であっても、第１実施形態と同様の効果、つまりターンオン損失を増加させることなくサージ電圧を抑制することができるという優れた効果が得られる。

（第９実施形態）
以下、第９実施形態について図１６を参照して説明する。
図１６に示す本実施形態のゲート駆動装置１２１は、ハーフブリッジ回路１２２の上下アームを構成する２つのスイッチング素子を駆動する。なお、図１６では、上アームを構成するスイッチング素子１２３と、そのスイッチング素子１２３を駆動するための構成、つまり上アーム側の構成だけを図示している。ただし、下アームを構成するスイッチング素子と、そのスイッチング素子を駆動するための構成、つまり下アーム側の構成についても、上アーム側の構成と同様の構成となる。

スイッチング素子１２３は、互いに異なる種類の２つの素子が並列接続された構成となっている。なお、スイッチング素子１２３は、互いに異なる複数の素子が並列接続された構成であればよく、例えば互いに異なる種類の３つ以上の素子が並列接続された構成であってもよい。具体的には、スイッチング素子１２３は、２つのパワー素子１２３ａ、１２３ｂが並列接続された構成となっている。パワー素子１２３ａは、図３などに示した構成におけるスイッチング素子５と同様の構成、つまりＩＧＢＴを含む構成となっている。パワー素子１２３ｂは、図１などに示した構成におけるスイッチング素子５と同様の構成、つまりＭＯＳトランジスタを含む構成となっている。

ゲート駆動装置１２１は、スイッチング素子１２３を駆動するためのゲート駆動回路１２４などを備えている。ゲート駆動回路１２４は、上記各実施形態におけるゲート駆動回路７に対し、駆動部１０に代えて駆動部１２５を備えている点などが異なる。駆動部１２５は、図７に示した駆動部１０と同様、スイッチング素子１２３のゲートを定電圧駆動する構成となっている。ただし、この場合、スイッチング素子１２３の各パワー素子１２３ａ、１２３ｂのゲートを別々に駆動する構成となっている。

すなわち、駆動部１２５は、図７に示した駆動部１０が備えるスイッチ２１、２２、抵抗５２、５３を、パワー素子１２３ａおよび１２３ｂのそれぞれに対応して２系統分備えている。以下、スイッチ２１、２２および抵抗５２、５３について、パワー素子１２３ａに対応する構成の符号の末尾には「ａ」を付すとともに、パワー素子１２３ｂに対応する構成の符号の末尾には「ｂ」を付すこととする。

スイッチ２１ａは、電源電圧Ｖｍが供給される電源線２６ａと抵抗５２ａの上流側端子との間を開閉する。電源電圧Ｖｍは、電源電圧Ｖｂと同様、電源線２７の電位を基準とした電圧であり、パワー素子１２３ａのゲート閾値電圧よりも十分に高い電圧となっている。抵抗５２ａの下流側端子は、パワー素子１２３ａのゲートに接続されている。スイッチ２２ａは、抵抗５３ａの下流側端子と電源線２７との間を開閉する。抵抗５３ａの上流側端子は、パワー素子１２３ａのゲートに接続されている。

スイッチ２１ｂは、電源電圧Ｖｎが供給される電源線２６ｂと抵抗５２ｂの上流側端子との間を開閉する。電源電圧Ｖｎは、電源電圧Ｖｂと同様、電源線２７の電位を基準とした電圧であり、パワー素子１２３ｂのゲート閾値電圧よりも十分に高い電圧となっている。抵抗５２ｂの下流側端子は、パワー素子１２３ｂのゲートに接続されている。スイッチ２２ｂは、抵抗５３ｂの下流側端子と電源線２７との間を開閉する。抵抗５３ｂの上流側端子は、パワー素子１２３ｂのゲートに接続されている。

上記構成では、能力設定信号Ｓｃに応じて抵抗５２ａ、５２ｂの抵抗値が変更されることにより、パワー素子１２３ａ、１２３ｂのターンオン時における各ゲート抵抗、つまりパワー素子１２３ａ、１２３ｂのターンオン時における各駆動能力が、それぞれ同じように変更される。ただし、サージ電圧が所望の電圧になるためのゲート抵抗の値は、各パワー素子１２３ａ、１２３ｂで異なる。そのため、抵抗５２ａ、５２ｂの各抵抗値は、所望するサージ電圧に関する仕様に対応するように、それぞれ独立して設定されている。なお、本実施形態では、抵抗５２ａ、５２ｂの抵抗値は、同じタイミングで変更される。

駆動部１２５が備えるゲート駆動ロジック１２６は、図７に示した駆動部１０が備えるゲート駆動ロジック２５と同様、駆動信号Ｓａに基づいてスイッチ２１ａ、２２ａを相補的にオンオフするとともに、駆動信号Ｓａに基づいてスイッチ２１ｂ、２２ｂを相補的にオンオフする。ただし、ゲート駆動ロジック１２６は、駆動信号Ｓａのタイミングを調整する構成を有しており、それにより、スイッチング素子１２３のターンオン時、２つのパワー素子１２３ａ、１２３ｂのうちの一方を最初にオンさせ、所定の遅延時間が経過した後に他方をオンさせるようになっている。また、ゲート駆動ロジック１２６は、スイッチング素子１２３のターンオフ時、２つのパワー素子１２３ａ、１２３ｂのうちの一方を最初にオフさせ、所定の遅延時間が経過した後に他方をオフさせるようになっている。本実施形態では、パワー素子１２３ａを最初にターンオンさせるとともに、パワー素子１２３ｂを後からオフさせるようになっている。

以上説明した本実施形態の構成によっても、第１実施形態と同様に、駆動部１２５のターンオン時における駆動能力の最適化を行うことができる。そのため、本実施形態のゲート駆動装置１２１のように、互いに種類の異なる複数の素子が並列接続された構成であるスイッチング素子１２３を駆動する構成であっても、第１実施形態と同様の効果、つまりターンオン損失を増加させることなくサージ電圧を抑制することができるという優れた効果が得られる。

上記構成では、最初にターンオンされるパワー素子１２３ａのターンオン時にサージ電圧が大きく現れることになる。したがって、上記構成では、少なくとも最初にターンオンされるパワー素子１２３ａのターンオン時における駆動能力が最適化されていればよい。本実施形態では、抵抗５２ａ、５２ｂの抵抗値が同じタイミングで変更されるようになっている。そのため、本実施形態によれば、パワー素子１２３ａ、１２３ｂのいずれを先にターンオンするようにした場合でも、最初にターンオンされるパワー素子のターンオン時における駆動能力が最適化されるため、上述した効果が確実に得られる。

なお、パワー素子１２３ａ、１２３ｂのターンオンのタイミングが固定されており、変更される可能性がないシステムであれば、抵抗５２ａ、５２ｂのうち、最初にターンオンする素子を駆動する側だけを抵抗値可変の構成し、能力設定信号Ｓｃに基づいて、その抵抗値を変更するようにしてもよい。この場合、駆動能力制御部１２は、２つのパワー素子１２３ａ、１２３ｂのうち最初にターンオンする素子を対象として、ターンオン時における駆動能力の値の演算およびターンオン時における駆動能力の変更を行うことになる。
（その他の実施形態）

なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
上記各実施形態で示した数値などは例示であり、それに限定されるものではない。

本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

１、５１、７１、８１、９１、１０１、１１１、１２１…ゲート駆動装置、４、９２…ハーフブリッジ回路、５、６、９３、１０３、１１３、１２３…スイッチング素子、９、９４、１０４…伝達部、１０、１３、１２５…駆動部、１１、１４…ピーク電圧検出部、１２、１５…駆動能力制御部、３３、３４、５５、５６、９５…絶縁部、８２、８３…電流検出部、８４、８５…オフ電圧検出部、８６、８７…温度検出部、１２３ａ、１２３ｂ…パワー素子。

Claims (14)

1. ハーフブリッジ回路（４、９２）の上下アームを構成する２つのスイッチング素子（５、６、９３、１０３、１１３、１１４、１２３）のうち一方のスイッチング素子（５、１１３、１２３）のゲートを駆動する一方の駆動部（１０、１２５）と、
   前記一方のスイッチング素子のターンオン時における他方のスイッチング素子（６、９３、１１４）の主端子のピーク電圧を検出する他方のピーク電圧検出部（１４）と、
   前記他方のピーク電圧検出部により検出される主端子のピーク電圧が前記他方のスイッチング素子の仕様に応じて定まる前記主端子の電圧の許容値を超えることが無い範囲で前記一方の駆動部のターンオン時における駆動能力の値を演算するとともに、その演算結果に基づいて前記一方の駆動部のターンオン時における駆動能力を変更する一方の駆動能力制御部（１２）と、
   を備えるゲート駆動装置。
2. さらに、
   前記２つのスイッチング素子のうち他方のスイッチング素子（６、１１４）のゲートを駆動する他方の駆動部（１３）と、
   前記他方のスイッチング素子のターンオン時における一方のスイッチング素子（５、１０３、１１３、１２３）の主端子のピーク電圧を検出する一方のピーク電圧検出部（１１）と、
   前記一方のピーク電圧検出部により検出される主端子のピーク電圧が前記一方のスイッチング素子の仕様に応じて定まる前記主端子の電圧の許容値を超えることが無い範囲で前記他方の駆動部のターンオン時における駆動能力の値を演算するとともに、その演算結果に基づいて前記他方の駆動部のターンオン時における駆動能力を変更する他方の駆動能力制御部（１５）と、
   前記一方の駆動能力制御部に対し前記他方のピーク電圧検出部の検出値を伝達するとともに、前記他方の駆動能力制御部に対し前記一方のピーク電圧検出部の検出値を伝達する伝達部（９、９４、１０４）と、
   を備え、
   前記一方の駆動部、前記一方のピーク電圧検出部および前記一方の駆動能力制御部と、前記他方の駆動部、前記他方のピーク電圧検出部および前記他方の駆動能力制御部と、は、互いに別々の装置として構成されている請求項１に記載のゲート駆動装置。
3. 前記伝達部は、前記別々の装置間を絶縁する絶縁部（３３、３４、５５、５６、９５）を介して、前記ピーク電圧検出部の検出値を伝達する構成である請求項２に記載のゲート駆動装置。
4. さらに、
   前記２つのスイッチング素子のうち他方のスイッチング素子（６、１１４）のゲートを駆動する他方の駆動部（１３）と、
   前記他方のスイッチング素子のターンオン時における一方のスイッチング素子（５、１０３、１１３、１２３）の主端子のピーク電圧を検出する一方のピーク電圧検出部（１１）と、
   前記一方のピーク電圧検出部により検出される主端子のピーク電圧が前記一方のスイッチング素子の仕様に応じて定まる前記主端子の電圧の許容値を超えることが無い範囲で前記他方の駆動部のターンオン時における駆動能力の値を演算するとともに、その演算結果に基づいて前記他方の駆動部のターンオン時における駆動能力を変更する他方の駆動能力制御部（１５）と、
   を備え、
   前記一方の駆動部、前記一方のピーク電圧検出部および前記一方の駆動能力制御部と、前記他方の駆動部、前記他方のピーク電圧検出部および前記他方の駆動能力制御部と、は、同一の装置として構成されている請求項１または２に記載のゲート駆動装置。
5. 前記駆動能力制御部は、前記スイッチング素子の駆動周期毎に前記駆動能力の値の演算を行い、その演算後の次の前記駆動周期における前記スイッチング素子のターンオン開始時点までに前記駆動能力の変更を行う請求項１から４のいずれか一項に記載のゲート駆動装置。
6. 前記駆動能力制御部は、前記スイッチング素子の駆動周期よりも長い周期毎に前記駆動能力の値の演算および前記駆動能力の変更を行う請求項１から４のいずれか一項に記載のゲート駆動装置。
7. さらに、
   前記スイッチング素子に流れる電流、前記スイッチング素子のターンオフ時に前記スイッチング素子の主端子に印加される電圧および前記スイッチング素子の温度のうち少なくとも一つを検出する検出部（８２、８３、８４、８５、８６、８７）を備え、
   前記駆動能力制御部は、前記検出部による検出結果に基づいて前記駆動能力の値の演算結果を補正する請求項１から６のいずれか一項に記載のゲート駆動装置。
8. 前記駆動部は、前記スイッチング素子のゲートを定電流駆動する構成であり、
   前記駆動能力制御部は、前記スイッチング素子のターンオン時におけるゲート電流を変更することにより前記駆動部の駆動能力を変更する請求項１から７のいずれか一項に記載のゲート駆動装置。
9. 前記駆動能力制御部は、前記スイッチング素子のターンオン時におけるゲート抵抗を変更することにより前記駆動部の駆動能力を変更する請求項１から７のいずれか一項に記載のゲート駆動装置。
10. 前記スイッチング素子（５、６）は、ＭＯＳトランジスタを含む構成である請求項１から１０のいずれか一項に記載のゲート駆動装置。
11. 前記スイッチング素子（５、６）は、ＩＧＢＴを含む構成である請求項１から１０のいずれか一項に記載のゲート駆動装置。
12. 前記一方のスイッチング素子（５、６）は、ＭＯＳトランジスタを含む構成であり、
    前記他方のスイッチング素子（９３、１０３）は、ダイオードにより構成される請求項１に記載のゲート駆動装置。
13. 前記一方のスイッチング素子は、ＩＧＢＴ（５、６）を含む構成であり、
    前記他方のスイッチング素子（９３、１０３）は、ダイオードにより構成される請求項１に記載のゲート駆動装置。
14. 前記スイッチング素子（１２３）は、互いに種類の異なる複数の素子（１２３ａ、１２３ｂ）が並列接続された構成であり、
    前記駆動部（１２５）は、前記複数の素子のゲートを別々に駆動する構成であり、
    前記駆動能力制御部は、前記複数の素子のうち最初にターンオンする素子を対象として、前記ターンオン時における駆動能力の値の演算および前記ターンオン時における駆動能力の変更を行う請求項１から１１のいずれか一項に記載のゲート駆動装置。

Images