JP2023057791A - ゲート駆動装置 - Google Patents
ゲート駆動装置 Download PDFInfo
- Publication number
- JP2023057791A JP2023057791A JP2021167458A JP2021167458A JP2023057791A JP 2023057791 A JP2023057791 A JP 2023057791A JP 2021167458 A JP2021167458 A JP 2021167458A JP 2021167458 A JP2021167458 A JP 2021167458A JP 2023057791 A JP2023057791 A JP 2023057791A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- value
- gate
- map data
- learning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004364 calculation method Methods 0.000 claims abstract description 266
- 239000004065 semiconductor Substances 0.000 claims abstract description 192
- 238000001514 detection method Methods 0.000 claims abstract description 155
- 230000001052 transient effect Effects 0.000 claims abstract description 56
- 230000008859 change Effects 0.000 claims description 174
- 238000000034 method Methods 0.000 claims description 116
- 230000008569 process Effects 0.000 claims description 110
- 238000012545 processing Methods 0.000 abstract description 190
- 230000000875 corresponding effect Effects 0.000 description 53
- 230000006870 function Effects 0.000 description 31
- 238000010586 diagram Methods 0.000 description 19
- 230000000694 effects Effects 0.000 description 14
- 230000004044 response Effects 0.000 description 14
- 238000009499 grossing Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 230000001276 controlling effect Effects 0.000 description 7
- 238000001914 filtration Methods 0.000 description 7
- 230000005856 abnormality Effects 0.000 description 6
- 230000009467 reduction Effects 0.000 description 5
- 238000004088 simulation Methods 0.000 description 4
- 230000002596 correlated effect Effects 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
- H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
- H03K17/166—Soft switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
- H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
【課題】半導体スイッチング素子のスイッチング時における過渡電圧を所望する目標値に精度良く制御する。【解決手段】ゲート駆動装置1は、スイッチング時における半導体スイッチング素子5の主端子の電圧に対応した過渡電圧を所望する目標値に制御するものであり、算出回路11、駆動回路12、検出回路13および学習回路14を備える。算出回路11は、過渡電圧の目標値を用いた所定の算出方法により半導体スイッチング素子5のゲート駆動速度を操作するための操作量を算出する。駆動回路12は、算出回路11により算出された操作量に基づいて半導体スイッチング素子5のゲートを駆動する。検出回路13は、過渡電圧を検出する。学習回路14は、算出回路11により算出された操作量および検出回路13により検出された過渡電圧の検出値に基づいて算出方法を変更することができる学習処理を実行する。【選択図】図4
Description
本発明は、半導体スイッチング素子のゲートを駆動するゲート駆動装置に関する。
半導体スイッチング素子のゲートを駆動するゲート駆動装置では、損失低減、ノイズ低減、素子故障防止などを目的として、半導体スイッチング素子がスイッチングされるスイッチング時における半導体スイッチング素子の主端子の電圧に対応した過渡電圧を所望する目標値に制御するようになっている。上記した過渡電圧には、スイッチング時における主端子の電圧の変化率、つまりdV/dtと、スイッチング時における主端子の電圧のピーク値、つまりサージ電圧と、が含まれる。
特許文献1には、MOSFETである半導体スイッチング素子のドレイン電圧の変化率であるdV/dtを検出し、その検出値が目標値を超えないようにゲート波形調整を繰り返し、検出値が目標値を超えないゲート波形を生成することが出来た段階で調整を終了する技術が開示されている。なお、以下の説明では、特許文献1に開示された技術のことを単に従来技術とも称することとする。
従来技術では、最適なゲート波形プロファイルを学習するために回路を動作させる必要があり、そのような学習プロセスにおいて試行錯誤している期間は最適な波形を得ることが困難である。したがって、従来技術は、例えば製品の出荷前における調整工程などにしか適用することができない。また、従来技術では、学習の終了後に最適とされるゲート信号を生成するようになっていることから、学習後に各種の特性に変化が生じた場合、その変化に伴うずれを補正することができない。
このような従来技術では、個体ばらつきをキャンセルすることは可能であるが、実際の動作中に調整を行うことができないため、駆動回路、半導体スイッチング素子などの特性の経年変動により、dV/dtが徐々に目標値から外れた値となる。つまり、従来技術では、半導体スイッチング素子のスイッチング時における過渡電圧であるdV/dtを精度良く目標値に制御することができない。
本発明は上記事情に鑑みてなされたものであり、その目的は、半導体スイッチング素子のスイッチング時における過渡電圧を所望する目標値に精度良く制御することができるゲート駆動装置を提供することにある。
請求項1に記載のゲート駆動装置は、半導体スイッチング素子(5A、5B、5)のゲートを駆動するとともに、半導体スイッチング素子がスイッチングされるスイッチング時における半導体スイッチング素子の主端子の電圧に対応した過渡電圧を所望する目標値に制御する装置であり、算出回路(11、42、52、62、82、92)、駆動回路(12、112)、検出回路(13、53、63、83、93、113)および学習回路(14、43、54、64、84、94)を備える。
算出回路は、過渡電圧の目標値を用いた所定の算出方法により半導体スイッチング素子のゲート駆動速度を操作するための操作量を算出する。駆動回路は、算出回路により算出された操作量に基づいて半導体スイッチング素子のゲートを駆動する。検出回路は、過渡電圧を検出する。学習回路は、算出回路により算出された操作量および検出回路により検出された過渡電圧の検出値に基づいて算出方法を変更することができる学習処理を実行する。
上記構成では、学習処理が実行されることにより、算出回路が操作量を算出する際に用いる算出方法が、ゲート駆動装置の駆動対象となる半導体スイッチング素子において実際に発生している過渡電圧に応じたものとなるように最適化される。このように、上記構成によれば、製品個々のばらつきに応じて算出方法が最適化されるため、個体ばらつきがある場合でも、ゲート駆動速度を所望する速度に制御すること、ひいては過渡電圧を所望する目標値に制御することができる。
また、上記構成では、学習回路による学習処理は、ゲート駆動装置を実際に動作させながら、つまり実動作中に行うことができる。このように、上記構成によれば、実動作中にも学習処理を実行すること、つまり算出方法の最適化を実行することが可能であるため、経年により特性変動が生じた場合、温度や電源電圧などの負荷変動が生じた場合などでも、過渡電圧を所望する目標値に制御することができる。したがって、上記構成によれば、半導体スイッチング素子のスイッチング時における過渡電圧を所望する目標値に精度良く制御することができるという優れた効果が得られる。
以下、複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
(第1実施形態)
以下、第1実施形態について図1~図5を参照して説明する。
(第1実施形態)
以下、第1実施形態について図1~図5を参照して説明する。
<ゲート駆動装置の概略構成>
図1に示すように、本実施形態のゲート駆動装置1Aは、一対の直流電源線2、3の間に接続されたハーフブリッジ回路4の上アームを構成する半導体スイッチング素子5Aを駆動する。また、本実施形態のゲート駆動装置1Bは、ハーフブリッジ回路4の下アームを構成する半導体スイッチング素子5Bを駆動する。この場合、ゲート駆動装置1A、1Bは同様の構成であり、半導体スイッチング素子5A、5Bは同様の構成である。そのため、本明細書では、ゲート駆動装置1A、1Bおよび半導体スイッチング素子5A、5Bのそれぞれについて区別する必要がない場合には、末尾のアルファベットを省略して総称することとする。
図1に示すように、本実施形態のゲート駆動装置1Aは、一対の直流電源線2、3の間に接続されたハーフブリッジ回路4の上アームを構成する半導体スイッチング素子5Aを駆動する。また、本実施形態のゲート駆動装置1Bは、ハーフブリッジ回路4の下アームを構成する半導体スイッチング素子5Bを駆動する。この場合、ゲート駆動装置1A、1Bは同様の構成であり、半導体スイッチング素子5A、5Bは同様の構成である。そのため、本明細書では、ゲート駆動装置1A、1Bおよび半導体スイッチング素子5A、5Bのそれぞれについて区別する必要がない場合には、末尾のアルファベットを省略して総称することとする。
ハーフブリッジ回路4は、図示しないモータを駆動するインバータに含まれるものである。ハーフブリッジ回路4には、例えば電池などの図示しない直流電源から直流電源線2、3を介して電源電圧Vaが供給されている。この場合、ゲート駆動装置1が例えば自動車などの車両に搭載される車載用途を想定しており、半導体スイッチング素子5に印加される電源電圧Vaは、例えば数百Vといった比較的高い電圧となっている。
半導体スイッチング素子5は、パワー素子であり、この場合、Nチャネル型のMOSFETと、そのMOSFETのドレイン・ソース間にソース側をアノードとして接続された、つまりMOSFETに対して逆並列に接続された還流用のダイオードと、を含む構成となっている。なお、この場合、MOSFETとは別の素子として還流用のダイオードが設けられているが、MOSFETのボディダイオードを還流用のダイオードとして利用してもよい。
半導体スイッチング素子5Aのドレインは、高電位側の直流電源線2に接続されている。半導体スイッチング素子5Aのソースは、半導体スイッチング素子5Bのドレインに接続されている。半導体スイッチング素子5Bのソースは、低電位側の直流電源線3に接続されている。半導体スイッチング素子5Aおよび半導体スイッチング素子5Bの相互接続ノードであるノードN1は、上記した図示しないモータに接続されている。これにより、ハーフブリッジ回路4の出力電流である負荷電流ILがモータに供給される。コントローラ6は、例えばマイクロコンピュータなどを含む構成であり、インバータを構成するハーフブリッジ回路4の動作を制御することによりモータの駆動を制御する。
コントローラ6には、図示しない電流検出部から出力される負荷電流ILの検出値を表す検出信号Scが与えられている。コントローラ6は、検出信号Scに基づいて負荷電流ILが所望の目標電流に一致するように、ゲート駆動装置1Aの動作を指令する指令信号Saおよびゲート駆動装置1Bの動作を指令する指令信号Sbを生成して出力する。ゲート駆動装置1Aは、コントローラ6から与えられる指令信号Saに基づいて半導体スイッチング素子5Aの駆動をPWM制御する。なお、PWMは、Pulse Width Modulationの略称である。また、ゲート駆動装置1Bは、コントローラ6から与えられる指令信号Sbに基づいて半導体スイッチング素子5Bの駆動をPWM制御する。
この場合、半導体スイッチング素子5Aおよび半導体スイッチング素子5Bは、相補的にオンオフされる。したがって、半導体スイッチング素子5Aがオンされる期間には半導体スイッチング素子5Bはオフされており、また、半導体スイッチング素子5Bがオンされる期間には半導体スイッチング素子5Aはオフされている。上記構成では、負荷電流ILがノードN1からモータへと流れる期間、半導体スイッチング素子5Aがドレインからソースに向けて順方向に電流を流すように駆動されるとともに、半導体スイッチング素子5Bがソースからドレインに向けて逆方向に電流を流すように駆動される。
また、上記構成では、負荷電流ILがモータからノードN1へと流れる期間、半導体スイッチング素子5Bがドレインからソースに向けて順方向に電流を流すように駆動されるとともに、半導体スイッチング素子5Aがソースからドレインに向けて逆方向に電流を流すように駆動される。
上記構成において、半導体スイッチング素子5のドレイン・ソース間電圧Vdsは、半導体スイッチング素子5の主端子の電圧であり、素子電圧に相当する。また、上記構成において、ドレイン電流Idは、半導体スイッチング素子5の主端子間に流れる電流であり、素子電流に相当する。なお、本明細書では、ドレイン電流Idおよびドレイン・ソース間電圧Vdsのことを、それぞれ単に電流Idおよび電圧Vdsと称することがある。
半導体スイッチング素子5がスイッチングされるスイッチング時、具体的には半導体スイッチング素子5のターンオフ時の各部の波形は、図2に示すような波形となる。なお、図2では、半導体スイッチング素子5Bに対応した各部の波形を例示しているが、半導体スイッチング素子5Aについても同様の波形となる。半導体スイッチング素子5Bがオフのときのオフ電圧Vds_offは、電源電圧Vaに概ね等しい電圧となる。
ターンオフ時における電圧Vdsのピーク値Vds_pは、半導体スイッチング素子5のスイッチング時における主端子の電圧のピーク値に相当する。ピーク値Vds_pは、オフ電圧Vds_offに電圧ΔVdsを加えたものであり、半導体スイッチング素子5Bに重畳するサージ電圧に等しい。そのため、以下の説明では、ピーク値Vds_pのことをサージ電圧Vsrgとも称することとする。この場合、ターンオフ時における電圧Vdsの変動の傾き、つまりスルーレートは、半導体スイッチング素子5のスイッチング時における主端子の電圧の変化率に相当する。なお、本明細書では、電圧Vdsの変動の傾きのことを変化率dV/dtと称することがある。
上述したサージ電圧Vsrgおよび変化率dV/dtは、いずれも、半導体スイッチング素子5がスイッチングされるスイッチング時における半導体スイッチング素子5の主端子の電圧に対応した過渡電圧に相当する。本実施形態のゲート駆動装置1は、後述する各種の機能を有することにより、このような過渡電圧を所望する目標値に制御することができるようになっている。本実施形態のゲート駆動装置1が制御対象とする過渡電圧は、変化率dV/dtとなっている。
<ゲート駆動装置が有する主な機能>
続いて、ゲート駆動装置1が有する主な機能について図3を参照して説明する。図3などでは、ゲート駆動装置1が有する主な機能を機能ブロックの形で表している。各機能の具体的な実現方法については後述する。以下の説明では、2つの半導体スイッチング素子5のうち、自装置の駆動対象となるものを自アームの半導体スイッチング素子5と称するとともに、自装置とは別のゲート駆動装置1の駆動対象となるものを対向アームの半導体スイッチング素子5と称することとする。なお、単に、半導体スイッチング素子5と称する場合、自アームの半導体スイッチング素子5のことを表すものとする。
続いて、ゲート駆動装置1が有する主な機能について図3を参照して説明する。図3などでは、ゲート駆動装置1が有する主な機能を機能ブロックの形で表している。各機能の具体的な実現方法については後述する。以下の説明では、2つの半導体スイッチング素子5のうち、自装置の駆動対象となるものを自アームの半導体スイッチング素子5と称するとともに、自装置とは別のゲート駆動装置1の駆動対象となるものを対向アームの半導体スイッチング素子5と称することとする。なお、単に、半導体スイッチング素子5と称する場合、自アームの半導体スイッチング素子5のことを表すものとする。
算出回路11は、変化率dV/dtの目標値を用いた所定の算出方法により半導体スイッチング素子5のゲート駆動速度を操作するための操作量を算出する。操作量としては、半導体スイッチング素子5のゲート電流、ゲート電圧、ゲート抵抗などが挙げられる。駆動回路12は、算出回路11により算出された操作量に基づいて半導体スイッチング素子5のゲートを駆動する。検出回路13は、自アームの半導体スイッチング素子5の変化率dV/dtを検出する。学習回路14は、算出回路11により算出された操作量および検出回路13により検出された変化率dV/dtの検出値に基づいて算出方法を変更することができる学習処理を実行する。
この場合、算出回路11は、変化率dV/dtの目標値と、操作量および変化率dV/dtの関係を表す関係情報と、を予め取得し、それら取得した変化率dV/dtの目標値および関係情報に基づいて操作量を算出するようになっている。具体的には、算出回路11は、関係情報としてモデルパラメータを予め取得し、変化率dV/dtの目標値およびモデルパラメータを用いたモデル式により操作量を算出するようになっている。また、学習回路14は、前述した学習処理として、算出回路11により算出された操作量および検出回路13により検出された変化率dV/dtの検出値に基づいてモデルパラメータに対応する値である学習値を算出し、その算出した学習値に基づいてモデルパラメータを更新することで操作量の算出方法を変更するようになっている。
この場合、駆動回路12は、半導体スイッチング素子5のゲートを定電流駆動する構成となっている。そのため、算出回路11は、操作量として半導体スイッチング素子5のゲート電流Igを算出するようになっている。そして、算出回路11は、モデルパラメータをKとし、変化率dV/dtの目標値をdV/dt*とし、操作量であるゲート電流をIgとすると、下記(1)式をモデル式としてゲート電流Igを算出するようになっている。
Ig=K×dV/dt …(1)
Ig=K×dV/dt …(1)
また、学習回路14は、学習値をKaとし、算出回路11により算出されたゲート電流をIgaとし、検出回路13により検出された変化率dV/dtの検出値をそのままdV/dtとすると、下記(2)式を逆モデル式として学習値Kaを算出するようになっている。
Ka=Iga÷dV/dt …(2)
Ka=Iga÷dV/dt …(2)
記憶部15は、学習回路14により更新されたモデルパラメータKを保存することができる。学習回路14は、ゲート駆動装置1の電源遮断前に、更新されたモデルパラメータKを記憶部15に保存する。算出回路11は、ゲート駆動装置1の電源遮断後に実行される次回の動作開始時、記憶部15に保存されたモデルパラメータKを用いて操作量の算出を行うようになっている。この場合、学習回路14は、学習処理を実行する際、算出回路11により算出された今回の操作量および検出回路13により検出された今回の変化率dV/dtの検出値に加え、算出回路11により算出された過去の操作量および検出回路13により検出された過去の変化率dV/dtの検出値に基づいて算出方法を変更するようになっている。
<ゲート駆動装置の具体的構成>
上記したような各機能を有するゲート駆動装置1の具体的な構成としては、例えば図4に示すような構成例を採用することができる。なお、図4では、ゲート駆動装置1Bを例にしてゲート駆動装置1の具体的な構成を示しているが、ゲート駆動装置1Aについても同様の構成を採用することができる。図4に示すゲート駆動装置1Bは、算出回路11、駆動回路12、検出回路13、学習回路14、記憶部15などを備えている。
上記したような各機能を有するゲート駆動装置1の具体的な構成としては、例えば図4に示すような構成例を採用することができる。なお、図4では、ゲート駆動装置1Bを例にしてゲート駆動装置1の具体的な構成を示しているが、ゲート駆動装置1Aについても同様の構成を採用することができる。図4に示すゲート駆動装置1Bは、算出回路11、駆動回路12、検出回路13、学習回路14、記憶部15などを備えている。
記憶部15は、例えば不揮発性のメモリであり、変化率dV/dtの目標値dV/dt*、モデルパラメータKの値などが予め記憶されている。なお、ゲート駆動装置1に対して常時電源が供給されるようなシステムであれば、記憶部15として揮発性のメモリを用いることもできる。また、本明細書では、変化率dV/dtの目標値dV/dt*のことを目標変化率dV/dt*と称することがあるとともに、モデルパラメータKの値のことをK値と称することがある。
目標変化率dV/dt*は、上位の制御装置から指令として送信されるようになっており、これにより予め取得することができる。また、K値は、例えば各種のシミュレーションを行うことなどにより予め取得することができる。記憶部15は、算出回路11から目標変化率dV/dt*の読み出しが要求されると、目標変化率dV/dt*を表す信号を出力する。また、記憶部15は、算出回路11からモデルパラメータKの読み出しが要求されると、モデルパラメータKを表す信号を出力する。図4などでは、各信号について、各信号が表す値などと同じ符号を付して示している。
検出回路13には、ノードN1の電圧、つまり半導体スイッチング素子5Bのドレイン電圧が入力されている。検出回路13は、半導体スイッチング素子5Bのソースの電位を基準とした場合における半導体スイッチング素子5Bのドレイン電圧、つまり電圧Vdsを入力し、その電圧Vdsの波形をモニタする回路として構成されている。検出回路13は、電圧Vds波形をモニタすることにより、電圧Vdsの変化率dV/dtを検出する。検出回路13は、変化率dV/dtの検出値を表す信号を出力する。
算出回路11は、動作開始時、記憶部15に対して目標変化率dV/dt*およびモデルパラメータKの読み出しを要求する。これにより、算出回路11には、記憶部15から出力される信号dV/dt*および信号Kが入力される。算出回路11は、信号dV/dt*が表す目標変化率dV/dt*を格納するレジスタ21、信号Kが表すK値を格納するレジスタ22および演算回路23を備えている。算出回路11は、記憶部15から読み出した目標変化率dV/dt*およびモデルパラメータKをレジスタ21、22に格納する。
演算回路23は、レジスタ21に格納された目標変化率dV/dt*とレジスタ22に格納されたK値とを読み出し、それらを乗算する。このような演算回路23による演算結果として得られる値は、前述したゲート電流Igに相当する。演算回路23は、ゲート電流Igを表す信号を出力する。この場合、レジスタ22に格納されたK値は、後述する学習回路14の動作により更新されるようになっている。レジスタ22は、ゲート駆動装置1Bの電源遮断前に、格納されたK値を表す信号を記憶部15へ出力する。これにより、記憶部15に記憶されているK値がレジスタ22に格納されているK値により上書きされる形で更新される。
学習回路14には、検出回路13から出力される信号dV/dtおよび算出回路11から出力される信号Igが入力されている。学習回路14は、演算回路24およびフィルタ処理回路25を備えている。演算回路24は、信号Igが表すゲート電流Igの値を信号dV/dtが表す変化率dV/dtの検出値で除算する。このような演算回路24による演算結果として得られる値は、前述した学習値Kaに相当する。演算回路24は、学習値Kaを表す信号を出力する。
フィルタ処理回路25は、例えばデジタルフィルタとして構成されている。フィルタ処理回路25は、演算回路24から出力される信号Kaが表す学習値Kaと、レジスタ22から読み出したK値と、を用いて、次のようなフィルタ処理を行う。すなわち、フィルタ処理回路25は、下記(3)式に基づいて平滑化係数αの指数移動平均により学習値Kaを平滑化した値である学習値Ka’を求めるようになっている。ただし、平滑化係数αは0より大きく且つ1より小さい値、つまり「0<α<1」を満たす値となっている。
Ka’=Ka×α+K×(1-α) …(3)
Ka’=Ka×α+K×(1-α) …(3)
フィルタ処理回路25は、学習値Ka’を表す信号を算出回路11のレジスタ22へ出力する。これにより、レジスタ22に格納されているK値が学習値Ka’により上書きされる形で更新される。なお、フィルタ処理回路25によるフィルタ処理は、指数移動平均以外のローパスフィルタまたはバンドパスフィルタでもよく、直近10回などの値を保持してその平均値を用いる単純移動平均でもよいし、他のFIRフィルタまたはIIRフィルタでもよい。
駆動回路12は、半導体スイッチング素子5のゲートを定電流駆動する構成となっている。すなわち、駆動回路12は、電流源26、27およびスイッチ28、29を備えている。電流源26の上流側端子は、電源電圧Vbが供給される電源線31に接続され、その下流側端子は、スイッチ28を介して半導体スイッチング素子5Bのゲートに接続されている。電源電圧Vbは、半導体スイッチング素子5Bのソースに接続される電源線32の電位を基準とした電圧であり、半導体スイッチング素子5Bのゲート閾値電圧よりも十分に高い電圧となっている。
電流源26は、ターンオン時に半導体スイッチング素子5Bのゲートに供給するための一定の電流、つまり半導体スイッチング素子5Bのゲートをターンオンさせるゲート電流Ig_onを生成する定電流回路である。なお、駆動回路12におけるターンオン側の構成として、電流源26に代えて一定の抵抗値を有する抵抗を設けてもよい。つまり、駆動回路12は、ターンオン側については、定電流駆動する構成でなくともよい。スイッチ28は、例えばPチャネル型MOSトランジスタなどの半導体スイッチング素子を含む構成であり、電流源26と半導体スイッチング素子5Bのゲートとの間を開閉する。
電流源27の下流側端子は、電源線32に接続され、その上流側端子は、スイッチ29を介して半導体スイッチング素子5Bのゲートに接続されている。電流源27は、ターンオフ時に半導体スイッチング素子5Bのゲートから引き抜くための一定の電流、つまり半導体スイッチング素子5Bのゲートをターンオフさせるためのゲート電流Ig_offを生成する定電流回路である。この場合、電流源27は、算出回路11から出力される信号Igに基づいて、その電流値を変更することができる構成となっている。スイッチ29は、例えばNチャネル型MOSトランジスタなどの半導体スイッチング素子を含む構成であり、半導体スイッチング素子5Bのゲートと電流源27との間を開閉する。
駆動回路12には、ターンオン指令ON、ターンオフ指令OFF、スイッチング終了指令ENDが与えられる。この場合、ターンオン指令ONおよびターンオフ指令OFFは、図示しないロジック回路が指令信号Sbに基づいて生成するようになっており、スイッチング終了指令ENDは、外部のコントローラ6から与えられるようになっている。なお、ターンオン指令ONおよびターンオフ指令OFFは、1つの信号にまとめることもできる。その場合、例えば1つの信号がハイレベルであるときにターンオン指令を表すとともに、ロウレベルであるときにターンオフ指令を表すようにすることができる。また、スイッチング終了指令ENDは、ゲート駆動装置1Bの内部で生成することもできる。
駆動回路12の動作は、これら各指令により制御される。すなわち、駆動回路12は、スイッチング終了指令ENDが与えられていない期間、ターンオン指令ONおよびターンオフ指令OFFに基づいてスイッチ28、29を相補的にオンオフするようにスイッチング動作を行う。ただし、この場合、スイッチ28、29の双方がオフする期間、いわゆるデッドタイムが設けられる。
駆動回路12は、ターンオン指令ONが与えられるとスイッチ28をオンする。これにより、半導体スイッチング素子5Bのゲートにゲート電流Ig_onが供給され、半導体スイッチング素子5Bがターンオンされる。駆動回路12は、ターンオフ指令OFFが与えられるとスイッチ29をオンする。これにより、半導体スイッチング素子5Bのゲートからゲート電流Ig_offが引き抜かれ、半導体スイッチング素子5Bがターンオフされる。駆動回路12は、スイッチング終了指令ENDが与えられると、スイッチング動作を終了する。
<ゲート駆動装置による動作の流れ>
続いて、上記構成のゲート駆動装置1による動作の流れについて図5を参照して説明する。ゲート駆動装置1では、電源が投入されてから電源が遮断されるまでの間に、図5に示すような内容の処理が実行される。動作開始後に最初に実行されるステップS101では、記憶部15から目標変化率dV/dt*およびK値が読み出され、それらが算出回路11内のレジスタ21、22に格納される。つまり、ステップS101では、記憶部15に記憶された目標変化率dV/dt*およびK値が算出回路11内のレジスタ21、22にダウンロードされる。
続いて、上記構成のゲート駆動装置1による動作の流れについて図5を参照して説明する。ゲート駆動装置1では、電源が投入されてから電源が遮断されるまでの間に、図5に示すような内容の処理が実行される。動作開始後に最初に実行されるステップS101では、記憶部15から目標変化率dV/dt*およびK値が読み出され、それらが算出回路11内のレジスタ21、22に格納される。つまり、ステップS101では、記憶部15に記憶された目標変化率dV/dt*およびK値が算出回路11内のレジスタ21、22にダウンロードされる。
ステップS101の実行後は、ステップS102のループ開始処理が実行される。ステップS102のループ開始処理は、ステップS109をループ終了処理として、スイッチング終了指令ENDが与えられるまで、つまりスイッチング終了指令ENDが与えられることを終了条件としてステップS103~S108までの処理を繰り返し実行する処理である。ステップS103では、ターンオン指令ONが与えられることにより駆動回路12がゲート電流Ig_onを出力し、これにより、半導体スイッチング素子5がターンオンスイッチングされる。このときのゲート電流Ig_onの電流値は、予め定められた電流値となっている。
ステップS104では、算出回路11の演算回路23が前述したモデル式である(1)式に基づいてゲート電流Igを算出する。なお、ステップS104は、ステップS103より前に実行することもできる。つまり、ステップS103およびS104の実行順を入れ替えることもできる。ステップS105では、ターンオフ指令OFFが与えられることにより駆動回路12がゲート電流Ig_offを出力し、これにより、半導体スイッチング素子5がターンオフスイッチングされる。このときのゲート電流Ig_offの電流値は、ステップS104で算出されたゲート電流Igの値に対応した値となっている。ステップS106では、検出回路13がターンオフ時に発生する電圧Vdsの変化率dV/dtを検出する。
ステップS107では、学習回路14の演算回路24が前述した逆モデル式である(2)式に基づいて学習値Kaを算出する。ステップS108では、レジスタ22に格納されているK値が、学習回路14のフィルタ処理回路25がフィルタ処理を行うことで得られる学習値Kaを平滑化した学習値Ka’により上書きされる形で更新される。これらステップS107およびS108は、学習回路14により実行される学習処理に相当する。ゲート駆動装置1では、スイッチング終了指令ENDが与えられるまで、上述したようなステップS102~S109の処理が繰り返し実行される。
つまり、ステップS102~S109のループ処理は、半導体スイッチング素子5のスイッチング毎に繰り返し実行される。そして、スイッチング終了指令ENDが与えられると、ステップS102~S109のループ処理が終了となってステップS110に進む。ステップS110では、記憶部15に記憶されているK値が、算出回路11のレジスタ22に格納されているK値により上書きされる形で更新される。ステップS110の実行後、動作終了となる。
以上説明した本実施形態のゲート駆動装置1によれば、学習回路14による学習処理が実行されることにより、算出回路11が半導体スイッチング素子5のターンオフ時におけるゲート駆動速度を操作するための操作量であるゲート電流Igを算出する際に用いる算出方法が、ゲート駆動装置1の駆動対象となる半導体スイッチング素子5において実際に発生しているターンオフ時における変化率dV/dtに応じたものとなるように最適化される。
このように、本実施形態によれば、製品個々のばらつきに応じて算出方法が最適化されるため、ゲート駆動装置1および半導体スイッチング素子5についての個体ばらつきがある場合でも、半導体スイッチング素子5のゲート駆動速度を所望する速度に制御すること、ひいてはターンオフ時における変化率dV/dtを所望する目標値に制御することができる。
また、ゲート駆動装置1では、学習回路14による学習処理は、ゲート駆動装置1を実際に動作させながら、つまり実動作中に行うことができる。このように、本実施形態によれば、実動作中にも学習処理を実行すること、つまり算出方法の最適化を実行することが可能であるため、経年により特性変動が生じた場合、温度や電源電圧Vaなどの負荷変動が生じた場合などでも、変化率dV/dtを所望する目標値に制御することができる。したがって、本実施形態によれば、半導体スイッチング素子5のスイッチング時、特にはターンオフ時における変化率dV/dtを所望する目標値に精度良く制御することができるという優れた効果が得られる。
上述したように、本実施形態によれば、半導体スイッチング素子5のスイッチング時における変化率dV/dtを制御対象としたうえで、その変化率dV/dtを所望する目標値に精度良く制御することが可能であることから、EMIの低減とスイッチング損失の低減とを両立することができる。なお、EMIは、Electromagnetic Interferenceの略称である。
この場合、算出回路11は、前述した(1)式のようなモデルパラメータKを用いたモデル式によりゲート電流Igを算出するようになっている。また、この場合、学習回路14は、前述した(2)式のような逆モデル式によりモデルパラメータKに対応する学習値Kaを算出し、その算出した学習値Kaに基づいてモデルパラメータKを更新することによりゲート電流Igの算出方法を変更するようになっている。このようにすれば、算出回路11および学習回路14において複雑な処理を必要とすることなくゲート電流Igの算出方法の最適化を実現することが可能となるため、算出回路11および学習回路14を比較的簡素な構成とすることができる。
ゲート駆動装置1は、学習回路14により更新されたモデルパラメータKを保存することができる記憶部15を備えている。そして、学習回路14は、ゲート駆動装置1の電源遮断前に更新されたモデルパラメータKを記憶部15に保存し、算出回路11は、ゲート駆動装置1の電源遮断後に実行される次回の動作開始時、記憶部15に保存されたモデルパラメータKを用いてゲート電流Igの算出を行うようになっている。このようにすれば、2回目以降の動作については、その動作の開始時点から前回の動作において学習されたモデルパラメータKを用いてゲート電流Igの算出が行われることになるため、動作開始直後から安定して変化率dV/dtを精度良く目標値に制御することが可能となる。
学習回路14は、学習処理を実行する際、算出回路11により算出された今回のゲート電流Igおよび検出回路13により検出された今回の変化率dV/dtの検出値に加え、算出回路11により算出された過去のゲート電流Igおよび検出回路13により検出された過去の変化率dV/dtの検出値に基づいて算出方法を変更するようになっている。具体的には、学習回路14は、学習処理を実行する際、演算回路24から出力される今回の学習値Kaと、算出回路11のレジスタ22から読み出したK値、つまり過去の学習値Kaとを用いてフィルタ処理を行うことにより得られる学習値Kaを平滑化した学習値Ka’に基づいてモデルパラメータKを更新するようになっている。このようにすれば、ノイズ、一時的な異常などの影響により学習値Kaが誤った値となる誤学習が生じた場合でも、その影響を受けて変化率dV/dtが目標値から外れた値となるような事態を抑制することができる。
<K値の更新に関する変形例>
本実施形態では、学習回路14は、ゲート駆動装置1の電源遮断前に、更新されたモデルパラメータKを記憶部15に書き込んで保存する、つまり記憶部15に記憶されたK値を更新するようになっていたが、これについて次のように変形することができる。
本実施形態では、学習回路14は、ゲート駆動装置1の電源遮断前に、更新されたモデルパラメータKを記憶部15に書き込んで保存する、つまり記憶部15に記憶されたK値を更新するようになっていたが、これについて次のように変形することができる。
すなわち、学習回路14は、学習処理を1以上の規定回数実行した後に、更新されたモデルパラメータKを記憶部15に保存してもよい。具体的には、学習回路14は、ステップS107およびS108が規定回数実行される度にステップS110を実行するようにしてもよい。つまり、図5に示した処理について、ステップS110をループ処理中に実行するように変更することができる。
また、学習回路14は、ゲート駆動装置1の電源遮断前または学習処理を1以上の規定回数実行した後であり且つ学習回路14により更新されたモデルパラメータKの値と動作開始時におけるモデルパラメータKの値との差分が予め設定された許容値を超える場合に、更新されたモデルパラメータKを記憶部15に保存するようにしてもよい。このようにすれば、記憶部15に対する書き込み回数を抑えつつ、2回目以降の動作開始直後における変化率dV/dtの制御の安定性を良好に維持することができる。
さらに、学習回路14は、更新されたモデルパラメータKを記憶部15に保存すること、つまり記憶部15に記憶されたK値の更新を行わなくともよい。このようにすれば、2回目以降の動作開始直後における変化率dV/dtの制御の安定性が低下するものの、記憶部15に対する書き込み回数をより低く抑えることが可能となるため、記憶部15に書き込み回数の制限がある場合に好適となる。このようにする場合、そもそもゲート駆動装置1は、記憶部15を備えていなくともよく、K値は予め固定された値を初期値として用いればよい。
(第2実施形態)
以下、第2実施形態について図6~図12を参照して説明する。
<ゲート駆動装置が有する主な機能>
本実施形態のゲート駆動装置41が有する主な機能について図6を参照して説明する。図6に示すように、本実施形態のゲート駆動装置41は、第1実施形態のゲート駆動装置1に対し、算出回路11に代えて算出回路42を備えている点、学習回路14に代えて学習回路43を備えている点、記憶部15に代えて記憶部44を備えている点などが異なっている。
以下、第2実施形態について図6~図12を参照して説明する。
<ゲート駆動装置が有する主な機能>
本実施形態のゲート駆動装置41が有する主な機能について図6を参照して説明する。図6に示すように、本実施形態のゲート駆動装置41は、第1実施形態のゲート駆動装置1に対し、算出回路11に代えて算出回路42を備えている点、学習回路14に代えて学習回路43を備えている点、記憶部15に代えて記憶部44を備えている点などが異なっている。
算出回路42は、関係情報としてマップデータを予め取得し、変化率dV/dtの目標値およびマップデータにより操作量であるゲート電流Igを算出するようになっている。この場合、マップデータは、操作量であるゲート電流Igおよび過渡電圧である変化率dV/dtの関係を表す1次元のマップであり、具体的には、例えば図8に示すようなデータとなっている。図8に示すマップデータにおいて、変化率dV/dtの単位は[kV/μs]であり、ゲート電流Igの単位は[A]である。なお、以下の説明では、特に指定しない限り、変化率dV/dtおよびゲート電流Igの単位は図8に示したものと同様の単位であり、それらの単位を省略して値だけを記載することとする。
学習回路43は、学習処理として、算出回路42により算出された操作量および検出回路13により検出された変化率dV/dtの検出値に基づいてマップデータを更新することで操作量の算出方法を変更するようになっている。記憶部44は、学習回路43により更新されたマップデータを保存することができる。学習回路43は、ゲート駆動装置41の電源遮断前であり且つ学習回路43により更新されたマップデータの値と動作開始時におけるマップデータの値との差分が予め設定された許容値を超える場合に、更新されたマップデータを記憶部44に保存する。
なお、マップデータMAPの値とは操作量であるゲート電流Igの値または過渡電圧である変化率dV/dtの値であり、このような判断は、マップデータMAPにおける全てのゲート電流Igの値毎または変化率dV/dtの値毎に行うことができる。算出回路42は、ゲート駆動装置1の電源遮断後に実行される次回の動作開始時、記憶部44に保存されたマップデータを用いて操作量の算出を行うようになっている。
<ゲート駆動装置の具体的構成>
上記したような各機能を有するゲート駆動装置41の具体的な構成としては、例えば図7に示すような構成例を採用することができる。図7に示すゲート駆動装置41は、図4に示したゲート駆動装置1に対し、算出回路11に代えて算出回路42を備えている点、学習回路14に代えて学習回路43を備えている点、記憶部15に代えて記憶部44を備えている点などが異なっている。
上記したような各機能を有するゲート駆動装置41の具体的な構成としては、例えば図7に示すような構成例を採用することができる。図7に示すゲート駆動装置41は、図4に示したゲート駆動装置1に対し、算出回路11に代えて算出回路42を備えている点、学習回路14に代えて学習回路43を備えている点、記憶部15に代えて記憶部44を備えている点などが異なっている。
記憶部44は、記憶部15に対し、モデルパラメータKの値に代えて前述した1次元のマップであるマップデータMAPが予め記憶されている点などが異なっている。マップデータMAPは、例えば各種のシミュレーションを行うことなどにより予め取得することができる。記憶部44は、算出回路42からマップデータMAPの読み出しが要求されると、マップデータMAPを表す信号を出力する。
算出回路42は、算出回路11に対し、レジスタ22に代えてマップデータMAPを格納するレジスタ45を備えている点、演算回路23に代えて探索処理回路46を備えている点などが異なっている。算出回路42は、動作開始時、記憶部44に対して目標変化率dV/dt*およびマップデータMAPの読み出しを要求する。これにより、算出回路42には、記憶部44から出力される信号dV/dt*および信号MAPが入力される。算出回路42は、記憶部44から読み出した目標変化率dV/dt*およびマップデータMAPをレジスタ21、45に格納する。
探索処理回路46は、レジスタ21に格納された目標変化率dV/dt*とレジスタ45に格納されたマップデータMAPとを読み出す。そして、探索処理回路46は、レジスタ21から読み出した目標変化率dV/dt*の値に対応するマップデータMAP上のゲート電流Igを探索し、その探索したゲート電流Igの値を表す信号Igを出力する探索処理を実行する。例えば、レジスタ21から読み出した目標変化率dV/dt*の値が「6」である場合、探索処理回路46は、変化率dV/dt=6に対応するマップデータMAP上のゲート電流Ig=0.15を探索し、その探索したゲート電流Igの値である「0.15」を表す信号Igを出力する。
この場合、レジスタ45に格納されたマップデータMAPは、後述する学習回路43の動作により更新されるようになっている。レジスタ45は、ゲート駆動装置41の電源遮断前であり且つ学習回路43により更新されたマップデータの値と動作開始時におけるマップデータの値との差分が予め設定された許容値を超える場合に、格納されたマップデータMAPを表す信号を記憶部44へ出力する。これにより、記憶部44に記憶されているマップデータMAPがレジスタ45に格納されているマップデータMAPにより上書きされる形で更新される。
学習回路43は、学習回路14に対し、演算回路24およびフィルタ処理回路25に代えて更新処理回路47を備えている点などが異なっている。学習回路43には、検出回路13から出力される信号dV/dtと、算出回路42から出力される信号MAPおよび信号Igと、が入力されている。更新処理回路47は、検出回路13により検出された変化率dV/dtの検出値に対応するマップデータMAP上のゲート電流Igを探索し、その探索したマップデータMAP上のゲート電流Igの値を、算出回路42により算出されたゲート電流Igの値に変更した更新マップデータMAP’を作成し、その更新マップデータMAP’を表す信号を出力する更新処理を実行する。
例えば、検出回路13により検出された変化率dV/dtの検出値が「7」であるとともに、算出回路42により算出されたゲート電流Igの値が「0.15」である場合、更新処理回路47は、変化率dV/dt=7に対応するマップデータMAP上のゲート電流Ig=0.20を探索する。そして、更新処理回路47は、探索したマップデータMAP上の変化率dV/dt=7に対応するゲート電流Igの値を、算出回路42により算出されたゲート電流Igの値である「0.15」に変更した更新データMAP’を作成する。
更新マップデータMAP’は、具体的には、例えば図9に示すようなデータとなる。図9に示すように、更新マップデータMAP’では、変化率dV/dt=7に対応するゲート電流Igの値が、「0.20」から「0.15」に変更されている。更新処理回路47は、このような更新処理により作成した更新マップデータMAP’を表す信号を算出回路42のレジスタ45へ出力する。これにより、レジスタ45に格納されているマップデータMAPが更新マップデータMAP’により上書きされる形で更新される。
<ゲート駆動装置による動作の流れ>
続いて、上記構成のゲート駆動装置41による動作の流れについて図10を参照して説明する。ゲート駆動装置41では、電源が投入されてから電源が遮断されるまでの間に、図10に示すような内容の処理が実行される。動作開始後に最初に実行されるステップS201では、記憶部44から目標変化率dV/dt*およびマップデータMAPが読み出され、それらが算出回路42内のレジスタ21、45に格納される。つまり、ステップS201では、記憶部44に記憶された目標変化率dV/dt*およびマップデータMAPが算出回路42内のレジスタ21、45にダウンロードされる。
続いて、上記構成のゲート駆動装置41による動作の流れについて図10を参照して説明する。ゲート駆動装置41では、電源が投入されてから電源が遮断されるまでの間に、図10に示すような内容の処理が実行される。動作開始後に最初に実行されるステップS201では、記憶部44から目標変化率dV/dt*およびマップデータMAPが読み出され、それらが算出回路42内のレジスタ21、45に格納される。つまり、ステップS201では、記憶部44に記憶された目標変化率dV/dt*およびマップデータMAPが算出回路42内のレジスタ21、45にダウンロードされる。
ステップS201の実行後は、ステップS202のループ開始処理が実行される。ステップS202のループ開始処理は、ステップS208をループ終了処理として、スイッチング終了指令ENDが与えられるまで、つまりスイッチング終了指令ENDが与えられることを終了条件としてステップS203~S207までの処理を繰り返し実行する処理である。ステップS203では、ターンオン指令ONが与えられることにより駆動回路12がゲート電流Ig_onを出力し、これにより、半導体スイッチング素子5がターンオンスイッチングされる。このときのゲート電流Ig_onの電流値は、予め定められた電流値となっている。
ステップS204では、算出回路42の探索処理回路46が前述した探索処理を実行する。つまり、ステップS204では、算出回路42が、レジスタ45に格納されたマップデータMAPからレジスタ21に格納された目標変化率dV/dt*を用いてゲート電流Igを探索する。なお、ステップS204は、ステップS203より前に実行することもできる。つまり、ステップS203およびS204の実行順を入れ替えることもできる。
ステップS205では、ターンオフ指令OFFが与えられることにより駆動回路12がゲート電流Ig_offを出力し、これにより、半導体スイッチング素子5がターンオフスイッチングされる。このときのゲート電流Ig_offの電流値は、ステップS204で探索されたゲート電流Igの値に対応した値となっている。ステップS206では、検出回路13がターンオフ時に発生する電圧Vdsの変化率dV/dtを検出する。
ステップS207では、学習回路43の更新処理回路47が前述した更新処理を実行することにより、算出回路42のレジスタ45に格納されているマップデータMAPが更新マップデータMAP’により上書きされる形で更新される。ステップS207は、学習回路43により実行される学習処理に相当する。ゲート駆動装置41では、スイッチング終了指令ENDが与えられるまで、上述したようなステップS202~S208の処理が繰り返し実行される。
つまり、ステップS202~S208のループ処理は、半導体スイッチング素子5のスイッチング毎に繰り返し実行される。そして、スイッチング終了指令ENDが与えられると、ステップS202~S208のループ処理が終了となってステップS209に進む。ステップS209では、レジスタ45に格納されたマップデータMAPの値である現在値と、記憶部44に記憶されたマップデータMAPの値、つまり動作開始時におけるマップデータMAPの値である初期値と、の差分が予め定められた許容値を超えるか否かが判断される。なお、この場合、マップデータMAPの値とは操作量であるゲート電流Igの値のことであり、このような判断は、マップデータMAPにおける全てのゲート電流Igの値毎に行われる。
ここで、現在値と初期値との差分が許容値以下である場合、ステップS209で「NO」となり、ステップS210を実行することなく、動作終了となる。一方、現在値と初期値との差分が許容値を超える場合、ステップS209で「YES」となり、ステップS210に進む。ステップS210では、記憶部44に記憶されているマップデータMAPが、算出回路42のレジスタ45に格納されているマップデータMAPにより上書きされる形で更新される。ステップS210の実行後、動作終了となる。
以上説明した本実施形態のゲート駆動装置41によっても、第1実施形態と同様の効果、つまり半導体スイッチング素子5のスイッチング時、特にはターンオフ時における変化率dV/dtを所望する目標値に精度良く制御することができるという優れた効果が得られる。この場合、算出回路42は、ゲート電流Igおよび変化率dV/dtの関係を表す1次元のマップであるマップデータMAPによりゲート電流Igの値を算出するようになっている。
また、この場合、学習回路43は、算出回路42により算出されたゲート電流Igの値および検出回路13により検出された変化率dV/dtの検出値に基づいてマップデータMAPを更新することによりゲート電流Igの算出方法を変更するようになっている。このようにすれば、算出回路42によるゲート電流Igの演算誤差が低減されることから、変化率dV/dtを一層精度良く目標値に制御することができる。
ゲート駆動装置41は、学習回路43により更新されたマップデータMAPを保存することができる記憶部44を備えている。そして、学習回路43は、ゲート駆動装置41の電源遮断前であり且つ学習回路43により更新されたマップデータMAPの値と動作開始時におけるマップデータMAPの値との差分が予め設定された許容値を超える場合に更新されたマップデータMAPを記憶部44に保存し、算出回路42は、ゲート駆動装置41の電源遮断後に実行される次回の動作開始時、記憶部44に保存されたマップデータMAPを用いてゲート電流Igの算出を行うようになっている。このようにすれば、記憶部44に対する書き込み回数を抑えつつ、2回目以降の動作については、その動作の開始時点から前回の動作において学習されたマップデータMAPを用いてゲート電流Igの算出が行われることになるため、動作開始直後から安定して変化率dV/dtを精度良く目標値に制御することが可能となる。
<マップデータの更新に関する変形例>
本実施形態では、学習回路43は、ゲート駆動装置41の電源遮断前であり且つ学習回路43により更新されたマップデータMAPの値と動作開始時におけるマップデータMAPの値との差分が予め設定された許容値を超える場合に更新されたマップデータMAPを記憶部44に書き込んで保存する、つまり記憶部44に記憶されたマップデータMAPを更新するようになっていたが、これについて次のように変形することができる。
本実施形態では、学習回路43は、ゲート駆動装置41の電源遮断前であり且つ学習回路43により更新されたマップデータMAPの値と動作開始時におけるマップデータMAPの値との差分が予め設定された許容値を超える場合に更新されたマップデータMAPを記憶部44に書き込んで保存する、つまり記憶部44に記憶されたマップデータMAPを更新するようになっていたが、これについて次のように変形することができる。
すなわち、学習回路43は、学習処理を1以上の規定回数実行した後であり且つ学習回路43により更新されたマップデータMAPの値と動作開始時におけるマップデータMAPの値との差分が予め設定された許容値を超える場合に更新されたマップデータMAPを記憶部44に保存してもよい。具体的には、学習回路43は、ステップS207が規定回数実行される度にステップS209およびS210を実行するようにしてもよい。つまり、図10に示した処理について、ステップS209およびS210をループ処理中に実行するように変更することができる。
また、学習回路43は、ゲート駆動装置41の電源遮断前または学習処理を1以上の規定回数実行した後に、更新されたマップデータMAPを記憶部44に保存するようにしてもよい。具体的には、学習回路43は、ループ処理の終了後にステップS209を実行することなくステップS210を実行するようにしてもよい。つまり、図10に示した処理について、ステップS209を省略するように変更することができる。このようにすれば、2回目以降の動作については、その動作の開始時点から前回の動作において学習されたマップデータMAPを確実に用いてゲート電流Igの算出が行われることになるため、動作開始直後から安定して変化率dV/dtを精度良く目標値に制御することが可能となる。
さらに、学習回路43は、更新されたマップデータMAPを記憶部44に保存すること、つまり記憶部44に記憶されたマップデータMAPの更新を行わなくともよい。このようにすれば、2回目以降の動作開始直後における変化率dV/dtの制御の安定性が低下するものの、記憶部44に対する書き込み回数をより低く抑えることが可能となるため、記憶部44に書き込み回数の制限がある場合に好適となる。このようにする場合、そもそもゲート駆動装置41は、記憶部44を備えていなくともよく、マップデータMAPは予め固定された値を初期値として用いればよい。
<学習処理に関する変形例>
学習回路43は、学習処理を実行する際、算出回路42により算出された今回のゲート電流Igおよび検出回路13により検出された今回の変化率dV/dtの検出値に加え、算出回路42により算出された過去のゲート電流Igおよび検出回路13により検出された過去の変化率dV/dtの検出値に基づいて算出方法を変更することができる。具体的には、学習回路43は、学習処理を実行する際、更新処理回路47から出力される今回の更新マップデータMAP’と、算出回路42のレジスタ45に格納された過去の更新マップデータMAP’に対応したマップデータMAPとを用いてフィルタ処理を行うことにより得られる更新マップデータMAP’を平滑化した更新マップデータによりマップデータの更新を行うことができる。
学習回路43は、学習処理を実行する際、算出回路42により算出された今回のゲート電流Igおよび検出回路13により検出された今回の変化率dV/dtの検出値に加え、算出回路42により算出された過去のゲート電流Igおよび検出回路13により検出された過去の変化率dV/dtの検出値に基づいて算出方法を変更することができる。具体的には、学習回路43は、学習処理を実行する際、更新処理回路47から出力される今回の更新マップデータMAP’と、算出回路42のレジスタ45に格納された過去の更新マップデータMAP’に対応したマップデータMAPとを用いてフィルタ処理を行うことにより得られる更新マップデータMAP’を平滑化した更新マップデータによりマップデータの更新を行うことができる。
なお、フィルタ処理としては、例えば第1実施形態において説明した各種の処理を採用することができる。このようにすれば、ノイズ、一時的な異常などの影響により更新マップデータMAP’の値が誤った値となる誤学習が生じた場合でも、その影響を受けて変化率dV/dtが目標値から外れた値となるような事態を抑制することができる。
<更新処理に関する変形例>
学習回路43の更新処理回路47が更新マップデータMAP’を作成する更新処理、つまりマップデータを更新する処理は、次のように変形することができる。
[1]第1変形例
学習回路43の更新処理回路47は、探索したマップデータMAP上のゲート電流Igの値と算出回路42により算出されたゲート電流Igの値との差分だけ探索したマップデータMAP上のゲート電流Igの値を変更するとともに、探索したマップデータMAP上のゲート電流Igを中心とした所定の範囲内のゲート電流Igの値を上記した差分だけ変更するように、マップデータMAPを更新するように変形することができる。
学習回路43の更新処理回路47が更新マップデータMAP’を作成する更新処理、つまりマップデータを更新する処理は、次のように変形することができる。
[1]第1変形例
学習回路43の更新処理回路47は、探索したマップデータMAP上のゲート電流Igの値と算出回路42により算出されたゲート電流Igの値との差分だけ探索したマップデータMAP上のゲート電流Igの値を変更するとともに、探索したマップデータMAP上のゲート電流Igを中心とした所定の範囲内のゲート電流Igの値を上記した差分だけ変更するように、マップデータMAPを更新するように変形することができる。
例えば、検出回路13により検出された変化率dV/dtの検出値が「7」であるとともに、算出回路42により算出されたゲート電流Igの値が「0.15」である場合、所定の範囲を±2[kV/μs]とすると、上記した第1変形例の更新処理により作成される更新マップデータMAP’は、図11に示すようなデータとなる。図11に示すように、この場合、変化率dV/dt=7に対応するゲート電流Igの値が「0.20」から「0.15」に変更されている。
また、この場合、変化率dV/dt=7の周辺±2の範囲内のデータ、つまり変化率dV/dt=5、変化率dV/dt=6、変化率dV/dt=8および変化率dV/dt=9のそれぞれに対応するゲート電流Igの値が、いずれも「-0.05」だけ変更されている。「-0.05」は、探索したゲート電流Igの値である「0.20」と算出回路42により算出されたゲート電流Igの値である「0.15」との差分である。
なお、変化率dV/dt=5に対応するゲート電流Igの値は、上記変更に伴い、変化率dV/dt=4に対応するゲート電流Igの値である「0.09」よりも小さい「0.07」に変更されており、変化率dV/dt=4および変化率dV/dt=5のそれぞれに対応するゲート電流Igの値において逆転現象が生じている。そこで、変更後のゲート電流Igの値について、このような逆転現象が生じることが無いように所定の制限をかけるようにしてもよい。
このような第1変形例の更新処理によれば、1回の学習処理により1つの値だけでなく、その周辺の値も同様に更新されるため、マップデータの学習、つまり算出方法の最適化がより素早く実現される。したがって、第1変形例の更新処理によれば、算出回路42によるゲート電流Igの演算誤差が低減されることから、変化率dV/dtを一層精度良く目標値に制御することができる。なお、所定の範囲としては、上記した範囲に限らずともよく、例えばマップデータMAPの全範囲とすることもできる。
[2]第2変形例
学習回路43の更新処理回路47は、探索したマップデータMAP上のゲート電流Igの値と算出回路42により算出されたゲート電流Igの値との差分だけ探索したマップデータMAP上のゲート電流Igの値を変更するとともに、探索したマップデータMAP上のゲート電流Igを中心とした所定の範囲内のゲート電流Igの値を上記した差分に対して中心から離れた値ほど減衰する重み係数を乗じた値だけ変更するように、マップデータMAPを更新するように変形することができる。
学習回路43の更新処理回路47は、探索したマップデータMAP上のゲート電流Igの値と算出回路42により算出されたゲート電流Igの値との差分だけ探索したマップデータMAP上のゲート電流Igの値を変更するとともに、探索したマップデータMAP上のゲート電流Igを中心とした所定の範囲内のゲート電流Igの値を上記した差分に対して中心から離れた値ほど減衰する重み係数を乗じた値だけ変更するように、マップデータMAPを更新するように変形することができる。
例えば、検出回路13により検出された変化率dV/dtの検出値が「7」であるとともに、算出回路42により算出されたゲート電流Igの値が「0.15」である場合、所定の範囲を±2[kV/μs]とすると、上記した第2変形例の更新処理により作成される更新マップデータMAP’は、図12に示すようなデータとなる。図12に示すように、この場合、変化率dV/dt=7に対応するゲート電流Igの値が「0.20」から「0.15」に変更されている。
また、この場合、変化率dV/dt=7の周辺±2の範囲内のデータ、つまり変化率dV/dt=5、変化率dV/dt=6、変化率dV/dt=8および変化率dV/dt=9のそれぞれに対応するゲート電流Igの値が、いずれも「-0.05×重み係数」だけ変更されている。「-0.05」は、探索したゲート電流Igの値である「0.20」と算出回路42により算出されたゲート電流Igの値である「0.15」との差分である。重み係数は、変化率dV/dt=6および変化率dV/dt=8では「0.5」とされ、変化率dV/dt=5および変化率dV/dt=9では「0.25」とされている。
具体的には、変化率dV/dt=5に対応するゲート電流Igの値が「0.12」から「0.11」に変更され、変化率dV/dt=6に対応するゲート電流Igの値が「0.15」から「0.13」に変更され、変化率dV/dt=8に対応するゲート電流Igの値が「0.25」から「0.23」に変更され、変化率dV/dt=9に対応するゲート電流Igの値が「0.30」から「0.29」に変更されている。
このような第2変形例の更新処理によれば、1回の学習処理により1つの値だけでなく、その周辺の値も同様に更新されるため、マップデータの学習、つまり算出方法の最適化がより素早く実現される。したがって、第2変形例の更新処理によれば、算出回路42によるゲート電流Igの演算誤差が低減されることから、変化率dV/dtを一層精度良く目標値に制御することができる。
また、第2変形例の更新処理によれば、探索したマップデータMAP上のゲート電流Igを中心とした所定の範囲内のゲート電流Igの値を上記した差分に対して中心から離れた値ほど減衰する重み係数を乗じた値だけ変更するようにしているため、第1変形例の更新処理で説明した逆転現象が生じる可能性を低く抑えることができる。なお、所定の範囲としては、上記した範囲に限らずともよく、例えばマップデータMAPの全範囲とすることもできる。
(第3実施形態)
以下、第3実施形態について図13~図16を参照して説明する。
<ゲート駆動装置が有する主な機能>
本実施形態のゲート駆動装置51が有する主な機能について図13を参照して説明する。図13に示すように、本実施形態のゲート駆動装置51は、第2実施形態のゲート駆動装置41に対し、算出回路42に代えて算出回路52を備えている点、検出回路13に代えて検出回路53を備えている点、学習回路43に代えて学習回路54を備えている点、記憶部44に代えて記憶部55を備えている点などが異なっている。
以下、第3実施形態について図13~図16を参照して説明する。
<ゲート駆動装置が有する主な機能>
本実施形態のゲート駆動装置51が有する主な機能について図13を参照して説明する。図13に示すように、本実施形態のゲート駆動装置51は、第2実施形態のゲート駆動装置41に対し、算出回路42に代えて算出回路52を備えている点、検出回路13に代えて検出回路53を備えている点、学習回路43に代えて学習回路54を備えている点、記憶部44に代えて記憶部55を備えている点などが異なっている。
検出回路53は、変化率dV/dtに加え、素子温度、つまり半導体スイッチング素子5の温度Tjを検出するようになっている。算出回路52は、算出回路42と同様、関係情報としてマップデータを予め取得する。ただし、この場合、マップデータは、過渡電圧である変化率dV/dtと半導体スイッチング素子5の温度Tjとを組み合わせて操作量であるゲート電流Igを保持する多次元のマップであり、具体的には、例えば図15に示すようなデータとなっている。図15に示すマップデータにおいて、温度Tjの単位は「℃」である。以下の説明では、特に指定しない限り、温度Tjの単位は図15に示したものと同様の単位であり、その単位を省略して値だけを記載することとする。
算出回路52は、変化率dV/dtの目標値、検出回路53による温度Tjの検出値およびマップデータにより操作量であるゲート電流Igを算出するようになっている。学習回路54は、学習回路43と同様の学習処理を実行することができる。記憶部55は、学習回路54により更新されたマップデータを保存することができる。学習回路54は、ゲート駆動装置51の電源遮断前に、更新されたマップデータを記憶部55に保存する。算出回路52は、ゲート駆動装置51の電源遮断後に実行される次回の動作開始時、記憶部55に保存されたマップデータを用いて操作量の算出を行うようになっている。
<ゲート駆動装置の具体的構成>
上記したような各機能を有するゲート駆動装置51の具体的な構成としては、例えば図14に示すような構成例を採用することができる。図14に示すゲート駆動装置51は、図7に示した第2実施形態のゲート駆動装置41に対し、算出回路42に代えて算出回路52を備えている点、検出回路13に代えて検出回路53を備えている点、学習回路43に代えて学習回路54を備えている点、記憶部44に代えて記憶部55を備えている点などが異なっている。
上記したような各機能を有するゲート駆動装置51の具体的な構成としては、例えば図14に示すような構成例を採用することができる。図14に示すゲート駆動装置51は、図7に示した第2実施形態のゲート駆動装置41に対し、算出回路42に代えて算出回路52を備えている点、検出回路13に代えて検出回路53を備えている点、学習回路43に代えて学習回路54を備えている点、記憶部44に代えて記憶部55を備えている点などが異なっている。
検出回路53は、検出回路13と同様に変化率dV/dtを検出するとともに、次のようにして温度Tjを検出する。この場合、半導体スイッチング素子5の近傍には、温度センサ56が配置されている。温度センサ56は、検出した半導体スイッチング素子5の温度に対応した温度情報を電圧信号Vtjとして出力する。検出回路53には、温度センサ56から出力される電圧信号Vtjが入力されている。検出回路53は、電圧信号Vtjが表す温度情報を取得するための構成を備えており、これにより、半導体スイッチング素子5の温度Tjを検出する。検出回路53は、変化率dV/dtの検出値を表す信号および温度Tjの検出値を表す信号を出力する。
記憶部55は、記憶部44に対し、記憶されているマップデータMAPが前述した2次元のマップである点などが異なっている。算出回路52は、算出回路42に対し、探索処理回路46に代えて探索処理回路57を備えている点などが異なっている。算出回路42は、探索処理回路57により実行される動作を除き、算出回路42の動作と概ね同様の動作を行う。探索処理回路57は、レジスタ21に格納された目標変化率dV/dt*とレジスタ45に格納されたマップデータMAPとを読み出す。探索処理回路57には、検出回路53から出力される信号Tjが入力されている。
探索処理回路57は、レジスタ21から読み出した目標変化率dV/dt*の値に対応するとともに信号Tjが表す半導体スイッチング素子5の温度Tjの検出値に対応するマップデータMAP上のゲート電流Igを探索し、その探索したゲート電流Igの値を表す信号Igを出力する探索処理を実行する。例えば、レジスタ21から読み出した目標変化率dV/dt*の値が「3」であるとともに温度Tjの検出値が「50」である場合、探索処理回路57は、変化率dV/dt=3且つ温度Tj=50に対応するマップデータMAP上のゲート電流Ig=0.09を探索し、その探索したゲート電流Igの値である「0.09」を表す信号Igを出力する。
この場合、レジスタ45に格納されたマップデータMAPは、後述する学習回路54の動作により更新されるようになっている。レジスタ45は、ゲート駆動装置51の電源遮断前に、格納されたマップデータMAPを表す信号を記憶部55へ出力する。これにより、記憶部55に記憶されているマップデータMAPがレジスタ45に格納されているマップデータMAPにより上書きされる形で更新される。
学習回路54は、学習回路43に対し、更新処理回路47に代えて更新処理回路58を備えている点などが異なっている。学習回路54には、検出回路53から出力される信号dV/dtおよび信号Tjと、算出回路52から出力される信号MAPおよび信号Igと、が入力されている。更新処理回路58は、検出回路53により検出された変化率dV/dtの検出値に対応するとともに検出回路53により検出された温度Tjの検出値に対応するマップデータMAP上のゲート電流Igを探索し、その探索したマップデータMAP上のゲート電流Igの値を、算出回路52により算出されたゲート電流Igの値に変更した更新マップデータMAP’を作成し、その更新マップデータMAP’を表す信号を出力する更新処理を実行する。
例えば、検出回路53により検出された変化率dV/dtおよび温度Tjの各検出値がそれぞれ「4」および「50」であるとともに、算出回路52により算出されたゲート電流Igの値が「0.09」である場合、更新処理回路58は、変化率dV/dt=4且つ温度Tj=50に対応するマップデータMAP上のゲート電流Ig=0.10を探索する。そして、更新処理回路58は、探索したマップデータMAP上の変化率dV/dt=4且つ温度Tj=50に対応するゲート電流Igの値を、算出回路52により算出されたゲート電流Igの値である「0.09」に変更した更新データMAP’を作成する。更新処理回路58は、このような更新処理により作成した更新マップデータMAP’を表す信号を算出回路52のレジスタ45へ出力する。これにより、レジスタ45に格納されているマップデータMAPが更新マップデータMAP’により上書きされる形で更新される。
<ゲート駆動装置による動作の流れ>
続いて、上記構成のゲート駆動装置51による動作の流れについて図16を参照して説明する。ゲート駆動装置51では、電源が投入されてから電源が遮断されるまでの間に、図16に示すような内容の処理が実行される。動作開始後に最初に実行されるステップS301では、記憶部55から目標変化率dV/dt*およびマップデータMAPが読み出され、それらが算出回路52内のレジスタ21、45に格納される。つまり、ステップS301では、記憶部55に記憶された目標変化率dV/dt*およびマップデータMAPが算出回路52内のレジスタ21、45にダウンロードされる。
続いて、上記構成のゲート駆動装置51による動作の流れについて図16を参照して説明する。ゲート駆動装置51では、電源が投入されてから電源が遮断されるまでの間に、図16に示すような内容の処理が実行される。動作開始後に最初に実行されるステップS301では、記憶部55から目標変化率dV/dt*およびマップデータMAPが読み出され、それらが算出回路52内のレジスタ21、45に格納される。つまり、ステップS301では、記憶部55に記憶された目標変化率dV/dt*およびマップデータMAPが算出回路52内のレジスタ21、45にダウンロードされる。
ステップS301の実行後は、ステップS302のループ開始処理が実行される。ステップS302のループ開始処理は、ステップS309をループ終了処理として、スイッチング終了指令ENDが与えられるまで、つまりスイッチング終了指令ENDが与えられることを終了条件としてステップS303~S308までの処理を繰り返し実行する処理である。ステップS303では、ターンオン指令ONが与えられることにより駆動回路12がゲート電流Ig_onを出力し、これにより、半導体スイッチング素子5がターンオンスイッチングされる。このときのゲート電流Ig_onの電流値は、予め定められた電流値となっている。
ステップS304では、検出回路53が半導体スイッチング素子5の温度Tj、つまり素子温度を検出する。ステップS305では、算出回路52の探索処理回路57が前述した探索処理を実行する。つまり、ステップS305では、算出回路52が、レジスタ45に格納されたマップデータMAPからレジスタ21に格納された目標変化率dV/dt*およびステップS304で検出された温度Tjを用いてゲート電流Igを探索する。なお、ステップS304およびS305は、ステップS303より前に実行することもできる。つまり、ステップS303と、ステップS304およびS305と、の実行順を入れ替えることもできる。
ステップS306では、ターンオフ指令OFFが与えられることにより駆動回路12がゲート電流Ig_offを出力し、これにより、半導体スイッチング素子5がターンオフスイッチングされる。このときのゲート電流Ig_offの電流値は、ステップS305で探索されたゲート電流Igの値に対応した値となっている。ステップS307では、検出回路13がターンオフ時に発生する電圧Vdsの変化率dV/dtを検出する。なお、ステップS307では、検出回路53が、変化率dV/dtに加え、温度Tjを検出するようにしてもよい。
ステップS308では、学習回路54の更新処理回路58が前述した更新処理を実行することにより、算出回路52のレジスタ45に格納されているマップデータMAPが更新マップデータMAP’により上書きされる形で更新される。ステップS308は、学習回路54により実行される学習処理に相当する。ゲート駆動装置51では、スイッチング終了指令ENDが与えられるまで、上述したようなステップS302~S309の処理が繰り返し実行される。
つまり、ステップS302~S309のループ処理は、半導体スイッチング素子5のスイッチング毎に繰り返し実行される。そして、スイッチング終了指令ENDが与えられると、ステップS302~S309のループ処理が終了となってステップS310に進む。ステップS310では、記憶部55に記憶されているマップデータMAPが、算出回路52のレジスタ45に格納されているマップデータMAPにより上書きされる形で更新される。ステップS310の実行後、動作終了となる。
以上説明した本実施形態のゲート駆動装置51によっても、第1実施形態と同様の効果、つまり半導体スイッチング素子5のスイッチング時、特にはターンオフ時における変化率dV/dtを所望する目標値に精度良く制御することができるという優れた効果が得られる。また、本実施形態のゲート駆動装置51によれば、次のような効果が得られる。すなわち、ゲート駆動装置51の駆動対象となる半導体スイッチング素子5において実際に発生しているターンオフ時における変化率dV/dtは、半導体スイッチング素子5の温度Tjなどに依存して変化する可能性がある。
そこで、この場合、算出回路52は、変化率dV/dtと温度Tjとを組み合わせてゲート電流Igを保持する2次元のマップであるマップデータMAPによりゲート電流Igの値を算出するようになっている。また、この場合、学習回路54は、算出回路52により算出されたゲート電流Igの値および検出回路53により検出された変化率dV/dtおよび温度Tjの各検出値に基づいてマップデータMAPを更新することによりゲート電流Igの算出方法を変更するようになっている。このようにすれば、半導体スイッチング素子5の温度Tjに起因した算出回路52によるゲート電流Igの演算誤差が低減されることから、変化率dV/dtをより一層精度良く目標値に制御することができる。
ゲート駆動装置51は、学習回路54により更新されたマップデータMAPを保存することができる記憶部55を備えている。そして、学習回路54は、ゲート駆動装置51の電源遮断前に更新されたマップデータMAPを記憶部55に保存し、算出回路52は、ゲート駆動装置51の電源遮断後に実行される次回の動作開始時、記憶部55に保存されたマップデータMAPを用いてゲート電流Igの算出を行うようになっている。このようにすれば、2回目以降の動作については、その動作の開始時点から前回の動作において学習されたマップデータMAPを用いてゲート電流Igの算出が行われることになるため、動作開始直後から安定して変化率dV/dtを精度良く目標値に制御することが可能となる。
<マップデータに関する変形例>
ゲート駆動装置51の駆動対象となる半導体スイッチング素子5において実際に発生しているターンオフ時における変化率dV/dtは、半導体スイッチング素子5の温度Tjだけでなく、ゲート駆動装置51の温度、半導体スイッチング素子5の主端子間、つまりドレイン・ソース間に印加される電圧である電源電圧Vaおよび半導体スイッチング素子5の主端子間、つまりドレイン・ソース間に流れる電流である素子電流などにも依存して変化する可能性がある。
ゲート駆動装置51の駆動対象となる半導体スイッチング素子5において実際に発生しているターンオフ時における変化率dV/dtは、半導体スイッチング素子5の温度Tjだけでなく、ゲート駆動装置51の温度、半導体スイッチング素子5の主端子間、つまりドレイン・ソース間に印加される電圧である電源電圧Vaおよび半導体スイッチング素子5の主端子間、つまりドレイン・ソース間に流れる電流である素子電流などにも依存して変化する可能性がある。
そこで、マップデータMAPは、過渡電圧である変化率dV/dtと、半導体スイッチング素子5の温度Tj、ゲート駆動装置51の温度、電源電圧Vaおよび素子電流のうち少なくとも1つの物理量と、を組み合わせて操作量であるゲート電流Igを保持する多次元のマップとすることができる。この場合、検出回路53は、半導体スイッチング素子5の温度Tj、ゲート駆動装置51の温度、電源電圧Vaおよび素子電流のうち少なくとも1つの物理量を検出するような構成とする必要がある。
また、この場合、算出回路52は、変化率dV/dtの目標値dV/dt*、検出回路53による物理量の検出値およびマップデータMAPによりゲート電流Igを算出することになる。このようにすれば、半導体スイッチング素子5の温度Tj、ゲート駆動装置51の温度、電源電圧Vaおよび素子電流などの物理量に起因した、つまり各種の外乱要因によるゲート電流Igの演算誤差が低減されることから、変化率dV/dtをより一層精度良く目標値に制御することができる。
<マップデータの更新に関する変形例>
本実施形態では、学習回路54は、ゲート駆動装置51の電源遮断前に、更新されたマップデータMAPを記憶部55に書き込んで保存する、つまり記憶部55に記憶されたマップデータMAPを更新するようになっていたが、これについて次のように変形することができる。
本実施形態では、学習回路54は、ゲート駆動装置51の電源遮断前に、更新されたマップデータMAPを記憶部55に書き込んで保存する、つまり記憶部55に記憶されたマップデータMAPを更新するようになっていたが、これについて次のように変形することができる。
すなわち、学習回路54は、学習処理を1以上の規定回数実行した後に、更新されたマップデータMAPを記憶部55に保存してもよい。具体的には、学習回路54は、ステップS308が規定回数実行される度にステップS310を実行するようにしてもよい。つまり、図16に示した処理について、ステップS310をループ処理中に実行するように変更することができる。
また、学習回路54は、ゲート駆動装置51の電源遮断前または学習処理を1以上の規定回数実行した後であり且つ学習回路54により更新されたマップデータMAPの値と動作開始時におけるマップデータMAPの値との差分が予め設定された許容値を超える場合に、更新されたマップデータMAPを記憶部55に保存するようにしてもよい。具体的には、学習回路54は、ループ処理の終了後に、図10に示す第2実施形態の処理におけるステップS209と同様の処理を実行し、その後にステップS310を実行するようにしてもよい。つまり、図16に示した処理について、ステップS309とステップS310との間にステップS209と同様の処理を追加するように変更することができる。このようにすれば、記憶部55に対する書き込み回数を抑えつつ、2回目以降の動作開始直後における変化率dV/dtの制御の安定性を良好に維持することができる。
さらに、学習回路54は、更新されたマップデータMAPを記憶部55に保存すること、つまり記憶部55に記憶されたマップデータMAPの更新を行わなくともよい。このようにすれば、2回目以降の動作開始直後における変化率dV/dtの制御の安定性が低下するものの、記憶部55に対する書き込み回数をより低く抑えることが可能となるため、記憶部55に書き込み回数の制限がある場合に好適となる。このようにする場合、そもそもゲート駆動装置51は、記憶部55を備えていなくともよく、マップデータMAPは予め固定された値を初期値として用いればよい。
<学習処理に関する変形例>
学習回路54は、学習処理を実行する際、算出回路52により算出された今回のゲート電流Igおよび検出回路53により検出された今回の変化率dV/dtおよび温度Tjの各検出値に加え、算出回路52により算出された過去のゲート電流Igおよび検出回路53により検出された過去の変化率dV/dtおよび温度Tjの各検出値に基づいて算出方法を変更することができる。具体的には、学習回路54は、学習処理を実行する際、更新処理回路58から出力される今回の更新マップデータMAP’と、算出回路52のレジスタ45に格納された過去の更新マップデータMAP’に対応したマップデータMAPとを用いてフィルタ処理を行うことにより得られる更新マップデータMAP’を平滑化した更新マップデータによりマップデータの更新を行うことができる。
学習回路54は、学習処理を実行する際、算出回路52により算出された今回のゲート電流Igおよび検出回路53により検出された今回の変化率dV/dtおよび温度Tjの各検出値に加え、算出回路52により算出された過去のゲート電流Igおよび検出回路53により検出された過去の変化率dV/dtおよび温度Tjの各検出値に基づいて算出方法を変更することができる。具体的には、学習回路54は、学習処理を実行する際、更新処理回路58から出力される今回の更新マップデータMAP’と、算出回路52のレジスタ45に格納された過去の更新マップデータMAP’に対応したマップデータMAPとを用いてフィルタ処理を行うことにより得られる更新マップデータMAP’を平滑化した更新マップデータによりマップデータの更新を行うことができる。
なお、フィルタ処理としては、例えば第1実施形態において説明した各種の処理を採用することができる。このようにすれば、ノイズ、一時的な異常などの影響により更新マップデータMAP’の値が誤った値となる誤学習が生じた場合でも、その影響を受けて変化率dV/dtが目標値から外れた値となるような事態を抑制することができる。
<更新処理に関する変形例>
学習回路54の更新処理回路58が更新マップデータMAP’を作成する更新処理、つまりマップデータを更新する処理は、第2実施形態において説明した更新処理に関する第1変形例および第2変形例と同様に変形することができる。
学習回路54の更新処理回路58が更新マップデータMAP’を作成する更新処理、つまりマップデータを更新する処理は、第2実施形態において説明した更新処理に関する第1変形例および第2変形例と同様に変形することができる。
(第4実施形態)
以下、第4実施形態について図17~図19を参照して説明する。
<ゲート駆動装置が有する主な機能>
本実施形態のゲート駆動装置61が有する主な機能について図17を参照して説明する。図17に示すように、本実施形態のゲート駆動装置61は、第1実施形態のゲート駆動装置1に対し、算出回路11に代えて算出回路62を備えている点、検出回路13に代えて検出回路63を備えている点、学習回路14に代えて学習回路64を備えている点、記憶部15に代えて記憶部65を備えている点などが異なっている。
以下、第4実施形態について図17~図19を参照して説明する。
<ゲート駆動装置が有する主な機能>
本実施形態のゲート駆動装置61が有する主な機能について図17を参照して説明する。図17に示すように、本実施形態のゲート駆動装置61は、第1実施形態のゲート駆動装置1に対し、算出回路11に代えて算出回路62を備えている点、検出回路13に代えて検出回路63を備えている点、学習回路14に代えて学習回路64を備えている点、記憶部15に代えて記憶部65を備えている点などが異なっている。
本実施形態のゲート駆動装置61が制御対象とする過渡電圧は、自アームの半導体スイッチング素子5のサージ電圧Vsrgとなっている。ゲート駆動装置61が備える各構成は、制御対象が変化率dV/dtからサージ電圧Vsrgに変更されている点を除いて、ゲート駆動装置1が備える各構成と概ね同様の動作を行うようになっている。検出回路63は、自アームの半導体スイッチング素子5のサージ電圧Vsrgに加え、電源電圧Vaおよび電流Idを検出するようになっている。なお、検出回路63は、電源電圧Vaに代えて、電源電圧Vaと概ね等しい電圧であるオフ電圧Vds_offを検出することもできる。このようにする場合、以下の説明における電源電圧Vaをオフ電圧Vds_offに置き換えればよい。
算出回路62は、モデルパラメータをKとし、サージ電圧Vsrgの目標値をVsrg*とし、半導体スイッチング素子5の主端子間に印加される電圧である電源電圧をVaとし、操作量であるゲート電流をIgとすると、下記(4)式をモデル式としてゲート電流Igを算出するようになっている。
Ig=(Vsrg*-Va)÷K …(4)
Ig=(Vsrg*-Va)÷K …(4)
また、学習回路64は、学習値をKaとし、算出回路62により算出されたゲート電流をIgaとし、検出回路63により検出されたサージ電圧Vsrgの検出値をそのままVsrgとすると、下記(5)式を逆モデル式として学習値Kaを算出するようになっている。
Ka=(Vsrg-Va)÷Iga …(5)
Ka=(Vsrg-Va)÷Iga …(5)
<ゲート駆動装置の具体的構成>
上記したような各機能を有するゲート駆動装置61の具体的な構成としては、例えば図18に示すような構成例を採用することができる。図18に示すゲート駆動装置61は、図4に示した第1実施形態のゲート駆動装置1に対し、算出回路11に代えて算出回路62を備えている点、検出回路13に代えて検出回路63を備えている点、学習回路14に代えて学習回路64を備えている点、記憶部15に代えて記憶部65を備えている点などが異なっている。
上記したような各機能を有するゲート駆動装置61の具体的な構成としては、例えば図18に示すような構成例を採用することができる。図18に示すゲート駆動装置61は、図4に示した第1実施形態のゲート駆動装置1に対し、算出回路11に代えて算出回路62を備えている点、検出回路13に代えて検出回路63を備えている点、学習回路14に代えて学習回路64を備えている点、記憶部15に代えて記憶部65を備えている点などが異なっている。
記憶部65には、サージ電圧Vsrgの目標値Vsrg*、電流Id毎に定められた複数のK値などが予め記憶されている。なお、本明細書では、サージ電圧Vsrgの目標値Vsrg*のことを目標サージ電圧Vsrg*と称することがある。目標サージ電圧Vsrg*は、上位の制御装置から指令として送信されるようになっており、これにより予め取得することができる。例えば各種のシミュレーションを行うことなどにより予め取得することができる。記憶部65は、算出回路62から目標サージ電圧Vsrg*の読み出しが要求されると、目標サージ電圧Vsrg*を表す信号を出力する。また、記憶部65は、算出回路62からK値の読み出しが要求されると、電流Id毎のK値を表す信号を出力する。
検出回路63は、電圧Vdsの波形をモニタすることにより、サージ電圧Vsrgおよびオフ電圧Vds_offを検出する。なお、前述したように、オフ電圧Vds_offは、電源電圧Vaに概ね等しい電圧であることから、ここでは電源電圧Vaの代わりにオフ電圧Vds_offを検出するようになっている。また、検出回路63は、次のようにして電流Idを検出する。この場合、半導体スイッチング素子5Bのソースと直流電源線3との間にはシャント抵抗66が接続されている。
検出回路63には、シャント抵抗66の端子電圧、具体的にはシャント抵抗66の半導体スイッチング素子5側の端子の電圧が入力されている。検出回路63は、シャント抵抗66の端子電圧の電圧値に基づいて電流Idを検出することができる構成を備えている。検出回路63は、変化率dV/dtの検出値を表す信号、オフ電圧Vds_offの検出値を表す信号および電流Idの検出値を表す信号を出力する。
算出回路62は、動作開始時、記憶部65に対して目標サージ電圧Vsrg*およびK値の読み出しを要求する。これにより、算出回路62には、記憶部65から出力される信号Vsrg*および信号Kが入力される。算出回路62は、信号Vsrg*が表す目標サージ電圧Vsrg*を格納するレジスタ67、信号Kが表す電流Id毎のK値を格納するレジスタ68、セレクタ69および演算回路70、71を備えている。算出回路62は、記憶部65から読み出した目標サージ電圧Vsrg*および電流Id毎のK値をレジスタ67、68に格納する。
セレクタ69には、検出回路63から出力される信号Idが入力されている。セレクタ69は、レジスタ68に格納された複数のK値を読み出し、それら複数のK値の中から信号Idが表す電流Idの検出値に対応するK値を選択する。セレクタ69は、このようにして選択したK値を表す信号を演算回路71へ出力する。演算回路70には、検出回路63から出力される信号Vds_offが入力されている。演算回路70は、レジスタ67に格納された目標サージ電圧Vsrg*を読み出し、その読み出した目標サージ電圧Vsrg*から、信号Vds_offが表すオフ電圧Vds_offの検出値を減算する。
このような演算回路70による演算結果として得られる値は、前述した電圧ΔVdsの目標値ΔVds*に相当する。なお、本明細書では、電圧ΔVdsの目標値ΔVds*のことを目標電圧ΔVds*と称することがある。演算回路70は、電圧ΔVds*を表す信号を演算回路71へ出力する。演算回路71は、信号ΔVds*が表す目標電圧ΔVds*の値を信号Kが表すK値で除算する。
このような演算回路71による演算結果として得られる値は、前述したゲート電流Igに相当する。演算回路71は、ゲート電流Igを表す信号を出力する。この場合、レジスタ68に格納されたK値は、後述する学習回路64の動作により更新されるようになっている。レジスタ68は、ゲート駆動装置61の電源遮断前に、格納されたK値を表す信号を記憶部65へ出力する。これにより、記憶部65に記憶されているK値がレジスタ68に格納されているK値により上書きされる形で更新される。
学習回路64には、検出回路63から出力される信号Vsrgおよび信号Vds_offと、算出回路62から出力される信号Igと、が入力されている。学習回路64は、演算回路72、73を備えている。演算回路72は、信号Vsrgが表すサージ電圧Vsrgの検出値から信号Vds_offが表すオフ電圧Vds_offの検出値を減算する。このような演算回路72による演算結果として得られる値は、前述した電圧ΔVdsの検出値に相当する。演算回路72は、電圧ΔVdsの検出値を表す信号を演算回路73へ出力する。
演算回路73は、信号ΔVdsが表す電圧ΔVdsの検出値を信号Igが表すゲート電流Igの値で除算する。このような演算回路73による演算結果として得られる値は、前述した学習値Kaに相当する。演算回路73は、学習値Kaを表す信号を算出回路62のレジスタ68へ出力する。これにより、レジスタ68に格納されている複数のK値のうち、信号Idが表す電流Idの検出値に対応するK値が学習値Kaにより上書きされる形で更新される。
<ゲート駆動装置による動作の流れ>
続いて、上記構成のゲート駆動装置61による動作の流れについて図19を参照して説明する。ゲート駆動装置61では、電源が投入されてから電源が遮断されるまでの間に、図19に示すような内容の処理が実行される。動作開始後に最初に実行されるステップS401では、記憶部65から目標サージ電圧Vsrg*および電流Id毎のK値が読み出され、それらが算出回路62内のレジスタ67、68に格納される。つまり、ステップS401では、記憶部65に記憶された目標サージ電圧Vsrg*および電流Id毎のK値が算出回路62内のレジスタ67、68にダウンロードされる。
続いて、上記構成のゲート駆動装置61による動作の流れについて図19を参照して説明する。ゲート駆動装置61では、電源が投入されてから電源が遮断されるまでの間に、図19に示すような内容の処理が実行される。動作開始後に最初に実行されるステップS401では、記憶部65から目標サージ電圧Vsrg*および電流Id毎のK値が読み出され、それらが算出回路62内のレジスタ67、68に格納される。つまり、ステップS401では、記憶部65に記憶された目標サージ電圧Vsrg*および電流Id毎のK値が算出回路62内のレジスタ67、68にダウンロードされる。
ステップS401の実行後は、ステップS402のループ開始処理が実行される。ステップS402のループ開始処理は、ステップS411をループ終了処理として、スイッチング終了指令ENDが与えられるまで、つまりスイッチング終了指令ENDが与えられることを終了条件としてステップS403~S410までの処理を繰り返し実行する処理である。ステップS403では、半導体スイッチング素子5がオフ状態であり、このような状態において検出回路63がオフ電圧Vds_offを検出する。
ステップS404では、ターンオン指令ONが与えられることにより駆動回路12がゲート電流Ig_onを出力し、これにより、半導体スイッチング素子5がターンオンスイッチングされる。このときのゲート電流Ig_onの電流値は、予め定められた電流値となっている。ステップS405では、半導体スイッチング素子5がオン状態であり、このような状態において検出回路63が電流Idを検出する。また、ステップS405では、算出回路62のセレクタ69が電流Idの検出値に対応するK値を選択する。
ステップS406では、算出回路62の演算回路70、71により各演算が実行されることにより、算出回路62が前述したモデル式である(4)式に基づいてゲート電流Igを算出する。ステップS407では、ターンオフ指令OFFが与えられることにより駆動回路12がゲート電流Ig_offを出力し、これにより、半導体スイッチング素子5がターンオフスイッチングされる。このときのゲート電流Ig_offの電流値は、ステップS406で算出されたゲート電流Igの値に対応した値となっている。
ステップS408では、検出回路63がターンオフ時に発生するサージ電圧Vsrgを検出する。なお、ステップS408では、検出回路63が、サージ電圧Vsrgに加え、オフ電圧Vds_offを検出するようにしてもよい。ステップS409では、学習回路64の演算回路72、73により各演算が実行されることにより、学習回路64が前述した逆モデル式である(5)式に基づいて学習値Kaを算出する。ステップS410では、レジスタ68に格納されている複数のK値のうち電流Idの検出値に対応するK値が学習値Kaにより上書きされる形で更新される。
これらステップS409およびS410は、学習回路14により実行される学習処理に相当する。なお、ステップS410は、ステップS409の実行後に実行するようになっているが、これに代えてまたは加えて、ステップS405の実行後に実行するようにしてもよい。ただし、ループ処理の初回実行時は、ステップS405の実行後にステップS410を実行することはできない。
ゲート駆動装置61では、スイッチング終了指令ENDが与えられるまで、上述したようなステップS402~S411の処理が繰り返し実行される。つまり、ステップS402~S411のループ処理は、半導体スイッチング素子5のスイッチング毎に繰り返し実行される。そして、スイッチング終了指令ENDが与えられると、ステップS402~S411のループ処理が終了となってステップS412に進む。ステップS412では、記憶部65に記憶されているK値が、算出回路62のレジスタ68に格納されているK値により上書きされる形で更新される。ステップS412の実行後、動作終了となる。
以上説明した本実施形態のゲート駆動装置61によれば、学習回路64による学習処理が実行されることにより、算出回路62が半導体スイッチング素子5のターンオフ時におけるゲート駆動速度を操作するための操作量であるゲート電流Igを算出する際に用いる算出方法が、ゲート駆動装置61の駆動対象となる半導体スイッチング素子5において実際に発生しているターンオフ時におけるサージ電圧Vsrgに応じたものとなるように最適化される。
このように、本実施形態によれば、製品個々のばらつきに応じて算出方法が最適化されるため、ゲート駆動装置61および半導体スイッチング素子5についての個体ばらつきがある場合でも、半導体スイッチング素子5のゲート駆動速度を所望する速度に制御すること、ひいてはターンオフ時におけるサージ電圧Vsrgを所望する目標値に制御することができる。
また、ゲート駆動装置61では、学習回路64による学習処理は、ゲート駆動装置61を実際に動作させながら、つまり実動作中に行うことができる。このように、本実施形態によれば、実動作中にも学習処理を実行すること、つまり算出方法の最適化を実行することが可能であるため、経年により特性変動が生じた場合、温度や電源電圧Vaなどの負荷変動が生じた場合などでも、サージ電圧Vsrgを所望する目標値に制御することができる。したがって、本実施形態によれば、半導体スイッチング素子5のスイッチング時、特にはターンオフ時におけるサージ電圧Vsrgを所望する目標値に精度良く制御することができるという優れた効果が得られる。
上述したように、本実施形態によれば、半導体スイッチング素子5のスイッチング時におけるサージ電圧Vsrgを制御対象としたうえで、そのサージ電圧Vsrgを所望する目標値に精度良く制御することが可能であることから、半導体スイッチング素子5の主端子に印加されるサージ電圧Vsrgが素子耐圧を超えることなどによる故障の防止とスイッチング損失の低減とを両立することができる。
この場合、算出回路62は、前述した(4)式のようなモデルパラメータKを用いたモデル式によりゲート電流Igを算出するようになっている。また、この場合、学習回路64は、前述した(5)式のような逆モデル式によりモデルパラメータKに対応する学習値Kaを算出し、その算出した学習値Kaに基づいてモデルパラメータKを更新することによりゲート電流Igの算出方法を変更するようになっている。このようにすれば、算出回路62および学習回路64において複雑な処理を必要とすることなくゲート電流Igの算出方法の最適化を実現することが可能となるため、算出回路62および学習回路64を比較的簡素な構成とすることができる。
ゲート駆動装置61は、学習回路64により更新されたモデルパラメータKを保存することができる記憶部65を備えている。そして、学習回路64は、ゲート駆動装置61の電源遮断前に更新されたモデルパラメータKを記憶部65に保存し、算出回路62は、ゲート駆動装置61の電源遮断後に実行される次回の動作開始時、記憶部65に保存されたモデルパラメータKを用いてゲート電流Igの算出を行うようになっている。このようにすれば、2回目以降の動作については、その動作の開始時点から前回の動作において学習されたモデルパラメータKを用いてゲート電流Igの算出が行われることになるため、動作開始直後から安定してサージ電圧Vsrgを精度良く目標値に制御することが可能となる。
<K値の更新に関する変形例>
本実施形態では、学習回路64は、ゲート駆動装置61の電源遮断前に、更新されたモデルパラメータKを記憶部65に書き込んで保存する、つまり記憶部65に記憶されたK値を更新するようになっていたが、これについて次のように変形することができる。
本実施形態では、学習回路64は、ゲート駆動装置61の電源遮断前に、更新されたモデルパラメータKを記憶部65に書き込んで保存する、つまり記憶部65に記憶されたK値を更新するようになっていたが、これについて次のように変形することができる。
すなわち、学習回路64は、学習処理を1以上の規定回数実行した後に、更新されたモデルパラメータKを記憶部65に保存してもよい。具体的には、学習回路64は、ステップS409およびS410が規定回数実行される度にステップS412を実行するようにしてもよい。つまり、図19に示した処理について、ステップS412をループ処理中に実行するように変更することができる。
また、学習回路64は、ゲート駆動装置61の電源遮断前または学習処理を1以上の規定回数実行した後であり且つ学習回路64により更新されたモデルパラメータKの値と動作開始時におけるモデルパラメータKの値との差分が予め設定された許容値を超える場合に、更新されたモデルパラメータKを記憶部65に保存するようにしてもよい。このようにすれば、記憶部65に対する書き込み回数を抑えつつ、2回目以降の動作開始直後におけるサージ電圧Vsrgの制御の安定性を良好に維持することができる。
さらに、学習回路64は、更新されたモデルパラメータKを記憶部65に保存すること、つまり記憶部65に記憶されたK値の更新を行わなくともよい。このようにすれば、2回目以降の動作開始直後におけるサージ電圧Vsrgの制御の安定性が低下するものの、記憶部65に対する書き込み回数をより低く抑えることが可能となるため、記憶部65に書き込み回数の制限がある場合に好適となる。このようにする場合、そもそもゲート駆動装置61は、記憶部65を備えていなくともよく、K値は予め固定された値を初期値として用いればよい。
<K値に関する変形例>
本実施形態では、サージ電圧Vsrgが電流Idに依存するという特性を考慮し、電流Id毎のK値を用いてゲート電流Igの算出、学習処理などを実行するようになっていたが、1つのK値を用いてゲート電流Igの算出、学習処理などを実行することもできる。このようにすれば、サージ電圧Vsrgの電流Id依存性を無視することになるため、サージ電圧Vsrgの制御の安定性が若干低下するものの、ゲート駆動装置61を構成する各回路について、処理負荷の軽減、構成の簡素化などを図ることができる。
本実施形態では、サージ電圧Vsrgが電流Idに依存するという特性を考慮し、電流Id毎のK値を用いてゲート電流Igの算出、学習処理などを実行するようになっていたが、1つのK値を用いてゲート電流Igの算出、学習処理などを実行することもできる。このようにすれば、サージ電圧Vsrgの電流Id依存性を無視することになるため、サージ電圧Vsrgの制御の安定性が若干低下するものの、ゲート駆動装置61を構成する各回路について、処理負荷の軽減、構成の簡素化などを図ることができる。
<学習処理に関する変形例>
学習回路64は、学習処理を実行する際、算出回路62により算出された今回のゲート電流Igおよび検出回路63により検出された今回のサージ電圧Vsrgの検出値に加え、算出回路62により算出された過去のゲート電流Igおよび検出回路63により検出された過去のサージ電圧Vsrgの検出値に基づいて算出方法を変更することができる。
学習回路64は、学習処理を実行する際、算出回路62により算出された今回のゲート電流Igおよび検出回路63により検出された今回のサージ電圧Vsrgの検出値に加え、算出回路62により算出された過去のゲート電流Igおよび検出回路63により検出された過去のサージ電圧Vsrgの検出値に基づいて算出方法を変更することができる。
具体的には、学習回路64は、学習処理を実行する際、演算回路73から出力される今回の学習値Kaと、算出回路62のレジスタ68から読み出したK値、つまり過去の学習値Kaとを用いてフィルタ処理を行うことにより得られる学習値Kaを平滑化した学習値に基づいてモデルパラメータKの更新を行うことができる。なお、フィルタ処理としては、例えば第1実施形態において説明した各種の処理を採用することができる。このようにすれば、ノイズ、一時的な異常などの影響により学習値Kaが誤った値となる誤学習が生じた場合でも、その影響を受けてサージ電圧Vsrgが目標値から外れた値となるような事態を抑制することができる。
(第5実施形態)
以下、第5実施形態について図20~図24を参照して説明する。
<ゲート駆動装置が有する主な機能>
本実施形態のゲート駆動装置81が有する主な機能について図20を参照して説明する。図20に示すように、本実施形態のゲート駆動装置81は、第4実施形態のゲート駆動装置61に対し、算出回路62に代えて算出回路82を備えている点、検出回路63に代えて検出回路83を備えている点、学習回路64に代えて学習回路84を備えている点、記憶部65に代えて記憶部85を備えている点などが異なっている。
以下、第5実施形態について図20~図24を参照して説明する。
<ゲート駆動装置が有する主な機能>
本実施形態のゲート駆動装置81が有する主な機能について図20を参照して説明する。図20に示すように、本実施形態のゲート駆動装置81は、第4実施形態のゲート駆動装置61に対し、算出回路62に代えて算出回路82を備えている点、検出回路63に代えて検出回路83を備えている点、学習回路64に代えて学習回路84を備えている点、記憶部65に代えて記憶部85を備えている点などが異なっている。
算出回路82は、関係情報としてマップデータを予め取得し、サージ電圧Vsrgの目標値およびマップデータにより操作量であるゲート電流Igを算出するようになっている。この場合、マップデータは、操作量であるゲート電流Igおよび過渡電圧であるサージ電圧Vsrgの関係を表す1次元のマップであり、具体的には、例えば図22に示すようなデータとなっている。図22に示すマップデータにおいて、サージ電圧Vsrgの単位は[V]である。なお、以下の説明では、特に指定しない限り、サージ電圧Vsrgの単位は図22に示したものと同様の単位であり、それらの単位を省略して値だけを記載することとする。
検出回路83は、サージ電圧Vsrgを検出するようになっている。学習回路84は、学習処理として、算出回路82により算出された操作量および検出回路83により検出されたサージ電圧Vsrgの検出値に基づいてマップデータを更新することで操作量の算出方法を変更するようになっている。記憶部85は、学習回路84により更新されたマップデータを保存することができる。学習回路84は、ゲート駆動装置81の電源遮断前に、更新されたマップデータを記憶部85に保存する。算出回路82は、ゲート駆動装置81の電源遮断後に実行される次回の動作開始時、記憶部85に保存されたマップデータを用いて操作量の算出を行うようになっている。
<ゲート駆動装置の具体的構成>
上記したような各機能を有するゲート駆動装置81の具体的な構成としては、例えば図21に示すような構成例を採用することができる。図21に示すゲート駆動装置81は、図18に示したゲート駆動装置61に対し、算出回路62に代えて算出回路82を備えている点、検出回路63に代えて検出回路83を備えている点、学習回路64に代えて学習回路84を備えている点、記憶部65に代えて記憶部85を備えている点などが異なっている。
上記したような各機能を有するゲート駆動装置81の具体的な構成としては、例えば図21に示すような構成例を採用することができる。図21に示すゲート駆動装置81は、図18に示したゲート駆動装置61に対し、算出回路62に代えて算出回路82を備えている点、検出回路63に代えて検出回路83を備えている点、学習回路64に代えて学習回路84を備えている点、記憶部65に代えて記憶部85を備えている点などが異なっている。
記憶部85は、記憶部65に対し、モデルパラメータKの値に代えて前述した1次元のマップであるマップデータMAPが予め記憶されている点などが異なっている。マップデータMAPは、例えば各種のシミュレーションを行うことなどにより予め取得することができる。記憶部85は、算出回路82からマップデータMAPの読み出しが要求されると、マップデータMAPを表す信号を出力する。検出回路83は、検出回路63と同様にしてサージ電圧Vsrgを検出する。
算出回路82は、算出回路62に対し、レジスタ68に代えてマップデータMAPを格納するレジスタ86を備えている点、セレクタ69および演算回路70、71に代えて探索処理回路87を備えている点などが異なっている。算出回路82は、動作開始時、記憶部85に対して目標サージ電圧Vsrg*およびマップデータMAPの読み出しを要求する。これにより、算出回路82には、記憶部85から出力される信号Vsrg*および信号MAPが入力される。算出回路82は、記憶部85から読み出した目標サージ電圧Vsrg*およびマップデータMAPをレジスタ67、86に格納する。
探索処理回路87は、レジスタ67に格納された目標サージ電圧Vsrg*とレジスタ86に格納されたマップデータMAPとを読み出す。そして、探索処理回路87は、レジスタ67から読み出した目標サージ電圧Vsrg*の値に対応するマップデータMAP上のゲート電流Igを探索し、その探索したゲート電流Igの値を表す信号Igを出力する探索処理を実行する。例えば、レジスタ67から読み出した目標サージ電圧Vsrg*の値が「360」である場合、探索処理回路87は、サージ電圧Vsrg=360に対応するマップデータMAP上のゲート電流Ig=0.15を探索し、その探索したゲート電流Igの値である「0.15」を表す信号Igを出力する。
この場合、レジスタ86に格納されたマップデータMAPは、後述する学習回路84の動作により更新されるようになっている。レジスタ86は、ゲート駆動装置61の電源遮断前に、格納されたマップデータMAPを表す信号を記憶部85へ出力する。これにより、記憶部85に記憶されているマップデータMAPがレジスタ86に格納されているマップデータMAPにより上書きされる形で更新される。
学習回路84は、学習回路64に対し、演算回路72、73に代えて更新処理回路88を備えている点などが異なっている。学習回路84には、検出回路83から出力される信号Vsrgと、算出回路82から出力される信号MAPおよび信号Igと、が入力されている。更新処理回路88は、検出回路83により検出されたサージ電圧Vsrgの検出値に対応するマップデータMAP上のゲート電流Igを探索し、その探索したマップデータMAP上のゲート電流Igの値を、算出回路82により算出されたゲート電流Igの値に変更した更新マップデータMAP’を作成し、その更新マップデータMAP’を表す信号を出力する更新処理を実行する。
例えば、検出回路83により検出されたサージ電圧Vsrgの検出値が「370」であるとともに、算出回路82により算出されたゲート電流Igの値が「0.15」である場合、更新処理回路88は、サージ電圧Vsrg=370に対応するマップデータMAP上のゲート電流Ig=0.20を探索する。そして、更新処理回路88は、探索したマップデータMAP上のサージ電圧Vsrg=370に対応するゲート電流Igの値を、算出回路82により算出されたゲート電流Igの値である「0.15」に変更した更新データMAP’を作成する。
更新マップデータMAP’は、具体的には、例えば図23に示すようなデータとなる。図23に示すように、更新マップデータMAP’では、サージ電圧Vsrg=370に対応するゲート電流Igの値が、「0.20」から「0.15」に変更されている。更新処理回路88は、このような更新処理により作成した更新マップデータMAP’を表す信号を算出回路82のレジスタ86へ出力する。これにより、レジスタ86に格納されているマップデータMAPが更新マップデータMAP’により上書きされる形で更新される。
<ゲート駆動装置による動作の流れ>
続いて、上記構成のゲート駆動装置81による動作の流れについて図24を参照して説明する。ゲート駆動装置81では、電源が投入されてから電源が遮断されるまでの間に、図24に示すような内容の処理が実行される。動作開始後に最初に実行されるステップS501では、記憶部85から目標サージ電圧Vsrg*およびマップデータMAPが読み出され、それらが算出回路82内のレジスタ67、86に格納される。つまり、ステップS501では、記憶部85に記憶された目標サージ電圧Vsrg*およびマップデータMAPが算出回路82内のレジスタ67、86にダウンロードされる。
続いて、上記構成のゲート駆動装置81による動作の流れについて図24を参照して説明する。ゲート駆動装置81では、電源が投入されてから電源が遮断されるまでの間に、図24に示すような内容の処理が実行される。動作開始後に最初に実行されるステップS501では、記憶部85から目標サージ電圧Vsrg*およびマップデータMAPが読み出され、それらが算出回路82内のレジスタ67、86に格納される。つまり、ステップS501では、記憶部85に記憶された目標サージ電圧Vsrg*およびマップデータMAPが算出回路82内のレジスタ67、86にダウンロードされる。
ステップS501の実行後は、ステップS502のループ開始処理が実行される。ステップS502のループ開始処理は、ステップS508をループ終了処理として、スイッチング終了指令ENDが与えられるまで、つまりスイッチング終了指令ENDが与えられることを終了条件としてステップS503~S507までの処理を繰り返し実行する処理である。ステップS503では、ターンオン指令ONが与えられることにより駆動回路12がゲート電流Ig_onを出力し、これにより、半導体スイッチング素子5がターンオンスイッチングされる。このときのゲート電流Ig_onの電流値は、予め定められた電流値となっている。
ステップS504では、算出回路82の探索処理回路87が前述した探索処理を実行する。つまり、ステップS504では、算出回路82が、レジスタ86に格納されたマップデータMAPからレジスタ67に格納された目標サージ電圧Vsrg*を用いてゲート電流Igを探索する。なお、ステップS504は、ステップS503より前に実行することもできる。つまり、ステップS503およびS504の実行順を入れ替えることもできる。
ステップS505では、ターンオフ指令OFFが与えられることにより駆動回路12がゲート電流Ig_offを出力し、これにより、半導体スイッチング素子5がターンオフスイッチングされる。このときのゲート電流Ig_offの電流値は、ステップS504で探索されたゲート電流Igの値に対応した値となっている。ステップS506では、検出回路83がターンオフ時に発生するサージ電圧Vsrgを検出する。
ステップS507では、学習回路84の更新処理回路88が前述した更新処理を実行することにより、算出回路82のレジスタ86に格納されているマップデータMAPが更新マップデータMAP’により上書きされる形で更新される。ステップS507は、学習回路84により実行される学習処理に相当する。ゲート駆動装置81では、スイッチング終了指令ENDが与えられるまで、上述したようなステップS502~S508の処理が繰り返し実行される。
つまり、ステップS502~S508のループ処理は、半導体スイッチング素子5のスイッチング毎に繰り返し実行される。そして、スイッチング終了指令ENDが与えられると、ステップS502~S508のループ処理が終了となってステップS509に進む。ステップS509では、記憶部85に記憶されているマップデータMAPが、算出回路82のレジスタ86に格納されているマップデータMAPにより上書きされる形で更新される。ステップS509の実行後、動作終了となる。
以上説明した本実施形態のゲート駆動装置81によっても、第4実施形態と同様の効果、つまり半導体スイッチング素子5のスイッチング時、特にはターンオフ時におけるサージ電圧Vsrgを所望する目標値に精度良く制御することができるという優れた効果が得られる。この場合、算出回路82は、ゲート電流Igおよびサージ電圧Vsrgの関係を表す1次元のマップであるマップデータMAPによりゲート電流Igの値を算出するようになっている。
また、この場合、学習回路84は、算出回路82により算出されたゲート電流Igの値および検出回路83により検出されたサージ電圧Vsrgの検出値に基づいてマップデータMAPを更新することによりゲート電流Igの算出方法を変更するようになっている。このようにすれば、算出回路82によるゲート電流Igの演算誤差が低減されることから、サージ電圧Vsrgを一層精度良く目標値に制御することができる。
ゲート駆動装置81は、学習回路84により更新されたマップデータMAPを保存することができる記憶部85を備えている。そして、学習回路84は、ゲート駆動装置81の電源遮断前に更新されたマップデータMAPを記憶部85に保存し、算出回路82は、ゲート駆動装置81の電源遮断後に実行される次回の動作開始時、記憶部85に保存されたマップデータMAPを用いてゲート電流Igの算出を行うようになっている。このようにすれば、2回目以降の動作については、その動作の開始時点から前回の動作において学習されたマップデータMAPを用いてゲート電流Igの算出が行われることになるため、動作開始直後から安定してサージ電圧Vsrgを精度良く目標値に制御することが可能となる。
<マップデータの更新に関する変形例>
本実施形態では、学習回路84は、ゲート駆動装置81の電源遮断前に、更新されたマップデータMAPを記憶部85に書き込んで保存する、つまり記憶部85に記憶されたマップデータMAPを更新するようになっていたが、これについて次のように変形することができる。
本実施形態では、学習回路84は、ゲート駆動装置81の電源遮断前に、更新されたマップデータMAPを記憶部85に書き込んで保存する、つまり記憶部85に記憶されたマップデータMAPを更新するようになっていたが、これについて次のように変形することができる。
すなわち、学習回路84は、学習処理を1以上の規定回数実行した後に、更新されたマップデータMAPを記憶部85に保存してもよい。具体的には、学習回路84は、ステップS507が規定回数実行される度にステップS509を実行するようにしてもよい。つまり、図24に示した処理について、ステップS509をループ処理中に実行するように変更することができる。
また、学習回路84は、ゲート駆動装置81の電源遮断前または学習処理を1以上の規定回数実行した後であり且つ学習回路84により更新されたマップデータMAPの値と動作開始時におけるマップデータMAPの値との差分が予め設定された許容値を超える場合に、更新されたマップデータMAPを記憶部85に保存するようにしてもよい。このようにすれば、記憶部85に対する書き込み回数を抑えつつ、2回目以降の動作開始直後におけるサージ電圧Vsrgの制御の安定性を良好に維持することができる。
なお、マップデータMAPの値とは操作量であるゲート電流Igの値または過渡電圧であるサージ電圧Vsrgの値であり、上記した差分が許容値を超えるか否かの判断は、マップデータMAPにおける全てのゲート電流Igの値毎またはサージ電圧Vsrgの値毎に行うことができる。
さらに、学習回路84は、更新されたマップデータMAPを記憶部85に保存すること、つまり記憶部85に記憶されたマップデータMAPの更新を行わなくともよい。このようにすれば、2回目以降の動作開始直後におけるサージ電圧Vsrgの制御の安定性が低下するものの、記憶部85に対する書き込み回数をより低く抑えることが可能となるため、記憶部85に書き込み回数の制限がある場合に好適となる。このようにする場合、そもそもゲート駆動装置81は、記憶部85を備えていなくともよく、マップデータMAPは予め固定された値を初期値として用いればよい。
<学習処理に関する変形例>
学習回路84は、学習処理を実行する際、算出回路82により算出された今回のゲート電流Igおよび検出回路83により検出された今回のサージ電圧Vsrgの検出値に加え、算出回路82により算出された過去のゲート電流Igおよび検出回路83により検出された過去のサージ電圧Vsrgの検出値に基づいて算出方法を変更することができる。具体的には、学習回路84は、学習処理を実行する際、更新処理回路88から出力される今回の更新マップデータMAP’と、算出回路82のレジスタ86に格納された過去の更新マップデータMAP’に対応したマップデータMAPとを用いてフィルタ処理を行うことにより得られる更新マップデータMAP’を平滑化した更新マップデータによりマップデータの更新を行うことができる。
学習回路84は、学習処理を実行する際、算出回路82により算出された今回のゲート電流Igおよび検出回路83により検出された今回のサージ電圧Vsrgの検出値に加え、算出回路82により算出された過去のゲート電流Igおよび検出回路83により検出された過去のサージ電圧Vsrgの検出値に基づいて算出方法を変更することができる。具体的には、学習回路84は、学習処理を実行する際、更新処理回路88から出力される今回の更新マップデータMAP’と、算出回路82のレジスタ86に格納された過去の更新マップデータMAP’に対応したマップデータMAPとを用いてフィルタ処理を行うことにより得られる更新マップデータMAP’を平滑化した更新マップデータによりマップデータの更新を行うことができる。
なお、フィルタ処理としては、例えば第1実施形態において説明した各種の処理を採用することができる。このようにすれば、ノイズ、一時的な異常などの影響により更新マップデータMAP’の値が誤った値となる誤学習が生じた場合でも、その影響を受けてサージ電圧Vsrgが目標値から外れた値となるような事態を抑制することができる。
<更新処理に関する変形例>
学習回路84の更新処理回路88が更新マップデータMAP’を作成する更新処理、つまりマップデータを更新する処理は、第2実施形態において説明した更新処理に関する第1変形例および第2変形例と同様に変形することができる。
学習回路84の更新処理回路88が更新マップデータMAP’を作成する更新処理、つまりマップデータを更新する処理は、第2実施形態において説明した更新処理に関する第1変形例および第2変形例と同様に変形することができる。
(第6実施形態)
以下、第6実施形態について図25~図28を参照して説明する。
<ゲート駆動装置が有する主な機能>
本実施形態のゲート駆動装置91が有する主な機能について図25を参照して説明する。図25に示すように、本実施形態のゲート駆動装置91は、第5実施形態のゲート駆動装置81に対し、算出回路82に代えて算出回路92を備えている点、検出回路53に代えて検出回路93を備えている点、学習回路84に代えて学習回路94を備えている点、記憶部85に代えて記憶部95を備えている点などが異なっている。
以下、第6実施形態について図25~図28を参照して説明する。
<ゲート駆動装置が有する主な機能>
本実施形態のゲート駆動装置91が有する主な機能について図25を参照して説明する。図25に示すように、本実施形態のゲート駆動装置91は、第5実施形態のゲート駆動装置81に対し、算出回路82に代えて算出回路92を備えている点、検出回路53に代えて検出回路93を備えている点、学習回路84に代えて学習回路94を備えている点、記憶部85に代えて記憶部95を備えている点などが異なっている。
検出回路93は、サージ電圧Vsrgに加え、電源電圧Vaおよび電流Idを検出するようになっている。なお、検出回路93は、電源電圧Vaに代えて、電源電圧Vaと概ね等しい電圧であるオフ電圧Vds_offを検出することもできる。このようにする場合、以下の説明における電源電圧Vaをオフ電圧Vds_offに置き換えればよい。
算出回路92は、算出回路82と同様、関係情報としてマップデータを予め取得する。ただし、この場合、マップデータは、過渡電圧であるサージ電圧Vsrgと相関のある電圧ΔVdsと電流Idとを組み合わせて操作量であるゲート電流Igを保持する多次元のマップであり、具体的には、例えば図27に示すようなデータとなっている。図27に示すマップデータにおいて、電圧ΔVdsの単位は「V」である。以下の説明では、特に指定しない限り、電圧ΔVdsの単位は図27に示したものと同様の単位であり、その単位を省略して値だけを記載することとする。
算出回路92は、過渡電圧の目標値に相当する電圧ΔVdsの目標値、検出回路83による電流Idの検出値およびマップデータにより操作量であるゲート電流Igを算出するようになっている。学習回路94は、学習処理として、算出回路92により算出された操作量および検出回路93による各検出値に基づいてマップデータを更新することで操作量の算出方法を変更するようになっている。記憶部95は、学習回路94により更新されたマップデータを保存することができる。学習回路94は、ゲート駆動装置91の電源遮断前に、更新されたマップデータを記憶部95に保存する。算出回路92は、ゲート駆動装置91の電源遮断後に実行される次回の動作開始時、記憶部95に保存されたマップデータを用いて操作量の算出を行うようになっている。
<ゲート駆動装置の具体的構成>
上記したような各機能を有するゲート駆動装置91の具体的な構成としては、例えば図26に示すような構成例を採用することができる。図26に示すゲート駆動装置91は、図21に示した第5実施形態のゲート駆動装置81に対し、算出回路82に代えて算出回路92を備えている点、検出回路53に代えて検出回路93を備えている点、学習回路84に代えて学習回路94を備えている点、記憶部85に代えて記憶部95を備えている点などが異なっている。
上記したような各機能を有するゲート駆動装置91の具体的な構成としては、例えば図26に示すような構成例を採用することができる。図26に示すゲート駆動装置91は、図21に示した第5実施形態のゲート駆動装置81に対し、算出回路82に代えて算出回路92を備えている点、検出回路53に代えて検出回路93を備えている点、学習回路84に代えて学習回路94を備えている点、記憶部85に代えて記憶部95を備えている点などが異なっている。
検出回路93は、図18に示した検出回路63と同様、サージ電圧Vsrgおよびオフ電圧Vds_offを検出する。また、検出回路93は、半導体スイッチング素子5Bの電流Idが流れる経路に設けられた電流センサ96から出力される電流検出信号に基づいて、電流Idを検出する。検出回路93は、サージ電圧Vsrgの検出値を表す信号、オフ電圧Vds_offの検出値を表す信号および電流Idの検出値を表す信号を出力する。
記憶部95は、記憶部85に対し、記憶されているマップデータMAPが前述した2次元のマップである点などが異なっている。算出回路92は、算出回路82に対し、演算回路97が追加されている点、探索処理回路87に代えて探索処理回路98を備えている点などが異なっている。算出回路92は、演算回路97および探索処理回路98により実行される動作を除き、算出回路82の動作と概ね同様の動作を行う。
演算回路97には、検出回路93から出力される信号Vds_offが入力されている。演算回路97は、レジスタ67に格納された目標サージ電圧Vsrg*を読み出し、その読み出した目標サージ電圧Vsrg*から、信号Vds_offが表すオフ電圧Vds_offの検出値を減算する。このような演算回路97による演算結果として得られる値は、前述した電圧ΔVdsの目標値ΔVds*に相当する。演算回路97は、電圧ΔVds*を表す信号を出力する。
探索処理回路98は、レジスタ86に格納されたマップデータMAPを読み出す。探索処理回路98には、演算回路97から出力される信号ΔVds*および検出回路93から出力される信号Idが入力されている。探索処理回路98は、信号ΔVds*が表す目標電圧ΔVds*の値に対応するとともに信号Idが表す電流Idの検出値に対応するマップデータMAP上のゲート電流Igを探索し、その探索したゲート電流Igの値を表す信号Igを出力する探索処理を実行する。例えば、目標電圧ΔVds*の値が「30」であるとともに電流Idの検出値が「20」である場合、探索処理回路98は、電圧ΔVds=30且つ電流Id=20に対応するマップデータMAP上のゲート電流Ig=0.08を探索し、その探索したゲート電流Igの値である「0.08」を表す信号Igを出力する。
この場合、レジスタ86に格納されたマップデータMAPは、後述する学習回路94の動作により更新されるようになっている。レジスタ86は、ゲート駆動装置91の電源遮断前に、格納されたマップデータMAPを表す信号を記憶部95へ出力する。これにより、記憶部95に記憶されているマップデータMAPがレジスタ86に格納されているマップデータMAPにより上書きされる形で更新される。
学習回路94は、学習回路84に対し、演算回路99が追加されている点、更新処理回路88に代えて更新処理回路100を備えている点などが異なっている。学習回路94には、検出回路93から出力される信号Vsrg、信号Vds_offおよび信号Idと、算出回路92から出力される信号Igと、が入力されている。演算回路99は、信号Vsrgが表すサージ電圧Vsrgの検出値から信号Vds_offが表すオフ電圧Vds_offの検出値を減算する。このような演算回路99による演算結果として得られる値は、電圧ΔVdsの検出値に相当する。演算回路99は、電圧ΔVdsの検出値を表す信号を更新処理回路100へ出力する。
更新処理回路100は、信号ΔVdsが表す電圧ΔVdsの検出値に対応するとともに検出回路93により検出された電流Idの検出値に対応するマップデータMAP上のゲート電流Igを探索し、その探索したマップデータMAP上のゲート電流Igの値を、算出回路92により算出されたゲート電流Igの値に変更した更新マップデータMAP’を作成し、その更新マップデータMAP’を表す信号を出力する更新処理を実行する。
例えば、電圧ΔVdsおよび電流Idの各検出値がそれぞれ「40」および「20」であるとともに、算出回路92により算出されたゲート電流Igの値が「0.08」である場合、更新処理回路100は、電圧ΔVds=40且つ電流Id=20に対応するマップデータMAP上のゲート電流Ig=0.09を探索する。そして、更新処理回路100は、探索したマップデータMAP上の電圧ΔVds=40且つ電流Id=20に対応するゲート電流Igの値を、算出回路92により算出されたゲート電流Igの値である「0.08」に変更した更新データMAP’を作成する。更新処理回路100は、このような更新処理により作成した更新マップデータMAP’を表す信号を算出回路92のレジスタ86へ出力する。これにより、レジスタ86に格納されているマップデータMAPが更新マップデータMAP’により上書きされる形で更新される。
<ゲート駆動装置による動作の流れ>
続いて、上記構成のゲート駆動装置91による動作の流れについて図28を参照して説明する。ゲート駆動装置91では、電源が投入されてから電源が遮断されるまでの間に、図28に示すような内容の処理が実行される。動作開始後に最初に実行されるステップS601では、記憶部95から目標サージ電圧Vsrg*およびマップデータMAPが読み出され、それらが算出回路92内のレジスタ67、86に格納される。つまり、ステップS601では、記憶部95に記憶された目標サージ電圧Vsrg*およびマップデータMAPが算出回路92内のレジスタ67、86にダウンロードされる。
続いて、上記構成のゲート駆動装置91による動作の流れについて図28を参照して説明する。ゲート駆動装置91では、電源が投入されてから電源が遮断されるまでの間に、図28に示すような内容の処理が実行される。動作開始後に最初に実行されるステップS601では、記憶部95から目標サージ電圧Vsrg*およびマップデータMAPが読み出され、それらが算出回路92内のレジスタ67、86に格納される。つまり、ステップS601では、記憶部95に記憶された目標サージ電圧Vsrg*およびマップデータMAPが算出回路92内のレジスタ67、86にダウンロードされる。
ステップS601の実行後は、ステップS602のループ開始処理が実行される。ステップS602のループ開始処理は、ステップS610をループ終了処理として、スイッチング終了指令ENDが与えられるまで、つまりスイッチング終了指令ENDが与えられることを終了条件としてステップS603~S609までの処理を繰り返し実行する処理である。ステップS603では、半導体スイッチング素子5がオフ状態であり、このような状態において検出回路93がオフ電圧Vds_offを検出する。
ステップS604では、ターンオン指令ONが与えられることにより駆動回路12がゲート電流Ig_onを出力し、これにより、半導体スイッチング素子5がターンオンスイッチングされる。このときのゲート電流Ig_onの電流値は、予め定められた電流値となっている。ステップS605では、半導体スイッチング素子5がオン状態であり、このような状態において検出回路93が電流Idを検出する。
ステップS606では、算出回路92の探索処理回路98が前述した探索処理を実行する。つまり、ステップS606では、算出回路92が、レジスタ86に格納されたマップデータMAPから目標電圧ΔVds*およびステップS605で検出された電流Idの検出値を用いてゲート電流Igを探索する。ステップS607では、ターンオフ指令OFFが与えられることにより駆動回路12がゲート電流Ig_offを出力し、これにより、半導体スイッチング素子5がターンオフスイッチングされる。このときのゲート電流Ig_offの電流値は、ステップS606で探索されたゲート電流Igの値に対応した値となっている。
ステップS608では、検出回路93がターンオフ時に発生するサージ電圧Vsrgを検出する。また、ステップS608では、学習回路94の演算回路99により演算が実行されることにより、電圧ΔVdsが検出される。なお、ステップS608では、検出回路93が、サージ電圧Vsrgに加え、オフ電圧Vds_offを検出するようにしてもよい。
ステップS609では、学習回路94の更新処理回路100が前述した更新処理を実行することにより、算出回路92のレジスタ86に格納されているマップデータMAPが更新マップデータMAP’により上書きされる形で更新される。ステップS609は、学習回路94により実行される学習処理に相当する。ゲート駆動装置91では、スイッチング終了指令ENDが与えられるまで、上述したようなステップS602~S610の処理が繰り返し実行される。
つまり、ステップS602~S610のループ処理は、半導体スイッチング素子5のスイッチング毎に繰り返し実行される。そして、スイッチング終了指令ENDが与えられると、ステップS602~S610のループ処理が終了となってステップS611に進む。
ステップS611では、記憶部95に記憶されているマップデータMAPが、算出回路92のレジスタ86に格納されているマップデータMAPにより上書きされる形で更新される。ステップS611の実行後、動作終了となる。
以上説明した本実施形態のゲート駆動装置51によっても、第4実施形態と同様の効果、つまり半導体スイッチング素子5のスイッチング時、特にはターンオフ時におけるサージ電圧Vsrgを所望する目標値に精度良く制御することができるという優れた効果が得られる。また、本実施形態のゲート駆動装置91によれば、次のような効果が得られる。すなわち、ゲート駆動装置91の駆動対象となる半導体スイッチング素子5において実際に発生しているターンオフ時におけるサージ電圧Vsrgは、半導体スイッチング素子5の電流Idなどに依存して変化する可能性がある。
そこで、この場合、算出回路92は、サージ電圧Vsrgと相関のある電圧ΔVdsと電流Idとを組み合わせてゲート電流Igを保持する2次元のマップであるマップデータMAPによりゲート電流Igの値を算出するようになっている。また、この場合、学習回路94は、算出回路92により算出されたゲート電流Igの値および検出回路93により検出されたサージ電圧Vsrg、オフ電圧Vds_offおよび電流Idの各検出値に基づいてマップデータMAPを更新することによりゲート電流Igの算出方法を変更するようになっている。このようにすれば、サージ電圧Vsrgの電流Id依存性に起因した算出回路92によるゲート電流Igの演算誤差が低減されることから、サージ電圧Vsrgをより一層精度良く目標値に制御することができる。
ゲート駆動装置91は、学習回路94により更新されたマップデータMAPを保存することができる記憶部95を備えている。そして、学習回路94は、ゲート駆動装置91の電源遮断前に更新されたマップデータMAPを記憶部95に保存し、算出回路92は、ゲート駆動装置91の電源遮断後に実行される次回の動作開始時、記憶部95に保存されたマップデータMAPを用いてゲート電流Igの算出を行うようになっている。このようにすれば、2回目以降の動作については、その動作の開始時点から前回の動作において学習されたマップデータMAPを用いてゲート電流Igの算出が行われることになるため、動作開始直後から安定してサージ電圧Vsrgを精度良く目標値に制御することが可能となる。
<マップデータに関する変形例>
ゲート駆動装置91の駆動対象となる半導体スイッチング素子5において実際に発生しているターンオフ時におけるサージ電圧Vsrgは、半導体スイッチング素子5の電流Idだけでなく、半導体スイッチング素子5の温度、ゲート駆動装置51の温度および電源電圧Vaなどにも依存して変化する可能性がある。
ゲート駆動装置91の駆動対象となる半導体スイッチング素子5において実際に発生しているターンオフ時におけるサージ電圧Vsrgは、半導体スイッチング素子5の電流Idだけでなく、半導体スイッチング素子5の温度、ゲート駆動装置51の温度および電源電圧Vaなどにも依存して変化する可能性がある。
そこで、マップデータMAPは、過渡電圧であるサージ電圧Vsrgまたはそれに相関のある電圧ΔVdsと、半導体スイッチング素子5の温度、ゲート駆動装置91の温度、電源電圧Vaおよび電流Idのうち少なくとも1つの物理量と、を組み合わせて操作量であるゲート電流Igを保持する多次元のマップとすることができる。この場合、検出回路93は、半導体スイッチング素子5の温度、ゲート駆動装置91の温度、電源電圧Vaおよび電流Idのうち少なくとも1つの物理量を検出するような構成とする必要がある。
また、この場合、算出回路92は、サージ電圧Vsrgの目標値Vsrg*、検出回路93による物理量の検出値およびマップデータMAPによりゲート電流Igを算出することになる。このようにすれば、半導体スイッチング素子5の温度、ゲート駆動装置91の温度、電源電圧Vaおよび電流Idなどの物理量に起因した、つまり各種の外乱要因によるゲート電流Igの演算誤差が低減されることから、サージ電圧Vsrgをより一層精度良く目標値に制御することができる。
<マップデータの更新に関する変形例>
本実施形態では、学習回路94は、ゲート駆動装置91の電源遮断前に、更新されたマップデータMAPを記憶部95に書き込んで保存する、つまり記憶部95に記憶されたマップデータMAPを更新するようになっていたが、これについて次のように変形することができる。
本実施形態では、学習回路94は、ゲート駆動装置91の電源遮断前に、更新されたマップデータMAPを記憶部95に書き込んで保存する、つまり記憶部95に記憶されたマップデータMAPを更新するようになっていたが、これについて次のように変形することができる。
すなわち、学習回路94は、学習処理を1以上の規定回数実行した後に、更新されたマップデータMAPを記憶部95に保存してもよい。具体的には、学習回路94は、ステップS609が規定回数実行される度にステップS611を実行するようにしてもよい。つまり、図28に示した処理について、ステップS611をループ処理中に実行するように変更することができる。
また、学習回路94は、ゲート駆動装置91の電源遮断前または学習処理を1以上の規定回数実行した後であり且つ学習回路94により更新されたマップデータMAPの値と動作開始時におけるマップデータMAPの値との差分が予め設定された許容値を超える場合に、更新されたマップデータMAPを記憶部95に保存するようにしてもよい。
具体的には、学習回路94は、ループ処理の終了後に、図10に示す第2実施形態の処理におけるステップS209と同様の処理を実行し、その後にステップS611を実行するようにしてもよい。つまり、図28に示した処理について、ステップS610とステップS611との間にステップS209と同様の処理を追加するように変更することができる。このようにすれば、記憶部95に対する書き込み回数を抑えつつ、2回目以降の動作開始直後におけるサージ電圧Vsrgの制御の安定性を良好に維持することができる。
さらに、学習回路94は、更新されたマップデータMAPを記憶部95に保存すること、つまり記憶部95に記憶されたマップデータMAPの更新を行わなくともよい。このようにすれば、2回目以降の動作開始直後におけるサージ電圧Vsrgの制御の安定性が低下するものの、記憶部95に対する書き込み回数をより低く抑えることが可能となるため、記憶部95に書き込み回数の制限がある場合に好適となる。このようにする場合、そもそもゲート駆動装置91は、記憶部95を備えていなくともよく、マップデータMAPは予め固定された値を初期値として用いればよい。
<学習処理に関する変形例>
学習回路94は、学習処理を実行する際、算出回路92により算出された今回のゲート電流Igおよび検出回路93により検出された今回の各検出値に加え、算出回路92により算出された過去のゲート電流Igおよび検出回路93により検出された過去の各検出値に基づいて算出方法を変更することができる。具体的には、学習回路94は、学習処理を実行する際、更新処理回路100から出力される今回の更新マップデータMAP’と、算出回路92のレジスタ86に格納された過去の更新マップデータMAP’に対応したマップデータMAPとを用いてフィルタ処理を行うことにより得られる更新マップデータMAP’を平滑化した更新マップデータによりマップデータの更新を行うことができる。
学習回路94は、学習処理を実行する際、算出回路92により算出された今回のゲート電流Igおよび検出回路93により検出された今回の各検出値に加え、算出回路92により算出された過去のゲート電流Igおよび検出回路93により検出された過去の各検出値に基づいて算出方法を変更することができる。具体的には、学習回路94は、学習処理を実行する際、更新処理回路100から出力される今回の更新マップデータMAP’と、算出回路92のレジスタ86に格納された過去の更新マップデータMAP’に対応したマップデータMAPとを用いてフィルタ処理を行うことにより得られる更新マップデータMAP’を平滑化した更新マップデータによりマップデータの更新を行うことができる。
なお、フィルタ処理としては、例えば第1実施形態において説明した各種の処理を採用することができる。このようにすれば、ノイズ、一時的な異常などの影響により更新マップデータMAP’の値が誤った値となる誤学習が生じた場合でも、その影響を受けてサージ電圧Vsrgが目標値から外れた値となるような事態を抑制することができる。
<更新処理に関する変形例>
学習回路94の更新処理回路100が更新マップデータMAP’を作成する更新処理、つまりマップデータを更新する処理は、第2実施形態において説明した更新処理に関する第1変形例および第2変形例と同様に変形することができる。
学習回路94の更新処理回路100が更新マップデータMAP’を作成する更新処理、つまりマップデータを更新する処理は、第2実施形態において説明した更新処理に関する第1変形例および第2変形例と同様に変形することができる。
(第7実施形態)
以下、第7実施形態について図29~図31を参照して説明する。
<ゲート駆動装置が有する主な機能>
本実施形態のゲート駆動装置111が有する主な機能について図29を参照して説明する。図29に示すように、本実施形態のゲート駆動装置111は、第2実施形態のゲート駆動装置41に対し、駆動回路12に代えて駆動回路112を備えている点、検出回路53に代えて検出回路113を備えている点などが異なっている。本実施形態のゲート駆動装置111が制御対象とする過渡電圧は、対向アームの半導体スイッチング素子5の変化率dV/dtとなっている。駆動回路112は、駆動回路12と同様、算出回路11により算出された操作量に基づいて半導体スイッチング素子5のゲートを駆動する。検出回路113は、対向アームの半導体スイッチング素子5の変化率dV/dtを検出する。
以下、第7実施形態について図29~図31を参照して説明する。
<ゲート駆動装置が有する主な機能>
本実施形態のゲート駆動装置111が有する主な機能について図29を参照して説明する。図29に示すように、本実施形態のゲート駆動装置111は、第2実施形態のゲート駆動装置41に対し、駆動回路12に代えて駆動回路112を備えている点、検出回路53に代えて検出回路113を備えている点などが異なっている。本実施形態のゲート駆動装置111が制御対象とする過渡電圧は、対向アームの半導体スイッチング素子5の変化率dV/dtとなっている。駆動回路112は、駆動回路12と同様、算出回路11により算出された操作量に基づいて半導体スイッチング素子5のゲートを駆動する。検出回路113は、対向アームの半導体スイッチング素子5の変化率dV/dtを検出する。
<ゲート駆動装置の具体的構成>
上記したような各機能を有するゲート駆動装置111の具体的な構成としては、例えば図30に示すような構成例を採用することができる。図30に示すゲート駆動装置111は、図7に示したゲート駆動装置41に対し、駆動回路12に代えて駆動回路112を備えている点、検出回路53に代えて検出回路113を備えている点などが異なっている。
上記したような各機能を有するゲート駆動装置111の具体的な構成としては、例えば図30に示すような構成例を採用することができる。図30に示すゲート駆動装置111は、図7に示したゲート駆動装置41に対し、駆動回路12に代えて駆動回路112を備えている点、検出回路53に代えて検出回路113を備えている点などが異なっている。
検出回路113は、対向アーム側の半導体スイッチング素子5の電圧Vdsの変化率dV/dtを検出し、その検出値を表す信号を出力する。駆動回路112は、駆動回路12に対し、次のような点が異なっている。すなわち、この場合、電流源26は、算出回路42から出力される信号Igに基づいて、その電流値を変更することができる構成となっている。なお、この場合、駆動回路112におけるターンオフ側の構成として、電流源27に代えて一定の抵抗値を有する抵抗を設けてもよい。つまり、駆動回路112は、ターンオフ側については、定電流駆動する構成でなくともよい。
<ゲート駆動装置による動作の流れ>
続いて、上記構成のゲート駆動装置111による動作の流れについて図31を参照して説明する。ゲート駆動装置111では、電源が投入されてから電源が遮断されるまでの間に、図31に示すような内容の処理が実行される。動作開始後に最初に実行されるステップS701では、記憶部44から目標変化率dV/dt*およびマップデータMAPが読み出され、それらが算出回路42内のレジスタ21、45に格納される。つまり、ステップS701では、記憶部44に記憶された目標変化率dV/dt*およびマップデータMAPが算出回路42内のレジスタ21、45にダウンロードされる。
続いて、上記構成のゲート駆動装置111による動作の流れについて図31を参照して説明する。ゲート駆動装置111では、電源が投入されてから電源が遮断されるまでの間に、図31に示すような内容の処理が実行される。動作開始後に最初に実行されるステップS701では、記憶部44から目標変化率dV/dt*およびマップデータMAPが読み出され、それらが算出回路42内のレジスタ21、45に格納される。つまり、ステップS701では、記憶部44に記憶された目標変化率dV/dt*およびマップデータMAPが算出回路42内のレジスタ21、45にダウンロードされる。
ステップS701の実行後は、ステップS702のループ開始処理が実行される。ステップS702のループ開始処理は、ステップS708をループ終了処理として、スイッチング終了指令ENDが与えられるまで、つまりスイッチング終了指令ENDが与えられることを終了条件としてステップS703~S707までの処理を繰り返し実行する処理である。
ステップS703では、算出回路42の探索処理回路46が前述した探索処理を実行する。つまり、ステップS703では、算出回路42が、レジスタ45に格納されたマップデータMAPからレジスタ21に格納された目標変化率dV/dt*を用いてゲート電流Igを探索する。ステップS704では、ターンオン指令ONが与えられることにより駆動回路112がゲート電流Ig_onを出力し、これにより、半導体スイッチング素子5がターンオンスイッチングされる。このときのゲート電流Ig_offの電流値は、ステップS703で探索されたゲート電流Igの値に対応した値となっている。
ステップS705では、検出回路113がターンオン時における対向アーム側の半導体スイッチング素子5の変化率dV/dtを検出する。ステップS706では、学習回路43の更新処理回路47が前述した更新処理を実行することにより、算出回路42のレジスタ45に格納されているマップデータMAPが更新マップデータMAP’により上書きされる形で更新される。ステップS706は、学習回路43により実行される学習処理に相当する。
ステップS707では、ターンオフ指令OFFが与えられることにより駆動回路112がゲート電流Ig_offを出力し、これにより、半導体スイッチング素子5がターンオフスイッチングされる。このときのゲート電流Ig_onの電流値は、予め定められた電流値となっている。ゲート駆動装置111では、スイッチング終了指令ENDが与えられるまで、上述したようなステップS702~S708の処理が繰り返し実行される。
つまり、ステップS702~S708のループ処理は、半導体スイッチング素子5のスイッチング毎に繰り返し実行される。そして、スイッチング終了指令ENDが与えられると、ステップS702~S708のループ処理が終了となってステップS709に進む。ステップS709では、レジスタ45に格納されたマップデータMAPの値である現在値と、記憶部44に記憶されたマップデータMAPの値、つまり動作開始時におけるマップデータMAPの値である初期値と、の差分が予め定められた許容値を超えるか否かが判断される。なお、この場合、マップデータMAPの値とは操作量であるゲート電流Igの値のことであり、このような判断は、マップデータMAPにおける全てのゲート電流Igの値毎に行われる。
ここで、現在値と初期値との差分が許容値以下である場合、ステップS709で「NO」となり、ステップS710を実行することなく、動作終了となる。一方、現在値と初期値との差分が許容値を超える場合、ステップS709で「YES」となり、ステップS710に進む。ステップS710では、記憶部44に記憶されているマップデータMAPが、算出回路42のレジスタ45に格納されているマップデータMAPにより上書きされる形で更新される。ステップS710の実行後、動作終了となる。
以上説明した本実施形態のゲート駆動装置111によれば、学習回路43による学習処理が実行されることにより、算出回路42が半導体スイッチング素子5のターンオン時におけるゲート駆動速度を操作するための操作量であるゲート電流Igを算出する際に用いる算出方法が、自アーム側の半導体スイッチング素子5のターンオン時に対向アーム側の半導体スイッチング素子5において実際に発生している変化率dV/dtに応じたものとなるように最適化される。
このように、本実施形態によれば、製品個々のばらつきに応じて算出方法が最適化されるため、ゲート駆動装置111および半導体スイッチング素子5についての個体ばらつきがある場合でも、半導体スイッチング素子5のゲート駆動速度を所望する速度に制御すること、ひいてはターンオン時における対向アーム側の半導体スイッチング素子5の変化率dV/dtを所望する目標値に制御することができる。このように、本実施形態によれば、制御対象とする過渡電圧が対向アームの半導体スイッチング素子5の変化率dV/dtとなっている点を除いて、第2実施形態と同様の効果が得られる。
(その他の実施形態)
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
上記各実施形態で示した数値などは例示であり、それに限定されるものではない。
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
上記各実施形態で示した数値などは例示であり、それに限定されるものではない。
上記各実施形態におけるゲート駆動装置は、Nチャネル型のMOSFETに限らず、Pチャネル型のMOSFET、IGBTなど、各種の半導体スイッチング素子を駆動対象とすることができる。
半導体スイッチング素子5のゲート駆動速度を操作するための操作量としては、ゲート電流Igに限らず、半導体スイッチング素子5のゲート電圧Vg、ゲート抵抗Rgとすることもできる。変化率dV/dtおよびゲート電圧Vgは、例えば図32に示すような関係となっており、サージ電圧Vsrgおよびゲート電圧Vgは、例えば図33に示すような関係となっている。そこで、操作量をゲート電圧Vgとする場合、図32および図33に示すような関係を考慮したうえで最適となるモデル式および逆モデル式を設定すればよい。
なお、図32および図33では、半導体スイッチング素子5のゲートしきい値電圧をVthとしている。また、図32および図33において、ON側は半導体スイッチング素子5のゲートをターンオンさせる正のゲート電圧Vgに対応した特性を示しており、OFF側は半導体スイッチング素子5のゲートをターンオフさせるための負のゲート電圧Vgに対応した特性を示している。
また、変化率dV/dtおよびゲート抵抗Rgは、例えば図34に示すような関係となっており、サージ電圧Vsrgおよびゲート抵抗Rgは、例えば図35に示すような関係となっている。そこで、操作量をゲート抵抗Rgとする場合、図34および図35に示すような関係を考慮したうえで最適となるモデル式および逆モデル式を設定すればよい。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
1A、1B、1、41、51、61、81、91、111A、111B、111…ゲート駆動装置、4…ハーフブリッジ回路、5A、5B、5…半導体スイッチング素子、11、42、52、62、82、92…算出回路、12、112…駆動回路、13、53、63、83、93、113…検出回路、14、43、54、64、84、94…学習回路、15、44、55、65、85、95…記憶部。
Claims (17)
- 半導体スイッチング素子(5A、5B、5)のゲートを駆動するとともに、前記半導体スイッチング素子がスイッチングされるスイッチング時における前記半導体スイッチング素子の主端子の電圧に対応した過渡電圧を所望する目標値に制御するゲート駆動装置であって、
前記過渡電圧の目標値を用いた所定の算出方法により前記半導体スイッチング素子のゲート駆動速度を操作するための操作量を算出する算出回路(11、42、52、62、82、92)と、
前記算出回路により算出された前記操作量に基づいて前記半導体スイッチング素子のゲートを駆動する駆動回路(12、112)と、
前記過渡電圧を検出する検出回路(13、53、63、83、93、113)と、
前記算出回路により算出された前記操作量および前記検出回路により検出された前記過渡電圧の検出値に基づいて前記算出方法を変更することができる学習処理を実行する学習回路(14、43、54、64、84、94)と、
を備えるゲート駆動装置。 - 前記算出回路は、
前記過渡電圧の目標値と、前記操作量および前記過渡電圧の関係を表す関係情報と、を予め取得し、
それら取得した前記過渡電圧の目標値および前記関係情報に基づいて前記操作量を算出するようになっている請求項1に記載のゲート駆動装置。 - 前記算出回路(11、62)は、前記関係情報としてモデルパラメータを予め取得し、前記過渡電圧の目標値および前記モデルパラメータを用いたモデル式により前記操作量を算出するようになっており、
前記学習回路(14、64)は、前記算出回路により算出された前記操作量および前記検出回路により検出された前記過渡電圧の検出値に基づいて前記モデルパラメータに対応する値である学習値を算出し、その算出した学習値に基づいて前記モデルパラメータを更新するようになっている請求項2に記載のゲート駆動装置。 - 前記算出回路(42、52、82、92)は、前記関係情報として前記操作量および前記過渡電圧の関係を表すマップであるマップデータを予め取得し、前記過渡電圧の目標値および前記マップデータにより前記操作量を算出するようになっており、
前記学習回路(43、54、84、94)は、前記算出回路により算出された前記操作量および前記検出回路により検出された前記過渡電圧の検出値に基づいて前記マップデータを更新するようになっている請求項2に記載のゲート駆動装置。 - 前記学習回路は、
前記検出回路により検出された前記過渡電圧の検出値に対応する前記マップデータ上の前記操作量を探索し、その探索した前記マップデータ上の前記操作量と前記算出回路により算出された前記操作量との差分だけ前記探索した前記マップデータ上の前記操作量を変更するとともに、前記探索した前記マップデータ上の前記操作量を中心とした所定の範囲内の前記操作量を前記差分だけ変更するように、前記マップデータを更新する請求項4に記載のゲート駆動装置。 - 前記学習回路は、
前記検出回路により検出された前記過渡電圧の検出値に対応する前記マップデータ上の前記操作量を探索し、その探索した前記マップデータ上の前記操作量と前記算出回路により算出された前記操作量との差分だけ前記探索した前記マップデータ上の前記操作量を変更するとともに、前記探索した前記マップデータ上の前記操作量を中心とした所定の範囲内の前記操作量を前記差分に対して前記中心から離れた値ほど減衰する重み係数を乗じた値だけ変更するように、前記マップデータを更新する請求項4に記載のゲート駆動装置。 - 前記マップデータは、前記過渡電圧と、前記半導体スイッチング素子の温度、前記ゲート駆動装置の温度、前記半導体スイッチング素子の主端子間に印加される電圧である電源電圧および前記半導体スイッチング素子の主端子間に流れる電流である素子電流のうち少なくとも1つの物理量と、を組み合わせて前記操作量を保持する多次元のマップであり、
前記検出回路(53、93)は、さらに、前記半導体スイッチング素子の温度、前記ゲート駆動装置の温度、前記電源電圧および前記素子電流のうち少なくとも1つの物理量を検出するようになっており、
前記算出回路(52、92)は、前記過渡電圧の目標値、前記検出回路による前記物理量の検出値および前記マップデータにより前記操作量を算出するようになっている請求項4から6のいずれか一項に記載のゲート駆動装置。 - 前記過渡電圧は、前記半導体スイッチング素子のスイッチング時における主端子の電圧の変化率である請求項1から8のいずれか一項に記載のゲート駆動装置。
- 前記過渡電圧は、前記半導体スイッチング素子のスイッチング時における主端子の電圧のピーク値である請求項1から8のいずれか一項に記載のゲート駆動装置。
- 前記駆動回路は、前記半導体スイッチング素子のゲートを定電流駆動する構成であり、
前記算出回路は、前記操作量として前記半導体スイッチング素子のゲート電流を算出するようになっている請求項1から9のいずれか一項に記載のゲート駆動装置。 - 前記過渡電圧は、前記半導体スイッチング素子のスイッチング時における主端子の電圧の変化率であり、
前記駆動回路は、前記半導体スイッチング素子のゲートを定電流駆動する構成であり、
前記算出回路(11)は、
前記操作量として前記半導体スイッチング素子のゲート電流を算出するようになっており、
前記モデルパラメータをKとし、前記過渡電圧である前記変化率の目標値をdV/dt*とし、前記操作量である前記ゲート電流をIgとすると、次式
Ig=K×dV/dt
を前記モデル式として前記ゲート電流を算出するようになっており、
前記学習回路(14)は、
前記学習値をKaとし、前記算出回路により算出された前記操作量である前記ゲート電流をIgaとし、前記検出回路により検出された前記過渡電圧である前記変化率の検出値をdV/dtとすると、次式
Ka=Iga÷dV/dt
により前記学習値Kaを算出するようになっている請求項3に記載のゲート駆動装置。 - 前記過渡電圧は、前記半導体スイッチング素子のスイッチング時における主端子の電圧のピーク値であり、
前記駆動回路は、前記半導体スイッチング素子のゲートを定電流駆動する構成であり、
前記算出回路(62)は、
前記操作量として前記半導体スイッチング素子のゲート電流を算出するようになっており、
前記モデルパラメータをKとし、前記過渡電圧である前記ピーク値の目標値をVsrg*とし、前記半導体スイッチング素子の主端子間に印加される電圧である電源電圧をVaとし、前記操作量である前記ゲート電流をIgとすると、次式
Ig=(Vsrg*-Va)÷K
を前記モデル式として前記ゲート電流Igを算出するようになっており、
前記学習回路(64)は、
前記学習値をKaとし、前記算出回路により算出された前記操作量である前記ゲート電流をIgaとし、前記検出回路により検出された前記過渡電圧である前記ピーク値の検出値をVsrgとすると、次式
Ka=(Vsrg-Va)÷Iga
により前記学習値Kaを求めるようになっている請求項3に記載のゲート駆動装置。 - さらに、前記学習回路により更新された前記モデルパラメータを保存することができる記憶部(15、65)を備え、
前記学習回路は、前記ゲート駆動装置の電源遮断前または前記学習処理を1以上の規定回数実行した後に、前記更新された前記モデルパラメータを前記記憶部に保存し、
前記算出回路は、前記ゲート駆動装置の電源遮断後に実行される次回の動作開始時、前記記憶部に保存された前記モデルパラメータを用いて前記操作量の算出を行うようになっている請求項3、11または12のいずれか一項に記載のゲート駆動装置。 - さらに、前記学習回路により更新された前記マップデータを保存することができる記憶部(44、55、85、95)を備え、
前記学習回路は、前記ゲート駆動装置の電源遮断前または前記学習処理を1以上の規定回数実行した後に、前記更新された前記マップデータを前記記憶部に保存し、
前記算出回路は、前記ゲート駆動装置の電源遮断後に実行される次回の動作開始時、前記記憶部に保存された前記マップデータ用いて前記操作量の算出を行うようになっている請求項4から7のいずれか一項に記載のゲート駆動装置。 - さらに、前記学習回路により更新された前記モデルパラメータを保存することができる記憶部(15、65)を備え、
前記学習回路は、前記ゲート駆動装置の電源遮断前または前記学習処理を1以上の規定回数実行した後であり且つ前記学習回路により更新された前記モデルパラメータの値と動作開始時における前記モデルパラメータの値との差分が予め設定された許容値を超える場合に、前記更新された前記モデルパラメータを前記記憶部に保存し、
前記算出回路は、前記ゲート駆動装置の電源遮断後に実行される次回の動作開始時、前記記憶部に保存された前記モデルパラメータを用いて前記操作量の算出を行うようになっている請求項3、11または12のいずれか一項に記載のゲート駆動装置。 - さらに、前記学習回路により更新された前記マップデータを保存することができる記憶部(44、55、85、95)を備え、
前記学習回路は、前記ゲート駆動装置の電源遮断前または前記学習処理を1以上の規定回数実行した後であり且つ前記学習回路により更新された前記マップデータの値と動作開始時における前記マップデータの値との差分が予め設定された許容値を超える場合に、前記更新された前記マップデータを前記記憶部に保存し、
前記算出回路は、前記ゲート駆動装置の電源遮断後に実行される次回の動作開始時、前記記憶部に保存された前記マップデータを用いて前記操作量の算出を行うようになっている請求項4から7のいずれか一項に記載のゲート駆動装置。 - 前記学習回路は、前記学習処理を実行する際、前記算出回路により算出された今回の前記操作量および前記検出回路により検出された今回の前記過渡電圧の検出値に加え、前記算出回路により算出された過去の前記操作量および前記検出回路により検出された過去の前記過渡電圧の検出値に基づいて前記算出方法を変更するようになっている請求項1から16のいずれか一項に記載のゲート駆動装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021167458A JP2023057791A (ja) | 2021-10-12 | 2021-10-12 | ゲート駆動装置 |
US17/953,456 US11855618B2 (en) | 2021-10-12 | 2022-09-27 | Gate drive device |
CN202211221190.0A CN115967383A (zh) | 2021-10-12 | 2022-10-08 | 栅极驱动装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021167458A JP2023057791A (ja) | 2021-10-12 | 2021-10-12 | ゲート駆動装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023057791A true JP2023057791A (ja) | 2023-04-24 |
Family
ID=85796825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021167458A Pending JP2023057791A (ja) | 2021-10-12 | 2021-10-12 | ゲート駆動装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11855618B2 (ja) |
JP (1) | JP2023057791A (ja) |
CN (1) | CN115967383A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7234817B2 (ja) * | 2019-06-11 | 2023-03-08 | 株式会社デンソー | 電力変換器の駆動回路 |
JP7180626B2 (ja) | 2020-03-03 | 2022-11-30 | 株式会社デンソー | ゲート駆動装置 |
JP7180627B2 (ja) | 2020-03-03 | 2022-11-30 | 株式会社デンソー | ゲート駆動装置 |
JP7488226B2 (ja) | 2021-07-16 | 2024-05-21 | 株式会社デンソー | ゲート駆動装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4874665B2 (ja) | 2006-02-14 | 2012-02-15 | 株式会社東芝 | ゲート駆動回路 |
JP6883450B2 (ja) | 2017-03-13 | 2021-06-09 | 富士電機株式会社 | ゲート駆動装置、ゲート駆動方法、及び半導体装置 |
JP2019057757A (ja) | 2017-09-19 | 2019-04-11 | 株式会社東芝 | 制御回路、制御方法、およびプログラム |
JP7200522B2 (ja) | 2018-07-12 | 2023-01-10 | 株式会社デンソー | ゲート駆動回路 |
US11431332B2 (en) | 2018-07-12 | 2022-08-30 | Denso Corporation | Gate drive circuit |
JP2020061903A (ja) | 2018-10-12 | 2020-04-16 | 株式会社デンソー | ゲート駆動装置 |
JP7196614B2 (ja) | 2019-01-10 | 2022-12-27 | 株式会社デンソー | ゲート駆動装置 |
JP7180626B2 (ja) * | 2020-03-03 | 2022-11-30 | 株式会社デンソー | ゲート駆動装置 |
JP7180627B2 (ja) | 2020-03-03 | 2022-11-30 | 株式会社デンソー | ゲート駆動装置 |
EP4102720A1 (en) * | 2021-06-07 | 2022-12-14 | Infineon Technologies AG | Actively tracking switching speed control and regulating switching speed of a power transistor during turn-on |
JP7488226B2 (ja) * | 2021-07-16 | 2024-05-21 | 株式会社デンソー | ゲート駆動装置 |
US11595035B1 (en) * | 2021-08-27 | 2023-02-28 | Infineon Technologies Ag | Method for reducing oscillation during turn on of a power transistor by regulating the gate switching speed control of its complementary power transistor |
US11722053B2 (en) * | 2021-12-23 | 2023-08-08 | Infineon Technologies Austria Ag | Over current protection concept for negative load current of power device gate drivers |
-
2021
- 2021-10-12 JP JP2021167458A patent/JP2023057791A/ja active Pending
-
2022
- 2022-09-27 US US17/953,456 patent/US11855618B2/en active Active
- 2022-10-08 CN CN202211221190.0A patent/CN115967383A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN115967383A (zh) | 2023-04-14 |
US20230114152A1 (en) | 2023-04-13 |
US11855618B2 (en) | 2023-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2023057791A (ja) | ゲート駆動装置 | |
JP7200522B2 (ja) | ゲート駆動回路 | |
JP7004585B2 (ja) | 半導体装置、負荷駆動システムおよびインダクタ電流の電流検出方法 | |
JP7180626B2 (ja) | ゲート駆動装置 | |
US8346377B2 (en) | Electronic control apparatus | |
EP2009792B1 (en) | Gate drive apparatus | |
JP7196614B2 (ja) | ゲート駆動装置 | |
US8981750B1 (en) | Active regulator wake-up time improvement by capacitive regulation | |
JP7064118B2 (ja) | ステッパーモータ誤差低減 | |
CN107342685B (zh) | Dcdc转换器 | |
JP2006222593A (ja) | 電圧駆動型半導体素子の駆動装置および方法 | |
JP7488226B2 (ja) | ゲート駆動装置 | |
JP2008141390A (ja) | 過電流保護回路 | |
Blank et al. | Slew rate control strategies for smart power ICs based on iterative learning control | |
US20180196453A1 (en) | Voltage sensing mechanism to minimize short-to-ground current for low drop-out and bypass mode regulators | |
JPWO2016009582A1 (ja) | 電圧制御型デバイスの駆動回路 | |
JP2014161146A (ja) | スイッチング電源装置 | |
WO2021177099A1 (ja) | ゲート駆動装置 | |
US5506495A (en) | Step-down circuit with stabilized internal power-supply | |
KR20080077554A (ko) | 버퍼 회로 및 그 제어 방법 | |
JP4449827B2 (ja) | 信号駆動回路 | |
JP2018074676A (ja) | ゲート駆動回路 | |
JP6601372B2 (ja) | ゲート駆動装置 | |
TWI690963B (zh) | 用於電感繼電器的驅動電路和快速退磁方法 | |
JP7091819B2 (ja) | ゲート駆動装置およびスイッチ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240313 |