JP2014161146A - スイッチング電源装置 - Google Patents

Abstract

【課題】クロック周波数を高く維持したままで運転できる領域を増やす。
【解決手段】周波数制御回路８は、入力電圧Ｖinの取り得る範囲（０からＶin(max)）を２つの領域に区分する電圧しきい値Ｖth（＝（Ｒ33＋Ｒ34）／Ｒ34×Ｖｒ）と、インダクタ１５に流れるピーク電流Ｉpkの取り得る範囲（Ｉpk(min)からＩpk(max)）を２つの領域に区分する電流しきい値Ｉth（＝Ｒ37／（Ｒ36＋Ｒ37）×Ｖｒ）を有する。入力電圧ＶinがＶthよりも高く、ピーク電流ＩpkがＩthよりも低いときに、切替信号ＳｃがＨレベルになってクロック周波数を下げる。その結果、オンパルス幅が最小オンパルス時間Ｔon(min)よりも長くなるので、出力電圧Ｖｏの持ち上がりを防止できる。
【選択図】図１

Description

本発明は、電流モード制御を実行するスイッチング電源装置に関する。

電圧モード制御方式のスイッチング電源装置は、出力電圧に基づいてのみフィードバック制御を行うため、出力電圧の変動に対する応答が遅くなる。そこで、近年では、出力電圧に加えてインダクタ電流をフィードバック制御に用いる電流モード制御方式のスイッチング電源装置が多く用いられている。このスイッチング電源装置は、所定周波数を持つクロック信号の立ち上がりごとに、出力トランジスタの駆動信号をオンレベルにする。そして、目標電圧と出力電圧との差分に基づいて誤差信号としての指令電流を生成し、検出したインダクタ電流が指令電流を超えると駆動信号をオフレベルに戻す（ピーク電流検出方式）。

電流モード制御方式では、クロック信号の立ち上がりごとに出力トランジスタがオンする。制御系には種々の遅延要素が存在するので、一旦オンした出力トランジスタは、少なくとも最小オンパルス時間だけオンし続ける。従って、１００％オフする制御期間を設けることができない。その結果、出力電圧を目標電圧に等しく制御するために必要な駆動信号のオンパルス幅が上記最小オンパルス時間よりも短くなると、出力電圧が目標電圧よりも上昇する持ち上がりが生じてしまう。

これに対しては、目標電圧と出力電圧との差分を検出し、出力電圧が目標電圧よりも高いほど出力トランジスタのスイッチング周期を長くする（つまりクロック周波数を下げる）制御が提案されている（特許文献１）。

特開２００７−１５９２７５号公報

上記従来構成では、オーバーシュートが生じたときにもクロック周波数が下げられるので応答性が低下する。その結果、電源の立ち上げ時または外乱に対して出力電圧の整定時間が長くなる。また、クロック周波数が下がると、制御系が発振し易くなる。このような理由により、クロック周波数を可能な限り高く維持することが望ましい。

本発明は上記事情に鑑みてなされたもので、その目的は、オンパルス幅の減少による出力電圧の持ち上がりを抑制する手段において、従来構成に比べ、クロック周波数を高く維持したままで運転できる領域を増やすことができるスイッチング電源装置を提供することにある。

請求項１に記載した手段は、ピーク電流検出方式で電流モード制御を行うスイッチング電源装置である。主回路は、スイッチング素子とインダクタを有する。駆動信号がオンレベルになると、スイッチング素子がオンしてインダクタに流れる電流が増加し、駆動信号がオフレベルになると、スイッチング素子がオフしてインダクタに流れる電流が出力側に還流する。

電流検出回路は、インダクタに流れる電流に対応した電流検出信号を出力する。電圧検出回路は、主回路の出力電圧に対応した検出電圧を出力する。誤差増幅回路は、主回路の目標出力電圧に対応した基準電圧を非反転入力とし、検出電圧を反転入力として、誤差信号を出力する。駆動信号生成回路は、クロック信号に同期して駆動信号をオンレベルにし、電流検出信号が増加して誤差信号に達したことにより駆動信号をオフレベルにする。

周波数制御回路は、１または複数の電圧しきい値に基づいて、主回路に入力される電圧の取り得る範囲を複数の領域に区分する。また、１または複数の電流しきい値に基づいて、インダクタに流れるピーク電流の取り得る範囲を複数の領域に区分する。周波数制御回路は、１または複数の電圧しきい値で区分された特定の高電圧側の領域であって、且つ、１または複数の電流しきい値で区分された特定の低ピーク電流側の領域に対し、クロック信号の周波数を低下させるように制御する。

主回路の入力電圧の上昇、インダクタのピーク電流（負荷）の減少などによりオンパルス幅が減少すると、出力電圧が目標出力電圧よりも上昇する持ち上がりが発生し易くなる。本手段を採用すると、持ち上がりの発生要因となる主回路の入力電圧とインダクタのピーク電流にしきい値を設け、これら電圧しきい値と電流しきい値とを組み合わせて運転領域を区分する。そして、真に出力電圧が持ち上がる高電圧側且つ低ピーク電流側の領域に対してだけ、クロック周波数を低下させることができる。

これにより、従来構成に比べ、出力電圧を目標出力電圧よりも上昇させることなく、クロック周波数を高く維持したままで運転できる領域を増やすことができる。その結果、従来構成に比べて広い運転領域で、電流モード制御系を安定に動作させることができる。また、出力電圧の持ち上がり検出に基づかないので、オーバーシュートの発生時に不必要にクロック周波数を下げることもない。従って、電源の立ち上げ時または外乱に対して出力電圧の整定が遅れることがない。

請求項２に記載した手段によれば、電圧しきい値は、当該電圧しきい値が設定されるピーク電流領域内の最小電流がインダクタに流れている状態で、周波数を低下させる前のクロック信号を用いて主回路の出力電圧を目標出力電圧に等しく制御するために必要な駆動信号のオンレベルのパルス幅が最小オンパルス時間に等しくなるときの主回路の入力電圧に等しく設定されている。

最小オンパルス時間は、電流モード制御系において、ターンオンしたスイッチング素子をターンオフさせるのに要する最小時間である。これにより、上記ピーク電流領域内であれば、ピーク電流（負荷）の大小にかかわらず、出力電圧の持ち上がりを防止できる電圧しきい値が設定される。この電圧しきい値は、特に上記最小電流に対して持ち上がりが発生する際の臨界値となる。

請求項３に記載した手段によれば、電流しきい値は、当該電流しきい値が設定される電圧領域内の最大電圧が主回路に入力されている状態で、周波数を低下させる前のクロック信号を用いて主回路の出力電圧を目標出力電圧に等しく制御するために必要な駆動信号のオンレベルのパルス幅が最小オンパルス時間に等しくなるときのインダクタに流れるピーク電流に等しく設定されている。これにより、上記電圧領域内であれば、電圧の高低にかかわらず、出力電圧の持ち上がりを防止できる電流しきい値が設定される。この電流しきい値は、特に上記最大電圧に対して持ち上がりが発生する際の臨界値となる。

請求項４に記載した手段によれば、誤差増幅回路は、入出力間に抵抗とコンデンサとの直列回路を備え、周波数制御回路は、クロック信号の周波数を低下させたとき、直列回路の時定数を低減する。これにより、クロック信号の周波数を下げた場合でも制御系の位相余裕を確保でき、不安定による発振等の発生を防止することができる。

請求項５に記載した手段によれば、周波数制御回路は、第１比較器、第２比較器および切替制御回路を備える。第１比較器は、主回路の入力電圧と電圧しきい値とを比較して第１切替信号を出力し、第２比較器は、誤差信号と電流しきい値とを比較して第２切替信号を出力する。切替制御回路は、第１切替信号および第２切替信号に基づいてクロック信号の周波数を切り替える。この構成によれば、入力電圧に係る第１切替信号とインダクタのピーク電流に係る第２切替信号とが別々に生成され、切替制御回路で両切替信号が論理合成されるので、切替制御回路の論理を種々に組み替えて複雑な切替条件を容易に設定できる。

請求項６に記載した手段によれば、周波数制御回路は、第１比較器、選択回路、第２比較器および切替制御回路を備える。第１比較器は、主回路の入力電圧と電圧しきい値とを比較して選択信号を出力する。選択回路は、複数の電流しきい値の中から選択信号に応じた電流しきい値を選択する。第２比較器は、誤差信号と選択した電流しきい値とを比較して切替信号を出力する。切替制御回路は、切替信号に基づいてクロック信号の周波数を切り替える。この構成によれば、区分された電圧領域ごとに電流しきい値が設定されるので、クロック信号の周波数を低下させる領域を一層絞り込むことができる。

請求項７に記載した手段によれば、周波数制御回路は、インダクタに流れるピーク電流を検出するピーク電流検出回路を備えている。ピーク電流検出方式における誤差信号は、インダクタに流れるピーク電流を指令する信号であり、両信号は実質的に等価である。そこで、第２比較器は、誤差信号に替えてピーク電流検出回路で検出したピーク電流と電流しきい値とを比較して切替信号を出力してもよい。

請求項８に記載した手段によれば、ピーク電流検出回路は、駆動信号がオンレベルにある時の電流検出信号を積分処理してインダクタに流れるピーク電流を検出する。これにより、電流検出回路を、電流モード制御とクロック信号の周波数制御とに兼用できる。その他、請求項９に記載したように、インダクタと直列に抵抗性素子を備え、抵抗性素子の端子間電圧に基づいてインダクタに流れるピーク電流を検出することもできる。

本発明の第１の実施形態を示すスイッチング電源装置の構成図 電流モード制御の波形図 入力電圧Ｖin、ピーク電流Ｉpkとクロック周波数との対応を示す図 開ループ制御系のボード線図 本発明の第２の実施形態を示す図１相当図 図３相当図 本発明の第３の実施形態を示す図１相当図 図３相当図 本発明の第４の実施形態を示す図１相当図 本発明の第５の実施形態を示す図１相当図

各実施形態において実質的に同一部分には同一符号を付して説明を省略する。
（第１の実施形態）
以下、本発明の第１の実施形態について図１から図４を参照しながら説明する。図１に示すスイッチング電源装置１は、車載バッテリから電圧Ｖinを入力してピーク電流検出方式の電流モード制御を行い、車載機器などの負荷２に対し電圧Ｖｏを出力する降圧型のレギュレータである。

このスイッチング電源装置１は、主回路３、電流検出回路４、電圧検出回路５、誤差増幅回路６、駆動信号生成回路７、周波数制御回路８、駆動回路９、ブートストラップ回路１０などを備えている。主回路３とブートストラップ回路１０を除き、電源ＩＣとして構成されている。

主回路２は、入力電圧Ｖinを供給する電源線１１とグランドとの間に直列に接続されたスイッチング素子１２とダイオード１３、これらスイッチング素子１２とダイオード１３の共通接続ノードＮａと出力端子１４との間に接続されたインダクタ１５、および出力端子１４とグランドとの間に接続されたコンデンサ１６から構成されている。抵抗１７はインダクタ１５の抵抗分を表しており、抵抗１８はコンデンサ１６のＥＳＲ（等価直列抵抗）を表している。

スイッチング素子１２は、Ｎチャネル型ＦＥＴから構成されているが、ＦＥＴに替えてバイポーラトランジスタ、ＩＧＢＴなどから構成してもよい。駆動回路９の入力信号および出力信号（スイッチング素子１２のゲート信号）は、駆動信号に相当する。駆動信号がオンレベル（Ｈレベル）になるとスイッチング素子１２がオンし、電源線１１からスイッチング素子１２を通してインダクタ１５に流れる電流が増加する。駆動信号がオフレベル（Ｌレベル）になると、スイッチング素子１２がオフし、インダクタ１５に流れていた電流がダイオード１３を介して出力側に還流する。ダイオード１３に替えてスイッチング素子を用いてもよい。

ブートストラップ回路１０は、電源線１１とノードＮａとの間に直列に接続されたダイオード１９とコンデンサ２０から構成されている。駆動回路９は、コンデンサ２０の上端電圧を用いてスイッチング素子１２のゲート信号を生成する。

電源線１１とスイッチング素子１２との間にはシャント抵抗２１が接続されている。電流変換回路２２は、このシャント抵抗２１の両端子間の電圧を入力し、スイッチング素子１２のオン期間にインダクタ１５に流れる電流に対応した電流検出信号を出力する。これらシャント抵抗２１と電流変換回路２２により電流検出回路４が構成されている。電圧検出回路５は、抵抗５ａ、５ｂからなる分圧回路により構成されており、出力電圧Ｖｏに対応した検出電圧を出力する。

基準電圧発生回路２３は、出力電圧Ｖｏの目標電圧に対応した基準電圧Ｖｒを出力するバンドギャップリファレンスである。誤差増幅回路６は、オペアンプ２４を備えており、非反転入力の基準電圧Ｖｒと反転入力の検出電圧との差に応じた誤差信号を出力する。オペアンプ２４の入出力端子間には、コンデンサ２５と抵抗２６との直列回路からなる位相補償回路が接続されている。アナログスイッチ２８がオンすると、抵抗２６に抵抗２７が並列接続されてＣＲ直列回路の時定数が低下する。

駆動信号生成回路７は、クロック生成回路２９、コンパレータ３０およびＲＳフリップフロップ３１を備えている。クロック生成回路２９は、切替信号Ｓｃに応じてクロック信号の周波数ｆを切り替える。すなわち、切替信号ＳｃがＬレベルのときには周波数ｆ１（例えば２ＭＨｚ）のクロック信号を出力し、切替信号ＳｃがＨレベルのときには周波数ｆ２（例えば４００ｋＨｚ）のクロック信号を出力する。

コンパレータ３０は、非反転入力端子に入力される電流検出信号と反転入力端子に入力される誤差信号とを比較し、電流検出信号が増加して誤差信号に達したことによりＨレベルのリセット信号を出力する。ＲＳフリップフロップ３１は、駆動回路９に対し駆動信号を出力する。すなわち、クロック信号の立ち上がりで駆動信号をオンレベル（Ｈレベル）にし、リセット信号の立ち上がりで駆動信号をオフレベル（Ｌレベル）にする。駆動回路９は、駆動信号に基づくゲート信号をスイッチング素子１２に出力する。

周波数制御回路８は、主回路３に入力される電圧Ｖinと誤差増幅回路６から出力される誤差信号とに基づいて、切替信号Ｓｃを生成する。コンパレータ３２は、抵抗３３、３４で分圧した電圧Ｖinと基準電圧Ｖｒとを比較して第１切替信号Ｓｖを出力する第１比較器である。コンパレータ３５は、誤差信号と抵抗３６、３７で分圧した基準電圧Ｖｒとを比較して第２切替信号Ｓｉを出力する第２比較器である。ＡＮＤゲート３８は、第１切替信号Ｓｖと第２切替信号ＳｉのＡＮＤ信号である切替信号Ｓｃを出力する切替制御回路である。なお、上述したアナログスイッチ２８は、切替信号ＳｃがＨレベルのときにオンし、Ｌレベルのときにオフする。

次に、図２から図４を参照しながら本実施形態の作用について説明する。以下の説明では、出力電圧Ｖｏの持ち上がりの主原因を電流変換回路２２の検出遅れ時間ｔｄとしているが、コンパレータ３０、駆動回路９、スイッチング素子１２などに遅れが生じる場合でも同様の作用として説明できる。

図２に示すように、時刻ｔ１でクロック信号が立ち上がると、駆動信号生成回路７のＲＳフリップフロップ３１が出力する駆動信号がＨレベルになり、スイッチング素子１２がオンする。これにより、ノードＮａの電圧Ｖａが電圧Ｖinに近付く。インダクタ１５のインダクタンスをＬとすれば、インダクタ１５に流れる電流ＩＬは、ほぼ（Ｖin−Ｖｏ）／Ｌに比例して増加する。スイッチング素子１２がオンしている期間、インダクタ電流ＩＬはシャント抵抗２１に流れる。

電流変換回路２２は、上述したように検出遅れ時間ｔｄを有しており、インダクタ電流ＩＬに対応した電流検出信号を、時刻ｔ１から検出遅れ時間ｔｄだけ遅れた時刻ｔ２で出力する。コンパレータ３０は、電流検出信号と誤差信号とを比較し、電流検出信号が誤差信号に達した時刻ｔ３でＨレベルのリセット信号を出力する。これにより、ＲＳフリップフロップ３１から出力される駆動信号がＬレベルになり、スイッチング素子１２がオフする。その結果、ノードＮａの電圧Ｖａがほぼ０Ｖになり、インダクタ電流ＩＬがダイオード１３を介して還流する。電流変換回路２２が出力する電流検出信号は、時刻ｔ３から検出遅れ時間ｔｄだけ遅れた時刻ｔ４でゼロになる。

誤差増幅回路６は、基準電圧Ｖｒと出力電圧Ｖｏの検出電圧との差に応じた誤差信号を出力する。ピーク電流検出方式の電流モード制御において、この誤差信号は、インダクタ電流ＩＬのピーク電流を指令する信号に相当する。負荷２に流れる出力電流をＩｏ、ダイオード１３の順方向電圧をＶｆ、スイッチング素子１２のオン抵抗とシャント抵抗２１とを合わせた抵抗値をＲon、抵抗１７の抵抗値をＲＬ、クロック信号の周波数をｆとすれば、駆動信号のオンパルス幅Ｔonは（１）式で表すことができる。
Ｔon＝（Ｖｏ＋ＲＬ・Ｉｏ＋Ｖｆ）／（Ｖin−Ｒon・Ｉｏ＋Ｖｆ）／ｆ …（１）

この（１）式から明らかになるように、入力電圧Ｖinが高く、出力電流Ｉｏが小さいほどオンパルス幅Ｔonが短くなる。図２において、入力電圧Ｖinが高くなるに従いオンパルス幅Ｔonが短くなり（時刻ｔ１、ｔ５、ｔ６、ｔ７のオン駆動パルス）、出力電流Ｉｏが小さくなるに従いオンパルス幅Ｔonがさらに短くなっている（時刻ｔ７のオン駆動パルス、時刻ｔ８の仮想のオン駆動パルス）。これに対し、時刻ｔ８でクロック信号の周波数ｆを下げると、オンパルス幅Ｔonが長くなる（時刻ｔ１０のオン駆動パルス）。

時刻ｔ８では、出力電流Ｉｏの低下に伴い誤差信号が低下している。このため、時刻ｔ８から検出遅れ時間ｔｄだけ遅れた時刻ｔ９に電流変換回路２２から電流検出信号が出力されると、駆動信号生成回路７は直ちにスイッチング素子１２をオフする。これから分かるように、駆動信号のオンパルス幅Ｔonは、検出遅れ時間ｔｄよりも短く設定することはできない。従って、検出遅れ時間ｔｄは、一旦ターンオンしたスイッチング素子１２をターンオフさせるのに必要な最小時間である最小オンパルス時間Ｔon(min)となる。

出力電圧Ｖｏを目標電圧に等しく制御するために必要な駆動信号のオンパルス幅が最小オンパルス時間Ｔon(min)よりも短くなると、出力電圧Ｖｏが目標電圧よりも上昇する持ち上がりが発生する。本実施形態では時刻ｔ８以降でクロック信号の周波数を下げるので、時刻ｔ８ではオン駆動パルスを出力せず、時刻ｔ１０まで待ってオン駆動パルスを出力している。

周波数制御回路８は、入力電圧Ｖinの取り得る範囲（０からＶin(max)）を２つの領域に区分する１つの電圧しきい値Ｖthを有している。抵抗３３、３４の抵抗値をＲ33、Ｒ34とすれば、電圧しきい値Ｖthは（Ｒ33＋Ｒ34）／Ｒ34×Ｖｒとなる。第１切替信号Ｓｖは、入力電圧Ｖinが電圧しきい値Ｖthよりも高いときにＨレベルになり、電圧しきい値Ｖth以下のときにＬレベルになる。

また、周波数制御回路８は、インダクタ１５に流れるピーク電流Ｉpkの取り得る範囲（Ｉpk(min)からＩpk(max)）を２つの領域に区分する１つの電流しきい値Ｉthを有している。ピーク電流検出方式では、インダクタ１５に流れるピーク電流Ｉpkは誤差信号に等しく制御される。抵抗３６、３７の抵抗値をＲ36、Ｒ37とすれば、電流しきい値ＩthはＲ37／（Ｒ36＋Ｒ37）×Ｖｒとなる。第２切替信号Ｓｉは、誤差信号（ピーク電流Ｉpk）が電流しきい値Ｉthより低いときにＨレベルになり、誤差信号が電流しきい値Ｉth以上のときにＬレベルになる。

これを図に表すと、図３（ａ）に示すように入力電圧Ｖinとピーク電流Ｉpkとからなる範囲が４つの領域に区分される。入力電圧Ｖinが電圧しきい値Ｖthよりも高く、ピーク電流Ｉpkが電流しきい値Ｉthよりも低いときに、切替信号ＳｃがＨレベルになってクロック周波数がｆ１（２ＭＨｚ）からｆ２（４００ｋＨｚ）に下げられる。ただし、後述するように、クロック周波数を下げると制御系が不安定になり易い。

上記電圧しきい値Ｖthは、クロック周波数をｆ１とし、ピーク電流領域（Ｉpk(min)からＩpk(max)）内の最小ピーク電流Ｉpk(min)が流れている状態で、出力電圧Ｖｏを目標電圧に等しく制御するために必要な駆動信号のオンパルス幅Ｔonが最小オンパルス時間Ｔon(min)に等しくなるときの入力電圧Ｖinに等しく設定されている。この電圧しきい値Ｖthは、クロック信号の周期をＴ（＝１／ｆ）、最小ピーク電流Ｉpk(min)が流れるときの出力電流をＩo(min)とし、Ｖｆの項を省略すると（２）式で表すことができる。
Ｖth≒Ｔ／Ｔon(min)×（Ｖｏ＋ＲＬ・Ｉo(min)）＋Ｒon・Ｉo(min) …（２）

ピーク電流Ｉpkが上記ピーク電流領域内であって、入力電圧Ｖinが電圧しきい値Ｖth以下であれば、ピーク電流Ｉpk（換言すれば出力電流Ｉｏまたは負荷２）の大小にかかわらず、出力電圧Ｖｏの持ち上がりを防止することができる。この電圧しきい値Ｖthだけに基づいてクロック信号の周波数を変更する場合には、図３（ｂ）に示すようにクロック周波数が変更される。

しかし、（２）式で示す電圧しきい値Ｖthは、図中のＣ点に対応する出力電圧Ｖｏの持ち上がりの臨界値である。ピーク電流Ｉpkが大きくなれば、より高い入力電圧Ｖinまで持ち上がりが生じなくなる。制御系の安定化を図るためには、出力電圧Ｖｏの持ち上がりが生じない限り、クロック周波数を高く維持することが望ましい。そこで、周波数制御回路８は、電圧しきい値Ｖthに加え電流しきい値Ｉthを用いている。

電流しきい値Ｉthは、クロック周波数をｆ１とし、電圧領域（０からＶin(max)）内の最大電圧Ｖin(max)が入力されている状態で、出力電圧Ｖｏを目標電圧に等しく制御するために必要な駆動信号のオンパルス幅Ｔonが最小オンパルス時間Ｔon(min)に等しくなるときのピーク電流Ｉpkに等しく設定されている。クロック周波数ｆが十分に高い場合、ピーク電流Ｉpkと出力電流Ｉｏとはほぼ等しくなるので、電流しきい値Ｉthは、Ｖｆの項を省略するとほぼ（３）式で表すことができる。
Ｉth≒（Ｖin(max)−Ｖｏ・Ｔ／Ｔon(min)）／（Ｒon＋ＲＬ・Ｔ／Ｔon(min)） …（３）

入力電圧Ｖinが上記電圧領域内であって、ピーク電流Ｉpkが電流しきい値Ｉth以上であれば、入力電圧Ｖinの高低にかかわらず、出力電圧Ｖｏの持ち上がりを防止することができる。従って、周波数制御回路８は、入力電圧Ｖinが電圧しきい値Ｖthよりも高い領域（特定の高電圧側の領域）であって、且つ、ピーク電流Ｉpkが電流しきい値Ｉthよりも低い領域（特定の低ピーク電流側の領域）に対してのみ、クロック周波数をｆ１（２ＭＨｚ）からｆ２（４００ｋＨｚ）に下げる。

クロック周波数ｆが低下するとオンパルス幅Ｔonが長くなり、出力電圧Ｖｏを目標電圧に等しく制御するために必要な駆動信号のオンパルス幅が最小オンパルス時間Ｔon(min)よりも長くなる（時刻ｔ１０のオン駆動パルス）。その結果、出力電圧Ｖｏの持ち上がりを防止することができる。周波数制御回路８は、時刻ｔ８でクロック周波数をｆ１（２ＭＨｚ）からｆ２（４００ｋＨｚ）に下げている。このため、時刻ｔ８ではオン駆動パルスを出力しない。

ところで、クロック周波数ｆを下げると、電流モード制御系が不安定になり易い。電圧検出回路５の入力端子（抵抗５ａの上端）から出力端子１４までの開ループ制御系の伝達関数Ｇ（ｓ）は、抵抗５ａ、１７、１８、２６の抵抗値をＲin、ＲＬ、Ｒｃ、Ｒａ、コンデンサ１６、２５の容量値をＣ、Ｃａ、電流検出回路４の変換係数（＝ＩＬ／電流検出信号の電圧レベル）をＫｉ、クロック信号をＦ（ｓ）とすれば、（４）式で表すことができる。
Ｇ（ｓ）＝（１＋ｓＣａＲａ）／（ｓＣａＲin）×Ｋｉ（１＋ｓＣＲｃ）／（１＋ｓＣＶｏ/Ｉｏ）×Ｆ（ｓ） …（４）

図４は、入力電圧Ｖin＝１６Ｖ、出力電圧Ｖｏ＝１．２５Ｖ、出力電流Ｉｏ＝１００ｍＡ（最小負荷に相当）の条件における開ループ伝達関数Ｇ（ｓ）のゲインと位相を示すボード線図である。（ａ）、（ｂ）は、それぞれクロック周波数が２ＭＨｚ、４００ｋＨｚの場合であって、アナログスイッチ２８がオフの場合を示している。クロック周波数を２ＭＨｚ（Ｆ１（ｓ））から４００ｋＨｚ（Ｆ２（ｓ））に下げると、クロック信号Ｆ２（ｓ）によりポールが低周波側に移動するので、位相余裕は４９．９ｄｅｇから３４ｄｅｇに減少する。

そこで、クロック周波数を４００ｋＨｚに下げるとともにアナログスイッチ２８をオンして、抵抗２６に抵抗２７を並列接続する。抵抗２７の抵抗値をＲｂとすれば、伝達関数Ｇ（ｓ）は、（４）式においてＲａをＲａＲｂ／（Ｒａ＋Ｒｂ）に置き替えたものとなる。これにより、ゼロ点が高周波側に移動するので位相が持ち上げられる。図４（ｃ）は、クロック周波数を４００ｋＨｚに下げるとともに、アナログスイッチ２８をオンした場合を示している。位相が持ち上げられて、位相余裕が３４ｄｅｇから４８．９ｄｅｇに改善していることが分かる。

以上説明したように、本実施形態のスイッチング電源装置１が備える周波数制御回路８は、入力電圧Ｖinの取り得る範囲を電圧しきい値Ｖthにより２つの領域に区分するとともに、ピーク電流Ｉpkの取り得る範囲を電流しきい値Ｉthにより２つの領域に区分する。そして、電圧しきい値Ｖthで区分された高電圧側の領域であって且つ電流しきい値Ｉthで区分された低ピーク電流側（換言すれば低負荷側）の領域に対し、クロック周波数を下げるように制御する。

これにより、真に出力電圧Ｖｏが持ち上がる特定の高電圧側且つ低ピーク電流側の領域に対してだけ、クロック周波数を低下させることができる。その結果、従来構成に比べ、出力電圧Ｖｏを上昇させることなく、クロック周波数を高く維持したままで運転できる領域を増やすことができ、制御系を安定に動作させることができる。また、本制御は、出力電圧の持ち上がり検出に基づかないので、電源立ち上げ時などのオーバーシュートの発生時に、不必要にクロック周波数を下げることもない。

電圧しきい値Ｖthは、クロック周波数をｆ１とし、最小ピーク電流Ｉpk(min)が流れている状態で、駆動信号のオンパルス幅Ｔonが最小オンパルス時間Ｔon(min)に等しくなるときの入力電圧Ｖinに等しく設定されている。また、電流しきい値Ｉthは、クロック周波数をｆ１とし、最大電圧Ｖin(max)が入力されている状態で、駆動信号のオンパルス幅Ｔonが最小オンパルス時間Ｔon(min)に等しくなるときのピーク電流Ｉpkに等しく設定されている。これにより、０からＶin(max)までの電圧範囲内、Ｉpk(min)からＩpk(max)までのピーク電流範囲内であれば、入力電圧Ｖinの高低およびピーク電流Ｉpk（負荷２）の大小にかかわらず、出力電圧Ｖｏの持ち上がりを防止することができる。

さらに、周波数制御回路８は、クロック周波数を下げるとき、誤差増幅回路６の位相補償回路の時定数も下げるので、制御系の位相余裕が確保され、発振現象などの安定性の低下を防止することができる。

（第２の実施形態）
第２の実施形態について図５および図６を参照しながら説明する。図５に示すスイッチング電源装置４１は、クロック周波数を切り替えるために２つの電圧しきい値Ｖth1、Ｖth2と１つの電流しきい値Ｉthを用いている。電圧しきい値が増えたので、図１に示したスイッチング電源装置１とは、誤差増幅回路４２と周波数制御回路４３の構成が異なる。

誤差増幅回路４２は、位相補償回路の時定数を３段階に変更することができる。そのため、誤差増幅回路６に対しさらに抵抗４４とアナログスイッチ４５を備えている。アナログスイッチ２８、４５は、それぞれ後述する切替信号Ｓc1、Ｓc2がＨレベルのときにオンする。

周波数制御回路４３は、入力電圧Ｖinと誤差信号とに基づいて切替信号Ｓc1、Ｓc2を生成する。コンパレータ３２は、抵抗３３と抵抗４７、４８とで分圧した電圧Ｖinと基準電圧Ｖｒとを比較して第１切替信号Ｓv1を出力する第１比較器である。このときの電圧しきい値Ｖth1は、抵抗３３、４７、４８の抵抗値をＲ33、Ｒ47、Ｒ48とすれば、（Ｒ33＋Ｒ47＋Ｒ48）／（Ｒ47＋Ｒ48）×Ｖｒとなる。コンパレータ４６は、抵抗３３、４７と抵抗４８とで分圧した電圧Ｖinと基準電圧Ｖｒとを比較して第１切替信号Ｓv2を出力する第１比較器である。このときの電圧しきい値Ｖth2は、（Ｒ33＋Ｒ47＋Ｒ48）／Ｒ48×Ｖｒとなる。

ＡＮＤゲート３８は、第１切替信号Ｓv1と第２切替信号ＳｉのＡＮＤ信号である切替信号Ｓc1を出力する切替制御回路である。ＡＮＤゲート４９は、第１切替信号Ｓv2と第２切替信号ＳｉのＡＮＤ信号である切替信号Ｓc2を出力する切替制御回路である。

クロック生成回路２９は、図６に示すように、切替信号Ｓc1、Ｓc2がともにＬレベルのとき、すなわち入力電圧Ｖinが電圧しきい値Ｖth1以下であるか或いはピーク電流Ｉpkが電流しきい値Ｉth以上のときに、周波数ｆ１（例えば２ＭＨｚ）のクロック信号を出力する。切替信号Ｓc1がＨレベル、切替信号Ｓc2がＬレベルのとき、すなわち入力電圧Ｖinが電圧しきい値Ｖth1よりも高く、電圧しきい値Ｖth2以下であって、ピーク電流Ｉpkが電流しきい値Ｉthよりも低いときに、周波数ｆ２（例えば１ＭＨｚ）のクロック信号を出力する。切替信号Ｓc1、Ｓc2がともにＨレベルのとき、すなわち入力電圧Ｖinが電圧しきい値Ｖth2よりも高く、ピーク電流Ｉpkが電流しきい値Ｉthよりも低いときに、周波数ｆ３（例えば４００ｋＨｚ）のクロック信号を出力する。

電圧しきい値Ｖth1は、クロック周波数をｆ１とし、ピーク電流領域（Ｉpk(min)からＩpk(max)）内の最小ピーク電流Ｉpk(min)が流れている状態で、出力電圧Ｖｏを目標電圧に等しく制御するために必要な駆動信号のオンパルス幅Ｔonが最小オンパルス時間Ｔon(min)に等しくなるときの入力電圧Ｖinに等しく設定されている。電圧しきい値Ｖth2は、クロック周波数をｆ２とし、最小ピーク電流Ｉpk(min)が流れている状態で、出力電圧Ｖｏを目標電圧に等しく制御するために必要な駆動信号のオンパルス幅Ｔonが最小オンパルス時間Ｔon(min)に等しくなるときの入力電圧Ｖinに等しく設定されている。電流しきい値Ｉthは、第１の実施形態で説明した通りに設定されている。

本実施形態によれば、周波数制御回路４３は、入力電圧Ｖinの取り得る範囲を電圧しきい値Ｖth1、Ｖth2により３つの領域に区分するとともに、ピーク電流Ｉpkの取り得る範囲を電流しきい値Ｉthにより２つの領域に区分する。そして、電流しきい値Ｉthで区分された低ピーク電流側の領域について、電圧しきい値Ｖth1、Ｖth2で区分された領域に対し段階的にクロック周波数を下げるように制御する。

これにより、入力電圧ＶinがＶth1からＶth2の領域では、クロック周波数の低下量を１ＭＨｚ（＝２ＭＨｚ−１ＭＨｚ）に低減することができるので、第１の実施形態に比べ、当該領域での制御系の安定性を高めることができる。また、周波数制御回路４３は、クロック周波数の低下量に応じて誤差増幅回路４２の位相補償回路の時定数を段階的に下げるので、応答性をなるべく高く維持しながら安定性の低下を防止することができる。その他、第１の実施形態と同様の作用および効果が得られる。

（第３の実施形態）
第３の実施形態について図７および図８を参照しながら説明する。図７に示すスイッチング電源装置５１は、図１に示したスイッチング電源装置１に対し、周波数制御回路５２の構成が異なる。

周波数制御回路５２は、入力電圧Ｖinから３つの分圧電圧を生成する抵抗５６〜５９と、当該各分圧電圧と基準電圧Ｖｒとを比較するコンパレータ５３〜５５を備えている。コンパレータ５３〜５５は、分圧電圧が基準電圧Ｖｒよりも高いときにＨレベルの選択信号Ｓ１、Ｓ２、Ｓ３を出力する第１比較器である。

このときの電圧しきい値Ｖth1、Ｖth2、Ｖth3は、抵抗５６〜５９の抵抗値をＲ56〜Ｒ59とすれば以下のようになる。
Ｖth1＝（Ｒ56＋Ｒ57＋Ｒ58＋Ｒ59）／（Ｒ57＋Ｒ58＋Ｒ59）×Ｖｒ
Ｖth2＝（Ｒ56＋Ｒ57＋Ｒ58＋Ｒ59）／（Ｒ58＋Ｒ59）×Ｖｒ
Ｖth3＝（Ｒ56＋Ｒ57＋Ｒ58＋Ｒ59）／Ｒ59×Ｖｒ

周波数制御回路５２は、基準電圧Ｖｒを分圧して電流しきい値Ｉth0、Ｉth1、Ｉth2、Ｉth3を生成する抵抗６０〜６３と、各分圧ノードとグランドとの間に接続されたアナログスイッチ６４〜６６を備えている。抵抗６０〜６３の抵抗値をＲ60〜Ｒ63とすれば、電流しきい値Ｉth0、Ｉth1、Ｉth2、Ｉth3は以下のようになり、Ｉth0＜Ｉth1＜Ｉth2＜Ｉth3の関係を有する。

Ｉth0＝０
Ｉth1＝Ｒ61／（Ｒ60＋Ｒ61）×Ｖｒ
Ｉth2＝（Ｒ61＋Ｒ62）／（Ｒ60＋Ｒ61＋Ｒ62）×Ｖｒ
Ｉth3＝（Ｒ61＋Ｒ62＋Ｒ63）／（Ｒ60＋Ｒ61＋Ｒ62＋Ｒ63）×Ｖｒ

アナログスイッチ６４〜６６は、複数の電流しきい値Ｉth0〜Ｉth3の中から選択信号Ｓ１〜Ｓ３に応じた電流しきい値Ｉthを選択する選択回路である。コンパレータ３５は、誤差信号と選択した電流しきい値Ｉthとを比較して切替信号Ｓｃを出力する第２比較器である。コンパレータ３５は、切替信号Ｓｃに基づいてクロック周波数を切り替える切替制御回路の機能も兼ねている。

これを図に表すと、図８の二点鎖線で示すように入力電圧Ｖinとピーク電流Ｉpkとからなる範囲が１６の領域に区分される。入力電圧Ｖinが電圧しきい値Ｖth1以下の場合には、アナログスイッチ６４〜６６が全てオンするので、ゼロである電流しきい値Ｉth0が選択される。これにより、切替信号Ｓｃは誤差信号（ピーク電流Ｉpk）にかかわらず常にＬレベルとなり、クロック周波数はｆ１（２ＭＨｚ）に設定される。

入力電圧Ｖinが電圧しきい値Ｖth1より高く、電圧しきい値Ｖth2以下の場合には、アナログスイッチ６５、６６がオンするので、電流しきい値Ｉth1が選択される。これにより、ピーク電流Ｉpkが電流しきい値Ｉth1よりも低い領域に対して、クロック周波数がｆ１（２ＭＨｚ）からｆ２（４００ｋＨｚ）に下げられる。

入力電圧Ｖinが電圧しきい値Ｖth2より高く、電圧しきい値Ｖth3以下の場合には、アナログスイッチ６６がオンするので、電流しきい値Ｉth2が選択される。これにより、ピーク電流Ｉpkが電流しきい値Ｉth2よりも低い領域に対して、クロック周波数がｆ１（２ＭＨｚ）からｆ２（４００ｋＨｚ）に下げられる。

入力電圧Ｖinが電圧しきい値Ｖth3より高い場合には、アナログスイッチ６４〜６６が全てオフするので、電流しきい値Ｉth4が選択される。これにより、ピーク電流Ｉpkが電流しきい値Ｉth4よりも低い領域に対して、クロック周波数がｆ１（２ＭＨｚ）からｆ２（４００ｋＨｚ）に下げられる。

上記電圧しきい値Ｖth1は、クロック周波数をｆ１とし、ピーク電流領域（Ｉpk(min)からＩpk(max)）内の最小ピーク電流Ｉpk(min)が流れている状態で、出力電圧Ｖｏを目標電圧に等しく制御するために必要な駆動信号のオンパルス幅Ｔonが最小オンパルス時間Ｔon(min)に等しくなるときの入力電圧Ｖinに等しく設定されている。電圧しきい値Ｖth2、Ｖth3は、Ｖth1からＶin(max)の間で適宜設定されている。

電流しきい値Ｉth1、Ｉth2、Ｉth3は、それぞれクロック周波数をｆ１とし、主回路３に各電圧領域（Ｖth1〜Ｖth2、Ｖth2〜Ｖth3、Ｖth3〜Ｖin(max)）内の最大電圧Ｖth2、Ｖth3、Ｖin(max)が入力されている状態で、出力電圧Ｖｏを目標電圧に等しく制御するために必要な駆動信号のオンパルス幅Ｔonが最小オンパルス時間Ｔon(min)に等しくなるときのピーク電流Ｉpkに等しく設定されている。

本実施形態によれば、周波数制御回路５２は、電圧Ｖth1、Ｖth2、Ｖth3、Ｖin(max)で区分される電圧領域ごとに、電流しきい値Ｉth1、Ｉth2、Ｉth3で区分された低ピーク電流側の領域に対し、クロック周波数を下げるように制御する。これにより、真に出力電圧Ｖｏが持ち上がる高電圧側且つ低ピーク電流側の領域を一層細かく特定して、クロック周波数を低下させることができる。その結果、出力電圧Ｖｏを上昇させることなく、クロック周波数を高く維持したままで運転できる領域を一層増やすことができ、制御系をより安定に動作させることができる。その他、第１の実施形態と同様の作用および効果が得られる。

（第４の実施形態）
第４の実施形態について図９を参照しながら説明する。図９に示すスイッチング電源装置７１の周波数制御回路７２は、インダクタ１５に流れるピーク電流Ｉpkを検出するピーク電流検出回路７３を備えている。ピーク電流検出回路７３は、コンデンサ７４とアナログスイッチ７５とから構成されており、駆動信号がＨレベルにある時に電流検出信号を積分処理してピーク電流Ｉpkを検出する。コンパレータ３５は、検出したピーク電流Ｉpkと電流しきい値Ｉthとを比較して第２切替信号Ｓｉを出力する。その他の構成は第１の実施形態と同様である。

ピーク電流検出方式における誤差信号は、インダクタ１５に流れるピーク電流Ｉpkを指令する信号であり、両信号は実質的に等価である。従って、誤差信号に替えて検出したピーク電流Ｉpkを用いて第２切替信号Ｓｉを生成しても、第１の実施形態と同様の作用および効果が得られる。また、本実施形態によれば、電流検出回路４を用いてピーク電流Ｉpkを検出するので、電流検出回路４を電流モード制御とクロック信号の周波数制御とに兼用できる。

（第５の実施形態）
第５の実施形態について図１０を参照しながら説明する。図１０に示すスイッチング電源装置８１の周波数制御回路８２は、インダクタ１５に流れるピーク電流Ｉpkを検出するピーク電流検出回路８３を備えている。ピーク電流検出回路８３は、ノードＮａとインダクタ１５との間に設けられた抵抗８４（抵抗性素子）と、抵抗８４の端子間電圧をピーク電流Ｉpkに変換する電流変換回路８５とから構成されている。コンパレータ３５は、検出したピーク電流Ｉpkと電流しきい値Ｉthとを比較して第２切替信号Ｓｉを出力する。その他の構成は第１の実施形態と同様である。本実施形態によっても、第１の実施形態と同様の作用および効果が得られる。

（その他の実施形態）
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。

第２、第３の実施形態に対しても、第４、第５の実施形態で説明した構成、すなわちピーク電流検出回路７３、８３を採用し、コンパレータ３５がピーク電流Ｉpkと電流しきい値Ｉthとを比較する構成を採用してもよい。

クロック周波数を下げても制御系が安定していれば、誤差増幅回路６、４２における位相補償回路の時定数の変更回路は不要である。
上述した電流検出回路４に替えて、スイッチング素子１２のドレイン・ソース間電圧に基づいてインダクタ１５に流れる電流を検出する回路を採用してもよい。また、スイッチング素子１２と並列にセンス用の素子を配置し、その素子の両端電圧または電流に基づいてインダクタ１５に流れる電流を検出する回路を採用してもよい。

第２の実施形態で示したように、電圧しきい値Ｖthおよび／または電流しきい値Ｉthを複数備えてもよい。この場合、ＡＮＤゲート３８、４９に替えて、複数の第１切替信号Ｓｖおよび／または第２切替信号Ｓｉを入力として切替信号Ｓｃを論理合成する種々の切替制御回路を採用することができる。

図面中、１、４１、５１、７１、８１はスイッチング電源装置、３は主回路、４は電流検出回路、５は電圧検出回路、６、４２は誤差増幅回路、７は駆動信号生成回路、８、４３、５２、７２、８２は周波数制御回路、１２はスイッチング素子、１５はインダクタ、２５はコンデンサ、２６、２７、４４は抵抗、３２、４６、５３、５４、５５はコンパレータ（第１比較器）、３５はコンパレータ（第２比較器）、３８、４９はＡＮＤゲート（切替制御回路）、６４、６５、６６はアナログスイッチ（選択回路）、７３、８３はピーク電流検出回路である。

Claims (9)

1. スイッチング素子（１２）とインダクタ（１５）とを有し、駆動信号がオンレベルになると前記スイッチング素子がオンして前記インダクタに流れる電流を増加させ、前記駆動信号がオフレベルになると前記スイッチング素子がオフして前記インダクタに流れる電流を出力側に還流させる主回路（３）と、
   前記インダクタに流れる電流に対応した電流検出信号を出力する電流検出回路（４）と、
   前記主回路の出力電圧に対応した検出電圧を出力する電圧検出回路（５）と、
   前記主回路の目標出力電圧に対応した基準電圧を非反転入力とし、前記検出電圧を反転入力として、誤差信号を出力する誤差増幅回路（６，４２）と、
   クロック信号に同期して前記駆動信号をオンレベルにし、前記電流検出信号が増加して前記誤差信号に達したことにより前記駆動信号をオフレベルにするピーク電流検出方式で電流モード制御を実行する駆動信号生成回路（７）と、
   前記主回路に入力される電圧の取り得る範囲を複数の領域に区分する１または複数の電圧しきい値と、前記インダクタに流れるピーク電流の取り得る範囲を複数の領域に区分する１または複数の電流しきい値とを備え、前記電圧しきい値で区分された特定の高電圧側の領域であって且つ前記電流しきい値で区分された特定の低ピーク電流側の領域に対し、前記クロック信号の周波数を低下させるように制御する周波数制御回路（８，４３，５２，７２，８２）とを備えていることを特徴とするスイッチング電源装置。
2. 前記電流モード制御系において、ターンオンした前記スイッチング素子をターンオフさせるのに要する最小時間を最小オンパルス時間とすると、
   前記電圧しきい値は、当該電圧しきい値が設定されるピーク電流領域内の最小電流が前記インダクタに流れている状態で、周波数を低下させる前の前記クロック信号の周波数を用いて前記主回路の出力電圧を前記目標出力電圧に等しく制御するために必要な前記駆動信号のオンレベルのパルス幅が前記最小オンパルス時間に等しくなるときの前記主回路の入力電圧に等しく設定されていることを特徴とする請求項１記載のスイッチング電源装置。
3. 前記電流モード制御系において、ターンオンした前記スイッチング素子をターンオフさせるのに要する最小時間を最小オンパルス時間とすると、
   前記電流しきい値は、当該電流しきい値が設定される電圧領域内の最大電圧が前記主回路に入力されている状態で、周波数を低下させる前の前記クロック信号の周波数を用いて前記主回路の出力電圧を前記目標出力電圧に等しく制御するために必要な前記駆動信号のオンレベルのパルス幅が前記最小オンパルス時間に等しくなるときの前記インダクタに流れるピーク電流に等しく設定されていることを特徴とする請求項１または２記載のスイッチング電源装置。
4. 前記誤差増幅回路は、入出力間に抵抗（２６，２７，４４）とコンデンサ（２５）との直列回路を備え、
   前記周波数制御回路は、前記クロック信号の周波数を低下させたとき、前記直列回路の時定数を低減することを特徴とする請求項１から３の何れか一項に記載のスイッチング電源装置。
5. 前記周波数制御回路（８，４３，７２，８２）は、
   前記主回路の入力電圧と前記電圧しきい値とを比較して第１切替信号を出力する第１比較器（３２，４６）と、
   前記誤差信号と前記電流しきい値とを比較して第２切替信号を出力する第２比較器（３５）と、
   前記第１切替信号および前記第２切替信号に基づいて前記クロック信号の周波数を切り替える切替制御回路（３８，４９）とを備えていることを特徴とする請求項１から４の何れか一項に記載のスイッチング電源装置。
6. 前記周波数制御回路（５２）は、
   前記主回路の入力電圧と前記電圧しきい値とを比較して選択信号を出力する第１比較器（５３，５４，５５）と、
   前記複数の電流しきい値の中から前記選択信号に応じた電流しきい値を選択する選択回路（６４，６５，６６）と、
   前記誤差信号と前記選択した電流しきい値とを比較して切替信号を出力する第２比較器（３５）と、
   前記切替信号に基づいて前記クロック信号の周波数を切り替える切替制御回路（３５）とを備えていることを特徴とする請求項１から４の何れか一項に記載のスイッチング電源装置。
7. 前記周波数制御回路（７２，８２）は、前記インダクタに流れるピーク電流を検出するピーク電流検出回路（７３，８３）を備え、
   前記第２比較器は、前記誤差信号に替えて前記ピーク電流検出回路で検出したピーク電流と前記電流しきい値とを比較して前記切替信号を出力することを特徴とする請求項５または６記載のスイッチング電源装置。
8. 前記ピーク電流検出回路（７３）は、前記駆動信号がオンレベルにある時の前記電流検出信号を積分処理して前記インダクタに流れるピーク電流を検出することを特徴とする請求項７記載のスイッチング電源装置。
9. 前記ピーク電流検出回路（８３）は、前記インダクタと直列に設けられた抵抗性素子（８４）の端子間電圧に基づいて前記インダクタに流れるピーク電流を検出することを特徴とする請求項７記載のスイッチング電源装置。

Images