JP7064118B2 - ステッパーモータ誤差低減 - Google Patents

Description

コントローラ（プロセッサを含む）は、モータやロボットなどの物理デバイスの動きを制御するためにますます用いられている。コントローラは、ステッパーモータを制御することなどによって、そのような物理デバイスの動きを制御する。ステッパーモータの種々の応用例が、ステッパーモータの一層高い正確性及び制御をますます必要としている。ステッパーモータは、ステッパーモータに印加される電流の量をレギュレートして制御される。しかし、電流レギュレーションの不正確性の多くの要因が存在し、ステッパーモータを制御するために用いられる制御回路要素の製造時にこれらの要因の全てが補償され得るわけではない。

説明される例において、ステッパーモータ誤差低減制御システムが、第１及び第２の電力スイッチを含み、それぞれ、第１及び第２の電力スイッチは、コイル電流をパルス幅変調（ＰＷＭ）するための各サイクルの間、ステッパーモータコイルを励磁及び無励磁化する。ゼロ交差マイクロステップを含む或るサイクルの間、キャリブレータが、第２のスイッチがコイルの無励磁化を止めるとき、第２の電力スイッチにおいて生じるボディダイオード効果のタイプを検出する。選択されたオフセットが、第２の電力スイッチのボディダイオード効果の検出のタイプに応答して調節される。選択されたオフセットを調節することによって、キャリブレータは、オフセット基準電圧を、コイル電流に応答してつくられるモータ電圧と比較するためのトリガ時間を制御する。連続するサイクルにわたり、（オフセット基準電圧の電圧を調節する）選択されたオフセットを漸次調節することによって、キャリブレータは、ＰＷＭ制御ループにおける構成要素の遅延を補償し、プロセス、電圧、及び温度変動に起因する誤差などの誤差を低減する。

例示の実施形態に従った、例示のコンピューティングデバイス１００を示す。

例示の実施形態に従った、ステッパーモータ誤差低減におけるピーク電流レギュレーションのための回路の概略図である。

例示の実施形態に従った、ステッパーモータ誤差低減のためのステッパーモータ制御電流の波形図である。

従来のステッパーモータコントローラにおけるピーク電流毎のピーク電流誤差割合を例示する波形図４００である。

例示の実施形態に従った、ステッパーモータ誤差低減のための比較的高いステッパーモータ制御電流の単一期間の波形図５００である。

例示の実施形態に従った、ステッパーモータ誤差低減のための比較的低いステッパーモータ制御電流の単一期間の波形図６００である。

例示の実施形態に従った、ステッパーモータ誤差低減のためのモータ制御電流のスルーレートに関する、ステッパーモータインダクタンス及び出力電圧変数の効果を例示する波形図７００である。

例示の実施形態に従った、ステッパーモータ誤差低減のためのループ遅延タイミング情報抽出を例示する波形図８００である。

例示の実施形態に従った、オーバーシュート状態のループ遅延タイミング情報を例示する波形図９００である。

例示の実施形態に従った、アンダーシュート状態のループ遅延タイミング情報を例示する波形図１０００である。

例示の実施形態に従った、ステッパーモータ誤差低減のためのループ遅延タイミング情報抽出を例示する波形図１１００である。

例示の実施形態に従った、ステッパーモータ誤差低減のためのゼロ交差較正ルーチンの間の誤差の低減を例示する波形図１２００である。

例示の実施形態に従った、較正のないステッパーモータのシミュレーションと、ステッパーモータ誤差低減を用いるステッパーモータのシミュレーションとの間の電流誤差の程度の比較を例示する波形図１３００である。

コイルインダクタンスに関する種々のレベルでの、較正のないステッパーモータのシミュレーションにおける電圧誤差の相対的程度を例示する波形図１４００である。

異なるコイルインダクタンスについて、例示の実施形態に従った、ステッパーモータ誤差低減を用いるステッパーモータのシミュレーションの電流誤差の程度の比較を例示する波形図１５００である。

本記載において、或るシステムが、さらに別のシステムのサブシステムであり得る。また、「に結合される」及び「と結合する」という用語（及び同様の用語）は、間接的或いは直接的な電気接続を説明する。そのため、第１のデバイスが第２のデバイスに結合する場合、そうした接続は、直接的な電気接続を介して、又は、その他のデバイス及び接続を介する間接的な電気接続を介して成され得る。「部分」という用語は、全体部分、又は全体部分より少ない一部分を意味し得る。

図１は、例示の実施形態に従った例示のコンピューティングデバイス１００を示す。例えば、コンピューティングデバイス１００は、例えば、コンピュータ、電子機器制御「ボックス」又はモジュール、（固定又は携帯型を含む）ロボット装置、自動車、或いは、コンピュータが物理デバイスを制御する任意の他のタイプのシステムなどの、電子システム１２９であり、或いは、電子システム１２９に組み込まれる。

幾つかの実施形態において、コンピューティングデバイス１００は、メガセル又はシステムオンチップ（ＳｏＣ）を含み、メガセル又はＳｏＣは、ＣＰＵ１１２（中央処理装置）、ストレージ１１４（例えば、ランダムアクセスメモリ（ＲＡＭ））、及び電力供給１１０などの制御論理構成要素を含む。例えば、ＣＰＵ１１２は、ＣＩＳＣ（複雑命令セットコンピュータ）タイプＣＰＵ、ＲＩＳＣ（縮小命令セットコンピュータ）タイプＣＰＵ、ＭＣＵ（マイクロコントローラユニット）タイプ、又はデジタル信号プロセッサ（ＤＳＰ）であり得る。ＣＰＵ１１２は、ディスクリート論理構成要素によって提供される機能性を含み、及び／又は、特定用途向け命令（例えば、ソフトウェア又はファームウェア）を実行するように配置され、この特定用途向け命令は、ＣＰＵ１１２によって実行されるとき、ＣＰＵ１１２を特殊用途マシンに変える。ハードウェアとソフトウェアとの「区分」の概念的ラインは、コスト、電力消費、信頼性、製品化までの時間などを含む種々のトレードオフに依って（例えば、選択的に）変化する設計上の選択である。従って、コンピューティングシステム１００の一つ又は複数のＣＰＵ１１２を制御するために用いられる任意のソフトウェアの機能性は、（例えば、設計及び製造のために充分な時間及びリソースが与えられる場合）専らハードウェアとして具現化され得る。

ＣＰＵ１１２は、ストレージ１１４から頻繁にアクセスされる（例えば、ストレージ１１４に書き込まれ及び／又はストレージ１１４から読み出される）情報を格納するメモリ及び論理を含む。コンピューティングデバイス１００は、ＵＩ（ユーザインターフェース）１１６を用いるユーザによって制御されることがあり、ＵＩ １１６は、ソフトウェアアプリケーション１３０の実行の間、ユーザへ出力を提供し、ユーザから入力を受け取る。出力はディスプレイ１１８を用いて提供され、ディスプレイ１１８は、アナンシエータ（例えば、表示灯、スピーカ、振動器など）及びコントローラを含む。入力は、（例えば、音声又は画像認識を用いる）オーディオ及び／又はビデオ入力、並びに、電気的及び／又は機械的デバイス（例えば、キーパッド、スイッチ、近接検出器、ジャイロスコープ、加速度計、リゾルバなど）を用いて受け取られる。

ＣＰＵ１１２はＩ／Ｏ（入力－出力）ポート１２８に結合され、Ｉ／Ｏポート１２８は、ネットワーク接続されたデバイス１３１から入力を受け取るように（及び／又はデバイス１３１に出力を提供するように）構成されるインターフェースを提供する。ネットワーク接続されたデバイス１３１は、コンピューティングデバイス１００との、ポイントツーポイント及び／又はネットワーク接続された通信が可能な（コンピューティングデバイス１００と電子的にペアを組む「Ｂｌｕｅｔｏｏｔｈ」ユニットを含む）任意のデバイスを含み得る。コンピューティングデバイス１００は、有形の非一時的媒体（フラッシュメモリなど）及び／又は有線もしくはワイヤレス媒体を含む、周辺装置及び／又はコンピューティングデバイスに任意選択で結合される。これら及びその他の入力及び出力デバイスは、ワイヤレス又は有線接続を用いる外部デバイスによってコンピューティングデバイス１００に選択的に結合される。ストレージ１１４は、例えば、ネットワーク接続されたデバイス１３１などによってアクセス可能である。ＣＰＵ１１２、ストレージ１１４、及び電力供給１１０は、外部電力供給（図示せず）に結合され得、又は、局所的電力源（例えば、バッテリ、太陽電池、オルタネータ、誘導磁界、燃料電池、コンデンサなど）に結合され得る。

ストレージ１１４（これは、例えば、プロセッサに搭載のキャッシュ、プロセッサに非搭載のキャッシュ、ＲＡＭ、フラッシュメモリ、データレジスタ、フリップフロップ、ディスクストレージなどのメモリであり得る）は、一つ又は複数のソフトウェアアプリケーション１３０（例えば、埋め込みアプリケーション）を格納し、ソフトウェアアプリケーション１３０は、ＣＰＵ１１２によって実行されるとき、コンピューティングデバイス１００を、ステッパーモータ誤差補正などの、一つ又は複数のターゲットとされる機能を行うのに適した特殊用途マシンに変える。

コンピューティングシステム１００は、ステッパーモータ（後述されるモータ２０４など）を制御するように配されるマイクロステッピングコントローラ（マイクロステッパー）１３８を含む。ステッパーモータの種々のアプリケーションが、ステッパーモータの一層高い正確性及び制御をますます必要とすることに応じて、マイクロステッパー１３８は、一層微細で一層正確なモータの動きを必要とするステッパーモータを制御するように配される。一層微細で一層正確なモータの動きを制御することは、一層高レベルのマイクロステッピングを要し、この場合、マイクロステップ（例えば、マイクロステップ間の偏位）が小さくなればなるほど、ステッパー位置決めの分解能が一層高くなる。本願において説明されるように、ゼロ交差キャリブレータ１４０は、例えば、マイクロステッパー１３８が、電流レギュレーション及び実空間におけるモータの位置決めの一層高い正確性を有する一層小さなマイクロステップを実現するためなど、選択された時間にマイクロステッパー１３８の一部を較正するように配される。

ステッパーモータ駆動回路は、ステッパーモータを駆動及び／又は制御するために用いられる電流のピーク電流レギュレーショを行うことがある。しかし、ピーク電流レギュレーションを行うための駆動回路は、通常、回路デバイス変動を有して製造され、この場合、こうした変動は通常、ステッパーモータを制御する際の正確性の低下（例えば、誤差）となる。ピーク電流を行う際の誤差の、工場が「削減し得る」要因には、基準電圧及びこの基準電圧を比較するために用いられるコンパレータにおけるオフセット誤差、駆動ＦＥＴ（電界効果トランジスタ）と感知ＦＥＴとの間のＦＥＴ変動（例えば、ミスマッチ）、並びに、基準電圧及び基準電流を生成するための回路における誤差が含まれる。

しかし、ピーク電流レギュレーション誤差は、エンドユーザによって供給される、及び／又は、顧客が選択する構成要素（集合的に、ユーザによって供給される構成要素）の電気的特性における違いからも生じる。ユーザによって供給される構成要素は、モータインダクタンスにおける変動、及び、モータ電圧出力の電圧の変動（これは、モータ駆動回路を製造する工場に既知でない場合がある）を有することがあり、従って、通常、工場によって削減されない。モータインダクタンス及び電圧出力の変動は、（例えば、式（２）を参照して後述される）駆動電流の正確性に影響を及ぼす。

ピーク電流レギュレーション回路は、通常、フィードバックループとして配される。従って、エンドユーザシステムにおける（例えば、モータインダクタンス及びモータ電圧供給における）モータ関連の変動に起因する誤差は、実質的にレギュレーション誤差の一因となる。というのも、モータによって消費されるピーク電流が、フィードバックループにおいてモータ自体を制御するために用いられるからである。フィードバックループにおける遅延は、制御誤差が補正（及び／又はレギュレート）され得る速度を落とす。制御ループ遅延には、電流感知電圧増幅器及びコンパレータオフセット遅延、（例えば、電圧過渡事象がおさまるのを可能にするための時間を確保することを助けるための）デグリッチ（deglitch）期間、デジタル制御論理レイテンシ、並びにＦＥＴ電力ドライバのスイッチング期間が含まれる。

図２は、例示の実施形態に従った、ステッパーモータ誤差低減におけるピーク電流レギュレーションのための回路の概略図である。ゼロ交差較正されるマイクロステッパー２００は、上記したマイクロステッパー１３８などのマイクロステッパーである。ゼロ交差較正されるマイクロステッパー２００は、（例えば、その通常示される概略形状に従ってそのように呼ばれる）「Ｈブリッジ」２１０、第１の方向（例えば、順方向）マイクロステッパー制御回路２２０、及び第２の方向（例えば、逆方向）マイクロステッパー制御回路２６０を含む。Ｈブリッジ２１０は、スイッチコントローラ２０６の制御下で選択的に駆動される（スイッチコントローラ２０６は、マイクロステッパー制御回路２２０及び２６０に応答して制御される。）

動作において、ゼロ交差較正されるマイクロステッパー２００は、「Ｈブリッジ」２１０を介して（例えば、ステッパー）コイル２０２を制御可能に駆動するように配される。マイクロステッパー制御回路２２０は、ＮＭＯＳ（Ｎ型金属酸化物半導体）ＦＥＴ（電界効果トランジスタ）２１４及び２１８の第１のペアを交互に駆動することによって、コイル２０２（及び、モータ２０４）を第１の方向に制御可能に駆動するように配される。上側ＦＥＴ２１４のソースは、下側ＦＥＴ２１８のドレインに及び（例えば、モータ）コイル２０２の第１の端子に結合され、この場合、コイル２０２の第２の端子は、対向する（例えば、Ｈブリッジ２１０の反対側の）下側ＦＥＴ２１６を介して接地に切り替え可能に結合される。モータ２０４が第１の方向に駆動されるべきとき、対向する下側ＦＥＴ２１６は、コイル２０２の第２の端子を接地に結合するように（例えば、対向する下側ＦＥＴ２１６を切り替え可能に閉じるように）駆動される。コイル２０２は、第１の選択された時間の間、上側ＦＥＴ２１４を閉じることによって選択的に励磁される（この場合、選択される時間は、コイル２０２のインダクタンス、コイル２０２につくられる電圧、及びモータ２０４の回転の特定度に従って選択される）。第１の選択された時間の終わりに、上側ＦＥＴ２１４は、（例えば、上側ＦＥＴ２１４のゲート電圧を低下させることによって）開かれ、下側ＦＥＴ２１８は選択的に閉じられる（例えば、これにより、モータ２０４がもはや誘導的に駆動されないように、コイル２０２が無励磁化される）。下側ＦＥＴ２１８は、マイクロステッパー制御回路２２０によって生成される第１のＰＷＭ（パルス幅変調）信号に応答して選択的に閉じられる。

従って、第１の電力スイッチ２１４は、第１の制御信号をアサートすることに応答してステッパーモータコイル２０２を励磁するためにコイル電流を選択的に結合するためのものであり、第２の電力スイッチ２１８は、第２の制御信号をアサートすることに応答してステッパーモータコイル２０２を無励磁化するためにコイル電流を選択的に結合するためのものであり、第２の制御信号は、オフセット基準電圧とモータ電圧との比較に応答して、アサート或いはディアサートされる。

同様に、マイクロステッパー制御回路２６０は、ＦＥＴ２１２及び２１６の第２のペアを交互に駆動することによって、コイル２０２を（第１の方向とは反対の）第２の方向に制御可能に駆動するように配される。上側ＦＥＴ２１２のソースは、下側ＦＥＴ２１６のドレインに及び（例えば、モータ）コイル２０２の第２の端子に結合され、この場合、コイル２０２の第１の端子は、対向する（例えば、Ｈブリッジ２１０の反対側の）下側ＦＥＴ２１８を介して接地に切り替え可能に結合される。モータ２０４が第２の方向に駆動されるべきとき、対向する下側ＦＥＴ２１６は、コイル２０２の第１の端子を接地に結合するために閉じられる。コイル２０２は、選択された時間の間、上側ＦＥＴ２１２を閉じることによって選択的に励磁される。選択された時間の終わりに、上側ＦＥＴ２１２は開き、下側ＦＥＴ２１６は選択的に閉じられる（例えば、これにより、モータ２０４がもはや誘導的に駆動されないように、コイル２０２は無励磁化される）。下側ＦＥＴ２１６は、マイクロステッパー制御回路２６０によって生成される第２のＰＷＭ信号に応答して選択的に閉じられる。

スイッチコントローラ２０６は、電流がコイル２０２を選択された方向に流れるように、Ｈブリッジのバッファを（例えば、論理レベルから駆動レベルに）選択的に駆動するように配される。例えば、マイクロステッパー制御回路２２０は、（例えば、コイル２０２の第２の端子を接地するために）バッファ２７８を駆動することによって、（例えば、コイル２０２を励磁するために）バッファ２４０を駆動することによって、及び、（例えば、ＦＥＴ２１８ゲートを駆動するための）第１のＰＷＭ信号に応答して（例えば、コイルを無励磁化するために）バッファ２３８を選択的に駆動することによって、コイル２０２を第１の方向に駆動する。同様に、マイクロステッパー制御回路２６０は、（例えば、コイル２０２の第２の端子を接地するために）バッファ２３８を駆動することによって、（例えば、コイル２０２を励磁するために）バッファ２８０を駆動することによって、及び（例えば、ＦＥＴ２１６のゲートを駆動するための）第２のＰＷＭ信号に応答して（例えば、コイルを無励磁化するために）バッファ２７８を選択的に駆動することによって、コイル２０２を（例えば、第１の方向とは反対の）第２の方向に駆動する。

マイクロステッパー制御回路２２０は、（例えば、バッファ２３８に印加される）第１のＰＷＭ信号を生成及びアサートすることによって、コイル２０２を第１の方向に制御可能に駆動する。第１のＰＷＭ信号は、フィードバックループのフィードバック制御信号であり、そのため、マイクロステッパー制御回路２２０は、モータ２０４の出力（例えば、エミュレーションＦＥＴ２２４のドレイン‐ソース電圧をつくる電圧に変換される、コイル２０２からの電流）を測定して、モータ２０４を制御するための第１のＰＷＭ信号を生成する。

コンパレータ２３０は、例えば、コイル２０２出力電圧（例えば、感知電圧ＶＳＮＳ）を第１の選択されたエミュレーション電圧と比較することに応答して、第１のＰＷＭ信号を生成するように配される。例えば、感知電圧ＶＳＮＳ信号は、コイル２０２制御電流がＦＥＴ２１８を介して流れることに応答してＦＥＴ２１８のドレインにおいてつくられるドレイン‐ソース電圧である。第１の選択されたエミュレーション電圧は、例えば、プログラム可能に選択された出力電流を生成するために、正弦ＤＡＣ（デジタル‐アナログコンバータ）電流生成器２２２を（例えば、ゼロ交差較正されるマイクロステッパー２００のプログラム可能な構成要素を制御するように配される、ＣＰＵ１１２などのプロセッサに応答して）プログラムすることによって、生成される。プログラム可能に選択された出力電流は、例えば、図８に関して後述されるマイクロステップ位置に関連する。プログラム可能に選択された出力電流に応答してエミュレーションＦＥＴ２２４のドレイン‐ソース電圧（ＶＤＳ）をつくることによって、プログラム可能に選択された出力電流は、第１の選択されたエミュレーション電圧に変換される。

従って、（例えば、第１のＰＷＭ信号に応答して制御される）バッファ２３６が駆動されるとき第１のエミュレーション電圧がＦＥＴ２２４のドレインにおいてつくられるように、第１の選択された基準電流は、基準トランジスタ２２４のドレインに印加される。ＦＥＴ２２４（これは、エミュレーション回路２２６を形成する）は、構造的及び化学的に、ＦＥＴ２１８と同様に形成され、そのため、ＦＥＴ２２４のＰＶＴ変動はＦＥＴ２１８のＰＶＴ変動と類似し（そのため、ＰＶＴに起因する動作上の揺らぎが、コンパレータ２３０のコモンモード減算の演算によって取り除かれる）、ＦＥＴ２１８の機能性は、（例えば、測定を行うためにＦＥＴ２１８自体の動作に影響を及ぼす必要なく）エミュレートされる。

オフセットＤＡＣ２２８は、デジタルキャリブレータ（ＤＩＧ ＣＡＬ）２３４から受け取られる（例えば、オフセットの量を示す）コードに応答して、第１のエミュレーション電圧を選択的にオフセットするように配される。本願において説明されるように、デジタルキャリブレータ２３４は、例えば、一連の選択的に調節されるオフセットエミュレーション電圧に応答して、オーバーシュート及び／又はアンダーシュートが生じたかどうかを判定することによって、第１のエミュレーション電圧のための最適化オフセットを決定する。例えば、コイル２０２の制御電流ゼロ交差を判定するための探索（例えば、線形又はバイナリ）が、連続するコイル２０２サイクルの間、制御ループ遅延を漸次及び選択的に調節することによって（例えば、第１のエミュレーション電圧のオフセットの量をプログラムに基づいて調節することによって）行われ、そのため、コイル２０２制御電流ゼロ交差が生じる、徐々に一層狭くなる時間ウィンドウが決定される。アンダーシュート状態（例えば、アンダーシュート状態に最も近い状態）ではなくオーバーシュート状態となる特定のオフセットの使用によって、モータ２０４の連続するサイクル及び／又はステップ（例えば、マイクロステップ）において生じるアンダーシュート或いはオーバーシュートの時間の長さが最小化される。

デジタルキャリブレータ２３４は、下側ＦＥＴ２１８のボディダイオード効果を調べることによって、特定のサイクルの間（例えば、ゼロ交差ポイントの辺りの狭いウィンドウを探索する間）、オーバーシュート又はアンダーシュートが生じたかどうかを判定するように配される。図９及び図１０を参照して後述されるように、感知電圧ＶＳＮＳ信号は、コイル２０２制御電流オーバーシュートの事象において正のボディダイオード（２１８ａ又は２１６ａ）電圧を達成し、コイル２０２制御電流のアンダーシュートの事象において負のボディダイオード電圧を達成する（例えば、この場合、コイル２０２制御電流はゼロ交差で方向を変える）。

オーバーシュート又はアンダーシュートが生じているかどうかの判定に応答して（例えば、最適化オフセットを見つけるための較正ルーチンの間）、デジタルキャリブレータ２３４は、第１のＰＷＭ信号を生成するための制御ループの制御ループ遅延を補償するための電圧オフセットを示すためのコードを生成する。それに応答して、デジタルキャリブレータ２３４は、回路要素（プロセッサ、及び／又は、ゼロ交差較正されるマイクロステッパー２００のその他のプログラム可能な構成要素など）を制御するように動作する。例えば、そのような制御下で、デジタルキャリブレータ２３４は、アンダーシュート／オーバーシュート判定に応答して、選択されたオフセットを連続的に調節することによって、（後述されるように）コンパレータ２３０の結果のタイミングを効率的に測定するために用いられ得る。アンダーシュート／オーバーシュート判定に応答して、オフセットＤＡＣ２２８は、制御ループ遅延を補償するために第１のＰＷＭ信号のタイミングを調節する、（例えば、選択的に調節される）オフセットエミュレーション電圧を生成する。従って、キャリブレータ２３４は、第２の電力スイッチ２１８をディアサートすることに応答して生じる第２の電力スイッチ２１８のボディダイオード（例えば、２１８ａ）効果を検出するため、及び、第２の電力スイッチ２１８のボディダイオード効果の検出に応答して、選択されたオフセット（例えば、図１２の１２０２）を調節するためのものである。

コンパレータ２３０は、ＰＷＭ生成器２３２を制御するための「ＩＴＲＩＰ」電流制御信号を生成するために、第１のオフセットエミュレーション（例えば、基準）電圧を、コイル電流に応答してつくられたモータ電圧ＶＳＮＳ（例えば、コイル２０２電流出力に応答して生成されたＦＥＴ２１８ＶＤＳ）と比較するように配される。本願において説明されるように、第１のオフセットエミュレーション電圧のオフセットの変化が、ＩＴＲＩＰ信号のアサートのタイミングの対応する変化（例えば、一層早い又は遅い）を決める。デジタルキャリブレータ２３４は、ゼロ交差に応答して生成されるピーク電流の量に関するコイル２０２出力電流の挙動を（例えば、コンパレータ２３０を介して）測定するように配される。測定された挙動に応答して、デジタルキャリブレータ２３４は、ＩＴＲＩＰトリガレベルのタイミングを変更するためのオフセットコードを決定するように配される。例えば、オフセットコードは、通常は制御された（例えば、ステッパー）コイル２０２の不正確性となる、コイル２０２出力電流のアンダーシュート及びオーバーシュートの程度及び発生を最小化することを助けるために、ループ遅延を選択的に制御するように決められる（ループ遅延は、モータ位置決め誤差につながる電流のオーバーシュートとなることがある）。

マイクロステッパー制御回路２２０と同様に、マイクロステッパー制御回路２６０は、コイル２０２を（例えば、第１の方向とは反対の）第２の方向に制御可能に駆動する。従って、マイクロステッパー制御回路２６０は、（例えば、バッファ２７８に印加される）第２のＰＷＭ信号を生成及びアサートするように配される。第２のＰＷＭ信号は、例えば、（コイル２０２出力電流に応答してつくられる）ＦＥＴ２１６のＶＤＳを第２のオフセットエミュレーション電圧と比較することに応答して生成される。第２のオフセットエミュレーション電圧は、例えば、第２の選択された基準電流を出力するための正弦ＤＡＣ基準電流生成器をプログラムすることによって、生成される。（例えば、第２のＰＷＭ信号によって制御される）バッファ２７６が駆動されるとき、第２のエミュレートされる電圧がＦＥＴ２６４のドレインにおいてつくられるように、第２の選択された基準電流は、基準トランジスタ２６４のドレインに印加される。ＦＥＴ２６４は、構造的及び化学的にＦＥＴ２１６と同様に形成され（例えば、そのため、ＦＥＴ２６４のＰＶＴ変動がＦＥＴ２１６のＰＶＴ変動と類似し）、そのため、ＦＥＴ２１６の機能性がエミュレートされる。

第２のオフセットエミュレーション電圧が、第２のエミュレーション電圧及び選択された（例えば、プログラム可能に調節可能な）オフセットに応答して生成されるように、第２のエミュレートされた電圧は、オフセットＤＡＣ２６８の入力に印加される。第２のオフセットエミュレートされた電圧は、例えば、選択されたマイクロステップ及びコイル２０２出力電流の測定される挙動などに応答して、選択的にオフセットされる。

第２のオフセットエミュレートされた電圧は、ＰＷＭ生成器２７２を制御するための「Ｉｔｒｉｐ」電流制御信号を生成するために、（コイル２０２出力電流に応答してつくられる）ＦＥＴ２１６のＶＤＳと比較される。デジタルキャリブレータ２７４は、コイル２０２出力電流の挙動（例えば、ゼロ交差に応答して生成されるピーク電流の量）を（例えば、コンパレータ２７０を介して）測定するように配される。測定された挙動に応答して、デジタルキャリブレータ２７４は、Ｉｔｒｉｐレベルのタイミングを変化させるオフセット（例えば、補償トリガポイント）を決めるように配される。補償トリガポイントの電圧（及びタイミング）を制御することによって、デジタルキャリブレータ２７４は、コイル２０２出力電流のアンダーシュート及びオーバーシュートを避けることを助けるために、（例えば、マイクロステッパー制御回路２６０の）ループ遅延を制御する。

図３は、例示の実施形態に従った、ステッパーモータ誤差低減のためのステッパーモータ制御電流の波形図である。電流波形３００は、（例えば、コイル２０２を流れる）上昇するステッパーモータ制御電流の波形部３１０及び３１２を有して示される。波形部３１２が上昇する（及び、コイル２０２のコイルが第１の極性で励磁される）につれて、ステッパーモータ制御電流のレベルは、ターゲット閾値３２２（例えば、選択されたマイクロステップレベルに関連する電流の選択されたピークレベル）を上回って上昇する。理想的には、（例えば、順方向ステッパーモータ制御電流が低減されるように）、波形部３１２がターゲット閾値３２２に達するとき、ＦＥＴ駆動トランジスタ（例えば、下側ＦＥＴ２１８）が瞬時にオンにされ（例えば、導電状態にトグルされ）得る。

しかし、（例えば、上記した）制御ループの遅延期間３２６は、下側ＦＥＴ（例えば、ＦＥＴ２１８）がアクティベートされる前の制御ループのレイテンシに起因する。例えば、遅延期間３２６の間、ステッパーモータ制御電流は、波形部３１０によって示されるように増加し続ける。遅延期間３２６の後（例えば、比較の結果が、下側ＦＥＴを制御するために用いられる回路要素を介して伝搬される間）、下側ＦＥＴは、（例えば、ピーク電流を表す）ポイント３２４でオンにされる。下側ＦＥＴがオンにされると、ステッパーモータ制御電流は、波形部３１４によって示されるように、コイル２０２のコイルの無励磁化に応答して減少し始める（例えば、下がり始める）。ターゲット閾値３２２を上回るステッパーモータ制御電流のピーク電流オーバーシュートは、誤差３３８として示される大きさを有する、（例えば、オーバーシュートがコイル２０２の位置決めの不正確性をもたらすことに因る）誤差であると考えられる。

波形部３１４が閾値（例えば、図５及び図８を参照して後述されるゼロ基準レベルなど）を下回って減少すると、コンパレータが、その交差を検出し、下側ＦＥＴトランジスタをオフにする。下側ＦＥＴトランジスタがオフにされることに応答して、波形部３１６（例えば、コイル２０２を流れるステッパーモータ制御電流）が上昇し、ステッパーモータ制御電流のレベルがターゲット閾値３２２を上回って上昇する。波形部３１６は、

に従って、傾斜３２８（例えば、瞬時レート、スルーレート、第１の導関数など）を有し、ここで、ｉはステッパーモータ制御電流であり、ｔは時間であり、Ｖはステッパーモータ制御電圧であり、Ｌはステッパーモータのインダクタンスである。従って、傾斜３２８は、顧客によって選択されるモータのインダクタンス及びその結果の電圧に応答して決定される。

また、制御ループの遅延期間３２６は、モータ制御電流のオーバーシュートの一因となる。本願において説明されるように、遅延３２６は、式（１）に従って短縮され得る。例えば、（例えば、電圧）オフセットを（オフセットＤＡＣ２２８を介して）コンパレータ（例えば、コンパレータ２３０）の反転入力における比較電圧に加えることによって、コンパレータは、その他の場合よりも早い時間にトグルさせられる（例えば、降下するセグメント３１８の要因となる）。図９を参照して後述されるように、モータ制御電流によってつくられる電圧は、例えば、波形部３１２、３１０、及び３１６の間、モータ制御電流に反比例し、そのため、一層高いオフセットがループ遅延を補償する（例えば、ループ遅延の低減を生じさせる）。短縮されたループ遅延の結果、誤差３３６によって示されるように（誤差３３８より少ない）一層小さなオーバーシュートとなる。式（１）から、ステッパーモータ制御電流のピーク電流オーバーシュート（Ｉ_ｅｒｒ）は、

に従って決定され得る。従って、ループ遅延を低減させると、電流誤差（例えば、ピーク電流オーバーシュート）も低減される。

図４は、或る従来のステッパーモータコントローラにおけるピーク電流当りのピーク電流誤差割合を例示する波形図４００である。例えば、１アンペア近辺のピーク電流が２パーセント近辺の関連するピーク電流誤差を有する。同様に、４００ミリアンペア近辺のピーク電流が、５パーセント近辺の関連するピーク電流誤差を有する。しかし、１５０ミリアンペア近辺のピーク電流が、１３パーセント以上の関連するピーク電流誤差を有する。従って、モータが、ますます小さくつくられ、ますます小さな駆動及び／又は制御電流を用いる傾向があると、従来の回路におけるその結果のピーク電流誤差は、更にますます高いレートで悪化する。

図５は、例示の実施形態に従った、ステッパーモータ誤差低減のための比較的高いステッパーモータ制御電流の単一期間の波形図５００である。波形図５００は電流５１０を含み、この電流５１０は、例えば、ゼロ基準レベル５０２からピークレベル５１４（電流５１０がピーク電流レベルに達する時点）まで上昇する。

電流５１０は、下側ＦＥＴゲート電圧５４０の上昇に応答してピークレベル５１４から減少する（下側ＦＥＴゲート電圧５４０は、ピークレベルセグメント５１４と実質的に同時にアサートされたものとして図示される）。下側ＦＥＴゲート電圧５４０は、（例えば、ＦＥＴ２１６及びコンパレータ２３０に関して上記したように）コンパレータが、オフセットエミュレートされる電圧を、下側ＦＥＴのドレインにおいてつくられた電圧と比較することなどに応答して、アサートされる。例えば、電流５１０は、ピークレベル５１４から減少し、ゼロ基準レベル５０２を交差し、そのため、領域５１６が、正のレギュレートされた電流の誤差の合計を表す。

電流５１０がゼロ基準レベル５０２を下回って減少する（ポイント５２０において負の電流になる）と、コンパレータは、その交差を検出し、下側ＦＥＴゲート電圧５４０のアサートを無効に（例えば、ディアサート）し、これにより、ポイント５２２において下側ＦＥＴトランジスタがオフにされる。しかし、コンパレータ及びプリドライバ（例えば、ＰＷＭ２３２及びバッファ２３８）における遅延が、下側ＦＥＴゲート電圧５４０のディアサート（例えば、立ち下がりエッジ）を、遅延５２４だけ遅延させる。従って、こうした遅延は、ゼロ交差のタイミングの誤差の一因となる。

下側ＦＥＴトランジスタがオフにされると、電流５１０は、負のピークレベル５２２からゼロ基準５０２レベルへ上昇し始め、そのため、領域５２６が、負のレギュレートされた電流の誤差の合計を表す。（例えば、負の）電流５１０が再びゼロ基準５０２レベルに達すると、電流５１０は振動する（例えば、上側及び下側ＦＥＴの両方がオフにされることに応答してリンギングする）。

図６は、例示の実施形態に従った、ステッパーモータ誤差低減のための比較的低いステッパーモータ制御電流の単一期間の波形図６００である。波形図６００は電流６１０を含み、この電流６１０は、例えば、ゼロ基準レベル６０２からピークレベル６１４（電流６１０がピーク電流レベルに達する時点）まで上昇する。電流５１０とは対照的に、電流６１０は比較的低いピーク電流を有し、その結果、実質的に一層大きな誤差となる。

電流６１０は、下側ＦＥＴゲート電圧の上昇に応答してピークレベル６１４から減少する。電流６１０は、ピークレベル６１４から減少し、ゼロ基準レベル６０２を交差し、そのため、領域６１６が、正のレギュレートされた電流の誤差の合計を表す。例えば、一層低いピーク電流のため、領域６１６は、領域５１６より実質的に小さい。

電流６１０がゼロ基準レベル６０２を下回って減少する（そしてポイント６２０において負の電流になる）と、コンパレータは、その交差を検出し、下側ＦＥＴゲート電圧のアサートを無効に（例えばディアサート）し、これにより、ポイント６２２において下側ＦＥＴトランジスタがオフにされる。下側ＦＥＴトランジスタがオフにされると、電流６１０は、負のピークレベル６２２からゼロ基準６０２レベルへ上昇し始め、そのため、領域６２６が、負のレギュレートされた電流の誤差の合計を表す。（例えば、ポイント６２０を超えてポイント６２２への）電流６１０の負の偏位が、実質的に専らレギュレーションループに起因するので、領域６２６は、（例えば、領域６１６に対して）比例して一層大きい。従って、低電流レベルにおいて、ゼロ交差検出の不正確性は、ゼロ平均電流を、又は、負の平均電流でさえ実現する結果となることがある。（例えば、負の）電流６１０が再びゼロ基準６０２レベルに達するとき、電流６１０は振動する（例えば、リンギングする）。

図７は、例示の実施形態に従った、ステッパーモータ誤差低減のためのモータ制御電流のスルーレートに関するステッパーモータインダクタンス及び出力電圧変数の効果を例示する波形図７００である。波形図７００は、（例えば、モータコイルの）第１のインダクタ電流７２０及び第２のインダクタ電流７３０を含む。第１のインダクタ電流７２０及び第２のインダクタ電流７３０は、第１のインダクタ電流７２０及び第２のインダクタ電流７３０が（例えば、ゼロ交差）基準点を交差する時間に関して第１のインダクタ電流７２０及び第２のインダクタ電流７３０が重畳されるように、正の傾斜を有するように図示される。

例えば、第１のインダクタ電流７２０は、比較的高いモータ出力電圧（Ｖｍ）及び比較的低いモータインダクタンスを有するモータによって生成されるが、第２のインダクタ電流７３０は、比較的低いモータ出力電圧及び比較的高いモータインダクタンスを有するモータによって生成される。第１及び第２のインダクタ電流のスルーレートに関するステッパーモータインダクタンス及び出力電圧変数の効果には、第１及び第２のインダクタ電流が、異なる時間にピーク電流閾値Ｉｔｒｉｐレベル７１４に達することが含まれる。

例えば、第１のインダクタ電流７２０はポイント７２４においてＩｔｒｉｐレベル７１４に達し、一方、第２のインダクタ電流７３０は、ポイント７３４においてＩｔｒｉｐレベル７１４に達する。例示の実施形態に従って、異なるモータ電圧及びモータインダクタが、異なるトリガポイント補償を必要とする。トリガポイント補償は、（例えば、任意の）インダクタ電流がＩｔｒｉｐレベルに達する時点でＦＥＴが理想的にオフにされるように、Ｉｔｒｉｐレベルより早い（及び低い）時間（及び電圧）のポイント（例えば、補償トリガポイント）においてＦＥＴのシャットダウンのタイミングを制御するように配される。従って、第１のインダクタ電流７２０は、第１の補償トリガポイント７２２に関連し、第１の補償トリガポイント７２２は、第２のインダクタ電流７３０に関連する第２の補償トリガポイント７３２とは異なる。補償トリガポイントは、ＰＶＴ変動に従って変化し、本願において説明されるように、（例えば、ランタイム較正ルーチン）ゼロ交差タイミング測定に従って決定される。

図８は、例示の実施形態に従った、ステッパーモータ誤差低減のためのループ遅延タイミング情報抽出を例示する波形図８００である。波形図８００は、（例えば、理想的な）ステッパーモータを一回転にわたり駆動するための理想電流を示すための（例えば、概念的な）正弦波形８０２を含む。一回転は種々のマイクロステップに分割され、各マイクロステップが、関連する時間デルタ８１２及び電流デルタ８１４を有する。ステッパーモータが一回転にわたり「ステップする」ので、ターゲットピーク電流（Ｉｐｅａｋ）レベルは、回転の現在の特定度に従って、各そのようなマイクロステップに対して選択される。従って、ターゲットＩｐｅａｋレベル波形８１０は、（例えば、概して包絡線の）正弦波形８０２に従って決定される個別のステップを含む。説明される誤差低減マイクロステッパー（例えば、マイクロステッパー１３８）は、ステッパーモータ電流を、実際のレギュレートされたレベル８２０まで制御し、実際のレギュレートされたレベル８２０は、隣接するステップ間の異なる電流レベルに関してレギュレートされる。

説明される誤差低減マイクロステッパーは、ゼロ交差においてゼロ交差キャリブレータ１４０によって較正され、この較正は、例示の実施形態に従って、（マイクロステップを含む）連続するステップのための補償トリガポイントを調節（例えば、「微調整」）するために用いられる。従って、マイクロステッパー１３８は、電流レギュレーション及び実空間における位置決めの一層高い正確性を有する、一層小さなマイクロステップを実現する。

例えば、コイル制御電流の実際のレギュレートされたレベル８２０は、電流のゼロ交差レベル（０ミリアンペア）に関連する或るステップに関連するＩｐｅａｋ電流レベル８３０を超える、（例えば、誤って高い）レベル８２４を達成する。実際のレギュレートされたレベル８２０がＩｐｅａｋ電流レベル８３０を超えるとき、比較の結果は、時間８２４近辺において実際のレギュレートされたレベル８２０を駆動する（例えば、下側）ＦＥＴに伝わる。ＦＥＴドライバをオフにすることに応答して、実際のレギュレートされたレベル８２０は、時間期間８０４近辺でゼロ交差レベルを下回って減少する。

本願において説明されるように、ループ遅延タイミング情報は、ＦＥＴドライバがゼロ交差ポイントにおいて遮断された後（例えば、図９及び図１０を参照して後述される）、スイッチングノード電圧挙動に基づいて抽出され得る。補償トリガポイントが、測定されたループ遅延タイミングに応答して選択され、上記した式（２）に従って（例えば、比較電圧をオフセットするための）ＤＡＣ電圧に変換される。ＤＡＣ電圧は、（補償トリガポイント電圧を生成するため）基準電圧をオフセットするために用いられる。この基準電圧に対して、モータ電圧が、各後続ステップにおいて比較される（例えば、そのため、ループ遅延誤差の効果は、後続のＩＰＥＡＫ検出レベルにおいて最小化される）。

例えば、（ＦＥＴドライバをオフにすることに応答する）実際のレギュレートされたレベル８２０は、時間期間８０４近辺のゼロ交差レベルからレベル８３４まで上昇する。コンパレータを一層早く（例えば、Ｉｔｒｉｐレベル及びモータ出力レベルＶｍの補償されていない比較からトグルするより早く）トグルさせる補償トリガポイントによってループ遅延が効果的に短くされるので、レベル８３４はレベル８２４より低い。

図９は、例示の実施形態に従った、或るオーバーシュート状態のループ遅延タイミング情報を例示する波形図９００である。波形図９００は、コイル電流（Ｉ＿ｃｏｉｌ）９１０、下側ゲート電圧９４０、及び感知電圧（ＶＳＮＳ）信号９５０を含む。例えば、コイル電流９１０は、上側ＦＥＴ（例えば、２１４）がオンにされることに応答して、ゼロ基準レベル９０２からピークレベル９１４まで上昇する。それに応じて、電圧９５０（これは、コイル電流９１０に応答してつくられる）は時間期間９５２にわたって減少する。

上側ＦＥＴをいつオフにするか及び下側ＦＥＴ（例えば、２１８）をいつオンにするかを決定するため、時間期間９５２の間、第１の比較が行われる。電圧９５０は、第１の選択されたオフセットエミュレーション電圧と比較される（第１の選択されたオフセットエミュレーション電圧は、例えば、オフセットＤＡＣ２２８によって生成され、この場合、第１の選択された励磁オフセットは、コイル電流９１０が上昇することに伴う制御ループのループ遅延を補償するためのものである）。図８を参照して上記したように、第１の選択されたオフセットエミュレーション電圧は、較正探索ルーチンにおいて決定される。較正探索ルーチンの或る実施形態において、選択されたオフセットは、（アンダーシュート状態ではなく）オーバーシュート状態となる最も近い（例えば、最後の）励磁オフセットを決定するために、（例えば、コイル電流ゼロ交差を含む）連続するサイクルにわたって徐々に増大する。選択されたオフセットは、変調器、第２のスイッチ、及びコンパレータ回路の少なくとも一つにより生じる、制御ループにおけるレイテンシを補償するために予め選択されるオフセットを増分させることによって調節される。

電圧９５０が、選択されたエミュレーション電圧のレベルを下回って減少するとき、上側ＦＥＴはオフにされ、下側ＦＥＴは、下側ＦＥＴゲート電圧９４０に応答してオンにされる。それに応じて、コイル電流９１０はピークレベル９１４から減少し始め、電圧９５０は（例えば、急速に）負の電圧に切り替わり、時間期間９５４にわたって（例えば、徐々に）上昇し始める。

下側ＦＥＴ（例えば、２１８）をいつオフにするかを決定するため、時間期間９５４にわたって第２の比較が行われる。電圧９５０は、（例えば、オフセットＤＡＣ２２８によって生成される）第２の選択されたオフセットエミュレーション電圧と比較される（この場合、第２の選択されたオフセットは、コイル電流９１０が減少することに伴う制御ループのループ遅延を補償するためのものである）。第２の選択されたオフセットエミュレーション電圧のための無励磁化オフセットは、（例えば、コイル励磁／無励磁のための同じサイクルの）較正探索ルーチンにより決定された第１の選択されたオフセットエミュレーション電圧の励磁オフセットに応答して決定される。或る実施形態において、第２の選択されたオフセットエミュレーション電圧のための無励磁化オフセットは、第１の選択されたオフセットエミュレーション電圧の励磁オフセットに関連する（ループ遅延をオフセットするための）時間期間に応答して、及び、時間期間９５４にわたるコイル電流９１０（及び／又は電圧９５０）の推定された傾斜に応答して決定される。或る実施形態において、単一コンパレータ（例えば、２３０）及びオフセットＤＡＣ（例えば、２２８）が、第１及び第２の比較を行うために用いられ、この場合、時間期間９５２及び９５４の有効部分の間比較が（例えば、比較のみが）行われるように、コンパレータの出力がゲート制御され、適切なオフセット（例えば、励磁および無励磁の一方）が、それぞれの第１及び第２の選択されたオフセットエミュレーション電圧を生成するためのオフセットＤＡＣにプログラムされている。

電圧９５０が、第２の選択されたオフセットエミュレーション電圧のレベルを上回って上昇すると、下側ゲート電圧９４０はローに駆動され（例えば、ディアサートされ）、そのため下側ＦＥＴがオフにされる。下側ＦＥＴがオフにされるとき、コイル電流は、（上側ＦＥＴのための第１の制御信号がディアサートされた状態にあるとき）第２の制御信号のディアサートに応答して遮断される。それに応じて、コイル電流９１０は負のレベル９２２から上昇し始め、そのため、コイル電流９１０がゼロ基準９０２レベルを上回って上昇した後、電流コイル９１０は、リンギング９３２のように振動する。また、下側ＦＥＴがオフにされる（及び、上側ＦＥＴがオフにされたままである）とき、下側ＦＥＴのボディダイオード（例えば、２１８ａ）を介して逆回復電荷が流れて、電圧９５０を、急に上昇させ、オーバーシュートピーク電圧レベル９５６においてピークに到達させる。オーバーシュートピーク電圧レベル９５６は、ＶＳＮＳ信号の波形部９５２が前もって達した最高電圧を上回るＶｄ（ボディダイオードの降伏電圧）レベルに「固定」される（例えば、Ｖｄレベルに制限される）。従って、第２の制御信号がディアサートされるコイル電流サイクルの一部の間、ボディダイオード効果が生じ、第１の制御信号は、ディアサートされた状態にあり（例えば、ディアサートされた状態のままであり）、コイル電流のゼロ交差が、ステッパーモータコイルのモータの回転度を制御するための選択されたマイクロステップに応答して生じる。

下側ＦＥＴのボディダイオードが（例えば、下側ゲート電圧９４０が下がった直ぐ後及び／又は下がったことに応答して）導通するとき、ＶＳＮＳ信号の極性を判定するために、デジタルキャリブレータ２３４は、例えば、高速の低利得コンパレータ、極性検出器、ダイオードブリッジなどを用いることによって、比較的迅速にオーバーシュート及び／又はアンダーシュートの状態を検出する。例えば、オーバーシュート状態において、ＶＳＮＳ信号は正である（例えば、ボディダイオード効果を伴わずに、最大ＶＳＮＳを上回る順方向降伏電圧の正のオーバーシュートピーク電圧レベル９５６に達する）。ＶＳＮＳ信号が負であるとき、ＶＳＮＳ信号は、－Ｖｄ（ボディダイオード効果を伴わずに、最小ＶＳＮＳを下回る負の順方向ボディダイオード電圧）まで減少し、この場合、図１０を参照して後述されるように、アンダーシュート状態の間に負電圧アンダーシュートピーク電圧レベル１０５６に到達する。従って、デジタルキャリブレータ２３４は、選択されたオフセット（及び／又は決定された時間遅延）に応答してオーバーシュート又はアンダーシュート状態が生じたかどうかを判定するように動作し得る。

線形探索が（例えば、漸次、オフセットを一層大きくすること、及び／又は、関連する時間期間を一層長くすることにより）行われる或る実施形態において、アンダーシュートが検出されない場合、第１の選択されたオフセットエミュレーション電圧のための次の（例えば、テストされる）サイクルのためのオフセット（励磁および無励磁）は、直近の（例えば、前にテストされた）サイクルにわたって逐次増加する。従って、時間期間９２４は連続的にますます短くなり、オーバーシュートの程度は、各テストされるサイクルにおいて低減される。（ゼロ交差を含む）連続するサイクルは、アンダーシュートが検出されるまで連続的にテストされる。アンダーシュートが検出されるとき、アンダーシュート状態が検出された最も近い（例えば、最後の）励磁及び／又は無励磁化オフセット（及び／又はそれに関連する時間遅延）に応答して、連続的（例えば、非ゼロ交差）マイクロステップのための非一時的な励磁及び無励磁化オフセットが選択（及び／又は決定）される。

図１０は、例示の実施形態に従った、或るアンダーシュート状態のループ遅延タイミング情報を例示する波形図１０００である。波形図１０００は、コイル電流（Ｉ＿ｃｏｉｌ）１０１０、下側ゲート電圧１０４０、及び感知電圧（ＶＳＮＳ）１０５０を含む。例えば、コイル電流１０１０は、上側ＦＥＴ（例えば、２１４）がオンにされることに応答して、ゼロ基準レベル１００２からピークレベル１０１４まで上昇する。それに応じて、電圧１０５０（これはコイル電流１０１０に応答してつくられる）は、時間期間１０５２にわたって減少する。

上側ＦＥＴをいつオフにするか及び下側ＦＥＴ（例えば、２１８）をいつオンにするかを決定するため、時間期間１０５２の間、第１の比較が行われる。電圧１０５０は、（例えば、オフセットＤＡＣ２２８によって生成される）第１の選択されたオフセットエミュレーション電圧と比較される（この場合、第１の選択された励磁オフセットは、コイル電流１０１０が上昇することに伴う制御ループのループ遅延を補償するためのものである）。

電圧１０５０が、選択されたエミュレーション電圧のレベルを下回って減少するとき、上側ＦＥＴはオフにされ、下側ＦＥＴは、下側ＦＥＴゲート電圧１０４０に応答してオンにされる。それに応じて、コイル電流１０１０は、ピークレベル１０１４から減少し始め、電圧１０５０は、（例えば、急速に）負の電圧に切り替わり、時間期間１０５４にわたって（例えば、徐々に）上昇し始める。

下側ＦＥＴ（例えば、２１８）をいつオフにするかを決定するため、時間期間１０５４にわたり、第２の比較が行われる。電圧１０５０は、第２の選択されたオフセットエミュレーション電圧と比較される。第２の選択されたオフセットエミュレーション電圧のための無励磁化オフセットは、（例えば、コイル励磁／無励磁のための同じサイクルの）較正探索ルーチンにより決定された第１の選択されたオフセットエミュレーション電圧の励磁オフセットに応答して決定される。或る実施形態において、第２の選択されたオフセットエミュレーション電圧のための無励磁化オフセットは、第１の選択されたオフセットエミュレーション電圧の励磁オフセットに関連する（ループ遅延をオフセットするための）時間期間に応答して、及び、時間期間１０５４にわたるコイル電流１０１０（及び／又は電圧１０５０）の推定された傾斜に応答して決定される。

電圧１０５０が、第２の選択されたオフセットエミュレーション電圧のレベルを上回って上昇すると、下側ゲート電圧１０４０は、下側ＦＥＴがオフにされるように、ローに駆動される（例えば、ディアサートされる）。下側ＦＥＴがオフにされるとき、コイル電流１０１０は負のレベル１０２２から上昇し始め、そのため、コイル電流１０１０がゼロ基準１００２レベルを上回って上昇した後、電流コイル１０１０は、リンギング１０３２のように振動する。また、下側ＦＥＴがオフにされるとき、ＶＳＮＳ信号はオーバーシュート状態において負である（例えば、負電圧アンダーシュートピーク電圧レベル１０５４に達している）。アンダーシュート状態の間、ＶＳＮＳ信号は－Ｖｄ電圧（負の順方向ボディダイオード電圧）まで低下し、この場合、アンダーシュート状態の間に負電圧アンダーシュートピーク電圧レベル１０５６に到達する。

図１１は、例示の実施形態に従った、ステッパーモータ誤差低減のためのループ遅延タイミング情報抽出を例示する波形図１１００である。波形図１１００は、（例えば、理想的な）ステッパーモータを一回転にわたり駆動するための理想電流を示すための理想的な（例えば、概念的な）正弦波形１１０２を含む。一回転は、マイクロステップ１１２０などの種々のマイクロステップに分割される。各マイクロステップに対して、ステッパーモータを駆動（及び／又は制御）するための電流は、時間期間（例えば、１１２０）にわたってレギュレートされる。そのような各時間期間にわたって、レギュレートされた電流は鋸歯の外観を有し、レギュレートされた電流は、ステッパーモータ駆動電流をレギュレートするための制御ループにより決定されるようなステッパーモータの位置決めにおいて、関連するマイクロステップ及び誤差に従って上昇及び減少する。

正弦波形１１０２は正位相及び負位相を有し、そのため、正弦波形１１０２は、隣接する正及び負位相間でゼロ電流レベルを交差する（例えば、ゼロ交差）。従って、ゼロ交差ウィンドウ１１３０、１１３２、１１３４、１１３６、及び１１３８は、少なくともマイクロステップが、複数のサイクルの各々（例えば、一つのサイクルが図８において単一「鋸歯」として図示されている）がゼロ電流レベルを交差する（例えば、ゼロ交差を有する）ようにプログラムされ得る時間ウィンドウである。選択されたオフセットが、その後続く（例えば、連続する）マイクロステップにおいて用いられ得るように、較正（例えば、非一時的なオフセットの選択）は、（全てを含む）任意のそのようなゼロ交差ウィンドウの間に成され得る。例えば、時間ウィンドウ１１３４の間に生じる較正の間に選択される或る選択されたオフセット（例えば、励磁及び／又は無励磁化オフセット）が、１１４１、１１４２、１１４３、１１４４、１１４５、及び１１４６のマイクロステップの各々のための電流駆動レベルをレギュレートする関連する制御ループのループ遅延をオフセットするために用いられる。従って、半波毎に（例えば、正弦波形１１０２のゼロ交差において）較正が成される場合、電流レギュレーションの一層高い正確性が達成される。

図１２は、例示の実施形態に従った、ステッパーモータ誤差低減のためのゼロ交差較正ルーチンの間の誤差の低減を例示する波形図１２００である。波形図１２００は、ＤＡＣ（例えば、２２８）出力電圧１２０２及びステッパーモータ制御電流１２０４を含む。

ＤＡＣ出力電圧１２０２は、オフセットＤＡＣ２２８などの、オフセットＤＡＣの出力電圧である。ＤＡＣ出力電圧１２０２は、選択された励磁オフセットに応答して生成される出力電圧である。選択された無励磁化オフセットに応答して生成される出力電圧は図示されていないが、選択された無励磁化オフセットに応答して生成される出力電圧は、（異なる極性を有していても）図示されたＤＡＣ出力電圧１２０２に類似する。較正探索ルーチンの間、選択されたオフセットは、オーバーシュート状態となる最も近い（例えば、最後の）励磁オフセットを決定するために、（例えば、コイル電流ゼロ交差を含む）連続するサイクルにわたって徐々に増加する。それに応じて、（スイッチング時間の間を除いて）ＤＡＣ出力電圧１２０２は、スイッチング時間１２１１、１２１２、１２１３、１２１４、１２１５、１２１６、及び１２１７の各々において調節されるように切り替わる。

ステッパーモータ制御電流１２０４は、ゼロ交差較正されたマイクロステッパー２００のマイクロステッパー制御回路２２０の制御ループなど、或る制御ループに応答して生成されるコイル電流である。各サイクルは、正の電流ピーク（例えば、それぞれ、１２２１、１２２２、１２２３、１２２４、１２２５、１２２６、及び１２２７）、並びに負の電流ピーク（例えば、それぞれ、１２３１、１２３２、１２３４、１２３５、１２３６、及び１２３７）を含む。或る正の電流ピークから後続の電流ピークまでの偏位の程度は、コイル電流をレギュレートするための制御ループのループ遅延に起因する誤差（それぞれ、誤差１２４１、１２４２、１２４３、１２４４、１２４５、１２４６、及び１２４７）の表示である。

較正探索ルーチンにおける各連続的反復が行われるにつれて、ループ遅延に関連する誤差は、較正探索ルーチンのシミュレーションのコイル電流の、図示され（同じ縮尺で）拡大された部分によって示されるように、漸次減少する。例えば、スイッチング時間１２１１の前のＤＡＣオフセット値は、正の電流ピーク１２２１及び負の電流ピーク１２３１に関連するサイクルに対するオーバーシュート状態となる。オーバーシュートが検出されないので、ＤＡＣオフセットは、スイッチング時間１２１１において（例えば、ループ遅延を抑制することを助けるために一層大きな補償を提供するように）上向きに調節される。ＤＡＣオフセットの増大された値は、次のサイクルのトリガポイントを変化させ、そのため、（正の電流ピーク１２２２及び負の電流ピーク１２３２に関連する）誤差１２４２は、（正の電流ピーク１２２１及び負の電流ピーク１２３１に関連する）誤差１２４１より小さくなる。

ＤＡＣオフセットは、スイッチング時間１２２６においてプログラムされたＤＡＣオフセットに起因するアンダーシュート状態を検出するまで、後続のサイクルの各々のために増加する（その結果、ＤＡＣオフセットは、スイッチング時間１２２７において、或るサイクルに対して検出されるアンダーシュート状態とならなかった最後のＤＡＣオフセット値を用いてプログラムされる）。或る実施形態において、較正ルーチンは、ゼロ交差を含まないマイクロステップ値が用いられるまで継続する（例えば、そのため、ボディダイオード効果は、アンダーシュート又はオーバーシュート状態を反映しない）。

或る実施形態において、ループ遅延の長さは、例えば、各サイクルにおけるループ遅延のための補償（例えば、抑制）の量を調節すること、及び、アンダーシュート状態がそれぞれのサイクルに対して達成されたかどうかを判定することによって決定される。アンダーシュート状態がそれぞれのサイクルのために達成されたかどうかの判定は、この実施形態において、コイルが少なくとも部分的に無励磁化された後、下側ＦＥＴが切り替えられるにつれて（例えば、切り替えられる間及びそのすぐ後に）、コイル電流に応答してつくられた電圧に対する下側ＦＥＴボディダイオードの効果を判定することによって成される。

図１３は、例示の実施形態に従った、較正のないステッパーモータのシミュレーションと、ステッパーモータ誤差低減を用いるステッパーモータのシミュレーションとの電流誤差の程度の比較を例示する波形図１３００である。波形図１３００は、（ｍＡ単位の）補償されていないＩｔｒｉｐ電流誤差１３０２、（ｍＡ単位の）補償されるＩｔｒｉｐ電流誤差１３０４、補償されるゼロ交差誤差１３０６（例えば、コイル電流が負になる一方で、コイルが無励磁化されるときの、ｍＡ単位の電流誤差）、及び、（ｍＡ単位の）補償されていないゼロ交差誤差１３０８を含む。

波形１３０２は、２５℃で動作する回路、０．５ｍＨのインダクタンスを有するコイル、及び４０ボルトの（例えば、公称）モータ出力電圧の、２４８．９ｍＡのターゲットとされるＩｔｒｉｐレベルのためのシミュレーションのための（補償されていない）Ｉｔｒｉｐ電流誤差を図示する。示されるように、このシミュレーションのためのＩｔｒｉｐ電流誤差は、シミュレーション期間にわたって３５ｍＡ近辺である。

波形１３０４は、２５℃で動作する回路、０．５ｍＨのインダクタンスを有するコイル、及び４０ボルトの（例えば、公称）モータ出力電圧の、２４８．９ｍＡのターゲットとされるＩｔｒｉｐレベルのためのシミュレーションのための補償された（例えば、本願において説明されるようにセルフ較正された）Ｉｔｒｉｐ電流誤差を図示する。示されるように、このシミュレーションのための補償されたＩｔｒｉｐ電流誤差は、（例えば、ステップ１３４０において）０ｍＡ近辺の値に収束する。例えば、ステップ１３４２において、アンダーシュートが検出されず、補償（例えば、励磁オフセット）が増加しており、そのため、下側ＦＥＴは、励磁電流がＩｔｒｉｐレベルに達する前にオンにされる（この結果、ステップ１３４２において約－６ｍＡ誤差となる）。ステップ１３４４において、アンダーシュートが検出され、補償が低下し、そのため、下側ＦＥＴは、励磁電流がＩｔｒｉｐレベルに達する時点近辺でオンにされる（この結果、ステップ１３４４において約０ｍＡ誤差となる）。較正ルーチンが、制御ループ遅延を実質的に表すオフセット近辺に収束した後、交互になる二つの値の間を残りの誤差が平均するように、較正ステップが（例えば、非ゼロ交差マイクロステップが選択されるまで）繰り返される。

波形１３０６は、２５℃で動作する回路、０．５ｍＨのインダクタンスを有するコイル、及び４０ボルトの（例えば、公称）モータ出力電圧のためのシミュレーションのための補償された（例えば、本願において説明されるようにセルフ較正された）ゼロ交差電流誤差を図示する。示されるように、このシミュレーションのための補償されたゼロ交差電流誤差は、（例えば、ステップ１３６０において）０ｍＡ近辺の値に収束する。例えば、ステップ１３６２において、アンダーシュートが検出されず、補償（例えば、無励磁化オフセット）が増加しており、そのため、下側ＦＥＴは、無励磁化電流が０ｍＡを交差した（例えば、方向を変え、その結果、ステップ１３６２において、約＋６ｍＡ誤差となる）後、オフにされる。ステップ１３６４において、アンダーシュートが検出され、補償が低減し、そのため、下側ＦＥＴは、無励磁化電流がゼロ交差に達する時間近辺でオフにされる（この結果、ステップ１３４４において約０ｍＡ誤差となる）。較正ルーチンが収束した後、交互になる二つの値の間を残りの誤差が平均するように、較正ステップが（例えば、非ゼロ交差マイクロステップが選択されるまで）繰り返される。

波形１３０８は、２５℃で動作する回路、０．５ｍＨのインダクタンスを有するコイル、及び４０ボルトの（例えば、公称）モータ出力電圧の、（補償されていない）ゼロ交差誤差を図示する。示されるように、このシミュレーションのためのゼロ交差電流誤差は、シミュレーション期間にわたって－３４ｍＡ近辺である。

図１４は、コイルインダクタンスに関する種々のレベルでの、較正のないステッパーモータのシミュレーションにおける電圧誤差の相対的程度を例示する波形図１４００である。波形図１４００は、（ｍＶ単位の）補償されていないＩｔｒｉｐ電圧誤差１４０２、（ｍＶ単位の）補償されていないＩｔｒｉｐ電圧誤差１４０４、（ｍＶ単位の）補償されていないＩｔｒｉｐ電圧誤差１４０６、（ｍＡ単位の）補償されていないゼロ交差誤差１４０８、（ｍＡ単位の）補償されていないゼロ交差誤差１４１０、及び（ｍＡ単位の）補償されていないゼロ交差誤差１４１２を含む。

波形１４０２、１４０４、及び１４０６は、２５℃で動作する回路の１６６．５ｍＡのターゲットとされるＩｔｒｉｐレベルのシミュレーションのための（補償されていない）Ｉｔｒｉｐ電圧誤差の非線形増加を図示し、この場合、電圧誤差は、コイルインダクタンスの一層低いレベルにおいて、漸次一層高い。例えば、０．５ｍＨのインダクタンスを有するコイルが、（波形１４０２によると）３６ｍＶ近辺のＩｔｒｉｐ誤差となり、１．０ｍＨのインダクタンスを有するコイルが、（波形１４０４によると）２１ｍＶ近辺のＩｔｒｉｐ誤差となり、１．５ｍＨのインダクタンスを有するコイルが、（波形１４０６によると）１５ｍＶ近辺のＩｔｒｉｐ誤差となる。

波形１４０８、１４１０、及び１４１２は、２５℃で動作する回路の１６６．５ｍＡのターゲットとされるＩｔｒｉｐレベルのためのシミュレーションのための（補償されていない）ゼロ交差（ＺＣ）電流誤差の非線形増加を図示し、この場合、電流誤差は、コイルインダクタンスの一層低いレベルにおいて、漸次一層高い。例えば、１．５ｍＨのインダクタンスを有するコイルが、（波形１４０８によると）－１６ｍＡ近辺のゼロ交差誤差となり、１．０ｍＨインダクタンスを有するコイルが、（波形１４１０によると）－２２ｍＡ近辺のゼロ交差誤差となり、０．５ｍＨのインダクタンスを有するコイルが、（波形１４１２によると）－３４ｍＡ近辺のゼロ交差誤差となる。従って、ますます小さなインダクタンスを備えるコイルを有する、ますます小さくなるモータを駆動する場合、レギュレーションの正確性は、漸次（急激とはいかないまでも）一層高くなる。

図１５は、異なるコイルインダクタンスについて、例示の実施形態に従ったステッパーモータ誤差低減を用いる、ステッパーモータのシミュレーションの電流誤差の程度の比較を例示する波形図１５００である。波形図１５００は、（ｍＡ単位の）補償されるＩｔｒｉｐ電流誤差波形１５０２、（ｍＡ単位の）補償されるＩｔｒｉｐ電流誤差波形１５０４、補償されるＩｔｒｉｐ電流誤差波形１５０６、（ｍＡ単位の）補償されるゼロ交差誤差波形１５０８、（ｍＡ単位の）補償されるゼロ交差誤差波形１５１０、及び（ｍＡ単位の）補償されるゼロ交差誤差波形１５１２を含む。

波形１５０２、１５０４、及び１５０６は、２５℃で動作する回路の１６６．５ｍＡのターゲットとされるＩｔｒｉｐレベルのための説明される誤差低減を用いるシミュレーションのための電流誤差の非線形低減を図示する。シミュレーション波形は、一層低いコイルインダクタンスに起因する漸次一層大きい電流誤差が、実質的に、一層高いコイルインダクタンスに起因する電流誤差近辺のレベルまで、効果的に低減されることを示す。

例えば、波形１５０２は、１．５ｍＨのインダクタンスを有するコイル及び３ｍＡ近辺の平均である（例えば、収束した）Ｉｔｒｉｐ誤差のための、説明される誤差低減を示す（この場合、シミュレーションスケーリングは、説明される誤差低減が最適オフセットに既に収束していることを示す）。波形１５０４は、１．０ｍＨのインダクタンスを有するコイルのための説明される誤差低減を示し、この場合、説明される誤差低減は、０ｍＡ近辺の平均Ｉｔｒｉｐ誤差をもたらす最適オフセットに収束するので、－８ｍＡ近辺の一層早いＩｔｒｉｐ誤差が低減される。波形１５０６は、０．５ｍＨのインダクタンスを有するコイルのための説明される誤差低減を示し、この場合、説明される誤差低減が、１ｍＡ近辺の平均Ｉｔｒｉｐ誤差をもたらす最適オフセットに収束するので、－２６ｍＡ近辺の一層早いＩｔｒｉｐ誤差が低減される。

波形１５０８、１５１０、及び１５１２は、２５℃で動作する回路の１６６．５ｍＡのターゲットとされるＩｔｒｉｐレベルのためのシミュレーションのための（補償されていない）ゼロ交差（ＺＣ）電流誤差の非線形増加を図示し、この場合、電流誤差は、コイルインダクタンスの一層低いレベルにおいて、漸次一層大きい。例えば、波形１５０８は、０．５ｍＨのインダクタンスを有するコイルのための説明される誤差低減を示し、この場合、説明される誤差低減は、－２ｍＡ近辺の平均ゼロ交差誤差をもたらす最適オフセットに収束するので、－２７ｍＡ近辺の一層早いゼロ交差誤差が低減される。波形１５１０は、１．０ｍＨのインダクタンスを有するコイルのための説明される誤差低減を示し、この場合、説明される誤差低減は、－１ｍＡ近辺の平均ゼロ交差誤差をもたらす最適オフセットに収束するので、９ｍＡ近辺の一層早いゼロ交差誤差が低減される。波形１５１２は、１．５ｍＨのインダクタンスを有するコイル及び－３ｍＡ近辺の平均を示すゼロ交差のための説明される誤差低減を示す（この場合、シミュレーションスケーリングは、説明される誤差低減が最適オフセットに既に収束したことを示す）。この説明に従って、ますます小さくなるコイルインダクタンス（及び一層高い電圧）に対するステッパーモータのスケーリングは、誤差の非線形増加によって必ずしも制限されない。

特許請求の範囲内で、説明された実施形態における改変が可能であり、他の実施形態が可能である。

Claims (10)

1. マイクロステッパー制御回路であって、
   感知電圧入力と、
   電流出力を有する電流生成器と、
   前記電流出力と接地との間に結合され、ソースとドレインとを有するエミュレーション電界効果トランジスタであって、前記エミュレーション電界効果トランジスタと前記電流生成器との間にエミュレーション電圧を提供する、前記エミュレーション電界効果トランジスタと、
   前記感知電圧入力に結合される第１の入力と、決定されたオフセットコード出力とを有するデジタルキャリブレーターと、
   前記エミュレーション電圧に結合される第１の入力と、前記決定されたオフセットコード出力に結合される第２の入力と、オフセットエミュレーション電圧出力とを有するオフセットデジタル・アナログ変換器と、
   前記感知電圧入力に結合される第１の入力と、前記オフセットエミュレーション電圧出力に結合される第２の入力と、出力とを有するコンパレータ回路要素と、
   前記コンパレータ回路要素の出力に結合される入力と、前記エミュレーション電界効果トランジスタのゲートに結合される出力とを有するパルス幅変調回路要素と、
   を含む、マイクロステッパー制御回路。
2. 請求項１に記載のマイクロステッパー制御回路であって、
   前記電流生成器が、サインデジタル・アナログ変換器電流生成器である、マイクロステッパー制御回路。
3. 請求項１に記載のマイクロステッパー制御回路であって、
   前記電流生成器がプログラマブルである、マイクロステッパー制御回路。
4. 請求項１に記載のマイクロステッパー制御回路であって、
   前記オフセットデジタル・アナログ変換器が、前記決定されたオフセットコードに応答して前記エミュレーション電圧を選択的にオフセットする、マイクロステッパー制御回路。
5. 請求項１に記載のマイクロステッパー制御回路であって、
   前記デジタルキャリブレーターが、前記パルス幅変調回路要素に結合される第２の入力を更に有する、マイクロステッパー制御回路。
6. 請求項１に記載のマイクロステッパー制御回路であって、
   前記エミュレーション電界効果トランジスタのドレインが前記電流生成器に結合され、前記エミュレーション電界効果トランジスタのソースが抵抗器を介して前記接地に結合される、マイクロステッパー制御回路。
7. 請求項１に記載のマイクロステッパー制御回路であって、
   前記コンパレータ回路要素の第１の入力が非反転入力であり、前記コンパレータ回路要素の第２の入力が反転入力である、マイクロステッパー制御回路。
8. プロセスであって、
   ステッパーモーターコイルを励磁するために第１のトランジスタをターンオン及びターンオフする第１の制御信号を生成することと、
   前記ステッパーモーターコイルを無励磁化するために前記第１の制御信号が前記第１のトランジスタをターンオフする後に第２のトランジスタをターンオン及びターンオフする第２の制御信号を生成することと、
   前記第２のトランジスタがターンオフされるときに前記第２のトランジスタのボディダイオード電圧の極性を検出することと、
   第１のオフセットエミュレーション電圧を生成するために前記第２のトランジスタのボディダイオード電圧の検出された極性に応答して第１のエミュレーショントランジスタからの第１のエミュレーション電圧をオフセットすることと、
   前記オフセットエミュレーション電圧を前記第２のトランジスタのボディダイオード電圧と比較することと、
   前記比較することに応答して前記第２の制御信号のターンオフ時間を調節することと、
   を含む、プロセス。
9. 請求項８に記載のプロセスであって、
   前記ステッパーモーターコイルを励磁するために第３のトランジスタをターンオン及びターンオフする第３の制御信号を生成することと、
   前記ステッパーモーターコイルを無励磁化するために前記第３の制御信号が前記第３のトランジスタをターンオフする後に第４のトランジスタをターンオン及びターンオフする第４の制御信号を生成することと、
   前記第４のトランジスタがターンオフされるときに前記第４のトランジスタのボディダイオード電圧の極性を検出することと、
   第２のオフセットエミュレーション電圧を生成するために前記第４のトランジスタのボディダイオード電圧の検出された極性に応答して第２のエミュレーショントランジスタからの第２のエミュレーション電圧をオフセットすることと、
   前記第２のオフセットエミュレーション電圧を前記第４のトランジスタのボディダイオード電圧と比較することと、
   前記比較することに応答して前記第４の制御信号のターンオフ時間を調節することと、
   を更に含む、プロセス。
10. 請求項８に記載のプロセスであって、
    前記第１のエミュレーション電圧を提供するために第１の電流生成器を設定することを更に含む、プロセス。

Images