JP2007244083A

JP2007244083A - 電流制御回路

Info

Publication number: JP2007244083A
Application number: JP2006062233A
Authority: JP
Inventors: Toshiaki Motoyui; 敏彰元結
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2006-03-08
Filing date: 2006-03-08
Publication date: 2007-09-20
Also published as: US7616458B2; CN101056089B; CN101056089A; US20070210783A1

Abstract

【課題】リファレンス信号を常に最適に補正し、適切な電流を出力することができる電流制御回路を提供すること。
【解決手段】本発明に係る電流制御回路１００は、出力電流を決定するためのリファレンスレベルを発生するリファレンスレベルＤＡＣ１０２と、リファレンスレベルに基づいてリファレンス信号を生成する重畳回路１０３と、複数の半導体素子のスイッチング動作により出力電流を負荷に対して供給するＨブリッジ回路１０６と、Ｈブリッジ回路１０６に流れる電流に基づいてセンス信号を出力する電流センシング回路１０７と、センス信号とリファレンスレベルとの差に基づいてリファレンス信号を補正する常時補正回路１１０とを備えた電流補正回路であって、常時補正回路１１０は、リファレンスレベルとセンス信号とを比較する補正コンパレータ１１３を有し、補正コンパレータ１１３からの出力に応じてリファレンス信号を補正する。
【選択図】図１

Description

本発明は、電流制御回路に関し、特に電流センシング回路を有するＨブリッジ型の電流制御回路に関する。

従来から、出力電流値と設定電流値とを比較することにより、精度よく電流を出力する電流制御回路が知られている（例えば、特許文献１〜３参照）。このような電流制御回路においては、広範囲な負荷条件、設定電流値に応じて精度よく出力電流を制御できるようにすることが求められている。

モータ駆動用の電流制御回路として、Ｈブリッジ回路を備えたＰＷＭ（Pulse Width modulation）制御の電流制御回路が知られている。図９に、従来のセンスＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を備えたＨブリッジ型の電流制御回路１０の構成を示す。図９に示すように、電流制御回路１０は、Ｈブリッジ回路１１、三角波発振器１２、リファレンスＤＡＣ１３、ＰＷＭコンパレータ１４、プリドライバ回路１５、センスＭＯＳ１６、モータ１７を備えている。

センスＭＯＳ１６は、モータ１７の供給される出力電流値を検出して、センス信号を生成する。ＰＷＭコンパレータ１４の＋入力端子には、三角波発振器１２において発生された三角波信号とリファレンスＤＡＣ１３から出力される設定電流値であるリファレンスレベルとが足し合わされたリファレンス信号が入力される。また、ＰＷＭコンパレータ１４の−入力端子には、センスＭＯＳ１６によって生成されたセンス信号が入力される。

ＰＷＭコンパレータ１４は、リファレンス信号とセンス信号とを比較し、ＰＷＭ信号を生成する。プリドライバ回路１５は、Ｈブリッジ回路１１を構成する複数の半導体素子をＰＷＭ信号に応じてスイッチングして、所定の電流をモータ１７に出力する。

図１０に示すように、従来の電流制御回路１０においては、ＰＷＭコンパレータ１４の＋入力端子に入力されるリファレンス信号は、リファレンスレベルと三角波信号とを足し合わせたものである。このため、リファレンス信号は、三角波分相当の幅を有する。また、センスＭＯＳ１６によって検出された出力電流値（センス信号）は、リファレンスＤＡＣ１３において設定されたリファレンスレベルからずれた位置で安定してしまう。このリファレンスレベルとセンス信号のズレは、出力電流の設定値に対するズレとなる。

このような問題を解決すべく、従来から、ＰＷＭコンパレータ１４の＋入力を一定量下げるようにリファレンス信号の補正を行っている。図１１に示すように、ある負荷条件や設定電流値などの条件下におけるリファレンスレベルとセンス信号とのズレを抑制するため、リファレンスＤＡＣ１３の出力側にｐｃｈＭＯＳトランジスタを設けリファレンス信号を補正している。
特開平５−１３７２５５号公報特開平５−３０７７０２号公報特開平５−３２８０７０号公報

しかしながら、従来の方法では、ある条件（負荷条件、出力電流設定値など）下において、ある一定量の補正しか行うことができない。このため、負荷条件の変動、広範囲な電流設定に対応することができず、常に適切な補正をすることができなかった。従って、出力電流値の設定電流値に対するズレを適切に補正することができなかった。

本発明に係る電流制御回路は、出力電流を決定するためのリファレンスレベルを発生するリファレンスレベル生成回路と、前記リファレンスレベルに基づいてリファレンス信号を生成するリファレンス信号生成回路と、複数の半導体素子からなり、前記複数の半導体素子のスイッチング動作により前記出力電流を負荷に対して供給するブリッジ回路と、前記ブリッジ回路に流れる電流に基づいてセンス信号を出力する電流センシング回路と、前記センス信号と前記リファレンスレベルとの差に基づいて前記リファレンス信号を補正し、前記出力電流を補正する電流補正回路とを備えた電流制御回路であって、前記電流補正回路は、前記リファレンスレベルと前記センス信号とを比較する補正コンパレータを有し、前記補正コンパレータからの出力に応じて、前記リファレンス信号を補正し、前記出力電流を補正するものである。

これにより、センス信号とリファレンスレベルとを常時比較し、リファレンス信号を常に最適に補正することができるため、負荷条件等が変化した場合においても、適切な電流を出力することができる。

本発明によれば、リファレンス信号を常に最適に補正し、適切な電流を出力することができる電流制御回路を提供することができる。

実施の形態．
本発明の実施の形態に係る電流制御回路１００について図１を参照して説明する。図１は、本発明に係る電流制御回路１００の構成を示す図である。図１に示すように、本実施の形態に係る電流制御回路１００は、三角波発振器１０１、リファレンスＤＡＣ１０２、重畳回路１０３、ＰＷＭコンパレータ１０４、プリドライバ回路１０５、Ｈブリッジ回路１０６、電流センシング回路１０７、アンプ１０８、外付けセンス抵抗１０９、常時補正回路１１０、モータ１１１を有している。

三角波発振器１０１は、所定の周波数の三角波信号を生成する。リファレンスＤＡＣ１０２は、モータ１１１に出力する電流に応じたリファレンスレベルを設定する。例えば、外部からモータ１１１に出力される電流に応じたデジタルデータがリファレンスＤＡＣ１０２に入力される。そして、リファレンスＤＡＣ１０２は、このデジタルデータをＤ／Ａ変換して、リファレンスレベルとして出力する。

重畳回路１０３は、三角波信号とリファレンスレベルとを足し合わせて、リファレンス信号を出力する。さらに、常時補正回路１１０から出力される補正信号が重畳回路１０３に入力される。リファレンス信号は、この補正信号によって補正される。すなわち、重畳回路１０３は、三角波信号とリファレンスレベルと補正信号とに基づいて、リファレンス信号を出力する。

ＰＷＭコンパレータ１０４の＋入力端子には、リファレンス信号が入力される。一方、ＰＷＭコンパレータ１０４の−入力端子には、センス信号が入力される。センス信号は、負荷であるモータ１１１に供給される電流に応じたレベルとなっている。ＰＷＭコンパレータ１０４は、リファレンス信号とセンス信号とを比較して、パルス幅変調する。例えば、ＰＷＭコンパレータ１０４は、リファレンス信号がセンス信号よりも大きい場合にはＨ、小さい場合にはＬとなるＰＷＭ信号を出力する。

プリドライバ回路１０５には、ＰＷＭ信号が入力される。プリドライバ回路１０５は、ＰＷＭ信号に基づいてＨブリッジ回路１０６のトランジスタをスイッチングするスイッチング信号を出力する。

Ｈブリッジ回路１０６は、４つのトランジスタ１０６ａ、１０６ｂ、１０６ｃ、１０６ｄを備えている。トランジスタ１０６ａ及び１０６ｃはｐｃｈ型ＭＯＳトランジスタであり、トランジスタ１０６ｂ及び１０６ｄはｎｃｈ型ＭＯＳトランジスタである。ＶＭとＧＮＤとの間には、トランジスタ１０６ａとトランジスタ１０６ｂとが直列に接続されている。また、ＶＭとＧＮＤとの間には、トランジスタ１０６ｃとトランジスタ１０６ｄとが直列に接続されている。

さらに、トランジスタ１０６ａとトランジスタ１０６ｄとの間には、モータ１１１が接続されている。また、トランジスタ１０６ｃとトランジスタ１０６ｂとの間には、モータ１１１が接続されている。トランジスタ１０６ｂとトランジスタ１０６ｃがオフの状態で、トランジスタ１０６ａとトランジスタ１０６ｄとがオンとなると、図１直線矢印で示すようにモータ１１１に正転電流が流れる。プリドライバ回路１０５から出力されるスイッチング信号に応じて、各トランジスタのオン／オフが制御される。この各トランジスタがオンとなる時間は、ＰＷＭ信号のパルス幅によって決定される。

なお、トランジスタ１０６ａとトランジスタ１０６ｄがオフの状態で、トランジスタ１０６ｂとトランジスタ１０６ｃとがオンとなると、モータ１１１に反転電流が流れる。また、回生モードでは、図１中破線矢印で示すように、トランジスタ１０６ａからモータ１１１、寄生ダイオード、トランジスタ１０６ｃへと電流が流れる。

電流センシング回路１０７は、モータ１１１に供給される電流を検出し、センス信号を出力する。電流センシング回路１０７は、トランジスタ１０６ａと例えば約１：５００のセンス比で形成されたセンスＭＯＳ１１２を備えている。センスＭＯＳ１１２からの出力は、アンプ１０８によって増幅される。センス信号は、外付けセンス抵抗１０９によって所定の電圧に設定される。このセンス信号は、上述のようにＰＷＭコンパレータ１０４に入力される。

常時補正回路１１０には、センス信号が入力される。さらに、常時補正回路１１０には、リファレンスＤＡＣ１０２から出力されたリファレンスレベルが入力される。常時補正回路１１０は、リファレンスレベルとセンス信号を常時比較し、常時適切な補正がかかるようにする。ここで、図２及び３を参照して、常時補正回路１１０の構成について詳細に説明する。

図２は、図１の破線枠中の構成を詳細に示す図である。また、図３は、常時補正回路１１０の構成の一例を示す図である。図２に示すように、重畳回路１０３から出力されるリファレンス信号は、トランジスタを介してＰＷＭコンパレータ１０４の＋入力端子に入力される。そして、センス信号は、トランジスタを介してＰＷＭコンパレータ１０４の−入力端子に入力される。

さらに、センス信号は、常時補正回路１１０のＡ入力端子に入力される。また、リファレンスＤＡＣ１０２から出力されるリファレンスレベルが、常時補正回路１１０のＢ入力端子に入力される。常時補正回路１１０は、センス信号とリファレンスレベルとを比較して、Ｃ出力端子から補正信号を出力する。

図３に示すように、常時補正回路１１０は、補正コンパレータ１１３、ラッチ回路１１４、アップダウンカウンタ１１５、及び補正ＤＡＣ１１６を有している。補正コンパレータ１１３の出力側にラッチ回路１１４が接続される。また、ラッチ回路１１４の出力側には、アップダウンカウンタ１１５が接続される。さらに、アップダウンカウンタ１１５の出力側には補正ＤＡＣ１１６が接続される。補正コンパレータ１１３の＋入力端子がＢ入力端子であり、−入力端子がＡ入力端子である。

補正コンパレータ１１３は、センス信号とリファレンスレベルとを常時比較する。補正コンパレータ１１３は、比較結果に応じた信号をラッチ回路１１４に出力する。具体的には、リファレンスレベルがセンス信号よりも大きい場合、補正コンパレータ１１３からの出力はＨとなる。また、リファレンスレベルがセンス信号よりも小さい場合、補正コンパレータ１１３からの出力はＬとなる。

補正コンパレータ１１３の出力側にはＰＷＭ周期（三角波の周期）単位で反転する（ＰＷＭ周期と同期して動作する）ラッチ回路１１４が挿入してある。ラッチ回路１１４の出力がＨのときに、補正コンパレータ１１３の出力が一度でもＨからＬに立ち下がると、次のラッチ回路１１４の出力はＬとなる。一方、ラッチ回路１１４の出力Ｌのときに、補正コンパレータ１１３の出力が一度でもＬからＨに立ち上がると、次のラッチ回路１１４の出力はＨとなる。このように、ラッチ回路１１４は、補正コンパレータ１１３からの出力波形を整形する。

ラッチ回路１１４からの出力は、アップダウンカウンタ１１５に入力される。アップダウンカウンタ１１５は、このラッチ回路１１４からの出力がＨのときはアップカウンタとなり、Ｌのときはダウンカウンタとなる。すなわち、アップダウンカウンタ１１５は、ラッチ回路１１４からの出力がＨのときはカウントアップし、Ｌのときはカウントダウンする。アップダウンカウンタ１１５は、ＰＷＭ周波数のクロックでカウントする。アップダウンカウンタ１１５は数ｂｉｔのカウント値を出力する。

補正ＤＡＣ１１６は、アップダウンカウンタ１１５のカウント値に応じた電圧レベルを発生する。補正ＤＡＣ１１６からの出力は、Ｃ出力端子から重畳回路１０３に入力される。そして、重畳回路１０３は、補正ＤＡＣ１１６からの出力をリファレンスレベル及び三角波信号に足し合わせ、ＰＷＭコンパレータ１０４の＋入力端子に出力する。

図４は、常時補正回路１１０での信号を示すタイミングチャートである。図４（１）のＰＷＭ周期では、リファレンスレベルがセンス信号よりも大きくなっている。従って、補正コンパレータ１１３の出力はＨとなる。そして、次のＰＷＭ周期（２）におけるラッチ回路１１４の出力はＨとなる。従って、（２）のＰＷＭ周期では、アップダウンカウンタ１１５はカウントアップする。補正ＤＡＣ１１６は、このカウント値をＤ／Ａ変換して出力する。

（２）のＰＷＭ周期では、上述したように、ラッチ回路１１４の出力はＨになっている。このとき、リファレンスレベルがセンス信号よりも一度小さくなる。従って、補正コンパレータ１１３の出力は、（２）のＰＷＭ周期内で一度ＨからＬに切り替わる。このため、次のＰＷＭ周期（３）におけるラッチ回路１１４の出力はＬとなる。従って、（３）のＰＷＭ周期では、アップダウンカウンタ１１５は、カウントダウンする。補正ＤＡＣ１１６は、このカウント値をＤ／Ａ変換して出力する。

（３）のＰＷＭ周期では、上述したように、ラッチ回路１１４からの出力はＬとなっている。このとき、リファレンスレベルがセンス信号よりも一度大きくなる。従って、補正コンパレータ１１３の出力は、（３）のＰＷＭ周期内で一度ＬからＨに切り替わる。そして、次のＰＷＭ周期（４）におけるラッチ回路１１４の出力はＨとなる。従って、（４）のＰＷＭ周期では、アップダウンカウンタ１１５は、カウントアップする。補正ＤＡＣ１１６は、このカウント値をＤ／Ａ変換して出力する。

ラッチ回路１１４からの出力がＨの場合に、補正コンパレータ１１３の出力がＨからＬに切り替わらないとき、その次のＰＷＭ周期でのラッチ回路１１４からの出力は、Ｈのままである。また、ラッチ回路１１４からの出力がＬの場合に、補正コンパレータ１１３の出力がＬからＨに切り替わらないとき、その次のＰＷＭ周期でのラッチ回路１１４からの出力は、Ｌのままである。（５）のＰＷＭ周期では、ラッチ回路１１４からの出力はＬであり、補正コンパレータ１１３からの出力は、ＬからＨには切り替わらない。このため、（６）のＰＷＭ周期では、ラッチ回路１１４からの出力はＬのままである。

このように、アップダウンカウンタ１１５からのカウンタ値に応じて、補正ＤＡＣ１１６からの出力が変化する。補正ＤＡＣ１１６からの出力は、重畳回路１０３に入力される。これによって、リファレンス信号が補正される。具体的には、補正ＤＡＣ１１６からの出力値が大きくなると、重畳回路１０３から出力されるリファレンス信号のレベルが高くなる。このため、ＰＷＭコンパレータ１０４から出力されるＰＷＭ信号のパルス幅が広くなる。すなわち、ＰＷＭ信号のＤｕｔｙ比が高くなる。よって、モータ１１１に供給される出力電流が上昇する。

反対に、補正ＤＡＣ１１６からの出力値が小さくなると、重畳回路１０３から出力されるリファレンス信号のレベルが低くなる。このため、ＰＷＭコンパレータ１０４から出力されるＰＷＭ信号のパルス幅が狭くなる。すなわち、ＰＷＭ信号のＤｕｔｙ比が低くなる。よって、モータ１１１に供給される出力電流が低下する。

図４の（７）〜（９）のＰＷＭ周期に示すように、リファレンスレベルとセンス信号がほぼ同じレベルであれば、補正コンパレータ１１３はＨ、Ｌを繰り返す。そして、アップダウンカウンタ１１５はカウントアップ、カウントダウンを繰り返す。このため、補正ＤＡＣ１１６の出力は１ＬＳＢの上昇、下降を繰り返す。これにより、ＰＷＭコンパレータ１０４の＋入力端子に入力されるリファレンス信号はほぼ一定のレベルをキープし、リファレンスレベルとセンス信号ほぼ同じレベルでキープされ、モータ１１１に供給される出力電流は設定電流値でキープされる。

このように、図５に示すように、リファレンスレベルがセンス信号よりも大きい場合には、＋補正を行う。すなわち、ＰＷＭコンパレータ１０４の＋入力端子に入力されるリファレンス信号を所定のレベルだけ上げる。一方、リファレンスレベルがセンス信号よりも小さい場合には、−補正を行う。すなわち、ＰＷＭコンパレータ１０４の＋入力端子に入力されるリファレンス信号を所定のレベルだけ下げる。常時補正回路１１０は、上記の動作を常時行う。

シミュレーション結果１．
次に、上記の構成を有する電流制御回路１００の第１のシミュレーション結果を図６に示す。ここでは、ＶＭ＝５Ｖ、負荷Ｒ＝２０Ω、Ｌ＝３ｍＨの条件でシミュレーションを行った。また、設定電流値は、０．５ｓｅｃごとに５０ｍＡ、１００ｍＡ、１５０ｍＡ、２００ｍＡに順次変化するように設定した。図６中破線は従来の電流補正回路での出力電流値を示しており、実線は本発明に係る電流補正回路での出力電流値を示している。

図６に示すように、従来の補正では、５０ｍＡ、１００ｍＡでは、適切な補正が成されており、出力電流値は設定電流値と略等しくなっている。しかし、１５０ｍＡ、２００ｍＡでは、補正が不十分であり、出力電流値は設定電流値よりも低くなっている。すなわち従来の補正方法は大電流設定に追随できない。しかしながら、本発明の常時補正では、５０ｍＡから２００ｍＡの全範囲において適切な補正が成されており、出力電流値は設定電流値と略等しくなっている。

なお、本シミュレーション結果においては、常時補正をかけるため、リファレンスレベルが変化した過渡時にも補正がかかり、リファレンスレベル変化時に出力電流にリンギングが発生している。しかし、補正を開始するタイミングを調整する（リファレンスレベル変更してからある時間後に補正開始する）ことで問題なくなる。

シミュレーション結果２．
次に、上記の構成を有する電流制御回路１００の第２のシミュレーション結果を図７及び８に示す。ここでは、ＶＭ＝５Ｖ、負荷Ｒ＝１０Ω、Ｌ＝１ｍＨの条件でシミュレーションを行った。また、設定電流値は、０．２ｓｅｃごとに５０ｍＡずつ順次上昇するように設定した。（なお、図７及び８においては、出力電流値はマイナス表示している。）

図７及び８は、本発明の常時補正回路１１０の入出力信号（Ａ：センス信号、Ｂ：リファレンスレベル、Ｃ：補正ＤＡＣ１１６出力値）を示している。図７に示すように、第１のシミュレーション結果同様、広範囲の設定において出力電流値は設定どおりになる。

図８は、図７における電流設定値２００ｍＡから２５０ｍＡに変更したときの拡大図である。上述の通り、リファレンスレベルＢとセンス信号Ａがほぼ同じレベルであれば、補正コンパレータ１１３はＨ、Ｌを繰り返し出力する。そして、アップダウンカウンタ１１５は、カウントアップ、カウントダウンを繰り返す。補正ＤＡＣ１１６出力Ｃは１ＬＳＢの上昇、下降を繰り返す。

このため、ＰＷＭコンパレータ１０４の＋入力端子に入力されるリファレンス信号はほぼ一定のレベルをキープする。ＰＷＭコンパレータ１０４は一定ＤｕｔｙのＰＷＭ信号でＨブリッジ回路１０６の各トランジスタを駆動する。これにより、負荷に対する出力電流は設定電流値でキープされる。つまり、リファレンスレベルとセンス信号ほぼ同じレベルでキープされる。

出力電流波形、センス信号波形が三角状にリプルを持つのは、Ｈブリッジ回路１０６がＰＷＭ駆動されており、負荷がインダクタンス負荷（モータ）であるからである。ここで、図８のようにリファレンスレベルＢを上げ、設定電流値を２００ｍＡから２５０ｍＡに上げる。このとき、リファレンスレベルＢ＞センス信号Ａであるので、常時補正回路１１０において、補正コンパレータ１１３はアップダウンカウンタ１１５をアップカウンタとする。そして、補正ＤＡＣ１１６からの出力（Ｃ）はカウンタ値に応じて上昇し、ＰＷＭコンパレータ１０４の＋入力は上昇する。

このため、ＰＷＭ信号のＤｕｔｙがアップする。このＰＷＭ信号で、Ｈブリッジ回路１０６を駆動するため、出力電流が上昇する。そして、出力電流が上昇し、リファレンスレベルＢとセンス信号Ａがほぼ同じレベルとなれば、再びそこで安定する。つまり、常時補正回路１１０がリファレンスレベルＢ＝センス信号Ａに保つように動作する。このように、リファレンスレベルとセンス信号を常に比較し、それに応じたＰＷＭコンパレータ１０４の＋入力の補正を常に行う。

以上説明したように、本発明によれば、負荷条件、電流設定範囲にかかわらず、常に最適な電流補正を行い、出力電流値を設定電流値とすることができる。

本発明に係る電流制御回路の構成を示す図である。本発明に係る電流制御回路の一部の構成を示す図である。本発明に係る電流補正回路の構成を示す図である。本発明に係る電流補正回路の原理を説明するタイミングチャートである。本発明に係る電流制御回路の特性を示す図である。本発明に係る電流補正回路を用いた場合のシミュレーションを示す図である。本発明に係る電流補正回路を用いた場合のシミュレーションを示す図である。本発明に係る電流補正回路を用いた場合のシミュレーションを示す図である。従来の電流制御回路の構成を示す図である。従来の電流補正回路の構成を示す図である。従来の電流制御回路の特性を示す図である。

符号の説明

１００電流制御回路
１０１三角波発振器
１０２リファレンスＤＡＣ
１０３重畳回路
１０４ＰＷＭコンパレータ
１０５プリドライバ回路
１０６Ｈブリッジ回路
１０７電流センシング回路
１０８アンプ
１０９外付けセンス抵抗
１１０常時補正回路
１１１モータ
１１２センスＭＯＳ
１１３補正コンパレータ
１１４ラッチ回路
１１５アップダウンカウンタ
１１６補正ＤＡＣ

Claims

出力電流を決定するためのリファレンスレベルを発生するリファレンスレベル生成回路と、
前記リファレンスレベルに基づいてリファレンス信号を生成するリファレンス信号生成回路と、
複数の半導体素子からなり、前記複数の半導体素子のスイッチング動作により前記出力電流を負荷に対して供給するブリッジ回路と、
前記ブリッジ回路に流れる電流に基づいてセンス信号を出力する電流センシング回路と、
前記センス信号と前記リファレンスレベルとの差に基づいて前記リファレンス信号を補正し、前記出力電流を補正する電流補正回路とを備えた電流制御回路であって、
前記電流補正回路は、
前記リファレンスレベルと前記センス信号とを比較する補正コンパレータを有し、前記補正コンパレータからの出力に応じて、前記リファレンス信号を補正し、前記出力電流を補正する電流制御回路。
前記電流補正回路は、
前記補正コンパレータからの出力に応じてアップ／ダウンをカウントするアップダウンカウンタと、
前記アップダウンカウンタの出力値に応じて前記リファレンス信号を補正する補正信号生成回路とを備える請求項１に記載の電流制御装置。
前記電流補正回路は、前記補正コンパレータからの出力をＰＷＭ周期に同期して波形整形し、前記アップダウンカウンタに出力するラッチ回路をさらに備える請求項２に記載の電流制御装置。
三角波信号を生成する三角波発振器と、
前記電流補正回路により補正された前記リファレンス信号と前記センス信号とを比較するＰＷＭコンパレータと、
前記ＰＷＭコンパレータからの出力に応じた電流を前記負荷に出力するプリドライバをさらに備え、
前記リファレンス信号生成回路は、前記三角波信号と前記リファレンスレベルとを足し合わせてリファレンス信号を生成する請求項１、２又は３に記載の電流制御回路。
前記電流センシング回路は、センスＭＯＳＦＥＴである請求項１〜４のいずれか１項に記載の電流制御回路。
前記ブリッジ回路は、前記複数の半導体素子のスイッチング動作により、前記出力電流をモータに対して供給し、前記モータを駆動する請求項１〜５のいずれか１項に記載の電流制御装置。
前記ブリッジ回路は、Ｈブリッジ回路である請求項１〜６のいずれか１項に記載の電流制御回路。