JP3706810B2 - Ｄｃ−ｄｃコンバータとその制御回路 - Google Patents
Ｄｃ−ｄｃコンバータとその制御回路 Download PDFInfo
- Publication number
- JP3706810B2 JP3706810B2 JP2001153319A JP2001153319A JP3706810B2 JP 3706810 B2 JP3706810 B2 JP 3706810B2 JP 2001153319 A JP2001153319 A JP 2001153319A JP 2001153319 A JP2001153319 A JP 2001153319A JP 3706810 B2 JP3706810 B2 JP 3706810B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- reactor
- converter
- capacitor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0009—Devices or circuits for detecting current in a converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、同期整流式のＤＣ−ＤＣコンバータに関し、特にリアクトル電流値を検出すること無しにスイッチング素子や還流用素子のＰＷＭ動作や逆流防止動作を行う降圧形ＤＣ−ＤＣコンバータとその制御回路に関する。
【０００２】
【従来の技術】
降圧形の同期整流方式のＤＣ−ＤＣコンバータは、各種の情報機器の電源に適用されており、軽負荷時の変換効率の改善を図る検討が行われている。特開平１１−２３５０２２号公報には、リアクトル電流の逆流を防止するようにした同期整流回路が開示されていて、図１１に示すように、スイッチング素子５１，還流用スイッチング素子５２，ダイオード５３，リアクトル３，コンデンサ４，リアクトル電流検出回路５０１，コントロール回路５０２で構成され、リアクトル電流検出回路５０１はリアクトル電流を監視し、逆電流になろうとした時、コントロール回路５０２に指示して還流用スイッチ素子５２を遮断する。なお、リアクトル電流検出回路５０１は、リアクトルに直列接続した抵抗等で行う。
【０００３】
【発明が解決しようとする課題】
前記従来技術の電源では、リアクトル電流を監視して逆電流が生じようとした時に還流用スイッチング素子５２を遮断して逆流を防止するので、軽負荷状態の変換効率の低下防止が可能であるが、リアクトル３に直列接続した抵抗等の検出回路が必要である。また、前記従来技術の電源では、リアクトル電流の逆流を防止することのみで、リアクトル電流値を制御しておらず、軽負荷時の出力電圧のリップル低減ができない。
【０００４】
本発明は、リアクトル電流や相当値の検出無しに、ＤＣ−ＤＣコンバータを軽負荷時にも高効率・低リップルで制御し、且つ負荷変動時の高応答化を実現するコンバータとその制御回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】
図１は、本発明の第１のコンバータの構成を示し、主回路はスイッチング素子１，還流用スイッチング素子２，リアクトル３，コンデンサ４，出力電流検出器５を備えていて、入力直流電圧を所定値に変換して出力する同期整流方式の降圧形コンバータである。図１に示す制御回路２００は、出力電圧と出力電流の検出値からリアクトル電流を演算する演算回路を備え、リアクトル電流の演算値でコンバータ動作を制御する。本発明の第１の構成によれば、リアクトルや還流用スイッチング素子等によるリアクトル電流や相当値の検出無しに、コンバータのスイッチング素子１と還流用スイッチング素子２を適切に制御できるので、変換効率が向上しリップルを小さくできる。
【０００６】
図２は、本発明の第２のコンバータの構成である。図２の制御回路２００ａは、出力電圧と出力電流の検出値からリアクトル電流とコンデンサ内部電圧を演算する演算回路を備え、リアクトル電流の演算値と、コンデンサ内部電圧の演算値とでコンバータ動作を制御する。また、リアクトル電流の演算値を出力電流との関係で制御するようにオン幅、コンデンサ内部電圧の演算値を基準電位との関係で制御するようにオフ幅を設ける周波数制御を行う。本発明の第２の構成によれば、軽負荷時にリップルの低下や、効率の向上が実現できる。
【０００７】
【発明の実施の形態】
以下図面を用いて本願発明の実施例を詳細に説明する。
【０００８】
（実施例１）
図１に本実施例のコンバータの構成を示す。図１において、符号１はスイッチング素子、２は還流用スイッチング素子、３はリアクトル、４はコンデンサ、５は出力電流検出器、２００は制御回路である。主回路は、直流入力端子Ｐ，Ｎ間にスイッチング素子１と還流用スイッチング素子２とが直列に接続され、このスイッチング素子１と還流用スイッチング素子２の接続点と直流入力の低電位端子Ｎの間に、リアクトル３とコンデンサ４とを直列に接続した、同期整流方式のコンバータである。制御回路２００は、出力電圧と出力電流を検出して、スイッチング素子１と還流用スイッチング素子２を制御し、入力端子Ｐ，Ｎ間に印加された直流電圧を所望の直流電圧に変換して、出力端子Ｐ，Ｎ間に出力する。
【０００９】
制御回路２００は、基準電圧２０１，誤差増幅器（ＥＡと略記する）２０２，電流コンパレータ（ＣＣと略記する）２０３，リアクトル電流演算回路（Ｌ電流演算回路と略記する）２０４，発振回路（ＯＳＣと略記する）２０５，リアクトル電流レベル検出回路（Ｌ電流レベル検出回路と略記する）２０６，ＯＲ回路２０７，スイッチング素子１の駆動信号形成回路(信号１回路と略記する)２０８，遅延回路２０９，還流用スイッチング素子２の駆動信号形成回路（信号２回路と略記する）２１０，スイッチング素子１のドライバ（ドライバ１と略記する）２１１と還流用スイッチング素子２のドライバ（ドライバ２と略記する）２１２とを備えている。
【００１０】
図９に通常負荷時の動作説明図を示す。誤差増幅器２０２は、検出した出力電圧と基準電圧２０１を比較し、誤差信号Ｓ２０２を形成し電流コンパレータ203に印加する。リアクトル電流演算回路２０４は、検出した出力電圧と出力電流を入力し、リアクトル３の通流電流を推定する後述の図６に示す演算を行い、リアクトル電流演算回路信号Ｓ２０４を電流コンパレータ２０３とリアクトル電流レベル検出回路２０６に印加する。
【００１１】
電流コンパレータ２０３は、図９に示すように誤差信号Ｓ２０２と演算値
Ｓ２０４とを比較し、リアクトル電流演算回路信号Ｓ２０４が誤差信号Ｓ２０２より大きくなったｔ３時点でリセット用信号Ｓ２０３を形成し、ＯＲ回路２０７を介してリセット用信号Ｓ２０３を信号１回路２０８に出力する。発振回路205は、図９に示すｔ１時点の信号Ｓ２０５−１，時間ｔｄ遅延したｔ２時点のＳ２０５−２と最大導通幅を決めるｔ３ｍａｘの信号Ｓ２０５−３を出力し、それぞれ信号２回路２１０，信号１回路２０８とＯＲ回路２０７に印加する。なお、発振回路２０５は固定周波の発振回路である。
【００１２】
信号１回路２０８は、信号Ｓ２０５−２でオン、ＯＲ回路２０７から印加する信号Ｓ２０３又はＳ２０５−３でオフする信号Ｓ２０８を形成し、スイッチング素子１のドライバ２１１を介してスイッチング素子１を駆動する。
【００１３】
信号２回路２１０は、図９に示すように信号Ｓ２０８の立下り時点ｔ３より時間ｔｄ遅延したｔ４時点の信号でオン、ｔ１より１周期遅延したｔ５時点の信号Ｓ２０５−１でオフする信号Ｓ２１０を形成し、スイッチング素子２のドライバ２１２を介して還流用スイッチング素子２を駆動する。Ｌ電流レベル回路２０６は、演算値Ｓ２０４のレベルが所定値未満の時、例えば図９でｔ８ｘ時点に、信号Ｓ２０６を信号２回路２１０に印加して出力信号Ｓ２１０をオフにする。
【００１４】
制御回路２００を用いた本実施例のコンバータによれば、Ｌ電流演算回路で演算した電流値で出力電圧制御ができ、安定した直流電力を出力することができ、また還流スイッチング素子の逆流防止制御も出来るので変換効率を向上できる。
【００１５】
（実施例２）
図２に本実施例のコンバータを示す。図２において、図１と同一符号を付けた回路構成要素は、図１と同様の構成要素であり図１と同様に動作する。
【００１６】
図２の制御回路２００ａと図１の制御回路２００との相違は、リアクトル電流演算回路２０４をＬ電流Ｃ電圧演算回路２０４ａに、発振回路２０５を発振回路２０５ａ，ＯＲ回路２０７を２０７ａに変更し、新たに比較回路２２０と電流比較回路２２１とを追加した点である。本実施例の制御回路２００ａは出力電流が所定値以上の時は実施例１の制御回路２００と同様に動作する。
【００１７】
Ｌ電流Ｃ電圧演算回路２０４ａは、リアクトル電流とコンデンサの内部電圧の演算回路で、後述の図６に示すＬ電流値Ｓ２０４ａ−１とＣ電圧値Ｓ２０４ａ−２とを出力する。信号Ｓ２０４ａ−１は、電流コンパレータ２０３，Ｌ電流レベル回路２０６と電流比較回路２２１に印加し、信号Ｓ２０４ａ−２は比較回路２２０に印加する。電流比較回路２２１は、図１０に示すようにＬ電流値Ｓ204a−１を入力された出力電流を所定比率のｎ倍した処理値と比較し、Ｓ２０４ａ−１が処理値を超えたｔ３ａ時点で信号Ｓ２１１を形成し、ＯＲ回路２０７ａを介して信号１回路２０８に印加し、信号Ｓ２０８をオフする。Ｌ電流が所定値より低下する時点ｔ４２で信号Ｓ２１０をオフして逆流を防止することは、図９に示したｔ８ｘ時点の動作と同様である。
【００１８】
比較回路２２０は、信号Ｓ２０４ａ−２と基準電圧２０１を比較し、基準電圧より低下したｔ４３時点で信号Ｓ２２０を形成し発振回路２０５ａに印加する。発振回路２０５ａは、出力電流と信号Ｓ２２０とを入力し、出力電流が所定値以下の時に、信号Ｓ２０５−１を形成するための内部の固定周期のトリガー信号をｔ４３時点の信号Ｓ２２０に切換え、図１０の周波数を可変する。
【００１９】
制御回路２００ａを用いた本実施例によれば、出力電流が所定値以上の時には、実施例１と同様な出力電圧制御で安定した直流電力を出力し、出力電流が所定値以下の時には、リアクトル電流の振幅を負荷に応じた値に制御し、且つ出力電圧を所定値に保つ周波数で動作するので低リップルで高い応答が得られ、効率が高いコンバータを実現できる。なお、電流比較回路２２１の出力電流を処理値とする所定比率ｎを、出力電流に応じて変えてもよく、さらに低いリップルと速い応答が実現できる。
【００２０】
（実施例３）
図３に本実施例のコンバータを示す。図３において、図２と同一記号を付けた回路構成要素は、図２と同様の構成要素であり図２と同様に動作する。図３の制御回路２００ｂと図２の制御回路２００ａとは、Ｌ電流Ｃ電圧演算回路２０４ａを２０４ａと、リアクトル電流演算回路２０４ｂとに変更した点と、入力信号を、出力電流から検出器５ａで検出する入力電流に変更した点と、リアクトル入力電圧（Ｌ入力電圧と略す）を追加した点とである。
【００２１】
リアクトル電流演算回路２０４ｂは、リアクトル入力電圧と出力電圧から求めたリアクトル電圧と、入力電流とから、リアクトル電流（Ｌ電流と略す）を演算し、信号Ｓ２０４ａ−１を出力する。Ｌ電流演算値の信号Ｓ２０４ａ−１は、図２の制御回路２００ａと同様に電流コンパレータ２０３と電流比較回路２２１とに印加すると共に、出力電流コンデンサ内部電圧演算回路（出力電流Ｃ電圧演算回路と略す）２０４ｃにも印加する。２０４ｃは、信号Ｓ２０４ａ−１と出力電圧から出力電流とコンデンサ電圧とを演算し、信号Ｓ２０４ａ−２とＳ２０４ｃ−１とを出力する。コンデンサ電圧演算値の信号Ｓ２０４ａ−２は、制御回路２００ａと同様に比較回路２２０に印加する。出力電流演算値の信号Ｓ２０４ｃ−１は、制御回路２００ａと同様に電流比較回路２２１と発振回路２０５ａに印加する。制御回路２００ｂを用いた本実施例は、検出信号と演算回路とが制御回路２００ａと異なるのみで、実施例２のコンバータと同様に制御できる。
【００２２】
（実施例４）
図４に本実施例のコンバータを示す。図４において、図２と同一記号を付けた回路構成要素は、図２と同様の構成要素であり図２と同様に動作する。図４の制御回路２００ｃと図２の制御回路２００ａとの相違は、Ｌ電流レベル検出回路２０６を２０６ａとし、スイッチング素子１のドライバ２１１を２１１−１〜２１１−ｎ、還流用スイッチング素子２のドライバ２１２を２１２−１〜２１２−ｎと複数設け、さらに主回路のスイッチング素子１を１−１〜１−ｎ、還流用スイッチング素子２を２−１〜２−ｎとｎ個設けた点である。
【００２３】
Ｌ電流レベル検出回路２０６ａは、リアクトル電流レベルを検出し、負荷状態に応じて動作させるスイッチング素子１−１〜１−ｎ，２−１〜２−ｎを選択する信号Ｓ２０６−２を形成し、対応する動作ドライバ２１１−１〜２１１−ｎ，２１２−１〜２１２−ｎを選択する。制御回路２００ｃを用いた本実施例のコンバータは、負荷に応じて動作ドライバとスイッチング素子を増減するので負荷が軽い領域での効率が向上する。
【００２４】
（実施例５）
図５に本実施例のコンバータを示す。図５において、図２と同一記号を付けた回路構成要素は、図２と同様の構成要素であり図２と同様に動作する。図５の制御回路２００ｄと図２の制御回路２００ａとの相違はＬ電流レベル検出回路206を２０６ｂとし、新たに出力電流レベル検出回路２２２，ＡＮＤ回路２２３，ＩＮＶ回路２２５とシリーズドロッパドライバ２２４を設け、主回路にスイッチング素子１ａを設けた点である。
【００２５】
Ｌ電流レベル検出回路２０６ｂは、リアクトル電流レベルを検出し、軽負荷時に信号Ｓ２０６−３を出力する。出力電流レベル検出回路２２２は、出力電流レベルを検出し、軽負荷時に信号Ｓ２０６−３を出力する。ＡＮＤ回路２２３は、信号Ｓ２０６−３とＳ２２２が印加された時、信号Ｓ２２３を出力し、ＩＮＶ回路２２５とシリーズドロッパドライバ２２４に印加する。２２５は、信号Ｓ223が印加されると、信号Ｓ２２５を出力してスイッチング素子１のドライバ２１１，スイッチング素子２のドライバ２１２のドライブ動作を停止する。
【００２６】
シリーズドロッパドライバ２２４は、信号Ｓ２２３が印加されると、誤差増幅器２０２から印加した信号Ｓ２０２を用いてスイッチング素子１ａを駆動し、シリーズドロッパ動作を行う。制御回路２００ｄを用いた本実施例のコンバータは、軽負荷時にシリーズドロッパ動作を行って、効率を向上できる。
【００２７】
なお、本実施例にも図４に示した動作ドライバ２１１−１〜２１１−ｎ，212−１〜２１２−ｎや、スイッチング素子１−１〜１−ｎ，２−１〜２−ｎを併用して、広い負荷範囲で効率向上ができる。また、出力電流検出器５は、出力端子Ｐ側に限定することなく、出力端子Ｎ側に設けてもよい。
【００２８】
（実施例６）
図６に本実施例のリアクトル電流演算回路の構成を示す。図６において、301,３０３と３０７は減算器、３０２は係数回路、３０４は積分器、３０５は補正回路、３０６は平均値化回路である。リアクトル電流演算回路は、出力電圧Ｖｃと出力電流Ｉｏｕｔを検出し、リアクトルＬ電流とコンデンサ内部電圧Ｖｃ０を演算する。ここでコンデンサの容量をＣ、抵抗分をＲｃとする。Ｖｃ０とＶｃとの差を、減算器３０１で求める。この値は、抵抗分Ｒｃとコンデンサ電流Ｉｃの積となる。３０１の出力値に１／Ｒｃのゲインの係数回路３０２を介すことにより、Ｉｃを得る。出力電流ＩｏｕｔとＩｃとの差を、減算器３０３で求め、Ｌ電流を得ることができる。
【００２９】
また、Ｉｃを補正回路３０５を介してから１／Ｃのゲインの積分器３０４で積分することにより、コンデンサ内部電圧Ｖｃ０を得ることができる。なお、減算器３０１，３０３と３０７で扱う信号の極性は、各信号の極性の指定に依存するもので、信号極性を逆にすれば異なることは勿論である。補正回路３０５は、Ｉｃを平均値化回路３０６で平均値を求め、減算器３０７でＩｃとの差分を求めるもので、コンデンサの充放電電流の定常値をゼロとすることでＩｃによりＣ電圧の定常値を補正するものである。リアクトル電流やコンデンサ内部電圧を直接検出すること無しに、演算で算出し制御に用いることができる。なお、補正回路３０５のコンデンサの充放電電流の定常値をゼロに、ＶｃとＶｃ０の差の定常値がゼロとするように変更することも可能である。
【００３０】
（実施例７）
図７に本実施例のリアクトル電流演算回路の構成を示す。図７において、311は減算器、３１２は積分器、３１３はホールド回路、３１４は加算器で３１５は係数回路である。図７の演算回路は、図３に示したように、リアクトル電圧ＶＬと電源電流を検出し、リアクトルＬ電流を演算する。リアクトルの値をＬ、抵抗分をＲＬとする。減算器３１１は、リアクトル電圧ＶＬからリアクトルの抵抗の電圧降下ＶＲＬを引き、Ｌに印加する電圧を求める。積分器３１２は、図９に示すｔ２やｔ６時点等からスイッチングの１周期間、減算器３１１出力を１／Ｌのゲインで積分し、リアクトルに流れるリップル電流を求める。
【００３１】
ホールド回路３１３は、ｔ２やｔ６時点等のスイッチング周期開始時点の電源電流値Ｉｔ２を保持する。加算器３１４は、電源電流値Ｉｔ２にリップル電流を加算してＬ電流を求める。係数回路３１５は、Ｌ電流から抵抗の電圧降下ＶＲＬを求め、減算器３１１に印加する。リアクトル電流を直接検出すること無しに、演算で算出し制御に用いることができる。
【００３２】
（実施例８）
図８に本実施例の出力電流コンデンサ電圧演算回路の構成を示す。図８において、３０１は減算器、３０２は係数回路、３２１は加算器、３０４は積分器で３０５は補正回路である。図６と同一記号を付けた回路構成要素は、図６と同様の構成要素であり図６と同様に動作する。加算器３２１は、演算で求めたコンデンサ電流Ｉｃに図７で求めたＬ電流演算値又はＬ電流検出値を加算し、出力電流を求める。コンデンサ電圧や補正回路等に付いては図６と同様である。出力電流やコンデンサ内部電圧を直接検出すること無しに、演算で算出し制御に用いることができる。
【００３３】
なお、図１〜図５では、スイッチング素子と還流用スイッチング素子は制御回路と別の構成であったが、制御回路と一体に構成してもよく、この場合には更にコンバータを小形，低コストにできる。また、出力電流検出器を出力端子Ｐ側に設けた実施例を示したが、Ｎ側に構成してもよい。なお、回路定数の補正等の為に外部信号を印加して調整しても良く、制御要素の一部をデジタル構成としても良い。
【００３４】
【発明の効果】
本発明によれば、リアクトル電流やコンデンサ内部電圧等を直接検出すること無しに演算で算出することができ、これらの演算値でスイッチング素子のオンオフ制御、還流素子の逆流防止制御や負荷に適応した電流制御や周波数制御を行う制御回路やコンバータを実現できるので、コンバータの効率向上，リップル低下、及び応答の高速化が実現できる。
【図面の簡単な説明】
【図１】実施例１のコンバータの構成図である。
【図２】実施例２のコンバータの構成図である。
【図３】実施例３のコンバータの構成図である。
【図４】実施例４のコンバータの構成図である。
【図５】実施例５のコンバータの構成図である。
【図６】実施例６のリアクトル電流演算回路の構成を示す図である。
【図７】実施例７のリアクトル電流演算回路の構成を示す図である。
【図８】実施例８の出力電流，コンデンサ電圧演算回路の構成を示す図である。
【図９】本発明のコンバータの通常負荷時の動作説明図である。
【図１０】本発明のコンバータの軽負荷時の動作説明図である。
【図１１】従来技術のコンバータ構成図である。
【符号の説明】
１，１ａ，１−１，１−ｎ，５１…スイッチング素子、２，２−１，２−ｎ，５２…還流用スイッチング素子、３…リアクトル、４…コンデンサ、５，５ａ…出力電流検出器、５３…ダイオード、２００，２００ａ，２００ｂ，２００ｃ，２００ｄ…制御回路、２０１…基準電圧、２０２…誤差増幅器（ＥＡ）、２０３…電流コンパレータ（ＣＣ）、２０４，２０４ｂ…リアクトル電流演算回路（Ｌ電流演算回路）、２０４ａ…Ｌ電流Ｃ電圧演算回路、２０４ｃ…出力電流コンデンサ内部電圧演算回路（出力電流Ｃ電圧演算回路）、２０５，２０５ａ…発振回路（ＯＳＣ）、２０６，２０６ａ，２０６ｂ…リアクトル電流レベル検出回路（Ｌ電流レベル検出回路）、２０７，２０７ａ…ＯＲ回路、２０８…スイッチング素子１の駆動信号形成回路（信号１回路）、２０９…遅延回路、２１０…還流用スイッチング素子２の駆動信号形成回路（信号２回路）、２１１，２１１−１，２１１−ｎ…スイッチング素子１のドライバ（ドライバ１）、２１２，２１２−１，２１２−ｎ…還流用スイッチング素子２のドライバ(ドライバ２)、２２０…比較回路、２２１…電流比較回路、２２２…出力電流レベル検出回路、２２３…ＡＮＤ回路、２２４…シリーズドロッパドライバ、２２５…ＩＮＶ回路、301,３０３，３０７，３１１…減算器、３０２，３１５…係数回路、３０４，３１２…積分器、３０５…補正回路、３０６…平均値化回路、３１３…ホールド回路、３１４，３２１…加算器、５０１…リアクトル電流検出回路、５０２…コントロール回路。
【発明の属する技術分野】
本発明は、同期整流式のＤＣ−ＤＣコンバータに関し、特にリアクトル電流値を検出すること無しにスイッチング素子や還流用素子のＰＷＭ動作や逆流防止動作を行う降圧形ＤＣ−ＤＣコンバータとその制御回路に関する。
【０００２】
【従来の技術】
降圧形の同期整流方式のＤＣ−ＤＣコンバータは、各種の情報機器の電源に適用されており、軽負荷時の変換効率の改善を図る検討が行われている。特開平１１−２３５０２２号公報には、リアクトル電流の逆流を防止するようにした同期整流回路が開示されていて、図１１に示すように、スイッチング素子５１，還流用スイッチング素子５２，ダイオード５３，リアクトル３，コンデンサ４，リアクトル電流検出回路５０１，コントロール回路５０２で構成され、リアクトル電流検出回路５０１はリアクトル電流を監視し、逆電流になろうとした時、コントロール回路５０２に指示して還流用スイッチ素子５２を遮断する。なお、リアクトル電流検出回路５０１は、リアクトルに直列接続した抵抗等で行う。
【０００３】
【発明が解決しようとする課題】
前記従来技術の電源では、リアクトル電流を監視して逆電流が生じようとした時に還流用スイッチング素子５２を遮断して逆流を防止するので、軽負荷状態の変換効率の低下防止が可能であるが、リアクトル３に直列接続した抵抗等の検出回路が必要である。また、前記従来技術の電源では、リアクトル電流の逆流を防止することのみで、リアクトル電流値を制御しておらず、軽負荷時の出力電圧のリップル低減ができない。
【０００４】
本発明は、リアクトル電流や相当値の検出無しに、ＤＣ−ＤＣコンバータを軽負荷時にも高効率・低リップルで制御し、且つ負荷変動時の高応答化を実現するコンバータとその制御回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】
図１は、本発明の第１のコンバータの構成を示し、主回路はスイッチング素子１，還流用スイッチング素子２，リアクトル３，コンデンサ４，出力電流検出器５を備えていて、入力直流電圧を所定値に変換して出力する同期整流方式の降圧形コンバータである。図１に示す制御回路２００は、出力電圧と出力電流の検出値からリアクトル電流を演算する演算回路を備え、リアクトル電流の演算値でコンバータ動作を制御する。本発明の第１の構成によれば、リアクトルや還流用スイッチング素子等によるリアクトル電流や相当値の検出無しに、コンバータのスイッチング素子１と還流用スイッチング素子２を適切に制御できるので、変換効率が向上しリップルを小さくできる。
【０００６】
図２は、本発明の第２のコンバータの構成である。図２の制御回路２００ａは、出力電圧と出力電流の検出値からリアクトル電流とコンデンサ内部電圧を演算する演算回路を備え、リアクトル電流の演算値と、コンデンサ内部電圧の演算値とでコンバータ動作を制御する。また、リアクトル電流の演算値を出力電流との関係で制御するようにオン幅、コンデンサ内部電圧の演算値を基準電位との関係で制御するようにオフ幅を設ける周波数制御を行う。本発明の第２の構成によれば、軽負荷時にリップルの低下や、効率の向上が実現できる。
【０００７】
【発明の実施の形態】
以下図面を用いて本願発明の実施例を詳細に説明する。
【０００８】
（実施例１）
図１に本実施例のコンバータの構成を示す。図１において、符号１はスイッチング素子、２は還流用スイッチング素子、３はリアクトル、４はコンデンサ、５は出力電流検出器、２００は制御回路である。主回路は、直流入力端子Ｐ，Ｎ間にスイッチング素子１と還流用スイッチング素子２とが直列に接続され、このスイッチング素子１と還流用スイッチング素子２の接続点と直流入力の低電位端子Ｎの間に、リアクトル３とコンデンサ４とを直列に接続した、同期整流方式のコンバータである。制御回路２００は、出力電圧と出力電流を検出して、スイッチング素子１と還流用スイッチング素子２を制御し、入力端子Ｐ，Ｎ間に印加された直流電圧を所望の直流電圧に変換して、出力端子Ｐ，Ｎ間に出力する。
【０００９】
制御回路２００は、基準電圧２０１，誤差増幅器（ＥＡと略記する）２０２，電流コンパレータ（ＣＣと略記する）２０３，リアクトル電流演算回路（Ｌ電流演算回路と略記する）２０４，発振回路（ＯＳＣと略記する）２０５，リアクトル電流レベル検出回路（Ｌ電流レベル検出回路と略記する）２０６，ＯＲ回路２０７，スイッチング素子１の駆動信号形成回路(信号１回路と略記する)２０８，遅延回路２０９，還流用スイッチング素子２の駆動信号形成回路（信号２回路と略記する）２１０，スイッチング素子１のドライバ（ドライバ１と略記する）２１１と還流用スイッチング素子２のドライバ（ドライバ２と略記する）２１２とを備えている。
【００１０】
図９に通常負荷時の動作説明図を示す。誤差増幅器２０２は、検出した出力電圧と基準電圧２０１を比較し、誤差信号Ｓ２０２を形成し電流コンパレータ203に印加する。リアクトル電流演算回路２０４は、検出した出力電圧と出力電流を入力し、リアクトル３の通流電流を推定する後述の図６に示す演算を行い、リアクトル電流演算回路信号Ｓ２０４を電流コンパレータ２０３とリアクトル電流レベル検出回路２０６に印加する。
【００１１】
電流コンパレータ２０３は、図９に示すように誤差信号Ｓ２０２と演算値
Ｓ２０４とを比較し、リアクトル電流演算回路信号Ｓ２０４が誤差信号Ｓ２０２より大きくなったｔ３時点でリセット用信号Ｓ２０３を形成し、ＯＲ回路２０７を介してリセット用信号Ｓ２０３を信号１回路２０８に出力する。発振回路205は、図９に示すｔ１時点の信号Ｓ２０５−１，時間ｔｄ遅延したｔ２時点のＳ２０５−２と最大導通幅を決めるｔ３ｍａｘの信号Ｓ２０５−３を出力し、それぞれ信号２回路２１０，信号１回路２０８とＯＲ回路２０７に印加する。なお、発振回路２０５は固定周波の発振回路である。
【００１２】
信号１回路２０８は、信号Ｓ２０５−２でオン、ＯＲ回路２０７から印加する信号Ｓ２０３又はＳ２０５−３でオフする信号Ｓ２０８を形成し、スイッチング素子１のドライバ２１１を介してスイッチング素子１を駆動する。
【００１３】
信号２回路２１０は、図９に示すように信号Ｓ２０８の立下り時点ｔ３より時間ｔｄ遅延したｔ４時点の信号でオン、ｔ１より１周期遅延したｔ５時点の信号Ｓ２０５−１でオフする信号Ｓ２１０を形成し、スイッチング素子２のドライバ２１２を介して還流用スイッチング素子２を駆動する。Ｌ電流レベル回路２０６は、演算値Ｓ２０４のレベルが所定値未満の時、例えば図９でｔ８ｘ時点に、信号Ｓ２０６を信号２回路２１０に印加して出力信号Ｓ２１０をオフにする。
【００１４】
制御回路２００を用いた本実施例のコンバータによれば、Ｌ電流演算回路で演算した電流値で出力電圧制御ができ、安定した直流電力を出力することができ、また還流スイッチング素子の逆流防止制御も出来るので変換効率を向上できる。
【００１５】
（実施例２）
図２に本実施例のコンバータを示す。図２において、図１と同一符号を付けた回路構成要素は、図１と同様の構成要素であり図１と同様に動作する。
【００１６】
図２の制御回路２００ａと図１の制御回路２００との相違は、リアクトル電流演算回路２０４をＬ電流Ｃ電圧演算回路２０４ａに、発振回路２０５を発振回路２０５ａ，ＯＲ回路２０７を２０７ａに変更し、新たに比較回路２２０と電流比較回路２２１とを追加した点である。本実施例の制御回路２００ａは出力電流が所定値以上の時は実施例１の制御回路２００と同様に動作する。
【００１７】
Ｌ電流Ｃ電圧演算回路２０４ａは、リアクトル電流とコンデンサの内部電圧の演算回路で、後述の図６に示すＬ電流値Ｓ２０４ａ−１とＣ電圧値Ｓ２０４ａ−２とを出力する。信号Ｓ２０４ａ−１は、電流コンパレータ２０３，Ｌ電流レベル回路２０６と電流比較回路２２１に印加し、信号Ｓ２０４ａ−２は比較回路２２０に印加する。電流比較回路２２１は、図１０に示すようにＬ電流値Ｓ204a−１を入力された出力電流を所定比率のｎ倍した処理値と比較し、Ｓ２０４ａ−１が処理値を超えたｔ３ａ時点で信号Ｓ２１１を形成し、ＯＲ回路２０７ａを介して信号１回路２０８に印加し、信号Ｓ２０８をオフする。Ｌ電流が所定値より低下する時点ｔ４２で信号Ｓ２１０をオフして逆流を防止することは、図９に示したｔ８ｘ時点の動作と同様である。
【００１８】
比較回路２２０は、信号Ｓ２０４ａ−２と基準電圧２０１を比較し、基準電圧より低下したｔ４３時点で信号Ｓ２２０を形成し発振回路２０５ａに印加する。発振回路２０５ａは、出力電流と信号Ｓ２２０とを入力し、出力電流が所定値以下の時に、信号Ｓ２０５−１を形成するための内部の固定周期のトリガー信号をｔ４３時点の信号Ｓ２２０に切換え、図１０の周波数を可変する。
【００１９】
制御回路２００ａを用いた本実施例によれば、出力電流が所定値以上の時には、実施例１と同様な出力電圧制御で安定した直流電力を出力し、出力電流が所定値以下の時には、リアクトル電流の振幅を負荷に応じた値に制御し、且つ出力電圧を所定値に保つ周波数で動作するので低リップルで高い応答が得られ、効率が高いコンバータを実現できる。なお、電流比較回路２２１の出力電流を処理値とする所定比率ｎを、出力電流に応じて変えてもよく、さらに低いリップルと速い応答が実現できる。
【００２０】
（実施例３）
図３に本実施例のコンバータを示す。図３において、図２と同一記号を付けた回路構成要素は、図２と同様の構成要素であり図２と同様に動作する。図３の制御回路２００ｂと図２の制御回路２００ａとは、Ｌ電流Ｃ電圧演算回路２０４ａを２０４ａと、リアクトル電流演算回路２０４ｂとに変更した点と、入力信号を、出力電流から検出器５ａで検出する入力電流に変更した点と、リアクトル入力電圧（Ｌ入力電圧と略す）を追加した点とである。
【００２１】
リアクトル電流演算回路２０４ｂは、リアクトル入力電圧と出力電圧から求めたリアクトル電圧と、入力電流とから、リアクトル電流（Ｌ電流と略す）を演算し、信号Ｓ２０４ａ−１を出力する。Ｌ電流演算値の信号Ｓ２０４ａ−１は、図２の制御回路２００ａと同様に電流コンパレータ２０３と電流比較回路２２１とに印加すると共に、出力電流コンデンサ内部電圧演算回路（出力電流Ｃ電圧演算回路と略す）２０４ｃにも印加する。２０４ｃは、信号Ｓ２０４ａ−１と出力電圧から出力電流とコンデンサ電圧とを演算し、信号Ｓ２０４ａ−２とＳ２０４ｃ−１とを出力する。コンデンサ電圧演算値の信号Ｓ２０４ａ−２は、制御回路２００ａと同様に比較回路２２０に印加する。出力電流演算値の信号Ｓ２０４ｃ−１は、制御回路２００ａと同様に電流比較回路２２１と発振回路２０５ａに印加する。制御回路２００ｂを用いた本実施例は、検出信号と演算回路とが制御回路２００ａと異なるのみで、実施例２のコンバータと同様に制御できる。
【００２２】
（実施例４）
図４に本実施例のコンバータを示す。図４において、図２と同一記号を付けた回路構成要素は、図２と同様の構成要素であり図２と同様に動作する。図４の制御回路２００ｃと図２の制御回路２００ａとの相違は、Ｌ電流レベル検出回路２０６を２０６ａとし、スイッチング素子１のドライバ２１１を２１１−１〜２１１−ｎ、還流用スイッチング素子２のドライバ２１２を２１２−１〜２１２−ｎと複数設け、さらに主回路のスイッチング素子１を１−１〜１−ｎ、還流用スイッチング素子２を２−１〜２−ｎとｎ個設けた点である。
【００２３】
Ｌ電流レベル検出回路２０６ａは、リアクトル電流レベルを検出し、負荷状態に応じて動作させるスイッチング素子１−１〜１−ｎ，２−１〜２−ｎを選択する信号Ｓ２０６−２を形成し、対応する動作ドライバ２１１−１〜２１１−ｎ，２１２−１〜２１２−ｎを選択する。制御回路２００ｃを用いた本実施例のコンバータは、負荷に応じて動作ドライバとスイッチング素子を増減するので負荷が軽い領域での効率が向上する。
【００２４】
（実施例５）
図５に本実施例のコンバータを示す。図５において、図２と同一記号を付けた回路構成要素は、図２と同様の構成要素であり図２と同様に動作する。図５の制御回路２００ｄと図２の制御回路２００ａとの相違はＬ電流レベル検出回路206を２０６ｂとし、新たに出力電流レベル検出回路２２２，ＡＮＤ回路２２３，ＩＮＶ回路２２５とシリーズドロッパドライバ２２４を設け、主回路にスイッチング素子１ａを設けた点である。
【００２５】
Ｌ電流レベル検出回路２０６ｂは、リアクトル電流レベルを検出し、軽負荷時に信号Ｓ２０６−３を出力する。出力電流レベル検出回路２２２は、出力電流レベルを検出し、軽負荷時に信号Ｓ２０６−３を出力する。ＡＮＤ回路２２３は、信号Ｓ２０６−３とＳ２２２が印加された時、信号Ｓ２２３を出力し、ＩＮＶ回路２２５とシリーズドロッパドライバ２２４に印加する。２２５は、信号Ｓ223が印加されると、信号Ｓ２２５を出力してスイッチング素子１のドライバ２１１，スイッチング素子２のドライバ２１２のドライブ動作を停止する。
【００２６】
シリーズドロッパドライバ２２４は、信号Ｓ２２３が印加されると、誤差増幅器２０２から印加した信号Ｓ２０２を用いてスイッチング素子１ａを駆動し、シリーズドロッパ動作を行う。制御回路２００ｄを用いた本実施例のコンバータは、軽負荷時にシリーズドロッパ動作を行って、効率を向上できる。
【００２７】
なお、本実施例にも図４に示した動作ドライバ２１１−１〜２１１−ｎ，212−１〜２１２−ｎや、スイッチング素子１−１〜１−ｎ，２−１〜２−ｎを併用して、広い負荷範囲で効率向上ができる。また、出力電流検出器５は、出力端子Ｐ側に限定することなく、出力端子Ｎ側に設けてもよい。
【００２８】
（実施例６）
図６に本実施例のリアクトル電流演算回路の構成を示す。図６において、301,３０３と３０７は減算器、３０２は係数回路、３０４は積分器、３０５は補正回路、３０６は平均値化回路である。リアクトル電流演算回路は、出力電圧Ｖｃと出力電流Ｉｏｕｔを検出し、リアクトルＬ電流とコンデンサ内部電圧Ｖｃ０を演算する。ここでコンデンサの容量をＣ、抵抗分をＲｃとする。Ｖｃ０とＶｃとの差を、減算器３０１で求める。この値は、抵抗分Ｒｃとコンデンサ電流Ｉｃの積となる。３０１の出力値に１／Ｒｃのゲインの係数回路３０２を介すことにより、Ｉｃを得る。出力電流ＩｏｕｔとＩｃとの差を、減算器３０３で求め、Ｌ電流を得ることができる。
【００２９】
また、Ｉｃを補正回路３０５を介してから１／Ｃのゲインの積分器３０４で積分することにより、コンデンサ内部電圧Ｖｃ０を得ることができる。なお、減算器３０１，３０３と３０７で扱う信号の極性は、各信号の極性の指定に依存するもので、信号極性を逆にすれば異なることは勿論である。補正回路３０５は、Ｉｃを平均値化回路３０６で平均値を求め、減算器３０７でＩｃとの差分を求めるもので、コンデンサの充放電電流の定常値をゼロとすることでＩｃによりＣ電圧の定常値を補正するものである。リアクトル電流やコンデンサ内部電圧を直接検出すること無しに、演算で算出し制御に用いることができる。なお、補正回路３０５のコンデンサの充放電電流の定常値をゼロに、ＶｃとＶｃ０の差の定常値がゼロとするように変更することも可能である。
【００３０】
（実施例７）
図７に本実施例のリアクトル電流演算回路の構成を示す。図７において、311は減算器、３１２は積分器、３１３はホールド回路、３１４は加算器で３１５は係数回路である。図７の演算回路は、図３に示したように、リアクトル電圧ＶＬと電源電流を検出し、リアクトルＬ電流を演算する。リアクトルの値をＬ、抵抗分をＲＬとする。減算器３１１は、リアクトル電圧ＶＬからリアクトルの抵抗の電圧降下ＶＲＬを引き、Ｌに印加する電圧を求める。積分器３１２は、図９に示すｔ２やｔ６時点等からスイッチングの１周期間、減算器３１１出力を１／Ｌのゲインで積分し、リアクトルに流れるリップル電流を求める。
【００３１】
ホールド回路３１３は、ｔ２やｔ６時点等のスイッチング周期開始時点の電源電流値Ｉｔ２を保持する。加算器３１４は、電源電流値Ｉｔ２にリップル電流を加算してＬ電流を求める。係数回路３１５は、Ｌ電流から抵抗の電圧降下ＶＲＬを求め、減算器３１１に印加する。リアクトル電流を直接検出すること無しに、演算で算出し制御に用いることができる。
【００３２】
（実施例８）
図８に本実施例の出力電流コンデンサ電圧演算回路の構成を示す。図８において、３０１は減算器、３０２は係数回路、３２１は加算器、３０４は積分器で３０５は補正回路である。図６と同一記号を付けた回路構成要素は、図６と同様の構成要素であり図６と同様に動作する。加算器３２１は、演算で求めたコンデンサ電流Ｉｃに図７で求めたＬ電流演算値又はＬ電流検出値を加算し、出力電流を求める。コンデンサ電圧や補正回路等に付いては図６と同様である。出力電流やコンデンサ内部電圧を直接検出すること無しに、演算で算出し制御に用いることができる。
【００３３】
なお、図１〜図５では、スイッチング素子と還流用スイッチング素子は制御回路と別の構成であったが、制御回路と一体に構成してもよく、この場合には更にコンバータを小形，低コストにできる。また、出力電流検出器を出力端子Ｐ側に設けた実施例を示したが、Ｎ側に構成してもよい。なお、回路定数の補正等の為に外部信号を印加して調整しても良く、制御要素の一部をデジタル構成としても良い。
【００３４】
【発明の効果】
本発明によれば、リアクトル電流やコンデンサ内部電圧等を直接検出すること無しに演算で算出することができ、これらの演算値でスイッチング素子のオンオフ制御、還流素子の逆流防止制御や負荷に適応した電流制御や周波数制御を行う制御回路やコンバータを実現できるので、コンバータの効率向上，リップル低下、及び応答の高速化が実現できる。
【図面の簡単な説明】
【図１】実施例１のコンバータの構成図である。
【図２】実施例２のコンバータの構成図である。
【図３】実施例３のコンバータの構成図である。
【図４】実施例４のコンバータの構成図である。
【図５】実施例５のコンバータの構成図である。
【図６】実施例６のリアクトル電流演算回路の構成を示す図である。
【図７】実施例７のリアクトル電流演算回路の構成を示す図である。
【図８】実施例８の出力電流，コンデンサ電圧演算回路の構成を示す図である。
【図９】本発明のコンバータの通常負荷時の動作説明図である。
【図１０】本発明のコンバータの軽負荷時の動作説明図である。
【図１１】従来技術のコンバータ構成図である。
【符号の説明】
１，１ａ，１−１，１−ｎ，５１…スイッチング素子、２，２−１，２−ｎ，５２…還流用スイッチング素子、３…リアクトル、４…コンデンサ、５，５ａ…出力電流検出器、５３…ダイオード、２００，２００ａ，２００ｂ，２００ｃ，２００ｄ…制御回路、２０１…基準電圧、２０２…誤差増幅器（ＥＡ）、２０３…電流コンパレータ（ＣＣ）、２０４，２０４ｂ…リアクトル電流演算回路（Ｌ電流演算回路）、２０４ａ…Ｌ電流Ｃ電圧演算回路、２０４ｃ…出力電流コンデンサ内部電圧演算回路（出力電流Ｃ電圧演算回路）、２０５，２０５ａ…発振回路（ＯＳＣ）、２０６，２０６ａ，２０６ｂ…リアクトル電流レベル検出回路（Ｌ電流レベル検出回路）、２０７，２０７ａ…ＯＲ回路、２０８…スイッチング素子１の駆動信号形成回路（信号１回路）、２０９…遅延回路、２１０…還流用スイッチング素子２の駆動信号形成回路（信号２回路）、２１１，２１１−１，２１１−ｎ…スイッチング素子１のドライバ（ドライバ１）、２１２，２１２−１，２１２−ｎ…還流用スイッチング素子２のドライバ(ドライバ２)、２２０…比較回路、２２１…電流比較回路、２２２…出力電流レベル検出回路、２２３…ＡＮＤ回路、２２４…シリーズドロッパドライバ、２２５…ＩＮＶ回路、301,３０３，３０７，３１１…減算器、３０２，３１５…係数回路、３０４，３１２…積分器、３０５…補正回路、３０６…平均値化回路、３１３…ホールド回路、３１４，３２１…加算器、５０１…リアクトル電流検出回路、５０２…コントロール回路。
Claims (14)
- 直流入力端子間にスイッチング素子と還流用素子とが直列に接続され、該スイッチング素子と還流用素子との接続点と、前記直流入力端子の低電位端子との間にリアクトルとコンデンサとを直列に接続し、前記スイッチング素子と還流用素子とをオンオフ制御して前記コンデンサの両端子から直流出力を得るＤＣ−ＤＣコンバータにおいて、
ＤＣ−ＤＣコンバータのスイッチング素子と還流用素子との動作を制御する制御回路に前記リアクトルを流れる電流を算出する演算回路を備え、
該演算回路が、前記リアクトルとコンデンサとの接続点から検出した出力電流と、前記リアクトルとコンデンサとの接続点から検出した出力電圧と、前記コンデンサの容量および抵抗成分と、を用いて演算したリアクトル電流を出力し、
該リアクトル電流の演算値を用いてスイッチング素子と還流用素子とを制御することを特徴とするＤＣ−ＤＣコンバータ。 - 直流入力端子間にスイッチング素子と還流用素子とが直列に接続され、該スイッチング素子と還流用素子との接続点と、前記直流入力端子の低電位端子との間にリアクトルとコンデンサとを直列に接続し、前記スイッチング素子と還流用素子とをオンオフ制御して前記コンデンサの両端子から直流出力を得るＤＣ−ＤＣコンバータにおいて、
ＤＣ−ＤＣコンバータのスイッチング素子と還流用素子との動作を制御する制御回路に前記リアクトルを流れる電流を算出する演算回路を備え、
該演算回路が、前記スイッチング素子への入力電流と、前記スイッチング素子と前記還流用素子との接続点から検出したリアクトル入力電圧と、前記リアクトルとコンデンサとの接続点から検出した出力電圧と、前記リアクトル入力電圧と前記出力電圧から求められるリアクトル電圧と、前記リアクトルのインダクタンスおよび抵抗成分と、を用いて演算したリアクトル電流を出力し、
該リアクトル電流の演算値を用いてスイッチング素子と還流用素子とを制御することを特徴とするＤＣ−ＤＣコンバータ。 - 請求項１記載のＤＣ−ＤＣコンバータにおいて、
前記制御回路が、前記出力電圧と前記コンデンサの容量および抵抗成分とを用いて前記コンデンサ電圧を算出する演算回路を具備し、
前記リアクトル電流の演算値と前記コンデンサ電圧の演算値と前記出力電流とを用いて前記スイッチング素子と還流用素子とを制御することを特徴とするＤＣ−ＤＣコンバータ。 - 請求項２記載のＤＣ−ＤＣコンバータにおいて、
前記制御回路が、
前記出力電圧と前記コンデンサの容量および抵抗成分とを用いて前記コンデンサ電圧を算出する演算回路と、
前記出力電圧と前記コンデンサの容量および抵抗成分と前記リアクトル電流の演算値とを用いて前記リアクトルとコンデンサとの接続点における出力電流を推定する演算回路とを具備し、
前記リアクトル電流の演算値と前記コンデンサ電圧の演算値と前記出力電流の演算値とを用いて前記スイッチング素子と還流用素子とを制御することを特徴とするＤＣ−ＤＣコンバータ。 - 請求項１または２記載のＤＣ−ＤＣコンバータにおいて、前記リアクトル電流の演算値を用いて前記スイッチング素子のＰＷＭ制御と還流素子の逆流防止制御とを行うことを特徴とするＤＣ−ＤＣコンバータ。
- 請求項５記載のＤＣ−ＤＣコンバータにおいて、複数のスイッチング素子と、複数の還流用素子と、該複数のスイッチング素子を駆動する複数のスイッチング素子駆動回路と、該複数の還流素子を駆動する複数の還流素子駆動回路とを備え、前記リアクトル電流の演算値を用いて動作素子の個数を増減することを特徴とするＤＣ−ＤＣコンバータ。
- 請求項１記載のＤＣ−ＤＣコンバータにおいて、出力電流とリアクトル電流の演算値の両者が軽負荷状態を検知時にＤＣ−ＤＣコンバータをシリーズドロッパ動作に切換えることを特徴とするＤＣ−ＤＣコンバータ。
- 請求項３または４記載のＤＣ−ＤＣコンバータにおいて、複数のスイッチング素子と複数の還流用素子とを備え、リアクトル電流の演算値を用いて動作素子の個数を増減し、出力電流又は出力電流の演算値と、リアクトル電流の演算値との両者が軽負荷状態を検知時にＤＣ−ＤＣコンバータをシリーズドロッパ動作に切換えることを特徴とするＤＣ−ＤＣコンバータ。
- 請求項３または４記載のＤＣ−ＤＣコンバータにおいて、出力電流又は出力電流演算値が軽負荷状態を検知時に、リアクトル電流の演算値でオン幅、コンデンサ電圧の演算値でオフ幅を制御することを特徴とするＤＣ−ＤＣコンバータ。
- 請求項１記載のＤＣ−ＤＣコンバータにおいて、前記制御回路のリアクトル電流演算回路が定常時のコンデンサ電圧の平均値が出力電圧の平均値に一致、又はコンデンサ電流の平均値をゼロとする補正回路を備え、出力電圧と出力電流検出値とコンデンサ定数とから、リアクトル電流とコンデンサ電圧とを演算することを特徴とするＤＣ−ＤＣコンバータ。
- 請求項４記載のＤＣ−ＤＣコンバータにおいて、コンデンサ電圧と出力電流の演算回路に、定常時のコンデンサ電圧の平均値が出力電圧の平均値に一致、又はコンデンサ電流の平均値をゼロとする補正回路を備えていることを特徴とするＤＣ−ＤＣコンバータ。
- 請求項９記載のＤＣ−ＤＣコンバータにおいて、前記制御回路は、ＰＷＭのオン幅はリアクトル電流又は演算値が出力電流又は演算値の所定倍の値に立ち上がる時点で、オフ幅はコンデンサ電圧又は演算値又は出力電圧が所定値に立ち下がる時点で制御することを特徴とするＤＣ−ＤＣコンバータ。
- 請求項１２記載のＤＣ−ＤＣコンバータにおいて、前記制御回路は、リアクトル電流又は演算値との比較値は、出力電流又は演算値の値に応じて出力電流又は演算値に乗ずる所定倍率を変えて制御することを特徴とするＤＣ−ＤＣコンバータ。
- 請求項１３記載のＤＣ−ＤＣコンバータにおいて、前記制御回路は、リアクトル電流又は演算値との比較値を外部信号で切換えることを特徴とするＤＣ−ＤＣコンバータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001153319A JP3706810B2 (ja) | 2001-05-23 | 2001-05-23 | Ｄｃ−ｄｃコンバータとその制御回路 |
| US09/996,807 US6603671B2 (en) | 2001-05-23 | 2001-11-30 | Synchronized rectifier voltage step down DC-DC converter and control circuit therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001153319A JP3706810B2 (ja) | 2001-05-23 | 2001-05-23 | Ｄｃ−ｄｃコンバータとその制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002354787A JP2002354787A (ja) | 2002-12-06 |
| JP3706810B2 true JP3706810B2 (ja) | 2005-10-19 |
Family
ID=18997854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001153319A Expired - Fee Related JP3706810B2 (ja) | 2001-05-23 | 2001-05-23 | Ｄｃ−ｄｃコンバータとその制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6603671B2 (ja) |
| JP (1) | JP3706810B2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3610950B2 (ja) * | 2002-01-11 | 2005-01-19 | 日産自動車株式会社 | 電源装置 |
| JP3947682B2 (ja) * | 2002-04-26 | 2007-07-25 | Ｆｄｋ株式会社 | スイッチング電源回路 |
| JP4265894B2 (ja) * | 2002-08-22 | 2009-05-20 | 富士通マイクロエレクトロニクス株式会社 | Ｄｃ／ｄｃコンバータの制御回路及びｄｃ／ｄｃコンバータ |
| US7075278B2 (en) | 2003-03-13 | 2006-07-11 | Tdk Corporation | Switching power supply controller and switching power supply |
| EP1587208A1 (en) * | 2004-04-14 | 2005-10-19 | Infineon Technologies AG | Buck converter with low loss current measurement |
| US7081741B2 (en) * | 2004-06-15 | 2006-07-25 | Matsushita Electric Industrial Co., Ltd. | Multi-output power supply and electronic device using them |
| JP2006187153A (ja) * | 2004-12-28 | 2006-07-13 | Fujitsu Ltd | 半導体集積回路装置、半導体回路、ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータの制御方法 |
| JP4671275B2 (ja) * | 2005-01-26 | 2011-04-13 | ルネサスエレクトロニクス株式会社 | 電源制御装置、電源用電子部品及び電源装置 |
| JP4984569B2 (ja) * | 2005-03-18 | 2012-07-25 | 富士通株式会社 | スイッチングコンバータ |
| US7568117B1 (en) * | 2005-10-03 | 2009-07-28 | Zilker Labs, Inc. | Adaptive thresholding technique for power supplies during margining events |
| JP2007244083A (ja) * | 2006-03-08 | 2007-09-20 | Nec Electronics Corp | 電流制御回路 |
| JP4997891B2 (ja) | 2006-09-15 | 2012-08-08 | 富士通セミコンダクター株式会社 | Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御方法 |
| US7598715B1 (en) | 2007-04-04 | 2009-10-06 | National Semiconductor Corporation | Apparatus and method for reverse current correction for a switching regulator |
| JP5228416B2 (ja) * | 2007-09-12 | 2013-07-03 | 株式会社リコー | 定電流出力制御型スイッチングレギュレータ |
| JP4561841B2 (ja) | 2008-02-12 | 2010-10-13 | 株式会社デンソー | 回転機の制御装置、及び回転機の制御システム |
| JP5251594B2 (ja) * | 2009-02-26 | 2013-07-31 | 富士通セミコンダクター株式会社 | 電源制御装置、電源制御方法および電子機器 |
| JP5318966B2 (ja) * | 2009-12-14 | 2013-10-16 | 三菱電機株式会社 | Ｄｃ／ｄｃコンバータ |
| WO2011104985A1 (ja) * | 2010-02-25 | 2011-09-01 | 富士電機システムズ株式会社 | 電流推定回路 |
| US8797009B2 (en) * | 2010-07-06 | 2014-08-05 | Csr Technology Inc. | Auto cascode buck voltage converter |
| US9531190B2 (en) * | 2011-04-15 | 2016-12-27 | The Boeing Company | Bi-directional converter voltage controlled current source for voltage regulation |
| US20160336857A1 (en) * | 2014-01-24 | 2016-11-17 | Smart Chip Microelectronic Co. Limited | Switching-mode power supplies |
| US11043903B2 (en) * | 2019-03-28 | 2021-06-22 | Tdk Corporation | Power supply and medical system |
| CN111327179B (zh) * | 2020-03-18 | 2021-10-15 | 南京矽力微电子技术有限公司 | 控制电路、控制方法及应用其的开关电源 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5414341A (en) * | 1993-12-07 | 1995-05-09 | Benchmarq Microelectronics, Inc. | DC-DC converter operable in an asyncronous or syncronous or linear mode |
| US5627460A (en) * | 1994-12-28 | 1997-05-06 | Unitrode Corporation | DC/DC converter having a bootstrapped high side driver |
| US5886508A (en) * | 1997-08-29 | 1999-03-23 | Computer Products, Inc. | Multiple output voltages from a cascaded buck converter topology |
| JPH11233592A (ja) * | 1998-02-12 | 1999-08-27 | Rohm Co Ltd | 真空吸着式コレットの構造 |
| JP3879230B2 (ja) | 1998-02-20 | 2007-02-07 | 株式会社デンソー | 屋根置型バス車両用空調装置 |
| US6166528A (en) * | 1999-11-02 | 2000-12-26 | Fairchild Semiconductor Corporation | Lossless current sensing in buck converters working with low duty cycles and high clock frequencies |
| US6396716B1 (en) * | 2001-09-20 | 2002-05-28 | The University Of Hong Kong | Apparatus for improving stability and dynamic response of half-bridge converter |
-
2001
- 2001-05-23 JP JP2001153319A patent/JP3706810B2/ja not_active Expired - Fee Related
- 2001-11-30 US US09/996,807 patent/US6603671B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002354787A (ja) | 2002-12-06 |
| US6603671B2 (en) | 2003-08-05 |
| US20020136030A1 (en) | 2002-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3706810B2 (ja) | Ｄｃ−ｄｃコンバータとその制御回路 | |
| CN110098737B (zh) | 使用脉冲频率调制和电流模式控制的开关转换器 | |
| US8395367B2 (en) | DC-DC converter with a constant on-time pulse width modulation controller | |
| JP4493045B2 (ja) | スイッチングレギュレータ回路 | |
| JP6368535B2 (ja) | Ｄｃ／ｄｃコンバータおよびその制御回路、制御方法、ならびに電子機器 | |
| US7276886B2 (en) | Dual buck-boost converter with single inductor | |
| TWI328920B (en) | Dc-dc converter control circuit and dc-dc converter control method | |
| US7250745B2 (en) | Control circuit of DC-DC converter and its control method | |
| US8471540B2 (en) | DC-DC converter | |
| US6642696B2 (en) | DC-DC converter with a feedback controller | |
| US7723967B2 (en) | Step-up converter having an improved dynamic response | |
| US8760138B2 (en) | DC-DC converter control circuit and DC-DC converter including same | |
| US8525505B2 (en) | PWM controller and control method for a DC-DC voltage converter | |
| US20050067363A1 (en) | Ripple converter | |
| US20080252277A1 (en) | Digital control switching power-supply device and information processing equipment | |
| US7733070B2 (en) | Multi-output type DC/DC converter | |
| US7391195B2 (en) | Self-oscillating boost DC-DC converters with current feedback and digital control algorithm | |
| US20070040537A1 (en) | PWM/burst mode switching regulator with automatic mode change | |
| JP6248680B2 (ja) | 同期整流コンバータおよび同期整流コンバータの制御方法 | |
| US11018581B2 (en) | Methods and devices for operating converters | |
| JP2003274651A (ja) | スイッチング電源装置用の制御回路及びこれを用いたスイッチング電源装置 | |
| JP2007259658A (ja) | Ｄｃ−ｄｃコンバータ制御回路、ｄｃ−ｄｃコンバータおよびｄｃ−ｄｃコンバータ制御方法 | |
| JP2005160224A (ja) | 電力変換装置 | |
| JP2003274648A (ja) | スイッチング電源装置 | |
| JP2009055695A (ja) | スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040506 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040506 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050617 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050801 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080805 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100805 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120805 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120805 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130805 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |